JP7443636B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関するものである。

積層セラミックキャパシタ（ＭＬＣＣ；Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｒ）の小型化及び高容量化の傾向に伴い、積層セラミックキャパシタの有効体積率（全体の体積に比べ、容量に寄与する体積の割合）を増加させることに対する重要性が高まっている。

従来は、外部電極を形成する際に、導電性金属が含まれたペーストを用いて、本体の内部電極が露出した面をペーストにディッピング（ｄｉｐｐｉｎｇ）する方法が主に使用されていた。

ところで、ディッピング工法によって形成された外部電極は、その厚さが均一でなく、本体の角部分には外部電極が過度に薄く形成される一方、残りの部分には外部電極が過度に厚く形成されていた。そのため、高い有効体積率を確保することが困難なだけでなく、積層セラミックキャパシタの連結性及び実装性を高めるために外部電極にめっき層を形成するとき、めっき液が本体の内側に浸透して、積層セラミックキャパシタの信頼性が減少するという問題があった。

韓国公開特許第１０－２０１６－０００１０２６号公報

本発明の目的のうちの一つは、積層セラミックキャパシタの外部電極を薄くかつ均一で緻密に形成させることによって有効体積率を向上させるとともに、耐湿信頼性に優れた外部電極を有する積層セラミックキャパシタを提供することである。

上述した課題を解決するための方法として、本発明は、一例を通じて新規な構造の積層セラミックキャパシタを提案する。具体的には、本発明の一実施例による積層セラミックキャパシタは、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面、上記第１から第４面と連結され、互いに対向する第５及び第６面を有し、誘電体層と該誘電体層を挟んで上記第３及び第４面から交互に露出するように配置される内部電極を含む本体と、上記本体の第３及び第４面にそれぞれ形成される接続部、上記接続部から上記本体の第１、第２、第５及び第６面の一部まで延長形成されるバンド部、及び上記接続部とバンド部とが接する角部を含む外部電極と、を含み、上記外部電極の厚さは５０ｎｍ～２μｍであり、上記接続部の厚さをｔ１、上記バンド部の厚さをｔ２、上記角部の厚さをｔ３としたとき、ｔ２／ｔ１は０．７～１．２を満足し、ｔ３／ｔ１は０．７～１．０を満足する。

上述した課題を解決するための方法として、本発明は、他の例を通じて上述した新規な構造の積層セラミックキャパシタを効率良く製造することができる方法を提案する。具体的には、本発明の他の実施例による積層セラミックキャパシタの製造方法は、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面、上記第１から第４面と連結され、互いに対向する第５及び第６面を有し、誘電体層と該誘電体層を挟んで上記第３及び第４面から交互に露出するように配置される内部電極を含む本体を設ける段階と、上記第１から第６面に第１電極層を形成する段階と、上記第１電極層上に第２電極層を形成する段階と、上記第２電極層において第１及び第２外部電極が形成される部分の上部に保護層を形成する段階と、上記保護層が形成された本体において上記第２電極層の露出した部分をエッチングして除去した後、上記第１電極層の露出した部分をエッチングして除去する段階と、上記保護層を除去する段階と、を含む。

本発明の一実施例による積層セラミックキャパシタは、薄くかつ均一で緻密に形成された外部電極を有することで、有効体積率を向上させるとともに、耐湿信頼性を向上させることができる。

本発明の一実施例による積層セラミックキャパシタの斜視図を概略的に示したものである。 図１のＩ－Ｉ'による断面図を概略的に示したものである。 図２におけるＡの拡大断面図を概略的に示したものである。 ディッピング方法により外部電極を形成した積層セラミックキャパシタの断面図を概略的に示したものである。 一般的なスパッタリング工法によって外部電極を形成する方法を概略的に示したものである。 バレル型スパッタリング工法によって外部電極を形成する方法を概略的に示したものである。 図５の一般的なスパッタリング工法によって形成された外部電極の接続部の断面を撮影したものである。 図６のバレル型スパッタリング工法によって形成された外部電極の接続部の断面を撮影したものである。 本発明の他の実施例による積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。 本発明の他の実施例による積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。 本発明の他の実施例による積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。 本発明の他の実施例による積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。 本発明の他の実施例による積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。 本発明の他の実施例による積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除去するのではなく、他の構成要素をさらに含むことができるということを意味する。

図面において、Ｘ方向は第１方向又は長さ方向、Ｙ方向は第２方向又は厚さ方向、Ｚ方向は第３方向、幅方向もしくは積層方向と定義することができるが、これに制限されるものではない。

積層セラミックキャパシタ
図１は本発明の一実施例による積層セラミックキャパシタの斜視図を概略的に示したものであり、図２は図１のＩ－Ｉ'による断面図を概略的に示したものであり、図３は図２におけるＡの拡大断面図を概略的に示したものである。

以下、図１～図３を参照して、本発明の一実施例による積層セラミックキャパシタ１００について説明する。

図１を参照すると、本発明の一実施例による積層セラミックキャパシタ１００は、本体１１０と、本体１１０の外側に配置された第１及び第２外部電極１３１、１３２と、を含む。

本体１１０は、厚さ方向（Ｚ方向）に互いに対向する第１及び第２面１、２と、上記第１及び第２面１、２と連結され、幅方向（Ｙ方向）に互いに対向する第３及び第４面３、４と、第１及び第２面１、２と連結されるとともに、第３及び第４面３、４と連結され、長さ方向（Ｘ方向）に互いに対向する第５及び第６面５、６と、を有する。

図２を参照すると、本体１１０は、誘電体層１１１と該誘電体層１１１を挟んで上記第３及び第４面３、４から交互に露出するように配置される内部電極１２１、１２２を含む。

本体１１０は、複数の誘電体層１１１を厚さ方向（Ｚ方向）に積層した後、焼成して形成されるが、本体１１０の形状、寸法、及び誘電体層１１１の積層数は、本実施形態に示したものに限定されるものではない。

本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いなければ確認できない程度に一体化されることができる。

誘電体層１１１を形成する原料としては、十分な静電容量が得られる限り、特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ_３）粉末であってもよい。誘電体層１１１を形成する材料としては、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末に、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されてもよい。

内部電極１２１、１２２は、第３面３から露出する第１内部電極１２１と、第４面４から露出する第２内部電極１２２と、を含むことができる。

第１及び第２内部電極１２１、１２２は、互いに他の極性を有する一対の電極であり、中間に配置された誘電体層１１１により互いに電気的に絶縁される。

第１及び第２内部電極１２１、１２２は、本体１１０の長さ方向（Ｘ方向）の第３及び第４面３、４に交互に露出することによって、本体１１０の外側に配置される第１及び第２外部電極１３１、１３２とそれぞれ連結される。

第１及び第２内部電極１２１、１２２の幅は、用途に応じて決定されることができる。

例えば、第１及び第２内部電極１２１、１２２の幅は、本体１１０の大きさを考慮して、０．２～１．０μｍの範囲を満足するように形成してもよいが、必ずしもこれに限定されるものではない。

第１及び第２内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、鉛（Ｐｂ）又は白金（Ｐｔ）などを単独で含むことができ、又は、これらの合金からなる導電性金属を含むことができる。

本体１１０の上部及び下部には、それぞれ、内部電極が形成されていない誘電体層を積層して形成されるカバー層１１２を含むことができる。カバー層１１２は、外部衝撃に対して積層セラミックキャパシタの信頼性を維持する役割を果たすことができる。

外部電極１３１、１３２は、本体１１０の第３及び第４面３、４にそれぞれ形成される接続部と、上記接続部から上記本体の第１、第２、第５及び第６面１、２、５、６の一部まで延長形成されるバンド部と、上記接続部とバンド部とが接する角部と、を含む。外部電極１３１、１３２は、第１及び第２内部電極１２１、１２２とそれぞれ連結される第１及び第２外部電極１３１、１３２を含むことができる。

図３を参照して、本発明の一実施例による積層セラミックキャパシタの第１及び第２外部電極１３１、１３２の構造についてさらに詳細に説明する。図３は第１外部電極１３１の拡大図であり、これに対する説明は、第２外部電極１３２においても同様に適用される。

本発明の一実施例による積層セラミックキャパシタは、外部電極１３１の厚さが５０ｎｍ～２μｍであり、接続部の厚さをｔ１、バンド部の厚さをｔ２、角部の厚さをｔ３としたとき、ｔ２／ｔ１は０．７～１．２を満足し、ｔ３／ｔ１は０．７～１．０を満足する。

外部電極の厚さが５０ｎｍ未満であると、耐湿信頼性が低下する恐れがあり、２μｍを超過すると、スパッタリング工法によって工程適合性が低下し、量産性が低下する恐れがある。

ｔ２／ｔ１が０．７未満又は１．２超過であると、接続部とバンド部の厚さが均一にならないため、耐湿信頼性又は有効体積率が低下する恐れがある。

ｔ３／ｔ１が０．７未満であると、角部分が過度に薄くなって水分浸透経路として作用し、耐湿信頼性が低下する恐れがあり、ｔ３／ｔ１が１．０を超えるためには、角部に別途の外部電極形成工程を追加しなければならず、生産性が低くなる恐れがある。

従来は、外部電極を形成する際に、導電性金属が含まれたペーストを用いて、本体の内部電極が露出した面をペーストにディッピングする方法が主に使用されていた。

従来のディッピング工法によって外部電極３３１、３３２を形成した積層セラミックキャパシタ３００の断面図である図４を参照すると、外部電極ペーストを用いたディッピング工法によって形成された外部電極３３１、３３２は、厚さが均一でなく、本体の角部分には外部電極が過度に薄く形成される一方、残りの部分には外部電極が過度に厚く形成されていることが分かる。

そのため、高い有効体積率を確保することが困難なだけでなく、本体の角部分で外部電極ペーストに含まれたベース樹脂３３１ｃ、ディッピング後の焼成過程で発生するクラックなどが水分浸透経路として作用するため耐湿信頼性が低下し、積層セラミックキャパシタの連結性及び実装性を高めるために外部電極にめっき層を形成するとき、めっき液が本体の内側に浸透して、積層セラミックキャパシタの信頼性が減少するという問題があった。

また、ペーストがチップ表面を伝って上昇するムーニング（ｍｏｏｎｉｎｇ）現象によって、外部電極のバンド部の長さも均一ではなかった。

このような問題点を解決するために、スパッタリング工法によって外部電極を形成する方案を考慮することができる。

図５は一般的なスパッタリング工法によって外部電極を形成する方法を概略的に示したものである。図６はバレル型スパッタリング工法によって外部電極を形成する方法を概略的に示したものである。

一般的なスパッタリング工法５００では、図５に示したように、ターゲット５１０から外部電極用金属物質５２０を原子又はイオン状態で放出して、直線方向に移動する本体Ｃの第１面に蒸着させる。その後、本体Ｃを裏返して本体Ｃの第２面に外部電極用金属物質５２０を蒸着させるようになる。

しかし、この場合、本体の第１面又は第２面を中心に外部電極用金属物質５２０が蒸着されるのに対し、接続部となる本体の第３面及び第４面には外部電極用金属物質５２０が少量蒸着されるため、接続部の厚さがバンド部よりも薄くなることがある。よって、一般的なスパッタリング工法を用いるとき、ｔ２／ｔ１は０．７～１．２を満足することが難しくなる。

一方、バレル型スパッタリング工法６００では、図６に示したように、バレル６００が回転することによって本体Ｃも回転するため、ターゲット６１０から放出された原子又はイオン状態の外部電極用金属物質６２０が本体の全面に均一に蒸着されるようになる。

図７は図５の一般的なスパッタリング工法によって形成された外部電極の接続部の断面を撮影したものである。図８は図６のバレル型スパッタリング工法によって形成された外部電極の接続部の断面を撮影したものである。

図７及び図８を比較してみると、一般的なスパッタリング工法によって形成された外部電極の接続部は、バンド部よりも薄く形成されるだけでなく、若干のクラック又はボイド（ｖｏｉｄ）が観察される。一方、バレル型スパッタリング工法によって形成された外部電極の接続部はクラック又はボイドがほとんど観察されず、より緻密に形成されていることが分かる。

下記表１は、ディッピング工法、一般的なスパッタリング工法又はバレル型スパッタリング工法によって形成された外部電極の接続部の厚さｔ１、バンド部の厚さｔ２、及び角部の厚さｔ３を測定して示したものである。但し、ディッピング工法によって形成された外部電極の厚さは、最も厚い部分を測定したものであり、一般的なスパッタリング工法又はバレル型スパッタリング工法によって形成された外部電極の厚さは、その平均値を記載したものである。

上記表１から分かるように、バレル型スパッタリング工法を用いる場合は、ｔ２／ｔ１が０．７～１．２を満足し、ｔ３／ｔ１が０．７～１．０を満足することを確認することができる。

したがって、本発明の一実施例による積層セラミックキャパシタの外部電極は、スパッタリング層であることが好ましく、バレル型スパッタリング工法によって形成されたスパッタリング層であることがより好ましい。

外部電極１３１が薄くなるにつれて、積層セラミックキャパシタの耐湿信頼性が問題となり得るが、本願発明の一実施例による積層セラミックキャパシタ１００は、外部電極１３１がスパッタリング層であるため、緻密度が従来のディッピング工法によって形成された外部電極３３１、３３２よりも高く、耐湿信頼性を向上させることができる。また、従来のディッピング工法によって形成された外部電極に比べて非常に薄い厚さを有するため、積層セラミックキャパシタの有効体積率を向上させることができる。

また、本発明の一実施例による積層セラミックキャパシタは、外部電極の接続部の厚さバラツキが１０％以下であることができる。これは、本発明のように外部電極の厚さが薄い場合、接続部の厚さバラツキが１０％を超過すると、電気伝導性及び耐湿信頼性又は有効体積率が低下する恐れがあるためである。

さらに、バンド部の厚さバラツキは１０％以下であることができる。これは、本発明のように外部電極の厚さが薄い場合、バンド部の厚さバラツキが１０％を超過又は長さバラツキが１０％を超過すると、耐湿信頼性又は有効体積率が低下する恐れがあるためである。

一方、外部電極１３１は、本体に接する第１電極層と、該第１電極層上に形成された第２電極層と、を含むことができる。

第２電極層１３１ｂは、外部電極１３１の電気伝導性を高めるために、Ｃｕ及びＡｌのうち少なくとも一つを含むことができる。

第１電極層１３１ａは、本体１１０と第２電極層１３１ｂとの間の密着力及び接着力を向上させる役割を果たすことができる。また、第２電極層１３１ｂに含まれる金属原子が内部電極１２１に拡散することを防止することにより、積層セラミックキャパシタの信頼性を向上させることができる。このため、第１電極層１３１ａは、Ｔｉ、Ｃｒ、ＮｉＣｒ、ＴｉＷ、ＴｉＮ、及びＴａＮのうち少なくとも一つを含むことができる。

このとき、上記第１電極層１３１ａの厚さは、１０～１００ｎｍであることができる。

第１電極層１３１ａの厚さが１０ｎｍ未満であると、本体１１０と第２電極層１３１ｂとの間の密着力が低下する恐れがあり、１００ｎｍを超過すると、外部電極１３１において第１電極層１３１ａが占める割合が増加し、電気伝導性が低下する恐れがある。

また、図３に示したように、第１及び第２電極層は、バンド部の端がそれぞれ丸みを帯びた側壁を有するアンダーカット（ｕｎｄｅｒｃｕｔ）形状であってもよい。後述するように、本体の全面に第１及び第２電極層１３１ａ、１３１ｂを形成した後、湿式エッチング（Ｗｅｔ ｅｔｃｈｉｎｇ）によって第１及び第２電極層１３１ａ、１３１ｂの一部を除去することで、第１及び第２電極層１３１ａ、１３１ｂは、バンド部の端がそれぞれ等方性側壁を有するアンダーカット形状を有するようになる。

積層セラミックキャパシタの製造方法
図９～図１４は、本発明の他の実施例による積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。

本発明の他の実施例による積層セラミックキャパシタの製造方法は、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面、第１及び第２面と連結され、第３及び第４面と連結され、互いに対向する第５及び第６面を有し、誘電体層と該誘電体層を挟んで上記第３及び第４面から交互に露出するように配置される内部電極を含む本体を設ける段階と、上記第１から第６面に第１電極層を形成する段階と、上記第１電極層上に第２電極層を形成する段階と、上記第２電極層において第１及び第２外部電極が形成される部分の上部に保護層を形成する段階と、上記保護層が形成された本体の上記第２電極層の露出した部分をエッチングして除去した後、上記第１電極層の露出した部分をエッチングして除去する段階と、上記保護層を除去する段階と、を含む。

以下、図９～図１４を参照して、本発明の他の実施例による積層セラミックキャパシタの製造方法の各段階について説明する。

先ず、図９を参照すると、互いに対向する第１及び第２面と、上記第１及び第２面と連結され、互いに対向する第３及び第４面と、第１及び第２面と連結されるとともに、第３及び第４面と連結され、互いに対向する第５及び第６面と、を有し、誘電体層２１１と該誘電体層２１１を挟んで上記第３及び第４面から交互に露出するように配置される内部電極２２１、２２２を含む本体２１０を設ける段階が行われることができる。

チタン酸バリウム（ＢａＴｉＯ_３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥することで、複数のセラミックシートを設ける。

上記セラミックシートは、チタン酸バリウム（ＢａＴｉＯ_３）などのセラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレード法によって数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。

次に、導電性金属を含む導電性ペーストを設けることができる。上記導電性金属としては、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、鉛（Ｐｂ）又は金（Ｐｔ）などの単独又は合金であることができ、平均粒子径が０．１～０．２μｍであることができる。さらに、上記導電性金属の含量は、導電性ペーストを基準として４０～５０重量％であることができる。

上記セラミックシート上に、上記内部電極用導電性ペーストを印刷工法などによって塗布することで内部電極パターンを形成することができる。上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

上記内部電極パターンが印刷されたセラミックシートを積層し、上部及び下部に内部電極パターンが印刷されていないセラミックシートを積層することで、内部に内部電極２２１、２２２を含む積層体を形成することができる。このとき、内部電極パターンが印刷されたセラミックシートの積層数は、積層セラミックキャパシタの容量によって調節することができる。内部電極パターンが印刷されていないセラミックシートは、本体２１０の上部及び下部に配置されるカバー部２１２となる。

その後、上記積層体を圧着及び焼成することで、本体２１０を形成することができる。

図１０を参照すると、本体２１０を形成した後、本体２１０の第１から第６面に第１電極層２３０ａ'を形成する段階を行う。

次に、図１１を参照すると、第１電極層２３０ａ'上に第２電極層２３０ｂ'を形成する段階を行う。

第１及び第２電極層２３０ａ'、２３０ｂ'は、上述したように、薄くかつ均一で緻密な電極層を形成するために、スパッタリング工法によって形成することが好ましく、接続部とバンド部の厚さ均一性をさらに向上させるとともに、気孔率を最小化するために、バレル型スパッタリング工法によって形成することがより好ましい。

第１電極層２３０ａ'は、Ｔｉ、Ｃｒ、ＮｉＣｒ、ＴｉＷ、ＴｉＮ、及びＴａＮのうち少なくとも一つを含むことができ、厚さが１０～１００ｎｍになるように形成することができる。

第２電極層２３０ｂ'は、Ｃｕ及びＡｌのうち少なくとも一つを含むことができ、第１電極層と第２電極層の厚さが合計５０ｎｍ～２μｍになるように形成することができる。

次に、図１２を参照すると、第２電極層２３０ｂ'において第１及び第２外部電極が形成される部分の上部に保護層２５０を形成する段階を行う。

ここで、第１及び第２外部電極が形成される部分とは、本体２１０の第３及び第４面３、４と、該第３及び第４面３、４から隣接する第１、２、５、６面に延長される部分（バンド部）を意味する。

保護層２５０としては、高分子樹脂を用いることができ、例えば、エポキシ、アクリルバインダー、又は、レジストであることができるが、これに限定されるものではない。

次に、図１３を参照すると、保護層２５０が形成された本体２１０において第２電極層２３０ｂ'の露出した部分をエッチングして除去した後、第１電極層２３０ａ'の露出した部分をエッチングして除去する段階を行う。保護層の形状によって外部電極のバンド部の形状が決定されるため、バンド部のムーニング現象は発生しない。

第２電極層２３０ｂ'は、保護層２５０により本体２１０の長さ方向の中央部に帯状に露出しているが、このように露出した第２電極層２３０ｂ'を除去することで、第１電極層２３０ａ'が長さ方向の中央部に帯状に露出し、このように露出した第１電極層２３０ａ'を除去することで、本体２１０の長さ方向の中央部が帯状に露出する。第１電極層２３０ａ'及び第２電極層２３０'はその厚さが非常に薄いため、一つの層として認められるが、説明の明確性のために、図１３では区分して示されている。

このとき、エッチングは湿式エッチングを用いて行うことができ、湿式エッチングによって第１及び第２電極層の一部を除去することで、第１及び第２電極層はバンド部の端がそれぞれ丸みを帯びた側壁を有するアンダーカット形状を有するようになる。

最後に、図１４に示すように、保護層２５０を除去することで第１及び第２外部電極２３１、２３２を形成し、積層セラミックキャパシタが完成する。

その後、必要に応じて第１及び第２外部電極２３１、２３２上にめっき層を形成する段階をさらに行うことができるが、これに限定されるものではない。

このような本発明の他の実施例による積層セラミックキャパシタの製造方法は、内部電極と外部電極の連結性を向上させるために、断面に別途の電極層を形成する工程なしに本体２１０の断面、側面、及び周面に外部電極を一度に蒸着することができ、ペーストを用いないため、電極焼成工程を必要としないという長所がある。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ 積層セラミックキャパシタ
１１０ 本体
１１１ 誘電体層
１１２ カバー層
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１３１ａ 第１電極層
１３１ｂ 第２電極層

Claims (9)

1. 互いに対向する第１及び第２面、前記第１及び第２面と連結され、互いに対向する第３及び第４面、前記第１から第４面と連結され、互いに対向する第５及び第６面を有し、
   誘電体層と該誘電体層を挟んで前記第３及び第４面から交互に露出するように配置される内部電極を含む本体と、
   前記本体の第３及び第４面にそれぞれ形成される接続部、前記接続部から前記本体の第１、第２、第５及び第６面の一部まで延長形成されるバンド部、及び前記接続部と前記バンド部とが接する角部を含む外部電極と、を含み、
   前記外部電極の厚さは５０ｎｍ～２μｍであり、
   前記接続部の厚さをｔ１、前記バンド部の厚さをｔ２、前記角部の厚さをｔ３としたとき、ｔ２／ｔ１は０．７～１．２を満足し、ｔ３／ｔ１は０．７～１．０を満足し、
   前記外部電極は、前記本体に接する第１電極層と、該第１電極層上に形成された第２電極層と、を含み、
   前記第１電極層の厚さは１０～１００ｎｍであり、
   前記第１電極層は、Ｔｉ、ＮｉＣｒ、ＴｉＷ、ＴｉＮ、及びＴａＮのうち少なくとも一つを含み、
   前記第２電極層は、Ａｌを含む、
   積層セラミックキャパシタ。
2. 前記接続部の厚さバラツキは１０％以下である、請求項１に記載の積層セラミックキャパシタ。
3. 前記バンド部の厚さバラツキは１０％以下であり、長さバラツキは１０％以下である、請求項１又は２に記載の積層セラミックキャパシタ。
4. 前記外部電極はスパッタリング層である、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
5. 前記第１及び第２電極層は、バンド部の端がそれぞれ丸みを帯びた側壁を有するアンダーカット形状である、請求項１から４のいずれか一項に記載の積層セラミックキャパシタ。
6. 前記積層セラミックキャパシタは、前記外部電極上に形成されためっき層をさらに含む、請求項１から５のいずれか一項に記載の積層セラミックキャパシタ。
7. 互いに対向する第１及び第２面、前記第１及び第２面と連結され、互いに対向する第３及び第４面、前記第１から第４面と連結され、互いに対向する第５及び第６面を有し、誘電体層と該誘電体層を挟んで前記第３及び第４面から交互に露出するように配置される内部電極を含む本体を設ける段階と、
   前記第１から第６面に第１電極層を形成する段階と、
   前記第１電極層上に第２電極層を形成する段階と、
   前記第２電極層において第１及び第２外部電極が形成される部分の上部に保護層を形成する段階と、
   前記保護層が形成された前記本体において前記第２電極層の露出した部分をエッチングして除去した後、前記第１電極層の露出した部分をエッチングして除去する段階と、
   前記保護層を除去する段階と、を含み、
   前記第１及び第２電極層の厚さは、合計５０ｎｍ～２μｍであり、
   前記第１電極層の厚さは１０～１００ｎｍであり、
   前記第１電極層は、Ｔｉ、ＮｉＣｒ、ＴｉＷ、ＴｉＮ、及びＴａＮのうち少なくとも一つを含み、
   前記第２電極層は、Ａｌを含む、
   積層セラミックキャパシタの製造方法。
8. 前記第１及び第２電極層を形成する段階は、バレル型スパッタリング工法を用いて行われる、請求項７に記載の積層セラミックキャパシタの製造方法。
9. 前記保護層を除去した後、前記第２電極層上にめっき層を形成する段階をさらに含む、請求項７又は８に記載の積層セラミックキャパシタの製造方法。