JP2023086091A - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
JP2023086091A
JP2023086091A JP2022169684A JP2022169684A JP2023086091A JP 2023086091 A JP2023086091 A JP 2023086091A JP 2022169684 A JP2022169684 A JP 2022169684A JP 2022169684 A JP2022169684 A JP 2022169684A JP 2023086091 A JP2023086091 A JP 2023086091A
Authority
JP
Japan
Prior art keywords
electrode layer
ceramic electronic
electronic component
component according
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022169684A
Other languages
English (en)
Inventor
スー パク、ジン
Jin Soo Park
ホ リー、ジョン
Jong Ho Lee
ハ リー、カン
Kang Ha Lee
ア パク、ユーン
Yoon A Park
ヒュン ジョ、エウイ
Eui Hyun Jo
ジュン パク、ミュン
Myun-Jun Park
ヒー グ、ヒュン
Hyun Hee Gu
キュン スン、ウー
Woo Kyung Sung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2023086091A publication Critical patent/JP2023086091A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】薄膜化が可能で、垂直実装が可能なセラミック電子部品を提供する。【解決手段】セラミック電子部品は、誘電体層111及び交互に配置される内部電極121、122を含み、第1方向に向かい合う第1、第2面、第2方向に向かい合う第3、第4面及び第3方向に向かい合う第5、第6面を含む本体110と、第1面に配置され、第3面から第6面の一部まで延長される第1外部電極131と、第2面に配置され、第3面から第6面の一部まで延長される第2外部電極132と、を含む。第1方向及び第2方向の断面と第1方向及び第3方向の断面において、第1、第2外部電極は、第1面及び第2面のセンター部の最大の厚みをT1及びT1'、第1面及び第2面のサイド部の最大の厚みをT2及びT2'並びに第1面及び第2面が第3から第6面に連結されるコーナー部にの最大の厚みをT3及びT3'とした時、T2>T1>T3又はT2'>T1'>T3'を満たす。【選択図】図3

Description

本発明は、セラミック電子部品、例えば、積層セラミックキャパシタ(MLCC:Multi-Layered Ceramic Capacitor)に関するものである。
最近、IT製品の小型化により、製品中に収まるMLCCも小型化が要求されている。一方、現在MLCCに適用される外部電極塗布工法の場合、これを適用して形成される外部電極の中央部は厚く、外郭側に行くほど薄くなる形状を有することができる。この場合、MLCCの薄膜化に限界があるだけでなく、めっき時にめっき層切れを誘発し、信頼性の低下、チップ立ち(tombstone)の発生、外観不良などを発生させることがある。
本発明のいくつかの目的のうち一つは、薄膜化が可能なセラミック電子部品を提供することである。
本発明のいくつかの目的のうち他の一つは、信頼性の低下、外観不良、チップ立ち不良などを改善することができるセラミック電子部品を提供することである。
本発明のいくつかの目的のうちまた他の一つは、垂直実装が可能なセラミック電子部品を提供することである。
本発明により提案するいくつかの解決手段のうち一つは、基礎電極層の塗布方法を変更して外部電極の形状を変更することである。
例えば、一例によるセラミック電子部品は、誘電体層及び上記誘電体層を挟んで交互に配置される複数の第1及び第2内部電極を含み、第1方向に向かい合う第1及び第2面、上記第1及び第2面と連結され、第2方向に向かい合う第3及び第4面、上記第1~第4面と連結され、第3方向に向かい合う第5及び第6面を含む本体と、上記第1面に配置され、上記第3~第6面のそれぞれの一部まで延長される第1外部電極と、上記第2面に配置され、上記第3~第6面のそれぞれの一部まで延長される第2外部電極とを含み、第1及び第2方向断面と第1及び第3方向断面のうち少なくとも一つにおいて、上記第1及び第2外部電極のうち少なくとも一つは、上記第1及び第2面のセンター部における最大の厚みをそれぞれT1及びT1'、上記第1及び第2面のサイド部における最大の厚みをそれぞれT2及びT2'、及び上記第1及び第2面が上記第3~第6面に連結されるコーナー部における最大の厚みをそれぞれT3及びT3'とした時、T2>T1>T3またはT2'>T1'>T3'を満たすことができる。
例えば、一例によるセラミック電子部品は、誘電体層及び上記誘電体層を挟んで交互に配置される複数の第1及び第2内部電極を含み、第1方向に向かい合う第1及び第2面、上記第1及び第2面と連結され、第2方向に向かい合う第3及び第4面、上記第1~第4面と連結され、第3方向に向かい合う第5及び第6面を含む本体と、上記第1面の第1センター領域及び第1サイド領域に配置される第1接続部、上記第3~第6面のそれぞれの一部に配置される第1バンド部、及び上記第1接続部と上記第1バンド部を連結する第1コーナー部を含む第1電極層と、上記第2面の第2センター領域及び第2サイド領域に配置される第2接続部、上記第3~第6面のそれぞれの一部に配置される第2バンド部、及び上記第2接続部と上記第2バンド部を連結する第2コーナー部を含む第2電極層とを含み、第1及び第2方向断面と第1及び第3方向断面のうち少なくとも一つにおいて、上記第1及び第2接続部は、それぞれ上記第1及び第2サイド領域における最大の厚みが上記第1及び第2センター領域における最大の厚みより厚く、上記第1及び第2電極層は、それぞれ一つの単一電極層であることもできる。
本発明のいくつかの効果のうち一つとして、薄膜化が可能なセラミック電子部品を提供することができる。
本発明のいくつかの効果の他の一つとして、信頼性の低下、外観不良、チップ立ち不良などを改善することができるセラミック電子部品を提供することができる。
本発明のいくつかの効果のまた他の一つとして、垂直実装が可能なセラミック電子部品を提供することができる。
一例によるセラミック電子部品の概略的な斜視図である。 図1のセラミック電子部品の本体の概略的な斜視図である。 図1のI-I'に沿った切断面を概略的に示した断面図である。 図1のII-II'に沿った切断面を概略的に示した断面図である。 図1のIII-III'に沿った切断面を概略的に示した断面図である。 図1のIV-IV'に沿った切断面を概略的に示した断面図である。 図1のセラミック電子部品の垂直実装を概略的に示した断面図である。 一例によるセラミック電子部品の長さ-幅方向断面をSEM(Scanning Electron Microscope)を用いて撮影した断面イメージである。 図8のセラミック電子部品のA領域をより拡大してSEMを用いて撮影した断面イメージである。 図8のセラミック電子部品のA領域をより拡大してSEMを用いて撮影した断面イメージである。
以下、添付の図面を参照して本発明について説明する。図面における要素の形状及び大きさなどは、より明確な説明のために誇張または縮小することができる。
図面において、第1方向は長さ(L)方向、第2方向は厚み(T)方向、第3方向は幅(W)方向と定義されることができる。
図1は、一例によるセラミック電子部品の概略的な斜視図であり、図2は、図1のセラミック電子部品の本体の概略的な斜視図であり、図3は、図1のI-I'に沿った切断面を概略的に示した断面図であり、図4は、図1のII-II'に沿った切断面を概略的に示した断面図であり、図5は、図1のIII-III'に沿った切断面を概略的に示した断面図であり、図6は、図1のIV-IV'に沿った切断面を概略的に示した断面図である。
図面を参照すると、一例によるセラミック電子部品100は、誘電体層111及び内部電極121、122を含む本体110、及び本体110に配置され、内部電極121、122と連結される外部電極131、132を含む。この時、外部電極131、132は、それぞれサイド部R2における最大の厚みT2、T2'がセンター部R1における最大の厚みT1、T1'より厚いことができる。また、外部電極131、132は、それぞれセンター部R1における最大の厚みT1、T1'がコーナー部R3における最大の厚みT3、T3'より厚いことができる。
一方、セラミック電子部品、例えば、MLCCチップの外部電極の基礎電極層はディッピング方式を適用して形成することができる。但し、この場合、導電性ペーストが中央に集まる現象が発生し得る。このように、中央に集まった導電性ペーストにより生じた凸状は、外部電極のコーナーの厚みを減少させるだけでなく、長さ方向への厚みを増加させることができる。よって、コーナーにおけるめっき層切れなどで信頼性の低下を巻き起こすおそれがあり、高容量MLCCの有効容量を確保するのに制限があり得る。また、外観不良を巻き起こすおそれもある。
また、外部電極の中央部が凸状の場合、水平実装のみが可能であり、めっき形状不良の一つであるチップ立ちも引き起こすおそれがある。チップ立ちは、ランドによるベクター力が重力とチップ末端とランド間のはんだの接着力より大きい場合に発生し得る。チップ立ちの発生原因としては、はんだ量の不均衡、チップ両側のバンド長さの不均衡、はんだ位置の不均一、ランドパターンの不均一、チップが偏向された接着などを挙げることができ、これらは特に水平実装時に発生する可能性が高い。
一方、一例によるセラミック電子部品100は、外部電極131、132の基礎電極層131a、132aの形成時に導電性ペーストを外郭に押せるように塗布方法を変更することで、セラミック電子部品100の長さサイズを薄膜化することができ、また外部電極131、132のコーナー厚みをより厚くしてシーリングを可能にすることができる。また、これにより外部電極131、132のサイド領域の厚みを中央領域の厚みより厚くして、垂直実装を可能にすることができる。このような形状及び実装方向の変更を通じて、めっき層切れの不良を減らして信頼性を改善することができ、さらに、チップ立ち及び外観不良を減らすことができる。
以下、一例によるセラミック電子部品100に含まれるそれぞれの構成についてさらに詳しく説明する。
本体110の具体的な形状に特に制限はないが、六面体状やこれと類似した形状からなることができる。焼成及び/または焼結過程において本体110に含まれたセラミック粉末の収縮により、本体110は完全な直線を持った六面体状ではないが実質的に六面体状を有することができる。本体110の角をなした外形、例えば角部分は研磨工程などにより丸く研磨されることもできる。
本体110は、長さ方向に互いに向かい合う第1面1及び第2面2、第1面1及び第2面2と連結され、厚み方向に互いに向かい合う第3面3及び第4面4、第1面1及び第2面2と連結され、第3面3及び第4面4と連結され、幅方向に互いに向かい合う第5面5及び第6面6を有することができる。
本体110は、誘電体層111及び内部電極121、122が交互に積層されることができる。本体110を形成する複数の誘電体層111は、焼成及び/または焼結された状態であり、隣接する誘電体層111間の境界は走査電子顕微鏡を利用せずには確認しにくい程度に一体化されることができる。
誘電体層111は、セラミックパウダー、有機溶剤及び有機バインダーを含むセラミックグリーンシートの焼成により形成されることができる。セラミックパウダーは、高い誘電率を有する物質として、チタン酸バリウム(BaTiO)系材料、チタン酸ストロンチウム(SrTiO)系材料などを使用することができるが、これに限定されるものではない。
誘電体層111の厚みは特に限定する必要はないが、一般的に誘電体層111を0.6μm未満の厚みで薄く形成する場合、特に誘電体層111の厚みが0.4μm以下の場合には信頼性が低下するおそれがあった。一方、本発明では、誘電体層111の厚みが0.4μm以下の場合にも優れた信頼性を確保することができる。よって、誘電体層111の厚みが0.4μm以下の場合に本発明による信頼性の向上効果がより顕著になることができ、セラミック電子部品の小型化及び高容量化をより容易に達成することができる。
誘電体層111の厚みは、内部電極121、122の間に配置される誘電体層111の平均厚みを意味することができる。誘電体層111の平均厚みは、本体110の長さ及び厚み方向断面を1万倍率の走査電子顕微鏡でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、一つの誘電体層を長さ方向に等間隔である30個の地点でその厚みを測定して平均値を測定することができる。等間隔である30個の地点は、後述するアクティブ部Acで指定されることができる。また、このような平均値の測定を10個の誘電体層111に拡張して平均値を測定すれば、誘電体層111の平均厚みをさらに一般化することができる。
本体110は、誘電体層111を挟んで互いに向かい合うように配置される複数の第1内部電極121及び複数の第2内部電極122を含み、容量が形成されるアクティブ部Acを含むことができる。アクティブ部Acは、キャパシタの容量形成に寄与する部分であり、誘電体層111を挟んで複数の第1内部電極121及び複数の第2内部電極122を繰り返して積層して形成されることができる。
本体110は、厚み方向を基準としてアクティブ部Acの上部及び下部に配置されるカバー部112、113をさらに含むことができる。カバー部112、113は、アクティブ部Acの上部に配置される第1カバー部112及びアクティブ部Acの下部に配置される第2カバー部113を含むことができる。第1カバー部112及び第2カバー部113は、単一誘電体層または2個以上の誘電体層をアクティブ部Acの上下面にそれぞれ厚み方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割をすることができる。カバー部112、113は内部電極を含まず、誘電体層111と同一の材料を含むことができる。例えば、カバー部112、113は、セラミック材料を含むことができ、例えば上述したチタン酸バリウム系材料を含むことができる。カバー部112、113の厚みは特に限定する必要はない。但し、セラミック電子部品の小型化及び高容量化をより容易に達成するために、カバー部112、113の厚みは20μm以下であることができる。
本体110は、幅方向を基準としてアクティブ部Acの両側部に配置されるマージン部114、115をさらに含むことができる。マージン部114、115は、本体110の第5面5を提供する第1マージン部114と第6面6を提供する第2マージン部115とを含むことができる。マージン部114、115は、本体110を幅-厚み方向に切った断面において、内部電極121、122の両端と本体110の境界面間の領域を意味することができる。マージン部114、115は、基本的に物理的または化学的ストレスによる内部電極121、122の損傷を防止する役割をすることができる。マージン部114、115は、誘電体層111と同一または異なる材料を含むことができる。例えば、マージン部114、115は、セラミックグリーンシート上にマージン部が形成される所を除き、導電性ペーストを塗布して内部電極を形成することで形成されたものであることができる。または、内部電極121、122による段差を抑制するために、積層後に内部電極121、122が露出するように切断した後、単一誘電体層または2個以上の誘電体層をアクティブ部Acの幅方向の両側部に積層してマージン部114、115を形成することもできる。
内部電極121、122は、誘電体層111と交互に積層されることができる。内部電極121、122は、複数の第1内部電極121及び複数の第2内部電極122を含むことができる。複数の第1内部電極121及び複数の第2内部電極122は、誘電体層111を挟んで互いに向かい合うように交互に配置されることができ、本体110の第1面1及び第2面2にそれぞれ露出することができる。例えば、複数の第1内部電極121は、それぞれ第2面2と離隔し第1面1を通じて露出することができる。また、複数の第2内部電極122は、それぞれ第1面1と離隔し第2面2を通じて露出することができる。複数の第1内部電極121及び複数の第2内部電極122は、その間に配置された誘電体層111によって互いに電気的に分離することができる。複数の第1内部電極121及び複数の第2内部電極122は、厚み方向に交互に積層されることができるが、これに限定されるものではなく、幅方向に交互に積層されることもできる。
内部電極121、122は、導電性金属を含む導電性ペーストによって形成されることができる。例えば、誘電体層111を形成するセラミックグリーンシート上にスクリーン印刷法、グラビア印刷法などのような印刷法を通じて導電性ペーストを印刷して、結果として内部電極121、122を印刷することができる。内部電極121、122が印刷されたセラミックグリーンシートを交互に積層し、焼成及び/または焼結すると、本体110のアクティブ部Acを形成することができる。導電性金属は、これに制限されるものではないが、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、金(Au)、白金(Pt)、スズ(Sn)、タングステン(W)、チタン(Ti)、及び/またはこれを含む合金などを含むことができる。
内部電極121、122の厚みは特に限定する必要はないが、一般的に内部電極121、122を0.6μm未満の厚みで薄く形成する場合、特に内部電極121、122の厚みが0.4μm以下の場合は信頼性が低下するおそれがあった。一方、本発明では、内部電極121、122の厚みが0.4μm以下の場合にも優れた信頼性を確保することができる。よって、内部電極121、122の厚みが0.4μm以下の場合に本発明による信頼性の向上効果がより顕著になることができ、セラミック電子部品の小型化及び高容量化をより容易に達成することができる。
内部電極121、122の厚みは、内部電極121、122の平均厚みを意味することができる。内部電極121、122の平均厚みは、本体110の長さ及び厚み方向断面を1万倍率の走査電子顕微鏡でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、一つの内部電極を長さ方向に等間隔である30個の地点でその厚みを測定して平均値を測定することができる。等間隔である30個の地点はアクティブ部Acで指定されることができる。また、このような平均値の測定を10個の内部電極に拡張して平均値を測定すれば、内部電極の平均厚みをさらに一般化することができる。
外部電極131、132は、本体110の第1面1及び第2面2に配置され。第3面3、第4面4、第5面5及び第6面6にそれぞれ一部が延長されることができる。外部電極131、132は、複数の第1内部電極121及び複数の第2内部電極122とそれぞれ連結された第1外部電極131及び第2外部電極132を含むことができる。第1外部電極131は、本体110の第1面1に配置され、本体110の第3面3、第4面4、第5面5及び第6面6にそれぞれ一部が延長されることができる。第2外部電極132は、本体110の第2面2に配置され、本体110の第3面3、第4面4、第5面5及び第6面6にそれぞれ一部が延長されることができる。但し、これに限定されるものではなく、外部電極131、132の個数や形状などは、内部電極121、122の形態や他の目的に応じて変わることができる。
外部電極131、132のうち少なくとも一つ、好ましくは二つとも、長さ及び厚み方向断面及び/または長さ及び幅方向断面において、第1面1及び第2面2のセンター部R1における最大の厚みをそれぞれT1及びT1'、第1面1及び第2面2のセンター部R1を取り囲むサイド部R2における最大の厚みをそれぞれT2及びT2'、第1面1及び第2面2が第3面3、第4面4、第5面5及び第6面6に連結されるコーナー部R3における最大の厚みをそれぞれT3及びT3'とした時、T2>T1及び/またはT2'>T1'を満たすことができる。より好ましくは、T1>T3及び/またはT1'>T3'をさらに満たすことができる。この場合、セラミック電子部品100の長さサイズを薄膜化することができる。また、外部電極131、132のシーリング効果により優れることができる。また、外部電極131、132が、垂直実装が可能な形態を有することができる。よって、めっき層切れの不良を減らして信頼性を改善することができ、チップ立ち及び外観不良を減らすことができる。
一方、長さ及び厚み方向断面と長さ及び幅方向断面は、それぞれ幅方向と厚み方向を基準として1/2地点が露出するように切断した時の断面であることができる。この時、長さ及び厚み方向断面及び/または長さ及び幅方向断面において厚み方向及び/または幅方向にコーナー部R3を除いて均一な間隔で7分割線を引いた時、略3/7地点から5/7地点までがセンター部R1であることができ、略1/7地点から3/7地点まで、略5/7地点から7/7地点までがサイド部R2であることができる。センター部R1、サイド部R2、コーナー部R3は、それぞれセンター領域、サイド領域、コーナー領域であることができる。但し、これに限定されるものではなく、センター部R1は外部電極131、132の厚みが実質的に一定の偏平な領域であることができ、サイド部R2は、外部電極131、132の厚みが大きくなってから小さくなる凸状の領域であることができるため、センター部R1とサイド部R2の境界地点は3/7地点及び5/7地点でこれに合わせて流動的に変動することができる。
外部電極131、132のセンター部R1、サイド部R2、コーナー部R3のそれぞれにおける最大の厚みT1、T2、T3及びT1'、T2'、T3'は、それぞれセラミック電子部品100の長さ及び厚み方向断面及び/または長さ及び幅方向断面を3,000倍率の走査電子顕微鏡でイメージをスキャンして測定することができる。
外部電極131、132は金属などのように電気伝導性を有するものであればいかなる物質を使用して形成されることができ、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、単層または多層構造を有することができる。例えば、外部電極131、132は、本体110上に配置される基礎電極層131a、132a、基礎電極層131a、132a上に配置され、これをカバーする樹脂電極層131b、132b、及び樹脂電極層131b、132b上に配置され、これをカバーするめっき電極層131c、132cを含むことができる。但し、これに限定されるものではなく、樹脂電極層131b、132b及び/またはめっき電極層131c、132cは省略されてもよい。
基礎電極層131a、132aは、例えば、導電性金属及びガラスを含む焼成電極であることができる。基礎電極層131a、132aは、導電性金属及びガラスを含む導電性ペーストを本体110に塗布した後、焼成する方法で形成されることができる。例えば、垂直実装が可能な形態を有するように、複数回に分けて導電性ペーストを塗布した後、焼成することができる。焼成及び/または焼結後には一体化されて、基礎電極層131a、132a内の境界が不明であることができる。例えば、基礎電極層131a、132aは、それぞれ一つの単一電極層であることができる。基礎電極層131a、132aに含まれる導電性金属としては、電気伝導性に優れた材料を使用することができ、例えば、導電性金属は、銅(Cu)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)、鉛(Pb)及び/またはこれを含む合金などを含むことができ、好ましくは銅(Cu)を含むことができるが、これに限定されるものではない。
基礎電極層131a、132aのうち少なくとも一つ、好ましくは二つとも、長さ及び厚み方向断面及び/または長さ及び幅方向断面において、第1面1及び第2面2のセンター部R1における最大の厚みをそれぞれt1及びt1'、第1面1及び第2面2のセンター部R1を取り囲むサイド部R2における最大の厚みをそれぞれt2及びt2'、第1面1及び第2面2が第3面3、第4面4、第5面5及び第6面6に連結されるコーナー部R3における最大の厚みをそれぞれt3及びt3'とした時、t2>t1及び/またはt2'>t1'を満たすことができる。より好ましくは、t1>t3及び/またはt1'>t3'をさらに満たすことができる。この場合、外部電極131、132がT1、T2、T3及び/またはT1'、T2'、T3'を効果的に満たすことができる。
基礎電極層131a、132aのセンター部R1、サイド部R2、コーナー部R3のそれぞれにおける最大の厚みt1、t2、t3及びt1'、t2'、t3'は、それぞれセラミック電子部品100の長さ及び厚み方向断面及び/または長さ及び幅方向断面を3,000倍率の走査電子顕微鏡でイメージをスキャンして測定することができる。
第1基礎電極層131aは、第1面1のセンター部R1及びサイド部R2に配置される第1接続部P1a、第3面3、第4面4、第5面5及び第6面6のそれぞれの一部に配置される第1バンド部P1b、及び第1接続部P1aと第1バンド部P1bを連結する第1コーナー部P1cを含むことができる。この時、第1コーナー部P1cは、ラウンド状を有することができる。また、長さ及び厚み方向断面及び/または長さ及び幅方向断面において、第1接続部P1aは、サイド部R2における最大の厚みt2がセンター部R1における最大の厚みt1より厚いことができる。また、第1接続部P1aのセンター部R1における最大の厚みt1は、第1コーナー部P1cにおける最大の厚みt3より厚いことができる。好ましくは、t2/t1が1.1~1.4、例えば、1.13~1.34程度であることができ、t3/t1が0.2~0.5程度であることができるが、これに限定されるものではない。
第2基礎電極層132aは、第2面2のセンター部R1及びサイド部R2に配置される第2接続部P2a、第3面3、第4面4、第5面5及び第6面6のそれぞれの一部に配置される第2バンド部P2b、及び第2接続部P2aと第2バンド部P2bを連結する第2コーナー部P2cを含むことができる。この時、第2コーナー部P2cは、ラウンド状を有することができる。また、長さ及び厚み方向断面及び/または長さ及び幅方向断面において、第2接続部P2aは、サイド部R2における最大の厚みt2'がセンター部R1における最大の厚みt1'より厚いことができる。また、第2接続部P2aのセンター部R1における最大の厚みt2'は、第2コーナー部P2cにおける最大の厚みt3'より厚いことができる。好ましくは、t2'/t1'が1.1~1.4、例えば、1.13~1.34程度であることができ、t3'/t1'が0.2~0.5程度であることができるが、これに限定されるものではない。
樹脂電極層131b、132bは、例えば、導電性金属及び樹脂を含む樹脂系電極であることができる。樹脂電極層131b、132bは、導電性金属及び樹脂を含むペーストを塗布及び硬化する方法で形成されることができる。樹脂電極層131b、132bに含まれる導電性金属としては、電気伝導性に優れた材料を使用することができ、特に限定しない。例えば、導電性金属は、銅(Cu)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)、鉛(Pb)及び/またはこれを含む合金などを含むことができ、好ましくは銅(Cu)を含むことができるが、これに限定されるものではない。樹脂電極層131b、132bに含まれる樹脂としては絶縁性樹脂を使用することができ、特に限定されない。例えば、樹脂はエポキシ樹脂を含むことができるが、これに限定されるものではない。
第1樹脂電極層131bは、第1基礎電極層131a上に配置され、第1基礎電極層131aをカバーすることができ、端部の一部が第3面3、第4面4、第5面5及び第6面6とそれぞれ接触することができるが、これに限定されるものではない。
第2樹脂電極層132bは、第2基礎電極層132a上に配置され、第2基礎電極層132aをカバーすることができ、端部の一部が第3面3、第4面4、第5面5及び第6面6とそれぞれ接触することができるが、これに限定されるものではない。
めっき電極層131c、132cは、実装特性を向上させることができる。めっき電極層131c、132cの種類は特に限定せず、ニッケル(Ni)、スズ(Sn)、パラジウム(Pd)及び/またはこれを含む合金などを含むめっき層であることができ、複数の層で形成されることもできる。めっき電極層131c、132cは、例えば、ニッケル(Ni)めっき層またはスズ(Sn)めっき層であることができ、ニッケル(Ni)めっき層及びスズ(Sn)めっき層が順次に形成された形態であってもよい。また、めっき電極層131c、132cは、複数のニッケル(Ni)めっき層及び/または複数のスズ(Sn)めっき層を含んでもよい。
第1めっき電極層131cは、第1樹脂電極層131b上に配置され、これをカバーすることができ、端部の一部が第3面3、第4面4、第5面5及び第6面6とそれぞれ接触することができるが、これに限定されるものではない。第1めっき電極層131cは、第1樹脂電極層131b上に配置されるニッケル(Ni)めっき層、及びニッケル(Ni)めっき層上に配置されるスズ(Sn)めっき層を含むことができるが、これに限定されるものではない。
第2めっき電極層132cは、第2樹脂電極層132b上に配置され、これをカバーすることができ、端部の一部が第3面3、第4面4、第5面5及び第6面6とそれぞれ接触することができるが、これに限定されるものではない。第2めっき電極層132cは、第2樹脂電極層132b上に配置されるニッケル(Ni)めっき層、及びニッケル(Ni)めっき層上に配置されるスズ(Sn)めっき層を含むことができるが、これに限定されるものではない。
図7は、図1のセラミック電子部品の垂直実装を概略的に示した断面図である。
図面を参照すると、一例によるセラミック電子部品100は、はんだのような導電性接着剤310、320を通じて印刷回路基板200A、200Bの電極パッド210A、210Bの間に垂直に実装されることができる。例えば、一例によるセラミック電子部品100は、厚み方向が第1方向となり、長さ方向が第2方向となるように垂直に回転されて、印刷回路基板200A、200Bの間に実装されることができる。
このように、一例によるセラミック電子部品100は、垂直実装が容易な外部電極131、132を有するため、めっき層切れの不良を減らして信頼性を改善することができ、チップ立ち及び外観不良を減らすことができる。
その他の内容は、上述した一例によるセラミック電子部品100などで説明したものと実質的に同一であるため、重複する内容は省略する。
図8は、一例によるセラミック電子部品の長さ-幅方向断面をSEM(Scanning Electron Microscope)を用いて撮影した断面イメージであり、図9及び図10は、図8のセラミック電子部品のA領域をより拡大してSEMを用いて撮影した断面イメージである。
図面を参照すると、一例によるセラミック電子部品は、第1基礎電極層131aが本体110の頭面のサイド領域における厚みがセンター領域における厚みより厚く、本体110の頭面のセンター領域における厚みが本体110の頭面とバンド面を連結するコーナー領域における厚みより厚い、垂直実装が可能な形態を有することができる。これは第2基礎電極層132aも同一であることができる。この場合、上述したように、セラミック電子部品の長さサイズを薄膜化することができ、また外部電極のコーナー厚みをより厚くしてシーリング可能にすることができる。このような形状及び実装方向の変更を通じて、めっき層切れの不良を減らして信頼性を改善することができ、さらにチップ立ち及び外観不良を減らすことができる。
[実験例]
下記の[表1]は、一例によるセラミック電子部品100を基礎電極層131a、132aの厚みを多様にして多様に製造した後、t1、t2、t3を測定して示した結果である。一方、t1、t2、t3は、それぞれのサンプルの長さ及び厚み方向断面と長さ及び幅方向断面をそれぞれ3,000倍率の走査電子顕微鏡でイメージをスキャンした後、それぞれの領域で最も厚い厚みを測定して示した。
Figure 2023086091000002
表1から分かるように、一例によるセラミック電子部品100は、第1基礎電極層131aが上述したt1、t2、t3の厚み関係を満たすことができる。一方、表1ではt1、t2、t3を測定して示したが、第2基礎電極層131bも第1基礎電極層131aと同一に形成されることができる。つまり、サンプル1~30のt1'、t2'、t3'は、サンプル1~30のt1、t2、t3と類似した数値を有することができるため、第2基礎電極層131bも上述したt1'、t2'、t3'の厚み関係を満たすことができる。
この場合、結果としては、外部電極131、132が上述したT1、T2、T3及びT1'、T2'、T3'の関係を満たすことができる。例えば、基礎電極層131a、132a上に樹脂電極層131b、132b及び/またはめっき電極層131c、132cをさらに形成しても、これらはそれぞれある程度均一な厚みで形成されるだけに、外部電極131、132が基礎電極層131a、132aの形状を同様に有することができるため、結果としては上述したT1、T2、T3及びT1'、T2'、T3'の関係を満たすことができる。よって、セラミック電子部品100の長さサイズを薄膜化することができ、外部電極131、132のシーリング効果により優れることができる。また、外部電極131、132が垂直実装可能な形態を有することができる。
一方、下記の表2は、ディッピング方式でセンター部が凸状の基礎電極層を形成したセラミック電子部品を多様に製造した後、t1、t3に対応するd1、d3厚みを測定して示した結果である。これらの厚みもそれぞれのサンプルを長さ及び厚み方向断面と長さ及び幅方向断面をそれぞれ3,000倍率の走査電子顕微鏡でイメージをスキャンした後、それぞれの領域で最も厚い厚みを測定して示した。
Figure 2023086091000003
表2から分かるように、ディッピング方式で凸状の基礎電極層を形成したセラミック電子部品は、外部電極のコーナーの厚みを減少させるだけでなく、長さ方向への厚みを増加させることができる。よって、コーナーにおけるめっき層切れなどで信頼性の低下を引き起こすおそれがあり、高容量MLCCの有効容量を確保するのに制限がある。また、外観不良を巻き起こすおそれもある。また、外部電極の中央部が凸状の場合、水平実装のみが可能であり、めっき形状不良の一つであるチップ立ちも引き起こし得る。
本発明において、セラミック電子部品として積層セラミックキャパシタを例に挙げて説明したが、これに限定されるものではなく、他の種類のセラミック電子部品、例えば、インダクター、圧電体素子、バリスタ、サーミスタなどにも本発明が適用されることができる。
本発明において、「側部、側面」などの表現は、便宜上、図面を基準にして左/右方向またはその方向における面を意味するものとして使用し、「上側、上部、上面」などの表現は、便宜上、図面を基準にして上方向またはその方向における面を意味するものとして使用し、「下側、下部、下面」などは、便宜上、下方向またはその方向における面を意味するものとして使用した。さらに、「側部、上側、上部、下側、または下部に位置する」とは、対象構成要素が基準となる構成要素と当該方向に直接接触することだけでなく、当該方向に位置し、且つ直接接触しない場合も含む概念として使用した。但し、これは、説明の便宜上、方向を定義したものであって、特許請求の範囲の権利範囲がこのような方向に対する記載によって特に限定されるものではなく、上/下の概念等はいつでも変更することができる。
本発明において「連結される」とは、直接連結されることだけでなく、接着剤層などを介して間接的に連結されることを含む概念である。また、「電気的に連結される」とは、物理的に連結された場合と連結されていない場合の両方を含む概念である。さらに、「第1、第2」などの表現は、ある構成要素と他の構成要素とを区分するために使用するものであって、当該構成要素の順序及び/または重要度などを限定するものではない。場合によっては、権利範囲を逸脱しない範囲内で、第1構成要素は第2構成要素と命名されることができ、同様に第2構成要素は第1構成要素と命名されることもできる。
本発明で使用される「一例」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記に提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例に説明された事項が他の一例に説明されていなくても、他の一例においてその事項と反対または矛盾する説明がない限り、他の一例に関する説明として理解することができる。
本発明で使用される用語は、単に一例を説明するために使用されたものであって、本発明を限定することを意図するものではない。このとき、単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。
100:セラミック電子部品
110:本体
111:誘電体層
Ac:アクティブ部
112、113:カバー部
114、115:マージン部
121、122:内部電極
131、132:外部電極
131a、132a:基礎電極層
131b、132b:樹脂電極層
131c、132c:めっき電極層
200A、200B:印刷回路基板
210A、210B:電極パッド
310、320:導電性接着剤

Claims (16)

  1. 誘電体層及び前記誘電体層を挟んで交互に配置される複数の第1内部電極及び第2内部電極を含み、第1方向に向かい合う第1面及び第2面、前記第1面及び前記第2面と連結され、第2方向に向かい合う第3面及び第4面、前記第1面から前記第4面と連結され、第3方向に向かい合う第5面及び第6面を含む本体と、
    前記第1面に配置され、前記第3から前記第6面のそれぞれの一部まで延長される第1外部電極と、
    前記第2面に配置され、前記第3から前記第6面のそれぞれの一部まで延長される第2外部電極とを含み、
    前記第1方向及び前記第2方向の断面と前記第1方向及び前記第3方向の断面のうち少なくとも一つにおいて、前記第1外部電極及び前記第2外部電極のうち少なくとも一つは、前記第1面及び前記第2面のセンター部における最大の厚みをそれぞれT1及びT1'、前記第1面及び前記第2面のサイド部における最大の厚みをそれぞれT2及びT2'、及び前記第1面及び前記第2面が前記第3から前記第6面に連結されるコーナー部における最大の厚みをそれぞれT3及びT3'とした時、T2>T1>T3またはT2'>T1'>T3'を満たす、
    セラミック電子部品。
  2. 前記第1外部電極及び前記第2外部電極がいずれもT2>T1>T3及びT2'>T1'>T3'を満たす、
    請求項1に記載のセラミック電子部品。
  3. 前記第1外部電極は、前記第1面に配置され、前記第3面から前記第6面のそれぞれの一部まで延長される第1基礎電極層を含み、
    前記第2外部電極は、前記第2面に配置され、前記第3面から前記第6面のそれぞれの一部まで延長される第2基礎電極層を含み、
    前記第1基礎電極層及び前記第2基礎電極層は、導電性金属及びガラスを含む、
    請求項1に記載のセラミック電子部品。
  4. 前記導電性金属は、銅(Cu)を含む、
    請求項3に記載のセラミック電子部品。
  5. 前記第1方向及び前記第2方向の断面と前記第1方向及び前記第3方向の断面のうち少なくとも一つにおいて、前記第1基礎電極層及び前記第2基礎電極層のうち少なくとも一つは、前記第1面及び前記第2面のセンター部における最大の厚みをそれぞれt1及びt1'、前記第1面及び前記第2面のサイド部における最大の厚みをそれぞれt2及びt2'、及び前記第1面及び前記第2面が前記第3から前記第6面に連結されるコーナー部における最大の厚みをそれぞれt3及びt3'とした時、t2>t1>t3またはt2'>t1'>t3'を満たす、
    請求項3に記載のセラミック電子部品。
  6. 前記第1基礎電極層及び前記第2基礎電極層がいずれもt2>t1>t3及びt2'>t1'>t3'を満たす、
    請求項5に記載のセラミック電子部品。
  7. 前記第1基礎電極層及び前記第2基礎電極層は、それぞれ一つの単一電極層である、
    請求項5に記載のセラミック電子部品。
  8. 前記第1外部電極は、前記第1基礎電極層上に配置され、前記第1基礎電極層をカバーする第1樹脂電極層をさらに含み、
    前記第2外部電極は、前記第2基礎電極層上に配置され、前記第2基礎電極層をカバーする第2樹脂電極層をさらに含み、
    前記第1樹脂電極層及び前記第2樹脂電極層は、導電性金属及び樹脂を含む、
    請求項3から7のいずれか一項に記載のセラミック電子部品。
  9. 前記導電性金属は、銅(Cu)を含み、
    前記樹脂は、エポキシ樹脂を含む、
    請求項8に記載のセラミック電子部品。
  10. 前記第1外部電極は、前記第1樹脂電極層上に配置され、前記第1樹脂電極層をカバーする第1めっき電極層をさらに含み、
    前記第2外部電極は、前記第2基礎電極層上に配置され、前記第2樹脂電極層をカバーする第2めっき電極層をさらに含み、
    前記第1めっき電極層及び前記第2めっき電極層は、導電性金属を含む、
    請求項8に記載のセラミック電子部品。
  11. 前記第1めっき電極層及び前記第2めっき電極層は、それぞれニッケル(Ni)を導電性金属として含む第1層、及びスズ(Sn)を導電性金属として含む第2層を含む多層構造である、
    請求項10に記載のセラミック電子部品。
  12. 誘電体層及び前記誘電体層を挟んで交互に配置される複数の第1内部電極及び第2内部電極を含み、第1方向に向かい合う第1面及び第2面、前記第1面及び前記第2面と連結され、第2方向に向かい合う第3面及び第4面、前記第1面から前記第4面と連結され、第3方向に向かい合う第5面及び第6面を含む本体と、
    前記第1面の第1センター領域及び第1サイド領域に配置される第1接続部、前記第3面から前記第6面のそれぞれの一部に配置される第1バンド部、及び前記第1接続部と前記第1バンド部を連結する第1コーナー部を含む第1電極層と、
    前記第2面の第2センター領域及び第2サイド領域に配置される第2接続部、前記第3面から前記第6面のそれぞれの一部に配置される第2バンド部、及び前記第2接続部と前記第2バンド部を連結する第2コーナー部を含む第2電極層とを含み、
    前記第1方向及び前記第2方向の断面と前記第1方向及び前記第3方向の断面のうち少なくとも一つにおいて、前記第1接続部及び前記第2接続部は、それぞれ前記第1サイド領域及び前記第2サイド領域における最大の厚みが前記第1センター領域及び前記第2センター領域における最大の厚みより厚く、
    前記第1電極層及び前記第2電極層は、それぞれ一つの単一電極層である、
    セラミック電子部品。
  13. 前記第1接続部及び前記第2接続部の前記第1センター領域及び前記第2センター領域における最大の厚みをそれぞれt1及びt1'、前記第1接続部及び前記第2接続部の前記第1サイド領域及び前記第2サイド領域における最大の厚みをそれぞれt2及びt2'、及び前記第1コーナー部及び前記第2コーナー部における最大の厚みをそれぞれt3及びt3'とした時、前記第1電極層及び前記第2電極層は、それぞれt2>t1>t3及びt2'>t1'>t3'を満たす、
    請求項12に記載のセラミック電子部品。
  14. 前記第1電極層及び前記第2電極層は、それぞれt2/t1及びt2'/t1'が1.1から1.4である、
    請求項13に記載のセラミック電子部品。
  15. 前記第1電極層及び前記第2電極層は、それぞれt3/t1及びt3'/t1'が0.2から0.5である、
    請求項13に記載のセラミック電子部品。
  16. 前記第1電極層及び前記第2電極層は、導電性金属及びガラスを含み、
    前記導電性金属は、銅(Cu)を含む、
    請求項12から15のいずれか一項に記載のセラミック電子部品。
JP2022169684A 2021-12-09 2022-10-24 セラミック電子部品 Pending JP2023086091A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210175711A KR20230087092A (ko) 2021-12-09 2021-12-09 세라믹 전자부품
KR10-2021-0175711 2021-12-09

Publications (1)

Publication Number Publication Date
JP2023086091A true JP2023086091A (ja) 2023-06-21

Family

ID=86685245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022169684A Pending JP2023086091A (ja) 2021-12-09 2022-10-24 セラミック電子部品

Country Status (4)

Country Link
US (1) US20230187138A1 (ja)
JP (1) JP2023086091A (ja)
KR (1) KR20230087092A (ja)
CN (1) CN116259483A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023009630A (ja) * 2021-07-07 2023-01-20 株式会社村田製作所 積層セラミックコンデンサ
KR20230087953A (ko) * 2021-12-10 2023-06-19 삼성전기주식회사 적층 세라믹 커패시터

Also Published As

Publication number Publication date
KR20230087092A (ko) 2023-06-16
CN116259483A (zh) 2023-06-13
US20230187138A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
JP6504722B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法及び積層セラミックキャパシタの実装基板
KR101701022B1 (ko) 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
JP7136427B2 (ja) 積層セラミック電子部品及びその実装基板
JP7364152B2 (ja) 積層セラミック電子部品
JP2015065394A (ja) 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
JP2023086091A (ja) セラミック電子部品
JP7235388B2 (ja) 積層セラミック電子部品
US11315734B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP6388809B2 (ja) セラミック電子部品及びその製造方法
JP2020174110A (ja) 積層セラミック電子部品及び回路基板
US11024461B2 (en) Multi-layer ceramic electronic component having external electrode with base film and electrically conductive thin film
JP7166847B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2023079986A (ja) セラミック電子部品
KR101496816B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2023099407A (ja) 積層型キャパシタ
US11721484B2 (en) Multilayer ceramic capacitor and substrate including the same
US20230139075A1 (en) Multilayer capacitor
US20230307179A1 (en) Multilayer capacitor and board having the same embedded therein
US10950386B2 (en) Multilayer ceramic electronic component
JP6602925B2 (ja) セラミック電子部品及びその製造方法
WO2024075470A1 (ja) 積層セラミックコンデンサとその製造方法
WO2023038032A1 (ja) 電子部品ならびにその実装方法および実装構造
JP2023089896A (ja) セラミック電子部品
KR20200067808A (ko) 적층 세라믹 전자부품
JP2023079976A (ja) セラミック電子部品