WO2023038032A1 - 電子部品ならびにその実装方法および実装構造 - Google Patents

電子部品ならびにその実装方法および実装構造 Download PDF

Info

Publication number
WO2023038032A1
WO2023038032A1 PCT/JP2022/033469 JP2022033469W WO2023038032A1 WO 2023038032 A1 WO2023038032 A1 WO 2023038032A1 JP 2022033469 W JP2022033469 W JP 2022033469W WO 2023038032 A1 WO2023038032 A1 WO 2023038032A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
layer
plating layer
island
thickness
Prior art date
Application number
PCT/JP2022/033469
Other languages
English (en)
French (fr)
Inventor
千秋 山本
育史 吉田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2023546949A priority Critical patent/JPWO2023038032A1/ja
Priority to KR1020247005682A priority patent/KR20240032140A/ko
Priority to CN202280055207.1A priority patent/CN117795634A/zh
Publication of WO2023038032A1 publication Critical patent/WO2023038032A1/ja
Priority to US18/598,294 priority patent/US20240212929A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Definitions

  • the present invention relates to an electronic component and its mounting method and mounting structure.
  • MLCCs multilayer ceramic capacitors
  • a multilayer ceramic capacitor for example, in Patent Document 1, a dielectric layer and first and second internal electrodes laminated so as to be alternately exposed to the first and second outer sides with the dielectric layer interposed therebetween and first and second external electrodes arranged on the first and second outer sides of the ceramic body so as to be coupled to corresponding ones of the first and second internal electrodes, respectively.
  • the first and second external electrodes so that at least a portion respectively covers the first and second base electrode layers contacting the first and second outer sides of the ceramic body and the first and second base electrode layers respectively First and second nickel-plated layers arranged, and first and second tin-plated layers arranged to cover the first and second nickel-plated layers, respectively, wherein the first and second tin Multilayer ceramic electronic components are described in which the central portion of each plated layer has a thickness greater than 5 ⁇ m.
  • the copper contained in the base electrode layer can easily diffuse into the tin-plated layer, so that it can be bonded to the land of the circuit board. Since the copper disappears from the base electrode layer during the mounting process, there is a concern that mounting defects may occur.
  • the nickel plating layer is provided so as to cover the base electrode layer, thereby making it difficult for copper to diffuse from the base electrode layer.
  • the bonding temperature is high in the reflow process of heating the solder placed on the circuit board and bonding the electronic component to the circuit board. or when exposed to a high-temperature environment for a long time, a mounting failure may occur due to diffusion of nickel atoms contained in the nickel plating layer into the solder. Therefore, the multilayer ceramic electronic component described in Patent Document 1 still has room for improvement in the heat resistance of the external electrodes.
  • an object of the present invention is to provide an electronic component having an external electrode that has excellent heat resistance and effectively suppresses the generation of whiskers due to thermal shock, as well as its mounting method and mounting structure.
  • the internal electrodes are embedded, and the first main surface and the second main surface facing each other in the thickness direction, and the first main surface facing each other in the width direction perpendicular to the thickness direction.
  • a body having a side surface and a second side surface, and a first end face and a second end face facing each other in a length direction orthogonal to both the thickness direction and the width direction;
  • An electronic component comprising a pair of external electrodes disposed at least on a first end face and the second end face and connected to the internal electrodes, wherein the external electrodes comprise a Ni plating layer and the Ni plating layer
  • An electronic component is provided having at least a Cu 6 Sn 5 portion disposed thereon directly or indirectly via an island-shaped or layered Cu-based intervening portion.
  • an electronic component having an external electrode that has excellent heat resistance and effectively suppresses the generation of whiskers due to thermal shock, as well as its mounting method and mounting structure.
  • FIG. 1 is an external perspective view showing an example of a laminated ceramic capacitor, which is an electronic component.
  • FIG. 2 is a cross-sectional view taken along a plane including the length direction L and the thickness direction T at the position of line II-II shown in FIG.
  • FIG. 3 is a cross-sectional view taken along a plane including the width direction W and the thickness direction T at the position of line III-III shown in FIG. 4A and 4B are partial cross-sectional views of various external electrodes formed with different laminated structures
  • FIG. 4B is a partial cross-sectional view of the external electrode when the Cu 6 Sn 5 portion is disposed on the Ni plating layer via the layered Cu-based intervening portion.
  • FIG. 4(c) is a partial cross-sectional view of the external electrode when the Cu 6 Sn 5 portion is provided directly on the Ni plating layer.
  • FIG. 5 is a partial cross-sectional view showing the laminated structure of the external electrode when the Cu-based intervening portion is a single intervening portion
  • FIG. 5B is a partial cross-sectional view of an external electrode in which island-shaped Cu-based intervening portions are provided by a single intervening portion
  • FIG. 4 is a partial cross-sectional view of an external electrode when a system intervening portion is provided
  • FIG. 6 is a partial cross-sectional view showing the laminated structure of the external electrode when the Cu-based intervening portion is a composite intervening portion .
  • FIG. 6(b) is a partial cross-sectional view of an external electrode in the case where an island-shaped Cu-based intervening portion is arranged by a composite intervening portion formed by a portion, and Fig. 6(b) is formed by an island-shaped Cu portion and a layered Cu3Sn portion.
  • Fig. 6(c) is a partial cross-sectional view of an external electrode in the case where a layered Cu-based intervening portion is provided by a composite intervening portion formed by a composite intervening portion formed of a layered Cu portion and a layered Cu3Sn portion; 4 is a partial cross-sectional view of an external electrode in which a layered Cu-based intervening portion is provided by .
  • FIG. 7A and 7B are schematic cross-sectional views showing the method of mounting an electronic component according to the present embodiment
  • FIG. FIG. 7B is a schematic cross-sectional view showing a state in which the electronic component is mounted on the circuit board after reflowing in the mounted state of the electronic component shown in FIG. 7A. is.
  • this embodiment a mode for carrying out the present invention (hereinafter referred to as "this embodiment") will be described along with the drawings.
  • the present invention is not limited to the following embodiments, and various modifications are possible without changing the gist of the present invention.
  • a laminated ceramic capacitor will be described as an example of an electronic component.
  • an ordinary two-terminal capacitor will be described as an example, but it is not limited to this, and in addition to a multilayer ceramic capacitor, a multilayer LC filter having a coil and capacitance, a multilayer ceramic inductor , laminated ceramic thermistors, and not limited to laminated types, it can also be applied to electrodes that connect to various external electronic components, such as coils wound with conductive wires, and modules in which electronic components are embedded in resin.
  • FIG. 1 is an external perspective view showing an example of a laminated ceramic capacitor, which is an electronic component.
  • FIG. 2 is a cross-sectional view taken along a plane including the length direction L and the thickness direction T at the position of line II-II shown in FIG. 3 is a cross-sectional view taken along a plane including the width direction W and the thickness direction T at the position of line III-III shown in FIG.
  • the electronic component 1 of the present embodiment has internal electrodes 16a and 16b embedded therein, and has a first main surface 12a and a second main surface 12b facing in the thickness direction T, and a width direction orthogonal to the thickness direction T.
  • 14b and a pair of external electrodes 20a, 20b respectively disposed on the first end face 14a and the second end face 14b of the body 10 and connected to the internal electrodes 16a, 16b.
  • the external electrodes 20a and 20b are the Ni-plated layer 21 and Cu6Sn5 directly or indirectly disposed on the Ni-plated layer 21 via an island-like or layer-like Cu-based intervening portion 22 . 23 at least.
  • the multilayer ceramic capacitor that is the electronic component 1 of the present embodiment
  • FIG. 1 One having electrodes 20a and 20b is exemplified.
  • a known structure can be adopted as the element body 10, and the element body 10 is not limited to the rectangular parallelepiped shape shown in FIG.
  • the element body 10 has a plurality of laminated ceramic layers 15 and a plurality of internal electrode layers 16a and 16b. Furthermore, the element body 10 has a first main surface 12a and a second main surface 12b facing in the thickness direction T, and a first side surface 13a and a second main surface 13a facing in the width direction W orthogonal to the thickness direction T. and a first end face 14a and a second end face 14b facing each other in a length direction L perpendicular to the thickness direction T and the width direction W. As shown in FIG.
  • the dimensions of the element body 10 are not particularly limited. Note that the dimension along the length direction L of the base body 10 is not necessarily longer than the dimension along the width direction W, as shown in FIG.
  • the element body 10 preferably has rounded corners and ridges of a rectangular parallelepiped.
  • a corner portion is a portion where three adjacent surfaces of the element 10 intersect
  • a ridge portion is a portion where two adjacent surfaces of the element 10 intersect.
  • unevenness or the like is formed on a part or all of the first main surface 12a and the second main surface 12b, the first side surface 13a and the second side surface 13b, and the first end surface 14a and the second end surface 14b. may be formed.
  • this element body 10 has a structure in which internal electrodes 16a and 16b are embedded in the ceramic layer 15, as shown in FIG.
  • the ceramic layer 15 in which the internal electrodes 16a and 16b are embedded includes an outer layer portion 15a and an inner layer portion 15b.
  • the outer layer portion 15a includes the first main surface 12a of the element body 10, and is the ceramic layer located outside the internal electrode layer (the internal electrode layer 16a in FIG. 2) closest to the first main surface 12a. and the portion of the ceramic layer located outside the internal electrode layer (internal electrode layer 16b in FIG. 2) that includes the second major surface 12b of the element body 10 and is closest to the second major surface 12b.
  • the inner layer portion 15b is a portion of the ceramic layer partitioned by the two adjacent internal electrode layers 16a and 16b facing each other.
  • the thickness of the ceramic layer forming the outer layer 15a is not particularly limited, it is preferably thicker than the ceramic layer forming the inner layer 15b.
  • the total number of ceramic layers (including the inner layer portion 15b and two outer layer portions 15a) laminated in the element body 10 is not particularly limited, but is preferably in the range of 15 to 2000.
  • the outer dimensions of the element body 10 are not particularly limited, but the dimension along the length direction L is in the range of 0.08 mm or more and 5.6 mm or less, the dimension along the width direction W is 0.04 mm or more and 4.9 mm or less, It is preferable that the dimension along the thickness direction T is 0.04 mm or more and 2.9 mm or less.
  • the ceramic layer 15 included in the base body 10 is preferably made of a dielectric material when the electronic component 1 functions as a laminated ceramic capacitor.
  • a dielectric material for example, a dielectric ceramic containing BaTiO 3 , CaTiO 3 , SrTiO 3 or CaZrO 3 as a main component can be used.
  • the dielectric material described above is included as a main component, depending on the desired characteristics of the element body 10, the content may be higher than that of the main component such as a Mn compound, an Fe compound, a Cr compound, a Co compound, or a Ni compound. You may use what added a little subcomponent.
  • the ceramic layer 15 included in the element body 10 is preferably made of a semiconductor ceramic when the electronic component 1 functions as a thermistor element.
  • a spinel ceramic material or the like can be used as the semiconductor ceramic material.
  • the ceramic layer 15 included in the element body 10 is preferably made of a magnetic ceramic.
  • a ferrite ceramic material can be used as the magnetic ceramic material.
  • the internal electrodes 16a and 16b of the element body 10 are preferably made of conductors having a coil-like shape.
  • the thickness of the ceramic layer 15 included in the element body 10 is not particularly limited, it is preferably in the range of 0.4 ⁇ m or more and 20 ⁇ m or less.
  • first internal electrode layers 16a and second internal electrode layers 16b having, for example, a substantially rectangular planar shape are embedded as the internal electrode layers 16. ing. These first internal electrode layers 16a and second internal electrode layers 16b are embedded so as to be alternately arranged at equal intervals along the thickness direction T of the element body 10 with the ceramic layers 15 interposed therebetween. is preferred.
  • the first internal electrode layer 16a includes a first counter electrode portion 17a located opposite to the second internal electrode layer 16b and one end of the first internal electrode layer 16a. is located on the side of the first end face 14a of the element body 10, and has a first extraction electrode portion 18a extending from the first opposing electrode portion 17a to the first end face 14a of the element body 10. As shown in FIG. The first extraction electrode portion 18a has its end extracted to the first end surface 14a and is connected to a first external electrode 20a, which will be described later.
  • the second internal electrode layer 16b includes a second counter electrode portion 17b located opposite to the first internal electrode layer 16a, and the element body 10 where the other end of the second internal electrode layer 16b is located. , and has a second extraction electrode portion 18b extending from the second counter electrode portion 17b to the second end surface 14b of the element body 10. As shown in FIG. The end of the second extraction electrode portion 18b is extracted to the second end face 14b and connected to a second external electrode 20b, which will be described later.
  • the element body 10 is arranged between the end portion of the first internal electrode layer 16a opposite to the first lead-out electrode portion 18a and the second end face 14b and the second electrode layer 16a. It is preferable that the ceramic layer 15 separates the end of the internal electrode layer 16b on the side opposite to the second lead-out electrode portion 18b from the first end surface 14a (this separation The portions 19a, 19b of the ceramic layers are hereinafter referred to as "L-gap"). Moreover, as shown in FIG. 3, the base body 10 is formed by connecting one width direction end of the first counter electrode portion 17a and one width direction end of the second counter electrode portion 17b to the first side surface 13a.
  • This separated portion 19c, 19d is hereinafter referred to as the "W gap").
  • the internal electrode layer 16 can be made of an appropriate conductive material such as a metal such as Ni, Cu, Ag, Pd or Au, or an alloy containing at least one of these metals such as an Ag—Pd alloy. .
  • the internal electrode layers 16 may further contain dielectric particles having the same composition as the ceramics contained in the ceramic layers 15 .
  • the thickness of the internal electrode layer 16 is not particularly limited, it is preferably 0.3 ⁇ m or more and 2.0 ⁇ m or less.
  • the total number of internal electrode layers 16a and 16b is preferably approximately equal to the total number of ceramic layers, more specifically in the range of 15 to 2000.
  • External electrodes are arranged on the first end face 14a and the second end face 14b of the element body 10, respectively, as shown in FIGS.
  • the external electrodes are composed of a pair of external electrodes, a first external electrode 20a and a second external electrode 20b, which are electrically connected to the first internal electrode layer 16a and the second internal electrode layer 16b, respectively. connected to
  • the first external electrode 20a is disposed at least on the surface of the first end face 14a of the element body 10, and in the embodiment shown in FIG. 14a, it is formed by extending from 14a so as to cover a part of each of first main surface 12a and second main surface 12b and first side surface 13a and second side surface 13b. In this case, the first external electrode 20a is electrically connected to the first extraction electrode portion 18a of the first internal electrode layer 16a.
  • the second external electrode 20b is arranged at least on the surface of the second end surface 14b of the element body 10, and in the embodiment shown in FIG. A case is shown in which it is formed so as to extend so as to cover a part of each of the first main surface 12a and the second main surface 12b and the first side surface 13a and the second side surface 13b. In this case, the second external electrode 20b is electrically connected to the second extraction electrode portion 18b of the second internal electrode layer 16b.
  • the first counter electrode portion 17a of the first internal electrode layer 16a and the second counter electrode portion 17b of the second internal electrode layer 16b face each other with the ceramic layer 15 interposed therebetween. A capacitance is formed. Therefore, a capacitance can be obtained between the first external electrode 20a to which the first internal electrode layer 16a is connected and the second external electrode 20b to which the second internal electrode layer 16b is connected. Capacitor characteristics are developed.
  • the external electrode 20, that is, one or both of the first external electrode 20a and the second external electrode 20b is composed of the Ni plating layer 21 and the Ni plating layer 21 directly, or an island-like or layered Cu-based intervening part on the Ni plating layer 21.
  • Cu 6 Sn 5 portion 23 indirectly disposed through 22 .
  • the Ni plating layer 21 is preferably provided on the surface of the base body 10 with the underlying electrode layer 25 interposed therebetween.
  • a Sn plating layer 24 is provided on the surface of the Cu 6 Sn 5 portion 23 .
  • a Ni plating layer 21 is provided on a base electrode layer 25, and an island-shaped Cu-based intervening layer is formed on the Ni plating layer 21.
  • the external electrode 20 can be formed by indirectly disposing the Cu 6 Sn 5 portion 23 via the portion 22 and disposing the Sn plating layer 24 on the Cu 6 Sn 5 portion 23 .
  • the electronic component of the present embodiment has a Ni plating layer 21 disposed on the underlying electrode layer 25, and a layered Cu-based intervening portion 22A on the Ni plating layer 21.
  • the external electrode 20A may be formed by indirectly disposing the Cu 6 Sn 5 portion 23 via the slab and disposing the Sn plating layer 24 on the Cu 6 Sn 5 portion 23 . Further, in the electronic component of the present embodiment , as shown in FIG . , and a Sn plating layer 24 on the Cu 6 Sn 5 portion 23 to form the external electrode 20B.
  • the underlying electrode layer 25 that constitutes the external electrode 20 has conductivity and is arranged so as to cover the first end surface 14 a or the second end surface 14 b of the element body 10 .
  • the base electrode layer 25 is arranged on the first end surface 14a or the second end surface 14b of the element body 10, and extends from the first end surface 14a or the second end surface 14b to form the first main surface 12a. and second main surface 12b, and first side surface 13a and second side surface 13b.
  • the underlying electrode layer 25 examples include those containing a conductive metal and glass.
  • the conductive metal contained in the base electrode layer 25 includes, for example, metals such as Cu, Ni, Ag, Pb, and Au, and alloys such as Ag—Pb alloys.
  • Glass contained in the underlying electrode layer 25 includes one or more components selected from B, Si, Pd, Ba, Mg, Al, Li, and the like.
  • the underlying electrode layer 25 may be composed of a plurality of layers.
  • the base electrode layer 25 may be formed by applying a conductive paste containing glass and a conductive metal to the base body 10 and baking it.
  • the base electrode layer 25 may be fired simultaneously with the ceramic layer 15 and the internal electrode layer 16, or may be fired after the ceramic layer 15 and the internal electrode layer 16 are fired.
  • the thickness of the thickest portion of the underlying electrode layer 25 is preferably in the range of 10 ⁇ m to 150 ⁇ m.
  • the Ni plating layer 21 is arranged directly on the end surface of the element body 10 or with the base electrode layer 25 interposed therebetween. More preferably, the Ni plating layer 21 is arranged on the first end surface 14a or the second end surface 14b of the base body 10, and extends from the first end surface 14a or the second end surface 14b to form the first main surface. 12a and second main surface 12b, and first side surface 13a and second side surface 13b.
  • the internal electrode layer 16 and the base electrode layer 25 are eroded by the solder used in the reflow process when the electronic component 1 is mounted on the circuit board. can be prevented.
  • the thickness of the Ni plating layer 21 is not particularly limited, it is preferably in the range of 1 ⁇ m or more and 15 ⁇ m or less.
  • the Cu-based intervening portion 22 is arbitrarily provided on the surface of the Ni plating layer 21 .
  • the Cu-based intervening portion 22 is a single intervening portion formed of an island-shaped or layered Cu 3 Sn portion 26 on the Ni plating layer 21, or a Cu portion formed of island-shaped or layered Cu. 27 and a Cu 3 Sn portion 26 formed of island-shaped or layered Cu 3 Sn are preferably arranged in this order.
  • the Cu-based intervening portion is a single intervening portion formed of an island-shaped Cu 3 Sn portion 26C formed on the Ni plating layer 21, like the Cu-based intervening portion 22C shown in FIG. may be
  • the Cu-based intervening portion is a single intervening portion formed of a layered Cu 3 Sn portion 26C formed on the Ni plating layer 21, like the Cu-based intervening portion 22D shown in FIG. There may be.
  • the Cu-based intervening portion is, like the Cu-based intervening portion 22E shown in FIG .
  • a composite intervening portion may be formed by sequentially arranging a Cu 3 Sn portion 26E formed of .
  • the Cu-based intervening portion like the Cu-based intervening portion 22F shown in FIG .
  • a composite intervening portion may be formed by arranging the formed Cu 3 Sn portion 26F in this order.
  • the Cu-based intervening portion like the Cu-based intervening portion 22G shown in FIG. It may be a composite intervening portion in which the Cu 3 Sn portion 26G and the Cu 3 Sn portion 26G are arranged in order.
  • FIG. 5 is a partial cross-sectional view showing the laminated structure of the external electrode when the Cu-based intervening portion is a single intervening portion
  • FIG. Fig. 5B is a partial cross-sectional view of an external electrode in which island-shaped Cu-based intervening portions are provided by a single intervening portion
  • FIG. 4 is a partial cross-sectional view of an external electrode when a system intervening portion is provided
  • FIG. 6 is a partial cross-sectional view showing the laminated structure of the external electrode when the Cu-based intervening portion is a composite intervening portion
  • FIG. 6 (b) is a partial cross-sectional view of an external electrode in the case where an island-shaped Cu-based intervening portion is provided by a composite intervening portion formed of 3 Sn portions;
  • FIG. 6C is a partial cross-sectional view of the external electrode when the layered Cu-based intervening portion is arranged by the composite intervening portion formed by the composite interposing portion formed by the layered Cu portion and the layered Cu 3 Sn portion.
  • FIG. 4 is a partial cross-sectional view of an external electrode in which a layered Cu-based intervening portion is provided by the intervening portion;
  • the Cu portion that constitutes the composite interposed portion may be formed in layers as shown in the Cu portion 27G of FIG. 6(c).
  • the Cu portions forming the composite intervening portion are scattered like islands as shown in the Cu portion 27E in FIG. 6A and the Cu portion 27F in FIG. 6B. may be formed.
  • the thickness t 2 of the Cu 3 Sn portion 26 is preferably in the range of 120 nm or more and 460 nm or less. It is more preferable to have By setting the thickness t 2 of the Cu 3 Sn portion 26 within this range, the Cu 3 Sn portion 26 having a higher density than the Cu 6 Sn 5 portion 23 is generated, and the compressive stress generated in the Sn plating layer 24 becomes smaller, the formation of whiskers can be more effectively suppressed.
  • the Cu 6 Sn 5 portion 23 is provided on the Ni plating layer 21 directly or indirectly via the Cu-based intervening portion 22 .
  • the electronic component 1 of the present embodiment has an external electrode in which the Cu 6 Sn 5 portion 23 is directly or indirectly arranged on the Ni plating layer 21, so that the solder placed on the circuit board is heated and the electronic component 1 and the circuit board, the diffusion of nickel atoms from the Ni plating layer 21 is stopped by the Cu 6 Sn 5 portion 23, so that the heat resistance of the external electrode can be improved. As a result, it is possible to make mounting defects less likely to occur when the electronic component 1 is joined to the circuit board.
  • the Cu 6 Sn 5 portions 23 are arranged in a layered manner on the Ni plating layer 21 or arranged so as to be scattered on the Ni plating layer 21 .
  • the Cu 6 Sn 5 portion 23 is preferably layered. Thereby, the heat resistance of the external electrodes 20 can be improved.
  • the smoothness of the surface of the Cu 6 Sn 5 portion 23 is increased, even in the case of having the Sn plating layer 24 described later, the Cu 6 Sn 5 grows along the Sn grain boundary, The occurrence of a stress gradient of compressive stress on the Sn plating layer 24 can be prevented. As a result, the growth of whiskers can be suppressed more effectively.
  • the Cu 6 Sn 5 portion 23 may contain components other than Cu 6 Sn 5 as additive components, and the existence form of the additive component is not limited.
  • the thickness t 1 of the Cu 6 Sn 5 portion 23 is not particularly limited, but can be, for example, in the range of 300 nm or more and 620 nm or less, preferably in the range of 400 nm or more and 620 nm or less.
  • the thickness t1 of the Cu6Sn5 portion 23 may be thicker than the thickness t2 of the Cu3Sn portion 26 of the Cu-based intervening portion 22, and the thickness t1 of the Cu3Sn portion 26 may be It may be thinner than 2 .
  • the Sn plating layer 24 is a layer provided on the Cu 6 Sn 5 portion 23 and is a layer provided as the outermost layer of the external electrode 20 .
  • the Sn plating layer 24 as the outermost layer of the external electrode 20
  • the wettability of the solder used for mounting is improved. Mounting on a circuit board can be performed more easily.
  • the Sn plating layer 24 is arranged to cover the Cu 6 Sn 5 portion 23 .
  • the Sn-plated layer 24 formed on the first external electrode 20a is arranged on the surface of the Cu 6 Sn 5 portion 23 along the first end surface 14a, and extends over the first main surface 12a and the second main surface 12a. It is preferably provided so as to reach the surface of the Cu 6 Sn 5 portion 23 along the surface 12b and the first side surface 13a and the second side surface 13b.
  • the Sn plating layer 24 formed on the second external electrode 20b is arranged on the surface of the Cu 6 Sn 5 portion 23 along the second end surface 14b, and is formed on the first main surface 12a and the second main surface. 12b and the surface of the Cu 6 Sn 5 portion 23 along the first side 13a and the second side 13b.
  • the thickness t 1 of the Cu 6 Sn 5 portion 23 and the thickness t 2 of the Cu 3 Sn portion 26 are, for example, manufactured by Hitachi High Technologies) - Magnification: Measurement can be performed by performing elemental mapping on a cross section including the thickness direction of the external electrode 20 using a magnification of 10000 times. More specifically , the Cu 6 Sn 5 portion 23 and the Cu 3 Sn portion 26 are distinguished by changing the color tone by elemental mapping . Find the cross-sectional area of the part occupied by . Next, the cross-sectional area of the obtained Cu 6 Sn 5 portion 23 is defined by the width along the extending direction of the Cu 6 Sn 5 portion 23 (if the Cu 6 Sn 5 portion 23 is island-shaped, it is void).
  • the average thickness of the Cu 6 Sn 5 portion 23 can be calculated.
  • the cross-sectional area of the obtained Cu 3 Sn portion 26 is defined as the width along the extending direction of the Cu 3 Sn portion 26 (when the Cu 3 Sn portion 26 is island-shaped, the width of the void portion ), the average thickness of the Cu 3 Sn portion 26 can be calculated.
  • the thickness of the Sn plating layer 24 is not particularly limited, it is preferably in the range of 1 ⁇ m or more and 15 ⁇ m or less.
  • the electronic component 1 of this embodiment preferably has a chip size in the range of 01 size to 32 size.
  • the 01 size has dimensions of 0.25 mm (length direction L) ⁇ 0.125 mm (width direction W).
  • the 02 size has dimensions of 0.4 mm (length direction L) ⁇ 0.2 mm (width direction W).
  • the 03 size has dimensions of 0.6 mm (length direction L) ⁇ 0.3 mm (width direction W).
  • size 15 has dimensions of 1.0 mm (length direction L) ⁇ 0.5 mm (width direction W).
  • size 18 has dimensions of 1.6 mm (length direction L) ⁇ 0.8 mm (width direction W).
  • size 31 has dimensions of 3.2 mm (length direction L) ⁇ 1.6 mm (width direction W).
  • the 32 size has dimensions of 3.2 mm (length direction L) ⁇ 2.5 mm (width direction W). Therefore, it is preferable that the dimension along the length direction L of the electronic component 1 is in the range of 0.25 mm or more and 3.2 mm or less. Moreover, the dimension along the width direction W of the electronic component 1 is preferably in the range of 0.125 mm or more and 2.5 mm or less. In addition, the dimension along the thickness direction T of the electronic component 1 is not particularly limited, but can be, for example, in the range of 0.125 mm or more and 2.5 mm or less.
  • a ceramic green sheet for forming the ceramic layer 15 an internal electrode conductive paste for forming the internal electrode layer 16 , and a base electrode layer conductive paste for forming the base electrode layer 25 of the external electrode 20 .
  • a sex paste is prepared.
  • the ceramic green sheets, the conductive paste for the internal electrodes, and the conductive paste for the base electrode layer contain organic binders and organic solvents, and known organic binders and organic solvents can be used.
  • the conductive paste for the base electrode layer a paste containing glass or other materials in addition to metal is used.
  • a conductive paste for internal electrodes is printed in a predetermined pattern to form internal electrode patterns on the ceramic green sheets.
  • the conductive paste for internal electrodes can be printed by a known method such as screen printing or gravure printing.
  • one or a plurality of ceramic green sheets are laminated in the thickness direction T on the internal electrode pattern to form a base layer of the ceramic layer 15, and an internal electrode conductive paste is applied thereon.
  • An internal electrode pattern is formed by printing. After repeating this for a predetermined number of times, a plurality of ceramic green sheets are laminated in the thickness direction T to form the base layer of the outer layer portion 15a, thereby producing a laminated block. If desired, the laminate block may be pressed along the thickness direction T by means such as isostatic pressing.
  • the laminated block is cut into a predetermined shape and size, and the laminated chip is cut out. At this time, the edges and corners of the laminate chip may be rounded by barrel polishing or the like.
  • the base body 10 is produced by firing the cut laminate chip.
  • the firing temperature of the laminate chip depends on the ceramic material and the material of the internal electrode conductive paste, but is preferably 900° C. or higher and 1300° C. or lower.
  • a first external electrode 20a is formed on the first end face 14a of the element body 10
  • a second external electrode 20b is formed on the second end face 14b of the element body 10.
  • the surface including the first end face 14a and the second end face 14b of the fired body 10 is coated with the conductive paste for the base electrode layer and baked to form the first end face 14a and the second end face 14b.
  • a base electrode layer 25 is formed on the surface of the body 10 including the end face 14b.
  • the baking temperature for forming the underlying electrode layer 25 is preferably in the range of 700° C. or higher and 900° C. or lower. Note that the baking of the base electrode layer conductive paste may be performed after forming the Ni plating layer 21 and before forming the Cu plating layer and the Sn plating layer 24 .
  • the conductive paste used to form the underlying electrode layer 25 may contain metal particles containing Cu, or may contain metal particles containing Ni.
  • the conductive paste may be fired together with the laminate chip to form the base electrode layer 25 on the surface of the obtained element body 10. good.
  • the Ni plating layer 21, the Cu plating layer and the Sn plating layer 24 are sequentially formed on the underlying electrode layer 25, and then a part of the Cu plating layer formed on the Ni plating layer 21 is subjected to heat treatment. Alternatively, all of them are changed into Cu 6 Sn 5 portions 23 , or changed into island-like or layered Cu-based intervening portions 22 and Cu 6 Sn 5 portions 23 .
  • the temperature and time of the heat treatment when part or all of the Cu plating layer is changed to the Cu 6 Sn 5 portion 23 are in the range of 120° C. or more and 170° C. or less and in the range of 30 minutes or more and 5 hours or less. may be Preferably, the temperature ranges from 140° C. to 160° C.
  • the Cu plating layer can be changed to the Cu 6 Sn 5 portion 23 via Cu 3 Sn .
  • a Cu-based intervening portion 22 having a Cu 3 Sn portion 26 or a Cu portion 27 may be formed.
  • the formation of the Ni plating layer 21, the Cu plating layer and the Sn plating layer 24 can use known means and is not particularly limited.
  • the unreacted portion of the Cu plating layer becomes the island-shaped or layered Cu portion 27 .
  • the unreacted portion of the Sn layer becomes the Sn plating layer 24 .
  • a laminated ceramic capacitor, which is the electronic component 1, is manufactured as described above.
  • FIG. 7 is a schematic cross-sectional view showing the electronic component mounting method of the present embodiment
  • FIG. 7A is a schematic cross-sectional view showing a state before solder reflow.
  • FIG. 7B is a schematic cross-sectional view showing a state of being mounted on a circuit board after reflowing solder.
  • the electronic component 1 of the present embodiment is mounted on the lands 40 of the circuit board 4 by a known reflow process in which the electronic component 1 manufactured as described above is melted by heating and joined to the circuit board. is possible.
  • the electronic component 1 of the present embodiment includes the base electrode layer 25, the Ni plating layer 21, the Cu plating layer and the Sn plating layer on the surface of the base body 10 including the first end face 14a and the second end face 14b.
  • the plated layers 24 are sequentially formed on the lands 40 of the circuit board 4 , and the solder is placed between the Sn plated layers 24 and the lands 40 . It is preferable to perform a heat treatment to change the material to the Cu-based intervening portion 22 . As a result, the solder 5 on the surface of the land 40 is reflowed by the heat treatment, and by the heat at this time, the base electrode layer 25, the Ni plating layer 21, the Cu plating layer and the Sn plating layer 24 are sequentially formed. Since the shape of the external electrodes 20 can be changed as desired, the resulting electronic component 1 can be mounted on the lands 40 of the circuit board 4 with the external electrodes 20 having desired characteristics during use.
  • the electronic component 1 of the present embodiment is arranged on the Ni plating layer 21 directly or indirectly via an island-shaped or layered Cu-based intervening portion on the Ni plating layer 21.
  • the external electrode 20 having at least the Cu 6 Sn 5 portion 23 provided may have a mounting structure in which the external electrode 20 is joined to the land 40 of the circuit board 4 by solder 5 .
  • the electronic component 1 a laminated ceramic capacitor was manufactured according to the manufacturing method described above, and reflow-mounted on a printed circuit board using SAC (Sn--Ag--Cu) solder.
  • SAC Sn--Ag--Cu
  • the thickness of the Cu plating layer formed on the base electrode layer 25 and the heat treatment conditions were changed, and the shape of the Cu portion 27 of the obtained electronic component 1 was evaluated.
  • 2 (layered case only) and the thickness t 1 of the Cu 6 Sn 5 portion 23 were measured. Further, the obtained electronic component 1 was evaluated for heat resistance and the presence or absence of whisker formation.
  • the specifications of the laminated ceramic capacitor which is the electronic component 1 are as follows.
  • ⁇ Dimensions design values: 3.2 mm (length direction L) x 2.5 mm (width direction W) x 2.5 mm (thickness direction T)
  • ⁇ Material of ceramic layer 15 BaTiO3 ⁇ Capacitance: 10 ⁇ F ⁇ Rated voltage: 25V
  • ⁇ Material of internal electrode layer 16 Ni ⁇ Structure of external electrode Underlying electrode layer 25
  • Thickness of Cu plating layer before heat treatment: As shown in Table 1 Thickness of Sn plating layer (before heat treatment): 5.0 ⁇ m Existence and shape of Cu portion 27 (after heat treatment): As shown in Table 1 Thickness t 2 of layered Cu 3 Sn portion 26 (after heat treatment): As shown in Table 1 Thickness of
  • the Sn plating layer 24 was formed on the surface of the Ni plating layer 21 formed on the base electrode layer 25 on the surface of the element body 10 without forming the Cu plating layer. Except for this, the laminated ceramic capacitor of Example 1 was constructed in the same manner.
  • the multilayer ceramic capacitor obtained in Comparative Example 1 does not have the Cu 6 Sn 5 portion 23 , nor does it have the Cu 3 Sn portion 26 and the Cu portion 27 .
  • the heat resistance evaluation of the electronic component 1 was performed under the following conditions.
  • the electronic component 1 obtained in Examples 1 to 10 of the present invention was subjected to a heat resistance test in which it was left in a constant temperature chamber at 175° C. for 500 hours.
  • the cross section of the central portion along the line was observed with a scanning electron microscope (FE-SEM/EDX) (manufactured by Hitachi High-Technologies Corporation, FE-SEM: SU8230/EDX: 5060FQ).
  • FE-SEM/EDX scanning electron microscope
  • the Ni plating layer 21 changes into a Ni--Sn--Cu compound by the heat resistance test, and the Ni plating layer 21 covering the base electrode layer 25 is lost, the Ni plating layer 21 is transferred to the base electrode layer 25. Decreased coverage. At a portion of the base electrode layer 25 not covered with the Ni plating layer 21, the base electrode layer 25 may react with the Cu-based intervening portion 22 or the Cu6Sn5 portion 23 due to direct contact. , the heat resistance tends to decrease.
  • the length of the portion where the base electrode layer 25 and the Ni plating layer 21 contact which appears in the cross section of the central portion of the external electrode 20a along the thickness direction T and the width direction W, is asked for
  • the base after the heat resistance test with respect to the area of the Ni plating layer 21 covering the base electrode layer 25 before the heat resistance test (hereinafter referred to as “covered area of the Ni plating layer 21 before the heat resistance test"), the base after the heat resistance test.
  • the ratio of the area of the Ni plating layer 21 covering the electrode layer 25 (hereinafter referred to as “the coverage area of the Ni plating layer 21 after the heat resistance test”) exceeds 95%, and is evaluated as excellent ( ⁇ ). evaluated.
  • the ratio of the coverage area of the Ni plating layer 21 after the heat resistance test to the coverage area of the Ni plating layer 21 before the heat resistance test was within the range of more than 80% and less than 95%. It was evaluated as ( ⁇ ). In addition, when the ratio of the coverage area of the Ni plating layer 21 after the heat resistance test to the coverage area of the Ni plating layer 21 before the heat resistance test was less than 80%, it was evaluated as not acceptable (x). Table 1 shows the results.
  • the evaluation of the presence or absence of whisker formation on the electronic component 1 was carried out by leaving the electronic component 1 obtained in Examples 1 to 10 of the present invention in a constant temperature bath at 30 ° C. for 4000 hours, and then measuring the peripheral region of 5 mm from the edge of the plating layer.
  • the presence or absence of whiskers was examined by observing the central region excluding the SEM at a magnification of 1000 times. Those with a whisker size of less than 20 ⁇ m were evaluated as good ( ⁇ ), those with a maximum whisker size of 20 ⁇ m or more and less than 40 ⁇ m were evaluated as poor ( ⁇ ), and those with a maximum whisker size of 40 ⁇ m or more were evaluated. was evaluated as not possible ( ⁇ ).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

十分な耐熱性を有する外部電極を備えた電子部品ならびにその実装方法および実装構造を提供する。　電子部品１は、内部電極１６ａ、１６ｂが埋設され、厚さ方向Ｔに相対する第１の主面１２ａおよび第２の主面１２ｂ、厚さ方向Ｔに対して直交する幅方向Ｗに相対する第１の側面１３ａおよび第２の側面１３ｂ、および、厚さ方向Ｔおよび幅方向Ｗの双方に対して直交する長さ方向Ｌに相対する第１の端面１４ａおよび第２の端面１４ｂを有する素体１０と、素体１０の第１の端面１４ａおよび第２の端面１４ｂに少なくとも配設され、内部電極１６ａ、１６ｂと接続される一対の外部電極２０ａ、２０ｂとを備え、外部電極２０ａ、２０ｂは、Ｎｉめっき層２１と、Ｎｉめっき層２１上に、直接、または島状もしくは層状のＣｕ系介在部２２を介して間接的に配設されるＣｕ６Ｓｎ５部分２３とを少なくとも有する。

Description

電子部品ならびにその実装方法および実装構造
　本発明は、電子部品ならびにその実装方法および実装構造に関する。
　携帯電話を始めとする電子機器の小型化やＣＰＵの高速化に伴い、積層セラミックコンデンサ（ＭＬＣＣ）への需要がますます高くなっている。
　ここで、積層セラミックコンデンサとして、例えば特許文献１には、誘電体層と該誘電体層を挟んで第１および第２外側に交互に露出するように積層された第１および第２内部電極とを含むセラミック本体と、それぞれ第１および第２内部電極のうち対応する内部電極に連結されるようにセラミック本体の第１及び第２外側に配置された第１及び第２外部電極と、を含み、第１および第２外部電極は、それぞれ少なくとも一部分が、セラミック本体の第１および第２外側に接する第１および第２ベース電極層と、それぞれ第１および第２ベース電極層をカバーするように配置された第１および第２ニッケルめっき層と、それぞれ第１および第２ニッケルめっき層をカバーするように配置された第１および第２スズめっき層と、をそれぞれ含み、第１および第２スズめっき層のそれぞれの中心部分の厚さが５μｍを超える、積層セラミック電子部品が記載されている。
特開２０２０－６１５３７号公報
　外部電極のうち（第１および第２）ベース電極層に銅が含まれる積層セラミック電子部品では、ベース電極層に含まれる銅がスズめっき層に拡散しやすくなることで、回路基板のランドに接合する際に銅がベース電極層から消失するため、実装不良になる懸念があった。この点、特許文献１における積層セラミック電子部品では、ベース電極層をカバーするようにニッケルめっき層を設けることで、銅のベース電極層からの拡散を起こり難くしている。
　しかしながら、ベース電極層をカバーするようにニッケルめっき層を設けた場合であっても、回路基板に配置された半田を加熱して、電子部品を回路基板に接合するリフロー工程において、接合温度が高温になる場合や、高温環境下に長時間さらされる場合に、ニッケルめっき層に含まれるニッケル原子の半田への拡散による実装不良が起こり得る。そのため、特許文献１に記載の積層セラミック電子部品は、依然として外部電極の耐熱性に改良の余地があった。
　そのため、本発明は、優れた耐熱性を有するとともに、熱衝撃によるウィスカの発生を有効に抑制した外部電極を備えた電子部品ならびにその実装方法および実装構造を提供することを課題とする。
　本発明の一態様によれば、内部電極が埋設され、厚さ方向に相対する第１の主面および第２の主面、前記厚さ方向に対して直交する幅方向に相対する第１の側面および第２の側面、および、前記厚さ方向および前記幅方向の双方に対して直交する長さ方向に相対する第１の端面および第２の端面を有する素体と、前記素体の前記第１の端面および前記第２の端面に少なくとも配設され、前記内部電極と接続される一対の外部電極とを備える電子部品であって、前記外部電極は、Ｎｉめっき層と、前記Ｎｉめっき層上に、直接、または島状もしくは層状のＣｕ系介在部を介して間接的に配設されるＣｕ６Ｓｎ５部分とを少なくとも有する、電子部品が提供される。
　本発明によれば、優れた耐熱性を有するとともに、熱衝撃によるウィスカの発生を有効に抑制した外部電極を備えた電子部品ならびにその実装方法および実装構造を提供することができる。
図１は、電子部品である積層セラミックコンデンサの一例を示す外観斜視図である。 図２は、図１に示すＩＩ－ＩＩ線の位置にて、長さ方向Ｌ及び厚さ方向Ｔを含む平面で切断したときの断面図である。 図３は、図１に示すＩＩＩ－ＩＩＩ線の位置にて、幅方向Ｗ及び厚さ方向Ｔを含む平面で切断したときの断面図である。 図４は、異なる積層構造で形成した種々の外部電極の部分断面図であって、図４（ａ）がＮｉめっき層上に島状のＣｕ系介在部を介してＣｕ６Ｓｎ５部分が配設される場合の外部電極の部分断面図、図４（ｂ）がＮｉめっき層上に層状のＣｕ系介在部を介してＣｕ６Ｓｎ５部分が配設される場合の外部電極の部分断面図、図４（ｃ）がＮｉめっき層上に直接Ｃｕ６Ｓｎ５部分が配設される場合の外部電極の部分断面図である。 図５は、Ｃｕ系介在部が単一介在部である場合の、外部電極の積層構造を示した部分断面図であって、図５（ａ）が島状のＣｕ３Ｓｎ部分で形成される単一介在部によって島状のＣｕ系介在部が配設される場合の外部電極の部分断面図、図５（ｂ）が層状のＣｕ３Ｓｎ部分で形成される単一介在部によって層状のＣｕ系介在部が配設される場合の外部電極の部分断面図である。 図６は、Ｃｕ系介在部が複合介在部である場合の、外部電極の積層構造を示した部分断面図であって、図６（ａ）が島状のＣｕ部分と島状のＣｕ３Ｓｎ部分で形成される複合介在部によって島状のＣｕ系介在部が配設される場合の外部電極の部分断面図、図６（ｂ）が島状のＣｕ部分と層状のＣｕ３Ｓｎ部分で形成される複合介在部によって層状のＣｕ系介在部が配設される場合の外部電極の部分断面図、図６（ｃ）が層状のＣｕ部分と層状のＣｕ３Ｓｎ部分で形成される複合介在部によって層状のＣｕ系介在部が配設される場合の外部電極の部分断面図である。 図７は、本実施形態の電子部品の実装方法を示す模式断面図であり、図７（ａ）は、回路基板のランド上に、半田を介して電子部品を載置し、リフローする前の状態を示す模式断面図であり、図７（ｂ）は、図７（ａ）の電子部品の載置状態でリフローした後に、電子部品が回路基板に実装されたときの状態を示す模式断面図である。
　以下、図面とともに、本発明を実施するための形態（以下、「本実施形態」という）について説明する。なお、本発明は以下の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において種々の変更が可能である。
　（１）電子部品
　以下、図面とともに、本発明を実施するための形態に係る電子部品について説明する。本実施形態においては、電子部品として積層セラミックコンデンサを例に挙げて説明する。なお、本実施形態では、通常の２端子コンデンサを例に挙げて説明するが、これに限定されるものではなく、積層セラミックコンデンサのほか、コイルとキャパシタンスを備える積層型のＬＣフィルター、積層セラミックインダクタ、積層セラミックサーミスタ、さらに積層型にとどまらず、導線を巻きまわしたコイル、樹脂中に電子部品が埋設されたモジュールなど、外部にある様々な電子部品と接続する電極にも適応することができる。
　図１は、電子部品である積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１に示すＩＩ－ＩＩ線の位置にて、長さ方向Ｌ及び厚さ方向Ｔを含む平面で切断したときの断面図である。また、図３は、図１に示すＩＩＩ－ＩＩＩ線の位置にて、幅方向Ｗ及び厚さ方向Ｔを含む平面で切断したときの断面図である。
　本実施形態の電子部品１は、内部電極１６ａ、１６ｂが埋設され、厚さ方向Ｔに相対する第１の主面１２ａおよび第２の主面１２ｂ、厚さ方向Ｔに対して直交する幅方向Ｗに相対する第１の側面１３ａおよび第２の側面１３ｂ、および、厚さ方向Ｔおよび幅方向Ｗの双方に対して直交する長さ方向Ｌに相対する第１の端面１４ａおよび第２の端面１４ｂを有する素体１０と、素体１０の第１の端面１４ａおよび第２の端面１４ｂにそれぞれ配設され、内部電極１６ａ、１６ｂと接続される一対の外部電極２０ａ、２０ｂとを備える。ここで、外部電極２０ａ、２０ｂは、Ｎｉめっき層２１と、Ｎｉめっき層２１上に、直接、または島状もしくは層状のＣｕ系介在部２２を介して間接的に配設されるＣｕ６Ｓｎ５部分２３とを少なくとも有する。
　本実施形態の電子部品１である積層セラミックコンデンサの一例として、図１に示すような、直方体状の素体１０と、素体１０の両端面１４ａ、１４ｂに少なくとも配設される、２つの外部電極２０ａ、２０ｂとを有するものが挙げられる。なお、素体１０としては公知の構成を採用でき、図１に示す直方体状のものに限定されない。
　素体１０は、積層された複数のセラミック層１５と複数の内部電極層１６ａ、１６ｂとを有する。さらに、素体１０は、厚さ方向Ｔに相対する第１の主面１２ａおよび第２の主面１２ｂと、厚さ方向Ｔに直交する幅方向Ｗに相対する第１の側面１３ａおよび第２の側面１３ｂと、厚さ方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面１４ａおよび第２の端面１４ｂとを有する。素体１０の寸法は、特に限定されない。なお、素体１０は、図１に示すように、長さ方向Ｌに沿った寸法が幅方向Ｗに沿った寸法よりも必ずしも長いとは限らない。
　この素体１０には、直方体の角部および稜線部に丸みがつけられていることが好ましい。ここで、角部とは、素体１０の隣接する３面が交わる部分のことであり、稜線部とは、素体１０の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１３ａおよび第２の側面１３ｂ、並びに第１の端面１４ａおよび第２の端面１４ｂの一部または全部に、凹凸などが形成されていてもよい。
　また、この素体１０は、図２に示すように、内部電極１６ａ、１６ｂがセラミック層１５に埋設された構造を有する。ここで、内部電極１６ａ、１６ｂが埋設されるセラミック層１５は、外層部１５ａと内層部１５ｂとを含む。このうち、外層部１５ａは、素体１０の第１の主面１２ａを含み、第１の主面１２ａに最も近い内部電極層（図２における内部電極層１６ａ）の外側に位置するセラミック層の部分と、素体１０の第２の主面１２ｂを含み、第２の主面１２ｂに最も近い内部電極層（図２における内部電極層１６ｂ）の外側に位置するセラミック層の部分である。また、内層部１５ｂは、向かい合って隣接する２つの内部電極層１６ａ、１６ｂで区画されるセラミック層の部分である。なお、外層部１５ａを構成するセラミック層の部分の厚みは、特に限定されないが、内層部１５ｂを構成するセラミック層の部分より厚いことが好ましく、例えば２０μｍ以上３００μｍ以下の範囲にしてもよい。
　素体１０において積層されるセラミック層の部分（内層部１５ｂと、２枚の外層部１５ａを含む。）の合計層数は、特に限定されないが、１５以上２０００以下の範囲であることが好ましい。
　素体１０の外形寸法は、特に限定されないが、長さ方向Ｌに沿った寸法が０．０８ｍｍ以上５．６ｍｍ以下の範囲、幅方向Ｗに沿った寸法が０．０４ｍｍ以上４．９ｍｍ以下、厚さ方向Ｔに沿った寸法が０．０４ｍｍ以上２．９ｍｍ以下であることが好ましい。
　素体１０に含まれるセラミック層１５は、電子部品１を積層セラミックコンデンサとして機能させる場合、誘電体材料によって構成されることが好ましい。ここで、誘電体材料としては、たとえば、ＢａＴｉＯ３やＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３などの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望とされる素体１０の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物またはＮｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
　他方で、素体１０に含まれるセラミック層１５は、電子部品１をサーミスタ素子として機能させる場合、半導体セラミックによって構成されることが好ましい。ここで、半導体セラミック材料としては、たとえばスピネル系のセラミック材料などを用いることができる。
　また、素体１０に含まれるセラミック層１５は、電子部品１をインダクタ素子として機能させる場合、磁性体セラミックによって構成されることが好ましい。ここで、磁性体セラミック材料としては、たとえばフェライトセラミック材料などを用いることができる。
この場合、素体１０の内部電極１６ａ、１６ｂは、コイル状の形状を有する導体によって構成されることが好ましい。
　素体１０に含まれるセラミック層１５の厚みは、特に限定されないが、０．４μｍ以上２０μｍ以下の範囲であることが好ましい。
　図１～図３に示される素体１０は、内部電極層１６として、たとえば略矩形の平面形状を有する、複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂが埋設されている。これらの第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、素体１０の厚さ方向Ｔに沿って、セラミック層１５を挟んで等間隔に交互に配置されるように埋設されることが好ましい。
　ここで、第１の内部電極層１６ａは、図２に示すように、第２の内部電極層１６ｂに対向して位置する第１の対向電極部１７ａと、第１の内部電極層１６ａの一端が位置する、素体１０の第１の端面１４ａ側に位置し、第１の対向電極部１７ａから、素体１０の第１の端面１４ａまで延在する第１の引出電極部１８ａを有する。第１の引出電極部１８ａは、その端部が第１の端面１４ａに引き出され、後述する第１の外部電極２０ａに接続される。
　また、第２の内部電極層１６ｂは、第１の内部電極層１６ａに対向して位置する第２の対向電極部１７ｂと、第２の内部電極層１６ｂの他端が位置する、素体１０の第２の端面１４ｂ側に位置し、第２の対向電極部１７ｂから、素体１０の第２の端面１４ｂまで延在する第２の引出電極部１８ｂを有する。第２の引出電極部１８ｂは、その端部が第２の端面１４ｂに引き出され、後述する第２の外部電極２０ｂに接続される。
　素体１０は、図２に示すように、第１の内部電極層１６ａの、第１の引出電極部１８ａとは反対側の端部と、第２の端面１４ｂとの間、および、第２の内部電極層１６ｂの、第２の引出電極部１８ｂとは反対側の端部と、第１の端面１４ａとの間が、セラミック層１５によって離隔されていることが好ましい（この離隔されているセラミック層の部分１９ａ、１９ｂを、以下で「Ｌギャップ」という）。また、素体１０は、図３に示すように、第１の対向電極部１７ａの一方の幅方向端および第２の対向電極部１７ｂの一方の幅方向端と、第１の側面１３ａとの間、ならびに、第１の対向電極部１７ａの他方の幅方向端および第２の対向電極部１７ｂの他方の幅方向端と、第２の側面１３ｂとの間が、セラミック層１５によって離隔されていることが好ましい（この離隔されている部分１９ｃ，１９ｄを、以下で「Ｗギャップ」という）。
　内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、ＰｄまたはＡｕなどの金属や、Ａｇ－Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。内部電極層１６は、さらにセラミック層１５に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
　内部電極層１６の厚みは、特に限定されないが、０．３μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６ａ，１６ｂの合計の配設数は、セラミック層の部分の合計層数と略等しいことが好ましく、より具体的には１５以上２０００以下の範囲であることが好ましい。
　素体１０の第１の端面１４ａおよび第２の端面１４ｂには、図１および図２に示すように、それぞれ外部電極が配置される。ここで、外部電極は、一対の外部電極である第１の外部電極２０ａおよび第２の外部電極２０ｂによって構成され、それぞれ、第１の内部電極層１６ａおよび第２の内部電極層１６ｂと電気的に接続される。
　より具体的に、第１の外部電極２０ａは、素体１０の第１の端面１４ａの表面に少なくとも配置され、図１に示す実施形態では、第１の端面１４ａだけではなく、第１の端面１４ａから、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１３ａおよび第２の側面１３ｂのそれぞれの一部分を覆うように延在させて形成した場合を示している。この場合、第１の外部電極２０ａは、第１の内部電極層１６ａの第１の引出電極部１８ａと電気的に接続される。
　また、第２の外部電極２０ｂは、素体１０の第２の端面１４ｂの表面に少なくとも配置され、図１に示す実施形態では、第２の端面１４ｂだけではなく、第２の端面１４ｂから、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１３ａおよび第２の側面１３ｂのそれぞれの一部分を覆うように延在させて形成した場合を示している。この場合、第２の外部電極２０ｂは、第２の内部電極層１６ｂの第２の引出電極部１８ｂと電気的に接続される。
　素体１０では、第１の内部電極層１６ａの第１の対向電極部１７ａと第２の内部電極層１６ｂの第２の対向電極部１７ｂとが、セラミック層１５を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２０ａと、第２の内部電極層１６ｂが接続された第２の外部電極２０ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
　外部電極２０、すなわち、第１の外部電極２０ａおよび第２の外部電極２０ｂのうち一方または両方は、Ｎｉめっき層２１と、Ｎｉめっき層２１上に直接、または島状もしくは層状のＣｕ系介在部２２を介して間接的に配設される、Ｃｕ６Ｓｎ５部分２３とを少なくとも有する。ここで、Ｎｉめっき層２１は、素体１０の表面に、下地電極層２５を挟んで配設されることが好ましい。また、Ｃｕ６Ｓｎ５部分２３の表面には、Ｓｎめっき層２４が配設されることが好ましい。
　すなわち、本実施形態の電子部品は、例えば図４（ａ）に示すように、下地電極層２５上にＮｉめっき層２１を配設し、このＮｉめっき層２１上に、島状のＣｕ系介在部２２を介して間接的にＣｕ６Ｓｎ５部分２３を配設し、かつ、Ｃｕ６Ｓｎ５部分２３上にＳｎめっき層２４を配設することによって、外部電極２０を形成することができる。また、本実施形態の電子部品は、図４（ｂ）に示すように、下地電極層２５上にＮｉめっき層２１を配設し、このＮｉめっき層２１上に、層状のＣｕ系介在部２２Ａを介して間接的にＣｕ６Ｓｎ５部分２３を配設し、かつ、Ｃｕ６Ｓｎ５部分２３上にＳｎめっき層２４を配設することによって外部電極２０Ａを形成してもよい。さらに、本実施形態の電子部品は、図４（ｃ）に示すように、下地電極層２５上にＮｉめっき層２１を配設し、このＮｉめっき層２１上に直接Ｃｕ６Ｓｎ５部分２３を配設し、かつ、Ｃｕ６Ｓｎ５部分２３上にＳｎめっき層２４を配設することによって外部電極２０Ｂを形成してもよい。
　外部電極２０を構成する下地電極層２５は、導電性を有しており、素体１０の第１の端面１４ａまたは第２の端面１４ｂを覆うように配置される。ここで、下地電極層２５は、素体１０の第１の端面１４ａまたは第２の端面１４ｂに配置され、この第１の端面１４ａまたは第２の端面１４ｂから延伸して第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１３ａおよび第２の側面１３ｂのそれぞれの一部分を覆うように設けられていることが好ましい。
　下地電極層２５としては、導電性金属およびガラスを含むものが挙げられる。このうち、下地電極層２５に含まれる導電性金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｂ、Ａｕなどの金属や、Ａｇ－Ｐｂ合金などの合金が挙げられる。また、下地電極層２５に含まれるガラスとしては、Ｂ、Ｓｉ、Ｐｄ、Ｂａ、Ｍｇ、ＡｌおよびＬｉなどから選択される１種以上の成分を含むものが挙げられる。下地電極層２５は、複数の層によって構成されていてもよい。下地電極層２５は、ガラスおよび導電性金属を含む導電性ペーストを素体１０に塗布して焼き付けたものであってもよい。より具体的に、下地電極層２５は、セラミック層１５および内部電極層１６と同時に焼成したものでもよく、セラミック層１５および内部電極層１６を焼成した後に焼き付けたものでもよい。下地電極層２５は、最も厚い部分の厚みが、１０μｍ以上１５０μｍ以下の範囲であることが好ましい。
　Ｎｉめっき層２１は、素体１０の端面を、直接または下地電極層２５を挟んで配置される。より好ましくは、Ｎｉめっき層２１は、素体１０の第１の端面１４ａまたは第２の端面１４ｂに配置され、この第１の端面１４ａまたは第２の端面１４ｂから延伸して第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１３ａおよび第２の側面１３ｂにも至るように設けられる、下地電極層２５の表面に配置される。
　このように、Ｎｉめっき層２１を外部電極２０に設けることで、電子部品１を回路基板に実装する際に、リフロー工程で用いられる半田によって、内部電極層１６や下地電極層２５が侵食されることを防ぐことができる。
　Ｎｉめっき層２１の厚みは、特に限定されないが、１μｍ以上１５μｍ以下の範囲であることが好ましい。
　Ｃｕ系介在部２２は、Ｎｉめっき層２１の表面に任意に設けられる。ここで、Ｃｕ系介在部２２は、Ｎｉめっき層２１上に、島状もしくは層状のＣｕ３Ｓｎ部分２６で形成される単一介在部、または、島状もしくは層状のＣｕで形成されるＣｕ部分２７と、島状もしくは層状のＣｕ３Ｓｎで形成されるＣｕ３Ｓｎ部分２６とを順に配設してなる複合介在部であることが好ましい。
　すなわち、Ｃｕ系介在部は、図５（ａ）に示すＣｕ系介在部２２Ｃのように、Ｎｉめっき層２１上に形成される、島状のＣｕ３Ｓｎ部分２６Ｃで形成される単一介在部であってもよい。また、Ｃｕ系介在部は、図５（ｂ）に示すＣｕ系介在部２２Ｄのように、Ｎｉめっき層２１上に形成される、層状のＣｕ３Ｓｎ部分２６Ｃで形成される単一介在部であってもよい。
　また、Ｃｕ系介在部は、図６（ａ）に示すＣｕ系介在部２２Ｅのように、Ｎｉめっき層２１上に、島状のＣｕで形成されるＣｕ部分２７Ｅと、島状のＣｕ３Ｓｎで形成されるＣｕ３Ｓｎ部分２６Ｅとを順に配設してなる複合介在部であってもよい。また、Ｃｕ系介在部は、図６（ｂ）に示すＣｕ系介在部２２Ｆのように、Ｎｉめっき層２１上に、島状のＣｕで形成されるＣｕ部分２７Ｆと、層状のＣｕ３Ｓｎで形成されるＣｕ３Ｓｎ部分２６Ｆとを順に配設してなる複合介在部であってもよい。また、Ｃｕ系介在部は、図６（ｃ）に示すＣｕ系介在部２２Ｇのように、Ｎｉめっき層２１上に、層状のＣｕで形成されるＣｕ部分２７Ｇと、層状のＣｕ３Ｓｎで形成されるＣｕ３Ｓｎ部分２６Ｇとを順に配設してなる複合介在部であってもよい。
　図５は、Ｃｕ系介在部が単一介在部である場合の、外部電極の積層構造を示した部分断面図であって、図５（ａ）が島状のＣｕ３Ｓｎ部分で形成される単一介在部によって島状のＣｕ系介在部が配設される場合の外部電極の部分断面図、図５（ｂ）が層状のＣｕ３Ｓｎ部分で形成される単一介在部によって層状のＣｕ系介在部が配設される場合の外部電極の部分断面図である。また、図６は、Ｃｕ系介在部が複合介在部である場合の、外部電極の積層構造を示した部分断面図であって、図６（ａ）が島状のＣｕ部分と島状のＣｕ３Ｓｎ部分で形成される複合介在部によって島状のＣｕ系介在部が配設される場合の外部電極の部分断面図、図６（ｂ）が島状のＣｕ部分と層状のＣｕ３Ｓｎ部分で形成される複合介在部によって層状のＣｕ系介在部が配設される場合の外部電極の部分断面図、図６（ｃ）が層状のＣｕ部分と層状のＣｕ３Ｓｎ部分で形成される複合介在部によって層状のＣｕ系介在部が配設される場合の外部電極の部分断面図である。
　ここで、Ｃｕ系介在部２２において複合介在部を構成するＣｕ部分は、図６（ｃ）のＣｕ部分２７Ｇに示すように、層状に形成されていてもよい。他方で、Ｃｕ系介在部２２において複合介在部を構成するＣｕ部分は、図６（ａ）のＣｕ部分２７Ｅおよび図６（ｂ）のＣｕ部分２７Ｆに示すように、島状に点在して形成されていてもよい。
　このようなＣｕ系介在部２２を設けることで、熱衝撃（例えば－５５℃～＋１２５℃、３０サイクルの条件での熱衝撃試験）によるウィスカの発生を有効に抑制することができる。より具体的に、Ｃｕ系介在部２２Ｅ～２２ＧにＣｕ部分２７Ｅ～２７Ｇを設けることで、Ｃｕ系介在部２２Ｅ～２２ＧにＣｕ３Ｓｎ部分２６を安定して形成することが可能になるため、ウィスカの形成を効果的に抑制することができる。
　特に、Ｃｕ系介在部２２のＣｕ３Ｓｎ部分２６が層状である場合、Ｃｕ３Ｓｎ部分２６の厚さｔ２は、１２０ｎｍ以上４６０ｎｍ以下の範囲であることが好ましく、１６０ｎｍ以上４６０ｎｍ以下の範囲であることがより好ましい。Ｃｕ３Ｓｎ部分２６の厚さｔ２をこの範囲内にすることで、Ｃｕ６Ｓｎ５部分２３よりも密度の高いＣｕ３Ｓｎ部分２６が生成することで、Ｓｎめっき層２４内に生じる圧縮応力が小さくなるため、ウィスカの形成をより効果的に抑制することができる。
　Ｃｕ６Ｓｎ５部分２３は、Ｎｉめっき層２１上に、直接またはＣｕ系介在部２２を介して間接的に配設される。本実施形態の電子部品１は、Ｃｕ６Ｓｎ５部分２３をＮｉめっき層２１上に直接または間接的に配設した外部電極を有することで、回路基板に配置された半田を加熱して電子部品１を回路基板と接合するリフロー工程の際に、Ｎｉめっき層２１からのニッケル原子の拡散がＣｕ６Ｓｎ５部分２３によって止められるため、外部電極の耐熱性を向上させることができる。その結果、電子部品１を回路基板に接合する際の実装不良を起こり難くすることができる。
　Ｃｕ６Ｓｎ５部分２３は、Ｎｉめっき層２１上に層状に配設され、またはＮｉめっき層２１上に点在するように配設される。その中でも、Ｃｕ６Ｓｎ５部分２３は、層状であることが好ましい。これにより、外部電極２０の耐熱性を高めることができる。また、Ｃｕ６Ｓｎ５部分２３の表面の平滑性が高くなることで、後述するＳｎめっき層２４を有する場合であっても、Ｓｎの粒界に沿ってＣｕ６Ｓｎ５が成長することによる、Ｓｎめっき層２４への圧縮応力の応力勾配の発生を防ぐことができる。その結果、ウィスカの成長をより効果的に抑制することができる。なお、Ｃｕ６Ｓｎ５部分２３は、Ｃｕ６Ｓｎ５以外の他の成分を添加成分として含んでもよく、添加成分の存在形態は限定されない。
　Ｃｕ６Ｓｎ５部分２３の厚さｔ１は、特に限定されないが、例えば３００ｎｍ以上６２０ｎｍ以下の範囲、好ましくは４００ｎｍ以上６２０ｎｍ以下の範囲にすることができる。ここで、Ｃｕ６Ｓｎ５部分２３の厚さｔ１は、Ｃｕ系介在部２２のＣｕ３Ｓｎ部分２６の厚さｔ２よりも厚くてもよく、また、Ｃｕ３Ｓｎ部分２６の厚さｔ２より薄くてもよい。
　Ｓｎめっき層２４は、Ｃｕ６Ｓｎ５部分２３上に配設される層であり、外部電極２０の最外層に配設される層である。特に、Ｓｎめっき層２４を外部電極２０の最外層に設けることにより、電子部品１を回路基板のランドに実装する際に、実装に用いられる半田に対する濡れ性が向上されるため、電子部品１の回路基板への実装を、より容易に行うことができる。
　Ｓｎめっき層２４は、Ｃｕ６Ｓｎ５部分２３を覆うように配置される。ここで、第１の外部電極２０ａに形成されるＳｎめっき層２４は、第１の端面１４ａに沿ったＣｕ６Ｓｎ５部分２３の表面に配置され、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１３ａおよび第２の側面１３ｂに沿ったＣｕ６Ｓｎ５部分２３の表面にも至るように設けられていることが好ましい。また、第２の外部電極２０ｂに形成されるＳｎめっき層２４は、第２の端面１４ｂに沿ったＣｕ６Ｓｎ５部分２３の表面に配置され、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１３ａおよび第２の側面１３ｂに沿ったＣｕ６Ｓｎ５部分２３の表面にも至るように設けられていることが好ましい。
　Ｃｕ６Ｓｎ５部分２３の厚みｔ１およびＣｕ３Ｓｎ部分２６の厚みｔ２は、例えば
　　・分析機器：走査型電子顕微鏡（ＦＥ－ＳＥＭ／ＥＤＸ、ＦＥ－ＳＥＭ：ＳＵ８２３０／ＥＤＸ：５０６０ＦＱ、株式会社日立ハイテクノロジーズ製）
　　・倍率：１００００倍
を使って、外部電極２０の厚み方向を含む断面について、元素マッピングを行うことで測定することができる。より具体的には、元素マッピングによって色調を変えることでＣｕ６Ｓｎ５部分２３とＣｕ３Ｓｎ部分２６とを区別し、区別可能である場合は、Ｃｕ６Ｓｎ５部分２３とＣｕ３Ｓｎ部分２６が占めている部分の断面積をそれぞれ求める。次いで、得られたＣｕ６Ｓｎ５部分２３の断面積を、Ｃｕ６Ｓｎ５部分２３の延在方向に沿った幅（Ｃｕ６Ｓｎ５部分２３が島状である場合は、空隙になっている部分の幅を除く）で割ることで、Ｃｕ６Ｓｎ５部分２３の平均の厚みを算出することができる。また、得られたＣｕ３Ｓｎ部分２６の断面積を、Ｃｕ３Ｓｎ部分２６の延在方向に沿った幅（Ｃｕ３Ｓｎ部分２６が島状である場合は、空隙になっている部分の幅を除く）で割ることで、Ｃｕ３Ｓｎ部分２６の平均の厚みを算出することができる。
　Ｓｎめっき層２４の厚みは、特に限定されないが、１μｍ以上１５μｍ以下の範囲であることが好ましい。
　本実施形態の電子部品１は、０１サイズから３２サイズまでの範囲にあるチップ寸法を有するものが好ましい。このうち、０１サイズは、０．２５ｍｍ（長さ方向Ｌ）×０．１２５ｍｍ（幅方向Ｗ）の寸法を有する。また、０２サイズは、０．４ｍｍ（長さ方向Ｌ）×０．２ｍｍ（幅方向Ｗ）の寸法を有する。また、０３サイズは、０．６ｍｍ（長さ方向Ｌ）×０．３ｍｍ（幅方向Ｗ）の寸法を有する。また、１５サイズは、１．０ｍｍ（長さ方向Ｌ）×０．５ｍｍ（幅方向Ｗ）の寸法を有する。また、１８サイズは、１．６ｍｍ（長さ方向Ｌ）×０．８ｍｍ（幅方向Ｗ）の寸法を有する。また、３１サイズは、３．２ｍｍ（長さ方向Ｌ）×１．６ｍｍ（幅方向Ｗ）の寸法を有する。また、３２サイズは、３．２ｍｍ（長さ方向Ｌ）×２．５ｍｍ（幅方向Ｗ）の寸法を有する。したがって、電子部品１の長さ方向Ｌに沿った寸法は、０．２５ｍｍ以上３．２ｍｍ以下の範囲であることが好ましい。また、電子部品１の幅方向Ｗに沿った寸法は、０．１２５ｍｍ以上２．５ｍｍ以下の範囲であることが好ましい。なお、電子部品１の厚さ方向Ｔに沿った寸法は、特に限定されないが、例えば０．１２５ｍｍ以上２．５ｍｍ以下の範囲にすることができる。
　（２）電子部品の製造方法
　以下、図１に示す電子部品１である積層セラミックコンデンサの製造方法を例にして、本実施形態の電子部品１の製造方法の一例について説明する。なお、本実施形態の電子部品１は、上述した要件を満足する限り、その製造方法は限定されない。
　まず、セラミック層１５を形成するためのセラミックグリーンシート、内部電極層１６を形成するための内部電極用導電性ペースト、および、外部電極２０の下地電極層２５を形成するための下地電極層用導電性ペーストが準備される。ここで、セラミックグリーンシート、内部電極用導電性ペーストおよび下地電極層用導電性ペーストには、有機バインダおよび有機溶媒が含まれるが、公知の有機バインダや有機溶媒を用いることができる。また、下地電極層用導電性ペーストとしては、金属のほかに、ガラスや他の材料が含まれるものが用いられる。
　そして、セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートに内部電極パターンを形成する。なお、内部電極用導電性ペーストは、スクリーン印刷法やグラビア印刷法などの公知の方法により印刷することができる。
　次に、内部電極パターンの上に、１枚または複数枚のセラミックグリーンシートを厚さ方向Ｔに積層してセラミック層１５の基になる層を形成し、その上に内部電極用導電性ペーストを印刷して内部電極パターンを形成する。これを所定回数にわたって繰り返した後、複数枚のセラミックグリーンシートを厚さ方向Ｔに積層して外層部１５ａの基になる層を形成し、積層ブロックを作製する。必要に応じて、この積層ブロックは、静水圧プレスなどの手段によって厚さ方向Ｔに沿って圧着してもよい。
　その後、積層ブロックを所定の形状寸法に切断し、積層体チップを切り出す。このとき、バレル研磨などにより、積層体チップの稜部や角部に丸みをつけてもよい。続いて、切り出した積層体チップを焼成することで、素体１０が作成される。なお、積層体チップの焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。
　次に、第１の外部電極２０ａを素体１０の第１の端面１４ａに形成するとともに、第２の外部電極２０ｂを素体１０の第２の端面１４ｂに形成する。
　まずは、焼成後の素体１０のうち第１の端面１４ａおよび第２の端面１４ｂを含む表面に、下地電極層用導電性ペーストを塗布して焼き付けることで、第１の端面１４ａおよび第２の端面１４ｂを含む素体１０の表面に、下地電極層２５を形成する。下地電極層２５を形成する際の焼き付け温度は、７００℃以上９００℃以下の範囲であることが好ましい。なお、下地電極層用導電性ペーストの焼き付けは、Ｎｉめっき層２１を形成した後、Ｃｕめっき層およびＳｎめっき層２４を形成する前に行なってもよい。下地電極層２５の形成に用いられる導電性ペーストは、Ｃｕを含む金属粒子を含んでいてもよく、また、Ｎｉを含む金属粒子を含んでいてもよい。他方で、この導電性ペーストは、積層体チップを焼成して素体１０を得る際に、積層体チップとともに焼成することで、得られる素体１０の表面に下地電極層２５を形成してもよい。
　次に、下地電極層２５上に、Ｎｉめっき層２１、Ｃｕめっき層およびＳｎめっき層２４を順次形成し、その後、熱処理を施すことによって、Ｎｉめっき層２１上に形成したＣｕめっき層の一部または全部を、Ｃｕ６Ｓｎ５部分２３に変化させ、または島状もしくは層状のＣｕ系介在部２２とＣｕ６Ｓｎ５部分２３とに変化させる。ここで、Ｃｕめっき層の一部または全部を、Ｃｕ６Ｓｎ５部分２３に変化させるときの熱処理の温度と時間は、１２０℃以上１７０℃以下の範囲で、かつ３０分以上５時間以下の範囲であってもよい。好ましくは、１４０℃以上１６０℃以下の範囲で、かつ１時間以上２時間以下の範囲にすることができる。このとき、Ｃｕ層およびＳｎ層の厚さや加熱条件を調整することで、Ｃｕめっき層からＣｕ３Ｓｎを経てＣｕ６Ｓｎ５部分２３に変化させることができるが、Ｃｕ６Ｓｎ５部分２３のほかに、Ｃｕ３Ｓｎ部分２６やＣｕ部分２７を有するＣｕ系介在部２２が形成されてもよい。
　ここで、Ｎｉめっき層２１、Ｃｕめっき層およびＳｎめっき層２４の形成は、公知の手段を用いることができ、特に限定されない。
　なお、Ｃｕめっき層のうち未反応の部分は、島状または層状のＣｕ部分２７になる。また、Ｓｎ層のうち未反応の部分は、Ｓｎめっき層２４になる。
　上述のようにして、電子部品１である積層セラミックコンデンサが製造される。
（３）電子部品の実装方法および実装構造
　図７は、本実施形態の電子部品の実装方法を示す模式断面図であり、図７（ａ）は半田をリフローする前の状態を示す模式断面図であり、図７（ｂ）は半田をリフローした後の回路基板に実装された状態を示す模式断面図である。
　本実施形態の電子部品１は、上述のように製造された電子部品１を、加熱により半田５を溶融させて回路基板に接合する公知のリフロー工程によって、回路基板４のランド４０に実装することが可能である。
　また、本実施形態の電子部品１は、上述のように、第１の端面１４ａおよび第２の端面１４ｂを含む素体１０の表面に下地電極層２５、Ｎｉめっき層２１、Ｃｕめっき層およびＳｎめっき層２４を順次形成したものが回路基板４のランド４０に配置され、かつ、Ｓｎめっき層２４とランド４０との間に半田が配置された状態で、Ｃｕめっき層をＣｕ６Ｓｎ５部分２３やＣｕ系介在部２２に変化させる熱処理を行なうことが好ましい。これにより、ランド４０の表面にある半田５が熱処理によってリフローされるとともに、このときの熱によって、下地電極層２５、Ｎｉめっき層２１、Ｃｕめっき層およびＳｎめっき層２４を順次形成したものを、所望の形態の外部電極２０に変化させることができるため、使用時に外部電極２０が所望の特性を有する状態で、得られる電子部品１を回路基板４のランド４０に実装することができる。
　本実施形態の電子部品１は、このような実装方法によることで、Ｎｉめっき層２１と、Ｎｉめっき層２１上に、直接、または島状もしくは層状のＣｕ系介在部を介して間接的に配設されるＣｕ６Ｓｎ５部分２３とを少なくとも有する外部電極２０が、半田５によって回路基板４のランド４０に接合される実装構造を有することができる。
　本発明を、以下の本発明例を用いて、さらに詳細に説明する。しかしながら、本発明は、以下の本発明例に限定されるものではない。
　電子部品１として、上述の製造方法に沿って積層セラミックコンデンサを作製し、プリント基板にＳＡＣ（Ｓｎ－Ａｇ－Ｃｕ）はんだを用いてリフロー実装した。ここで、下地電極層２５に形成するＣｕめっき層の厚さや熱処理条件を変化させ、得られた電子部品１について、Ｃｕ部分２７の形状を評価し、Ｃｕ３Ｓｎ部分２６の形状および厚さｔ２（層状の場合のみ）と、Ｃｕ６Ｓｎ５部分２３の厚さｔ１を測定した。また、得られた電子部品１について、耐熱性とウィスカの形成有無に関する評価を行なった。
　ここで、電子部品１である積層セラミックコンデンサの仕様は、以下のとおりである。
　　・寸法（設計値）：３．２ｍｍ（長さ方向Ｌ）×２．５ｍｍ（幅方向Ｗ）×２．５ｍｍ（厚さ方向Ｔ）
　　・セラミック層１５の材質：ＢａＴｉＯ３
　　・静電容量：１０μＦ
　　・定格電圧：２５Ｖ
　　・内部電極層１６の材質：Ｎｉ
　　・外部電極の構造
　　　　下地電極層２５
　　　　　　下地電極層２５の材料：導電性金属（Ｃｕ）
　　　　　　下地電極層２５の厚さ：６５μｍ
　　　　Ｎｉめっき層２１の厚さ：１．５μｍ
　　　　Ｃｕめっき層の厚さ（熱処理前）：表１に記載のとおり
　　　　Ｓｎめっき層の厚さ（熱処理前）：５．０μｍ
　　　　Ｃｕ部分２７の有無および形状（熱処理後）：表１に記載のとおり
　　　　層状のＣｕ３Ｓｎ部分２６の厚さｔ２（熱処理後）：表１に記載のとおり
　　　　層状のＣｕ６Ｓｎ５部分２３の厚さｔ１（熱処理後）：表１に記載のとおり
　他方で、比較例１の積層セラミックコンデンサは、素体１０の表面に下地電極層２５に形成したＮｉめっき層２１の表面に、Ｃｕめっき層を形成せずにＳｎめっき層２４を形成した点を除き、実施例１の積層セラミックコンデンサを同様に構成した。ここで、比較例１で得られる積層セラミックコンデンサは、Ｃｕ６Ｓｎ５部分２３を有さず、また、Ｃｕ３Ｓｎ部分２６およびＣｕ部分２７も有しないものである。
　電子部品１の耐熱性評価は、以下の条件で行なった。
　本発明例１～１０で得られた電子部品１を、１７５℃の恒温槽内で、５００時間放置する耐熱性試験を行なった後、外部電極２０ａ、２０ｂのうち厚み方向Ｔおよび幅方向Ｗに沿った中央部の断面を、それぞれ走査型電子顕微鏡（ＦＥ－ＳＥＭ／ＥＤＸ）（株式会社日立ハイテクノロジーズ製、ＦＥ－ＳＥＭ：ＳＵ８２３０／ＥＤＸ：５０６０ＦＱ）により観察した。その結果、外部電極２０ａ、２０ｂのそれぞれにおいて、Ｎｉめっき層２１の存在を確認した。
　ここで、Ｎｉめっき層２１が耐熱性試験によってＮｉ－Ｓｎ－Ｃｕの化合物に変化し、下地電極層２５を被覆するＮｉめっき層２１が失われると、Ｎｉめっき層２１の下地電極層２５への被覆率が低下する。下地電極層２５のうちＮｉめっき層２１が被覆されない箇所では、下地電極層２５と、Ｃｕ系介在部２２やＣｕ６Ｓｎ５部分２３とが直接接触することで、これらが反応することがあるため、耐熱性が低下しやすい。そこで、耐熱性試験の前後のそれぞれについて、外部電極２０ａのうち厚み方向Ｔおよび幅方向Ｗに沿った中央部の断面に表れる、下地電極層２５とＮｉめっき層２１とが接触する部分の長さを求めた。このとき、耐熱性試験前に下地電極層２５に被覆しているＮｉめっき層２１の面積（以下、「耐熱性試験前のＮｉめっき層２１の被覆面積」という。）に対する、耐熱性試験後に下地電極層２５に被覆しているＮｉめっき層２１の面積（以下、「耐熱性試験後のＮｉめっき層２１の被覆面積」という。）の割合が、９５％を超えるものについて、優（◎）と評価した。また、耐熱性試験前のＮｉめっき層２１の被覆面積に対する、耐熱性試験後のＮｉめっき層２１の被覆面積の割合が、８０％を超えて９５％未満の範囲内であったものについて、良（○）と評価した。また、耐熱性試験前のＮｉめっき層２１の被覆面積に対する、耐熱性試験後のＮｉめっき層２１の被覆面積の割合が、８０％未満であったものについて、不可（×）と評価した。結果を表１に示す。
　また、電子部品１へのウィスカ形成の有無に関する評価は、本発明例１～１０で得られた電子部品１を３０℃の恒温槽に４０００時間放置した後、めっき層の端から５ｍｍの周辺領域を除いた中央領域を、ＳＥＭを用いて拡大倍率１０００倍で観察することでウィスカの有無を調べ、ウィスカが認められないものについては優（◎）と評価し、ウィスカの大きさの最大値が２０μｍ未満のものについては良（○）と評価し、ウィスカの大きさの最大値が２０μｍ以上４０μｍ未満のものについては下（△）と評価し、ウィスカの大きさの最大値が４０μｍ以上のものについては不可（×）と評価することで行なった。
Figure JPOXMLDOC01-appb-T000001
　表１の結果から、本発明例１～１０の電子部品１は、いずれも、Ｎｉめっき層２１と、Ｎｉめっき層２１上に直接または島状もしくは層状のＣｕ系介在部２２を介して間接的に配設されるＣｕ６Ｓｎ５部分２３と、を少なくとも外部電極２０に有するものであり、耐熱性の評価結果が「○」と評価されるものであった。
　したがって、本発明例１～１０の電子部品１は、いずれも十分な耐熱性を有する外部電極２０を備えるものであった。
　一方、外部電極２０にＣｕ６Ｓｎ５部分２３を有していない比較例１の電子部品は、少なくとも、耐熱性試験前のＮｉめっき層２１の被覆面積に対する、耐熱性試験後のＮｉめっき層２１の被覆面積の割合が８０％未満であり、耐熱性の評価が合格レベルに達していなかった。
　１　　　電子部品（積層セラミックコンデンサ）
　４　　　回路基板
　５　　　半田
　１０　　素体
　１２ａ　第１の主面
　１２ｂ　第２の主面
　１３ａ　第１の側面
　１３ｂ　第２の側面
　１４ａ　第１の端面
　１４ｂ　第２の端面
　１５　　セラミック層
　１５ａ　外層部
　１５ｂ　内層部
　１６　　内部電極層
　１６ａ　第１の内部電極層
　１６ｂ　第２の内部電極層
　１７ａ　第１の対向電極部
　１７ｂ　第２の対向電極部
　１８ａ　第１の引出電極部
　１８ｂ　第２の引出電極部
　１９ａ　離隔部（Ｌギャップ）
　１９ｂ　離隔部（Ｗギャップ）
　２０ａ　第１の外部電極
　２０ｂ　第２の外部電極
　２１　　Ｎｉめっき層
　２２　　Ｃｕ系介在部
　２３　　Ｃｕ６Ｓｎ５部分
　２４　　Ｓｎめっき層
　２５　　下地電極層
　２６　　Ｃｕ３Ｓｎ部分
　２７　　Ｃｕ部分
　４０　　ランド
　Ｌ　　　長さ方向
　Ｔ　　　厚さ方向
　Ｗ　　　幅方向
　ｔ１　　Ｃｕ６Ｓｎ５部分の厚さ
　ｔ２　　Ｃｕ３Ｓｎ部分の厚さ

Claims (10)

  1. 　内部電極が埋設され、厚さ方向に相対する第１の主面および第２の主面、前記厚さ方向に対して直交する幅方向に相対する第１の側面および第２の側面、および、前記厚さ方向および前記幅方向の双方に対して直交する長さ方向に相対する第１の端面および第２の端面を有する素体と、
    　前記素体の前記第１の端面および前記第２の端面に少なくとも配設され、前記内部電極と接続される一対の外部電極と
    を備える電子部品であって、
    　前記外部電極は、
    　Ｎｉめっき層と、
    　前記Ｎｉめっき層上に、直接、または島状もしくは層状のＣｕ系介在部を介して間接的に配設されるＣｕ６Ｓｎ５部分と
    を少なくとも有する、電子部品。
  2. 　前記Ｃｕ系介在部は、
    　Ｎｉめっき層上に、
    　島状もしくは層状のＣｕ３Ｓｎで形成される単一介在部、または、
    　島状もしくは層状のＣｕで形成されるＣｕ部分と、島状もしくは層状のＣｕ３Ｓｎで形成されるＣｕ３Ｓｎ部分とを順に配設してなる複合介在部
    である、請求項１に記載の電子部品。
  3. 　前記Ｃｕ６Ｓｎ５部分の厚さは、前記Ｃｕ３Ｓｎ部分の厚さよりも厚い、請求項２に記載の電子部品。
  4. 　前記Ｃｕ３Ｓｎ部分の厚さは、１２０ｎｍ以上４６０ｎｍ以下の範囲である、請求項２または３に記載の電子部品。
  5. 　前記複合介在部を構成する前記Ｃｕ部分は、層状に形成される、請求項２～４のいずれか１項に記載の電子部品。
  6. 　前記複合介在部を構成する前記Ｃｕ部分は、島状に点在して形成される、請求項２～４のいずれか１項に記載の電子部品。
  7. 　前記Ｃｕ６Ｓｎ５部分の厚さは、３００ｎｍ以上６２０ｎｍ以下の範囲である、請求項１から６のいずれか１項に記載の電子部品。
  8. 　請求項１から７のいずれか１項に記載の電子部品を、回路基板のランドに実装する実装方法であって、
    　前記外部電極は、下地電極層上に、Ｎｉめっき層、Ｃｕめっき層およびＳｎめっき層を順次形成し、その後、熱処理を施すことによって、前記Ｎｉめっき層上に形成した前記Ｃｕめっき層の一部または全部を、Ｃｕ６Ｓｎ５部分に変化させ、または島状もしくは層状のＣｕ系介在部とＣｕ６Ｓｎ５部分とに変化させる工程を含む、電子部品の実装方法。
  9. 　前記熱処理は、前記外部電極と前記ランドとの間に半田を配置した後に行う、請求項８に記載の電子部品の実装方法。
  10. 　請求項１から７のいずれか１項に記載の電子部品が、回路基板のランドに実装する実装構造であって、
    　前記電子部品は、Ｎｉめっき層と、前記Ｎｉめっき層上に、直接、または島状もしくは層状のＣｕ系介在部を介して間接的に配設されるＣｕ６Ｓｎ５部分とを少なくとも有する前記外部電極が、半田によって前記回路基板の前記ランドに接合される、電子部品の実装構造。
PCT/JP2022/033469 2021-09-08 2022-09-06 電子部品ならびにその実装方法および実装構造 WO2023038032A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023546949A JPWO2023038032A1 (ja) 2021-09-08 2022-09-06
KR1020247005682A KR20240032140A (ko) 2021-09-08 2022-09-06 전자부품 그리고 그 실장 방법 및 실장 구조
CN202280055207.1A CN117795634A (zh) 2021-09-08 2022-09-06 电子部件及其安装方法及安装构造
US18/598,294 US20240212929A1 (en) 2021-09-08 2024-03-07 Electronic component and mounting method and mounting structure thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021145860 2021-09-08
JP2021-145860 2021-09-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/598,294 Continuation US20240212929A1 (en) 2021-09-08 2024-03-07 Electronic component and mounting method and mounting structure thereof

Publications (1)

Publication Number Publication Date
WO2023038032A1 true WO2023038032A1 (ja) 2023-03-16

Family

ID=85507626

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/033469 WO2023038032A1 (ja) 2021-09-08 2022-09-06 電子部品ならびにその実装方法および実装構造

Country Status (5)

Country Link
US (1) US20240212929A1 (ja)
JP (1) JPWO2023038032A1 (ja)
KR (1) KR20240032140A (ja)
CN (1) CN117795634A (ja)
WO (1) WO2023038032A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269829A (ja) * 2005-03-24 2006-10-05 Kyocera Corp セラミック電子部品
JP2009141292A (ja) * 2007-12-11 2009-06-25 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP2010034503A (ja) * 2008-06-25 2010-02-12 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2011109065A (ja) * 2009-10-22 2011-06-02 Tdk Corp 電子部品及び電子部品の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102586070B1 (ko) 2018-10-10 2023-10-05 삼성전기주식회사 적층 세라믹 전자부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269829A (ja) * 2005-03-24 2006-10-05 Kyocera Corp セラミック電子部品
JP2009141292A (ja) * 2007-12-11 2009-06-25 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP2010034503A (ja) * 2008-06-25 2010-02-12 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2011109065A (ja) * 2009-10-22 2011-06-02 Tdk Corp 電子部品及び電子部品の製造方法

Also Published As

Publication number Publication date
US20240212929A1 (en) 2024-06-27
CN117795634A (zh) 2024-03-29
JPWO2023038032A1 (ja) 2023-03-16
KR20240032140A (ko) 2024-03-08

Similar Documents

Publication Publication Date Title
US11715593B2 (en) Multi-layer ceramic capacitor
CN111724991B (zh) 层叠陶瓷电容器
JP7314884B2 (ja) 積層セラミック電子部品およびその製造方法
TWI759540B (zh) 積層陶瓷電容器
US11011309B2 (en) Ceramic electronic component, ceramic electronic component manufacturing method, and ceramic electronic component-mounting circuit board
JP7235388B2 (ja) 積層セラミック電子部品
US11626248B2 (en) Multilayer ceramic capacitor
JP7476652B2 (ja) 積層セラミックキャパシタ
JP6503943B2 (ja) 複合電子部品および抵抗素子
JP2020167231A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6582648B2 (ja) 複合電子部品
JP6696121B2 (ja) 複合電子部品および抵抗素子
JP6373247B2 (ja) 積層セラミック電子部品及びその製造方法
JP2023086091A (ja) セラミック電子部品
KR20200031042A (ko) 적층 세라믹 콘덴서 및 회로 기판
JP2020174110A (ja) 積層セラミック電子部品及び回路基板
JP7505679B2 (ja) 積層型キャパシタ
JP7302926B2 (ja) 積層セラミックキャパシタ
WO2023038032A1 (ja) 電子部品ならびにその実装方法および実装構造
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP2023099276A (ja) 積層型電子部品
JP7307547B2 (ja) 積層セラミック電子部品及び回路基板
JP2022166463A (ja) セラミック電子部品および実装基板
JP2021019183A (ja) 積層セラミックキャパシタ
TWI841721B (zh) 積層陶瓷電子零件及電路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22867354

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280055207.1

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20247005682

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020247005682

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2023546949

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE