JP2009141292A - 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 - Google Patents
外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 Download PDFInfo
- Publication number
- JP2009141292A JP2009141292A JP2007319092A JP2007319092A JP2009141292A JP 2009141292 A JP2009141292 A JP 2009141292A JP 2007319092 A JP2007319092 A JP 2007319092A JP 2007319092 A JP2007319092 A JP 2007319092A JP 2009141292 A JP2009141292 A JP 2009141292A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- external terminal
- copper
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【解決手段】電子部品本体に外部端子電極を有する電子部品において、該外部端子電極は複数層を積層した積層体からなり、銅層と、錫を主成分とした錫含有層の最外層と、該最外層の内側に接触してCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層又は銀を主成分とした銀含有層とを少なくとも有し、ニッケルを主成分とするニッケル含有層を有しない外部端子電極具備電子部品。銅層と錫含有層の積層体を加熱処理することによりCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層を形成する外部端子電極具備電子部品の製造方法。
【選択図】 図3
Description
外部端子電極は、コンデンサ本体、抵抗器本体等の電子部品本体の両端等の外壁に異なる材料を用いて複数層形成される。上記のはんだ付けのために、外部端子電極には、溶融はんだに接触したときに溶融して細る、いわゆる「はんだ食われ」を起こさない耐熱性や、溶融はんだに濡れ易い濡れ性が要求される。これを満たすには、異なる金属材料を積層するのが定法である。
コンデンサ本体に焼付形成したAg−Pdの電極材料膜に、ニッケル層、錫めっき層を順次積層した外部端子電極が最も一般的であるが、電解あるいは無電解めっきにより、ニッケルめっき層、銅めっき層及び錫めっき層を順次積層した外部端子電極(特許文献1)や、ニッケルめっき層、銅めっき層を設けず、その代わりにNi、Cu、Coのうちの少なくとも1種類とSnとからなるSn合金めっき層を設け、これと錫めっき層を積層した外部端子電極(特許文献2)が知られている。
室温においては、錫めっき層のSnとその下地金属が相互拡散して体積変化が生じた場合に、特に体積が膨張して錫めっき層に圧縮応力が働いた場合にウィスカを発生し易く、ヒートサイクル試験下では、錫めっき層のSnと下地金属の熱膨張係数の差による体積膨張が錫めっき層に圧縮応力として働き、ウィスカを発生し易い。
上記の最も一般的なAg−Pdの電極材料膜にニッケル層、錫めっき層を順次積層した外部端子電極については、室温においては、Snと下地金属のNiの拡散は遅く、拡散しても体積変化による錫めっき層への圧縮応力が少ないので、ウィスカはほとんど発生しない。しかし、ヒートサイクル試験下では、Snと下地金属のNiの熱膨張係数が著しく異なるため、体積膨張が錫めっき層への圧縮応力として働き、ウィスカを発生し易い。
また、上記特許文献1に記載のAg−Pdの電極材料膜にニッケルめっき層、銅めっき層及び錫めっき層を順次積層した外部端子電極では、室温においても、錫めっき層のSnとその下地金属のCuが相互拡散し、Cu6Sn5(Cu:Sn=6:5(原子比)、以下これに準ずる)が形成され、この合金層の形成による体積変化(膨張)による錫めっき層への圧縮応力が働き、ウィスカが発生し、成長する。
上記特許文献1には、常温又は加温下自然放置により銅めっき層と錫めっき層の界面にそれぞれの無鉛金属が相互拡散して錫銅合金層(拡散層)が形成され、電解錫めっき層の融点を下げることが記載されているが、参考文献(社団法人、電子情報技術産業協会(JEITA)「ウィスカ試験方法分科会」「試験方法のためのウィスカ成長メカニズム」(2003.12))によれば、図1(訳文を付加する等一部編集してある)に示すように、Cu3Snの錫銅合金は室温では形成されず、60℃未満でも形成され難く、不十分であるだけではなく、Cu6Sn5の錫銅合金がその10倍近く(両縦軸の目盛りが異なる)も形成される。60℃以上100℃未満では、Cu3SnとCu6Sn5とが競合的に形成されるが、Cu6Sn5の割合が多くなる(例えば80℃では5倍)ことを避けることができない。
このように、Cu6Sn5が割合的に多く発生すると、上記のウィスカの発生、成長の抑制効果がなくなり、室温環境においてもウィスカが発生し易いだけではなく、高温と低温に繰り返し曝すヒートサイクル試験下でもそのウィスカの発生、成長を十分には抑制できない。
しかしながら、上記特許文献2のものでは、実際の実験では、JIS C60068−2−58:2006,8.2.1項の電極の耐はんだ食われ性試験を満足できない。なお、Sn/Cu合金は純銅より融点が低く、その改善にはなり難い。
これらのことから、「はんだ食われ」の現象を回避するバリアー層としての耐熱層を設けるためには、特許文献1のものではウィスカの発生の抑制をし難いニッケルめっき層に代わる耐熱層を、また、特許文献2のものではSn/Cu合金層より優れる耐熱層を設ける工夫が望まれる。
したがって、本発明は、(1)、電子部品本体に外部端子電極を有する電子部品において、該外部端子電極は複数層を積層した積層体からなり、銅層と、錫を主成分とした錫含有層の最外層と、該最外層の内側にCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層又は銀を主成分とした銀含有層とを少なくとも有する外部端子電極具備電子部品を提供するものである。
また、本発明は、(2)、電子部品本体に外部端子電極を有する電子部品において、該外部端子電極は複数層を積層した積層体からなり、該電子部品本体に直接設けられた金属材料ペーストを焼付した膜と、銅層と、錫を主成分とした錫含有層の最外層と、該最外層の内側にCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層又は銀を主成分とした銀含有層とを少なくとも有する外部端子電極具備電子部品、(3)、Cu:Sn=2.5〜3.5:1(原子比)の銅錫合金層の厚さが0.05μm〜0.55μmである上記(1)又は(2)の外部端子電極具備電子部品、(4)、Cu:Sn=2.5〜3.5:1(原子比)の銅錫合金層は銅層と錫含有層との界面に加熱処理により形成した銅錫合金層である上記(1)ないし(3)のいずれかの外部端子電極具備電子部品、(5)、銅層の厚さが少なくとも10μmである上記(1)ないし(4)のいずれかの外部端子電極具備電子部品、(6)、電子部品本体に外部端子電極を有する電子部品の製造方法において、該外部端子電極は該電子部品本体に銅層を形成する工程と、該銅層上に錫を主成分とした錫含有層の最外層を形成する工程と、該銅層と該錫層を加熱処理することにより両層の界面にCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層を形成する工程とを少なくとも有する外部端子電極具備電子部品の製造方法、(7)、電子部品本体に外部端子電極を有する電子部品の製造方法において、該外部端子電極は該電子部品本体に金属材料ペーストの塗布膜の焼付膜を形成する工程と、銅層を形成する工程と、該銅層上に錫を主成分とした錫含有層の最外層を形成する工程と、該銅層と該錫層を加熱処理することにより両層の界面にCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層を形成する工程とを少なくとも有する外部端子電極具備電子部品の製造方法、(8)、加熱処理が120〜180℃、30分〜6時間である上記(6)又は(7)の外部端子電極具備電子部品の製造方法、(9)、上記(1)ないし(5)のいずれかの外部端子電極具備電子部品をプリント配線板にはんだによりはんだ付けした外部端子電極具備電子部品搭載電子用品を提供するものである。
なお、上記(1)、(2)において、「該最外層の内側に」を「該最外層の内側に接触(連続)して」としてもよく、「ニッケルを主成分とするニッケル含有層を有しない」を追加してもよく、この追加とともに又は単独で「室温及びヒートサイクル試験において錫含有層表面にウィスカが発生しないかその長さが50μm未満である外部端子電極を有する」を追加してもよく、その際、「ウィスカが発生しないかその長さが50μm以下である」を、「ウィスカの長さが最長でも20μm〜50μmである」あるいは「ウィスカの長さが0〜20μm未満である」としてもよい。
そして、ウィスカ発生の抑制効果が安定して得られ、性能がよく比較的簡単に安価に得られる外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法を提供することができる。
「錫を主成分とした錫含有層」とは、錫層又は錫が50atom%を超える錫合金層である。
Cu3Snの銅錫合金層を形成するには、めっき浴中における銅イオンと錫イオンの比率、電流密度、通電時間等のめっき条件を調整することにより銅錫合金の電解めっきにより形成させることもできるが、Cu3Snを安定的に形成するためのめっき条件の管理を徹底することが難しいので、銅層に錫含有層を積層した状態で加熱処理をするだけの比較的簡単な方法でCu3Snの銅錫合金層を安定的に得られる加熱処理方法が好ましい。
加熱処理方法としては、銅層に錫含有層を積層して得られる加熱処理前の外部端子電極を有する製品化前の電子部品を120〜180℃、30分〜6時間、好ましくは140〜160℃で例えば150℃、45分〜75分で例えば1時間、大気中あるいは窒素ガスや不活性ガス等の非酸化性雰囲気中において加熱処理すればよい。大気中で加熱処理する場合には、処理温度が高過ぎ、処理時間が長過ぎると錫含有層の最外層に錫の酸化が進行し、はんだ付け時に溶融はんだが濡れ難い、いわゆる「はんだ不濡れ」が生じる恐れがある。処理温度が低過ぎ、処理時間が短過ぎると、Cu3Snの形成が不十分でウィスカの発生の抑制効果が低下ないしは無くなる。
実施例1
チタン酸パリウムを主成分とする誘電体セラミック材料とバインダー等からなるセラミックスラリーをポリエチレンテレフタレートフィルム(PETフィルム)等の平坦面に塗布してセラミックグリーンシートを複数枚作製し、これにPdの粉末、バインダー等からなる導電ペーストを塗布して内部電極パターンを一定間隔毎に多数形成する。次に、これら内部電極パターンを形成した内部電極付きグリーンシートを順次重ねて圧着し、ついで重ねた各内部電極パターン毎に裁断する。この際内部電極パターンはその一端部のみを交互に反対側の端面に導出するようにする。
このようにして得られた直方体の積層圧着体の個別片の一端部を、Ag−Pd粉末、チタン酸バリウムを主成分とする誘電体セラミック材料粉末、バインダー等からなりα−ターピネオール等の有機溶剤を使用して混合した粘度100ポイズ(25℃)の電極材料ペーストを平滑な板の上に0.4mmの厚さに塗布した塗布層に、垂直になるように浸漬させ、ゆっくり引き上げ、乾燥させる。個別片の他端部についても同様に処理する。
得られた電極材料ペースト膜付個別片を焼成し、電極材料膜付積層セラミックコンデンサ(1.6mm×0.8mm×0.8mm)(電極材料膜の膜厚15μm)を得た。
これにより、図2に示すように、セラミック本体1に、焼付膜のセラミック材料粉末を含むAg−Pdの電極材料膜2、電解銅めっき層3及び電解錫めっき層4を順次積層した加熱処理前の外部端子電極5を有する積層セラミックコンデンサ(以下、「加熱処理前の積層セラミックコンデンサ」という。)が得られる。
この加熱処理前の積層セラミックコンデンサを大気中、150℃で0〜6時間まで加熱処理を行なった。30分後、1時間後、6時間後にそれぞれを加熱処理して得られた加熱処理後の積層セラミックコンデンサの外部端子電極( 実施例1−1、1−2、1−3)について、断面をしらべたところ、図3(図2の四角枠Aの拡大図)に示すように、電解銅めっき層3及び電解錫めっき層4の界面(図2では四角枠Aだけではなく界面全周)にCu2.6 〜3.3 Snの銅錫合金層6がSEM(走査型電子顕微鏡)により観察された。この銅錫合金層がCu2.6 〜3.3 Snと同定されることは、EDX(エネルギー分散型X線分析装置)より同一試料で2箇所測定したところ、下記表1に示す結果が得られたことからわかる。
エネルギー分散型X線分光器:Thermo ELECTRON社製NSS300
極低加速走査型電子顕微鏡:ZEISS社製 ULTRA55
図5に示すように、150℃の一定温度での加熱処理により、Cu3 Snの銅錫合金層の厚さ(Cu3 Snの厚さ(nm))が熱処理時間(hr)とともに増加する。その厚さは、表1 に示すように、上記した30分、1時間、6時間それぞれ加熱処理のもの(実施例1−1、1−2、1−3)が順に、174nm、212nm、534nmである。この図5から、大気中での150℃の一定温度での加熱処理では、30分〜6時間が好ましく、6時間を超えると、電解錫めっき層4の表面の酸化が進行し、はんだ付けの際に溶融はんだにより濡れにくくなる、いわゆる「はんだ不濡れ」を起こす恐れがある。しかし、窒素ガス等の非酸化性雰囲気中ではその制限はなく、Cu3 Snの銅錫合金層を最大錫めっき層全厚さに到るまでさらに厚くできる。また、30分未満であると、Cu3Snの銅錫合金層の形成が不十分で、ウィスカの発生の抑制効果が不十分で、その効果がなくなるようになる。
上記の加熱処理後の積層セラミックコンデンサ(30分、1時間、6時間加熱処理のもの)( 実施例1−1、1−2、1−3)と、上記の加熱処理なしのもの(比較例1−1))と、さらに上記の外部端子電極の形成において銅の電解めっきを行わず、その代わりにニッケル塩水溶液中、50℃、0.2A/dm2 、60分間通電するバレルめっきによるニッケルの電解めっき(膜厚2μm)を行なったこと以外は同様にして得られる積層セラミックコンデンサ( 加熱処理なし) (比較例1−2)とについて、それぞれの試験片におけるウィスカの発生、成長について以下に示す条件で試験を行った結果を表2に示す。
(恒温試験) 30℃、60%相対湿度下に1000時間放置し、外部端子電極の表面を前述したSEMにより観察し、最長ウィスカの長さを測定し、その結果を表2に示す。
(ヒートサイクル試験)
温度変化試験(JIS C 0025Na)に従って、各試験片を−40℃から85℃、さらに85℃から−40℃を1サイクルとして1000サイクル、温度変化に曝した後、外部端子電極の表面を前述のSEMにより観察し、最長ウィスカの長さを測定し、その結果を表2に示す。
(ウィスカの長さの評価)
最長ウィスカの長さを次の基準で評価した結果を表2に示す。
○:20μm未満
△:20μm以上、50μm未満
×:50μm以上
実施例1−1〜1−3の加熱処理後の積層セラミックコンデンサの外部端子電極は、加熱処理によりCu3 Snの銅錫合金層が形成されるので、室温の場合は勿論のこと、ヒートサイクル試験下でもウィスカの発生、成長が抑制されるのに対し、比較例1−1のものは、Cu6Sn5の銅錫合金層が形成されることにより、ヒートサイクル試験でも、また、室温では特に、ウィスカの発生、成長を抑制し難く、比較例1−2のものは、ニッケル層と錫層の熱膨張係数の差による影響が現れて、ヒートサイクル試験ではウィスカの発生、成長を抑制し難いことが窺われる。
(「はんだ食われ」を起こさない耐熱性の付加)
実施例1において、銅の電解めっきについて、Cu塩水溶液中、50℃、0.4A/dm2 で、通電時間を変えることによりバレルめっきを行ない、上記の電極材料膜上に銅の電解めっき膜を3〜10μm未満の厚さ(参考例)、10〜12μmの厚さ(実施例2)を形成すること以外は同様にして、積層セラミックコンデンサ(150℃、1時間加熱処理のもの)を得た。なお、比較のため、上記比較例1−2の積層セラミックコンデンサも用意した。
(「はんだ食われ」を起こさない耐熱性の試験)
上記の参考例、実施例2、上記比較例1−2(ニッケル層に錫層を積層したもので、ニッケルめっき膜の膜厚が2μmのもの)のそれぞれの積層セラミックコンデンサについて、次の試験を行った結果、表3が得られた。
(はんだの)ディップ試験(単品ディップ試験条件) JIS C60068−2−58:2006,8.2.1項に準じ、外部端子電極にフラックス(ロジン25%溶液)処理した後、はんだ(Sn−3Ag−0.5Cu)を260℃、30秒間浸漬した後、外部端子電極の断面から電解銅めっき層の厚さ(Cu膜厚(μm))と、電極材料膜(Ag−Pdの電極材料膜)についてその元の面積の浸食された割合の「クワレ発生率」との関係を求め、下記のように評価した。なお、サンプル数は10個とし、その平均を求めた。
(クワレ評価)
◎:はんだに食われずに残っている外部電極の面積が全体の90%以上
○:はんだに食われずに残っている外部電極の面積が全体の75%以上90%未満 △:はんだに食われずに残っている外部電極の面積が全体の75%未満
なお、銅膜厚が6.0μm以上(少なくとも6μm)でもよい場合があるので、上記(6)の発明において、「銅層の厚さが少なくとも10μmである」を、「銅層の厚さが少なくとも6μmである」としてもよく、また、「銅層の厚さが10μm以上で15μmでもよく」(経済性の点からその上限を設ける)としてもよい。
図4に示すように、実施例1と同様に電解銅めっき層3を形成した後、Ag塩水溶液中、室温、0.1A/dm2 、30分のバレルめっきを行って電解銀めっき層7(膜厚1.5μm)を形成し、それから実施例1と同様に電解錫めっき層4を形成し、加熱処理をしないこと以外は実施例1と同様にして外部端子電極8を形成した積層セラミックコンデンサを得た。
この外部端子電極では、電解銀めっき層7が実施例1、2のCu3 Snの銅錫合金層の代わりに用いられている。
この製品の積層セラミックコンデンサについても、上記と同様に「恒温試験」、「ヒートサイクル試験」を行ない、上記と同様に外部端子電極8の表面を調べた結果を表2に示す。
表2から、実施例3の製品の積層セラミックコンデンサの外部端子電極は、加熱処理によるCu3 Snの銅錫合金層の代わりに、電解銀めっき層を設けたので、室温の場合は勿論のこと、ヒートサイクル試験でもウィスカの発生、成長が抑制されることがわかる。 なお、電解銅めっき層の厚さに対する「はんだ食われ」の耐熱性の関係は表3と同様である。
このプリント配線板に電子部品をはんだ付けする際に使用されるはんだとしては、有鉛はんだ、無鉛はんだのいずれも使用できる。無鉛はんだとしては、SnとAg、Sb、Bi又はAuとの2元合金、Sn−Cu−Ag等3元合金等が挙げられる。これらの無鉛はんだの溶融はんだが上記の外部端子電極に接触すると、最外層の電解錫めっき層を介し、あるいは銅錫めっき層がその表面まで形成されている場合には直接にこの融点の低い銅錫層が溶融し、溶融はんだの濡れを良くし、溶融金属同士は混ざり合いがよいので、その冷却後はそのはんだ付け強度を向上させることができる。なお、上記実施例1、2や本発明における最外層の錫層は錫合金でもよく、その錫合金としては上記のプリント配線板に電子部品をはんだ付けする際に使用される無鉛はんだであってもよいがこれらに限らない。
なお、上記実施例は積層セラミックコンデンサの外部端子電極について述べたが、他の積層複合電子部品(チップ状LC複合部品)、その他の電子部品(チップ状インダクタ、チップ状サーミスタ、各種アレイ等)についても外部端子電極を有するものについては同様に適用できるか、あるいは準用できる。
2 電極材料膜
3 電解銅めっき層
4 電解錫めっき層
5 外部端子電極
6 銅錫合金層
7 電解銀めっき層
Claims (9)
- 電子部品本体に外部端子電極を有する電子部品において、該外部端子電極は複数層を積層した積層体からなり、銅層と、錫を主成分とした錫含有層の最外層と、該最外層の内側にCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層又は銀を主成分とした銀含有層とを少なくとも有する外部端子電極具備電子部品。
- 電子部品本体に外部端子電極を有する電子部品において、該外部端子電極は複数層を積層した積層体からなり、該電子部品本体に直接設けられた金属材料ペーストを焼付した膜と、銅層と、錫を主成分とした錫含有層の最外層と、該最外層の内側にCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層又は銀を主成分とした銀含有層とを少なくとも有する外部端子電極具備電子部品。
- Cu:Sn=2.5〜3.5:1(原子比)の銅錫合金層の厚さが0.05μm〜0.55μmである請求項1又は2に記載の外部端子電極具備電子部品。
- Cu:Sn=2.5〜3.5:1(原子比)の銅錫合金層は銅層と錫含有層との界面に加熱処理により形成した銅錫合金層である請求項1ないし3のいずれかに記載の外部端子電極具備電子部品。
- 銅層の厚さが少なくとも10μmである請求項1ないし4のいずれかに記載の外部端子電極具備電子部品。
- 電子部品本体に外部端子電極を有する電子部品の製造方法において、該外部端子電極は該電子部品本体に銅層を形成する工程と、該銅層上に錫を主成分とした錫含有層の最外層を形成する工程と、該銅層と該錫層を加熱処理することにより両層の界面にCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層を形成する工程とを少なくとも有する外部端子電極具備電子部品の製造方法。
- 電子部品本体に外部端子電極を有する電子部品の製造方法において、該外部端子電極は該電子部品本体に金属材料ペーストの塗布膜の焼付膜を形成する工程と、銅層を形成する工程と、該銅層上に錫を主成分とした錫含有層の最外層を形成する工程と、該銅層と該錫層を加熱処理することにより両層の界面にCu:Sn=2.5〜3.5:1(原子比)の銅錫合金層を形成する工程とを少なくとも有する外部端子電極具備電子部品の製造方法。
- 加熱処理が120〜180℃、30分〜6時間である請求項6又は7に記載の外部端子電極具備電子部品の製造方法。
- 請求項1ないし5のいずれかに記載の外部端子電極具備電子部品をプリント配線板にはんだによりはんだ付けした外部端子電極具備電子部品搭載電子用品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007319092A JP2009141292A (ja) | 2007-12-11 | 2007-12-11 | 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007319092A JP2009141292A (ja) | 2007-12-11 | 2007-12-11 | 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009141292A true JP2009141292A (ja) | 2009-06-25 |
Family
ID=40871579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007319092A Withdrawn JP2009141292A (ja) | 2007-12-11 | 2007-12-11 | 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009141292A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011109065A (ja) * | 2009-10-22 | 2011-06-02 | Tdk Corp | 電子部品及び電子部品の製造方法 |
KR20140106733A (ko) * | 2012-01-23 | 2014-09-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 및 그 제조방법 |
JP2014529899A (ja) * | 2011-08-30 | 2014-11-13 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 固相拡散または相変態を用いた接続層による恒久的なウエハ結合方法 |
JPWO2014097822A1 (ja) * | 2012-12-18 | 2017-01-12 | 株式会社村田製作所 | 積層セラミック電子部品 |
US20170345568A1 (en) * | 2016-05-31 | 2017-11-30 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
US20170345570A1 (en) * | 2016-05-31 | 2017-11-30 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor |
KR20180066851A (ko) * | 2016-12-09 | 2018-06-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
JP2020088372A (ja) * | 2018-11-29 | 2020-06-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
WO2023038032A1 (ja) * | 2021-09-08 | 2023-03-16 | 株式会社村田製作所 | 電子部品ならびにその実装方法および実装構造 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5236529A (en) * | 1975-09-18 | 1977-03-19 | Nippon Electric Co | Method of surface treatment |
JPH03159207A (ja) * | 1989-11-17 | 1991-07-09 | Tdk Corp | フェライト基材上の導電路 |
JPH0533187A (ja) * | 1991-07-25 | 1993-02-09 | Mitsui Mining & Smelting Co Ltd | スズメツキホイスカーの抑制方法 |
JPH08306584A (ja) * | 1995-05-02 | 1996-11-22 | Taiyo Yuden Co Ltd | 外部接続電極付電子部品及び回路モジュール |
JPH11121276A (ja) * | 1997-10-17 | 1999-04-30 | Tdk Corp | 電子部品およびその製造方法 |
JP2001244367A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 電気素子内蔵配線基板 |
JP2007231393A (ja) * | 2006-03-02 | 2007-09-13 | Fujitsu Ltd | めっき被膜部材およびめっき処理方法 |
-
2007
- 2007-12-11 JP JP2007319092A patent/JP2009141292A/ja not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5236529A (en) * | 1975-09-18 | 1977-03-19 | Nippon Electric Co | Method of surface treatment |
JPH03159207A (ja) * | 1989-11-17 | 1991-07-09 | Tdk Corp | フェライト基材上の導電路 |
JPH0533187A (ja) * | 1991-07-25 | 1993-02-09 | Mitsui Mining & Smelting Co Ltd | スズメツキホイスカーの抑制方法 |
JPH08306584A (ja) * | 1995-05-02 | 1996-11-22 | Taiyo Yuden Co Ltd | 外部接続電極付電子部品及び回路モジュール |
JPH11121276A (ja) * | 1997-10-17 | 1999-04-30 | Tdk Corp | 電子部品およびその製造方法 |
JP2001244367A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 電気素子内蔵配線基板 |
JP2007231393A (ja) * | 2006-03-02 | 2007-09-13 | Fujitsu Ltd | めっき被膜部材およびめっき処理方法 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011109065A (ja) * | 2009-10-22 | 2011-06-02 | Tdk Corp | 電子部品及び電子部品の製造方法 |
JP2014529899A (ja) * | 2011-08-30 | 2014-11-13 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 固相拡散または相変態を用いた接続層による恒久的なウエハ結合方法 |
KR20140106733A (ko) * | 2012-01-23 | 2014-09-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 및 그 제조방법 |
KR101635133B1 (ko) | 2012-01-23 | 2016-06-30 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 및 그 제조방법 |
JPWO2014097822A1 (ja) * | 2012-12-18 | 2017-01-12 | 株式会社村田製作所 | 積層セラミック電子部品 |
JPWO2014097823A1 (ja) * | 2012-12-18 | 2017-01-12 | 株式会社村田製作所 | 積層セラミック電子部品 |
US10522291B2 (en) * | 2016-05-31 | 2019-12-31 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor |
US20170345568A1 (en) * | 2016-05-31 | 2017-11-30 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
US20170345570A1 (en) * | 2016-05-31 | 2017-11-30 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor |
KR20180066851A (ko) * | 2016-12-09 | 2018-06-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
KR102105345B1 (ko) | 2016-12-09 | 2020-04-28 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
JP2020088372A (ja) * | 2018-11-29 | 2020-06-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
US10903010B2 (en) | 2018-11-29 | 2021-01-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
JP2022031927A (ja) * | 2018-11-29 | 2022-02-22 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
JP7053095B2 (ja) | 2018-11-29 | 2022-04-12 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
US11393628B2 (en) | 2018-11-29 | 2022-07-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
JP7302900B2 (ja) | 2018-11-29 | 2023-07-04 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
WO2023038032A1 (ja) * | 2021-09-08 | 2023-03-16 | 株式会社村田製作所 | 電子部品ならびにその実装方法および実装構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009141292A (ja) | 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 | |
JP3861927B1 (ja) | 電子部品、電子部品の実装構造および電子部品の製造方法 | |
JP6061104B2 (ja) | 電子部品および電子部品と接合対象物との接合構造体の形成方法 | |
JP2001335987A (ja) | 電子部品、電子部品の製造方法および回路基板 | |
JPH11189894A (ja) | Sn合金メッキ皮膜、電子部品およびチップ型セラミック電子部品 | |
WO2013132965A1 (ja) | 電子部品 | |
JP2830456B2 (ja) | セラミックコンデンサ | |
JP4539719B2 (ja) | セラミック電子部品の製造方法及びSnめっき浴 | |
JP5966874B2 (ja) | 構造体、及びそれを含む電子部品、プリント配線板 | |
JP4650784B2 (ja) | 電子部品、及びめっき方法 | |
JP2001230151A (ja) | リードレスチップ部品 | |
JP2973558B2 (ja) | チップ型電子部品用導電性ペースト | |
JP2000077593A (ja) | 半導体用リードフレーム | |
JP2012140678A (ja) | 曲げ加工部のウィスカ発生を防止するめっき被膜部材、これを用いた電気電子部品、並びにめっき被膜部材の製造方法とめっき皮膜部材のウィスカ発生防止方法 | |
Klein Wassink | Notes on the Effects of Metallisation of Surface Mounted Components on Soldering | |
JP4666134B2 (ja) | ニッケルめっき浴、及び電子部品 | |
JPH08283963A (ja) | 耐熱銀被覆複合体とその製造方法 | |
JP4264091B2 (ja) | 配線基板の製造方法 | |
JPH0656825B2 (ja) | セラミックコンデンサ | |
JP2002373826A (ja) | セラミック電子部品 | |
JP2942476B2 (ja) | 多層メッキのリード線とリードフレーム | |
WO2020218218A1 (ja) | 電子部品および実装構造体 | |
WO2023037747A1 (ja) | 実装構造体 | |
JP6260169B2 (ja) | セラミック電子部品 | |
JP3792642B2 (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101109 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130213 |