JPH03159207A - フェライト基材上の導電路 - Google Patents
フェライト基材上の導電路Info
- Publication number
- JPH03159207A JPH03159207A JP29748689A JP29748689A JPH03159207A JP H03159207 A JPH03159207 A JP H03159207A JP 29748689 A JP29748689 A JP 29748689A JP 29748689 A JP29748689 A JP 29748689A JP H03159207 A JPH03159207 A JP H03159207A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive path
- conductive circuit
- ferrite substrate
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000859 α-Fe Inorganic materials 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 title abstract description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052802 copper Inorganic materials 0.000 claims abstract description 29
- 239000010949 copper Substances 0.000 claims abstract description 29
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 18
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 4
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 3
- 238000007747 plating Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 9
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000009713 electroplating Methods 0.000 description 5
- 229910018605 Ni—Zn Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電子部品、特にチップ部品の導電路構造に関す
る。
る。
（従来技術とその問題点）
電子部品、例えば積層コンデンサ、積層コイル、積層抵
抗等のチップ部品の外部導電路は、従来はめっき法で製
造されている６例えば、実開昭５９−４４００２号、同
５９−４４００６号、同５９−４４０６４号等には、第
１図に示すように、セラミック基板ｌの上に銀又は銀合
金層２を銀又は銀合金粉末のペーストの印刷と焼き付け
によって形成し、その上に銅層３、ニッケル層４、及び
錫又は錫−鉛層５をこの順に形成して得た導電路構造が
、チップ部品に対する優れた外部導電路となることが記
載されている。すなわち、銀は下地との接着性を改善し
、銅は下地とニッケル層の結合力を増大して剥離現象を
防止し、ニッケルは半田食われを防止し、錫はニッケル
層の酸化を防止しかつ半田適性を付与する。
抗等のチップ部品の外部導電路は、従来はめっき法で製
造されている６例えば、実開昭５９−４４００２号、同
５９−４４００６号、同５９−４４０６４号等には、第
１図に示すように、セラミック基板ｌの上に銀又は銀合
金層２を銀又は銀合金粉末のペーストの印刷と焼き付け
によって形成し、その上に銅層３、ニッケル層４、及び
錫又は錫−鉛層５をこの順に形成して得た導電路構造が
、チップ部品に対する優れた外部導電路となることが記
載されている。すなわち、銀は下地との接着性を改善し
、銅は下地とニッケル層の結合力を増大して剥離現象を
防止し、ニッケルは半田食われを防止し、錫はニッケル
層の酸化を防止しかつ半田適性を付与する。
ところが、基材がフェライト材料の場合（実開昭５９−
４４００２号及び実開昭５９−４４００６号）には導電
路構造の精密な形状規定が不可能であることが分かった
。すなわち、印刷と焼き付けにより形成された銀層は精
密な輪郭を有するが、その上にめっきによる多層導電路
の積層を行なっている間に、金属層は横方向へ延び（は
み出し）が生じ（以下横延びと称する）、導電路間の短
絡が生じる。−例として第４図の様に高透磁率フェライ
ト基材９の両端面に導電路１０．１１を焼き付けたチッ
プインピーダンス（インピーダンスは線状の導体７．８
により形成されている）の場合を考λると、第４図及び
第６図に示す様に導電路間隔ａ−ａ’ は例えば９００
μｍの導電路ｌ０１１１を有する様に設計される。とこ
ろが実際には下地又は第１層を印刷・焼付法を利用して
正確な導電路形状を規定しても、その後のめっき法によ
る導電路の積層中に第５図及び第７図の様に横延びの部
分１４が生じて短絡を生じる。実験によると上記の９０
０ＬＬｍの間隔では１００％の短絡を生じる。又導電路
のエツジ部１２．１３の部分も第５図に示した様に横延
び部分１５のために導電路部分が不規則になり、チップ
インピーダンスの電気特性に影響する。この様になる原
因は良く分からないが、絶縁性の高い誘電体を基材に使
用するコンデンサの場合には生じない現象であるから、
明らかにフェライト基材の材質が関係しており、おそら
くはフェライト基材の導電率が誘電体に比して高いため
かと思われる。
４４００２号及び実開昭５９−４４００６号）には導電
路構造の精密な形状規定が不可能であることが分かった
。すなわち、印刷と焼き付けにより形成された銀層は精
密な輪郭を有するが、その上にめっきによる多層導電路
の積層を行なっている間に、金属層は横方向へ延び（は
み出し）が生じ（以下横延びと称する）、導電路間の短
絡が生じる。−例として第４図の様に高透磁率フェライ
ト基材９の両端面に導電路１０．１１を焼き付けたチッ
プインピーダンス（インピーダンスは線状の導体７．８
により形成されている）の場合を考λると、第４図及び
第６図に示す様に導電路間隔ａ−ａ’ は例えば９００
μｍの導電路ｌ０１１１を有する様に設計される。とこ
ろが実際には下地又は第１層を印刷・焼付法を利用して
正確な導電路形状を規定しても、その後のめっき法によ
る導電路の積層中に第５図及び第７図の様に横延びの部
分１４が生じて短絡を生じる。実験によると上記の９０
０ＬＬｍの間隔では１００％の短絡を生じる。又導電路
のエツジ部１２．１３の部分も第５図に示した様に横延
び部分１５のために導電路部分が不規則になり、チップ
インピーダンスの電気特性に影響する。この様になる原
因は良く分からないが、絶縁性の高い誘電体を基材に使
用するコンデンサの場合には生じない現象であるから、
明らかにフェライト基材の材質が関係しており、おそら
くはフェライト基材の導電率が誘電体に比して高いため
かと思われる。
（発明の目的）
本発明の目的は、フェライト基村上に形成される導電路
において、横延びのない寸法精度の優れた導電路を提供
することにある。
において、横延びのない寸法精度の優れた導電路を提供
することにある。
（発明の構成と効果の概要）
本発明は、フェライト基村上に好ましくは銀又は銀合金
の層を設け、その上に、第１層を銅、第２層をニッケル
、第３層を銅、及び第４層を錫とした順次積層体よりな
る導電路を設けたことを特徴とする導電路である。
の層を設け、その上に、第１層を銅、第２層をニッケル
、第３層を銅、及び第４層を錫とした順次積層体よりな
る導電路を設けたことを特徴とする導電路である。
上記のように、本発明の特徴は第３層として銅層を追加
した点にある８本発明の導電路によると、従来の多層構
造の導電路の優れた特性を維持しながら、更にめっき時
の横延びを防止することが出来、寸法精度の高い導電路
構造を得ることが出来る。本発明の技術は特にチップ部
品の小型化の際に複数の導電路を極めて接近して設ける
ことが出来る利点があり、このため電子部の小型化が達
成出来る。
した点にある８本発明の導電路によると、従来の多層構
造の導電路の優れた特性を維持しながら、更にめっき時
の横延びを防止することが出来、寸法精度の高い導電路
構造を得ることが出来る。本発明の技術は特にチップ部
品の小型化の際に複数の導電路を極めて接近して設ける
ことが出来る利点があり、このため電子部の小型化が達
成出来る。
（発明の詳細な説明）
本発明を図面に関連して詳しく説明する。
友施旦ユ
第２図は本発明の第１実施例による導電路を示し、フェ
ライト基材１上に、第１層として銅層３、第２層として
ニッケル層４、第３層として銅層３°、及び第４層とし
て錫層５とした順次積層導電路体よりなる導電路を示す
０通常第１［の銅層３は銅粉末のペーストを印刷法によ
りフェライト基材１の表面に印刷し、ついで焼き付ける
ことにより形成し、その他の層は例えばバレルめっき法
などの手法を用いて電気めっき法により形成する。本発
明の導電路は従来技術とは第３層の銅層３゛が存在する
点で異なる。この差異により以下に実例で示すように本
発明の構成ではめっき時に導電路の横延びが実質的に生
じない、各層の厚さは、銅層を厚さ５〜２０μｍ、電気
めっき法によるニッケル層１〜１０μｍ１銅層１〜５μ
ｍ１及び錫層２〜１０μｍが好ましい。
ライト基材１上に、第１層として銅層３、第２層として
ニッケル層４、第３層として銅層３°、及び第４層とし
て錫層５とした順次積層導電路体よりなる導電路を示す
０通常第１［の銅層３は銅粉末のペーストを印刷法によ
りフェライト基材１の表面に印刷し、ついで焼き付ける
ことにより形成し、その他の層は例えばバレルめっき法
などの手法を用いて電気めっき法により形成する。本発
明の導電路は従来技術とは第３層の銅層３゛が存在する
点で異なる。この差異により以下に実例で示すように本
発明の構成ではめっき時に導電路の横延びが実質的に生
じない、各層の厚さは、銅層を厚さ５〜２０μｍ、電気
めっき法によるニッケル層１〜１０μｍ１銅層１〜５μ
ｍ１及び錫層２〜１０μｍが好ましい。
実例として、印刷焼付法で第６図の様に導電路間隔ａ−
ａ’が９００μｍになる様にＭ ｎ −Ｎ １−Ｚｎフ
ェライト基材上に銅層を厚さ１０μｍに印刷・焼き付け
した。ついで電気めっき法により順次ニッケル層６μｍ
１銅層３μｍ１及び錫層６μｍを形成した。その結果第
８図に示した様に横延びは約２０μｍ以下に押えること
が出来た。
ａ’が９００μｍになる様にＭ ｎ −Ｎ １−Ｚｎフ
ェライト基材上に銅層を厚さ１０μｍに印刷・焼き付け
した。ついで電気めっき法により順次ニッケル層６μｍ
１銅層３μｍ１及び錫層６μｍを形成した。その結果第
８図に示した様に横延びは約２０μｍ以下に押えること
が出来た。
Ｋ皿五ユ
第３図は本発明の第２実施例による導電路を示し、フェ
ライト基材１上に、先ず下地処理として銀又は銀を主体
とする合金の層２を印刷法により形成し、ついで焼き付
け、ついで電気めっき法により順次第１層として銅層３
、第２層としてニッケル層４、第３層として銅層３゛、
及び第４層として錫層５とした積層して導電路にしたも
のである０本発明の導電路は第１図に示した従来技術の
導電路とは第３層の銅層３°が存在する点で異なる。こ
の差異により以下に実例で示すように本発明の構成では
めっき時に導電路の横延びが実質的に生じない、各層の
厚さは、銀又は銀合金５〜１０μｍ、電気めっきによる
銅層５〜２０μｍ、ニッケル層１〜１０μｍ５銅層１〜
５μｍ１及び錫層２〜１０μｍが好ましい。
ライト基材１上に、先ず下地処理として銀又は銀を主体
とする合金の層２を印刷法により形成し、ついで焼き付
け、ついで電気めっき法により順次第１層として銅層３
、第２層としてニッケル層４、第３層として銅層３゛、
及び第４層として錫層５とした積層して導電路にしたも
のである０本発明の導電路は第１図に示した従来技術の
導電路とは第３層の銅層３°が存在する点で異なる。こ
の差異により以下に実例で示すように本発明の構成では
めっき時に導電路の横延びが実質的に生じない、各層の
厚さは、銀又は銀合金５〜１０μｍ、電気めっきによる
銅層５〜２０μｍ、ニッケル層１〜１０μｍ５銅層１〜
５μｍ１及び錫層２〜１０μｍが好ましい。
実際例として、印刷焼付法で第６図の様に導電路間隔ａ
−ａ’が９００ｕｍになる様にＭ ｎ −Ｎｉ−Ｚｎフ
ェライト基村上に銀層な厚さ８μｍに印刷・焼き付けし
た。ついで電気めっき法により順次銅層７μｍ、ニッケ
ル層７μｍ、銅層５μｍ、及び錫鉛合金層８μｍを形成
した。その結果第９図に示した様に横延びは約１０μｍ
以下に押えることが出来た。
−ａ’が９００ｕｍになる様にＭ ｎ −Ｎｉ−Ｚｎフ
ェライト基村上に銀層な厚さ８μｍに印刷・焼き付けし
た。ついで電気めっき法により順次銅層７μｍ、ニッケ
ル層７μｍ、銅層５μｍ、及び錫鉛合金層８μｍを形成
した。その結果第９図に示した様に横延びは約１０μｍ
以下に押えることが出来た。
比較層
比較のため従来法により導電路を形成した。印刷焼付法
で第６図の様に導電路間隔ａ−ａ’が９００μｍになる
様にＭｎ−Ｎｉ−Ｚｎフェライト基村上に銀層な厚さ８
μｍに印刷・焼き付けした。ついで電気めっき法により
順次銅層７μｍ、ニッケル層７μｍ、及び錫鉛合金層８
μｍを形成した。その結果全てのサンプルで短絡を生じ
た。
で第６図の様に導電路間隔ａ−ａ’が９００μｍになる
様にＭｎ−Ｎｉ−Ｚｎフェライト基村上に銀層な厚さ８
μｍに印刷・焼き付けした。ついで電気めっき法により
順次銅層７μｍ、ニッケル層７μｍ、及び錫鉛合金層８
μｍを形成した。その結果全てのサンプルで短絡を生じ
た。
（作用効果）
以上から分かる様に、本発明はにニッケル層の次ぎに銅
層３°を１層追加しただけであるのに、極めて効果的な
結果が得られた。このように優れた結果が得られた理由
は、従来の場合にフェライト基材ｌがある程度の導電性
を有する一方ニッケルがある程度大きい電気抵抗を有す
るために電流がフェライト基材まで分布し、フェライト
基材面へのめっき層の横延びを生じてのに対して、ニッ
ケル層の上に導電性の極めて高い銅層を付着したために
フェライト基材への電流の分流が充分に減少することに
より、横延びの少ない切れの良いめっきが可能になった
ものと思われる。
層３°を１層追加しただけであるのに、極めて効果的な
結果が得られた。このように優れた結果が得られた理由
は、従来の場合にフェライト基材ｌがある程度の導電性
を有する一方ニッケルがある程度大きい電気抵抗を有す
るために電流がフェライト基材まで分布し、フェライト
基材面へのめっき層の横延びを生じてのに対して、ニッ
ケル層の上に導電性の極めて高い銅層を付着したために
フェライト基材への電流の分流が充分に減少することに
より、横延びの少ない切れの良いめっきが可能になった
ものと思われる。
本発明の導電路によると、従来の多層構造の導電路の優
れた特性を維持しながら、めっき時の横延びを防止する
ことが出来、寸法精度の高い導電路構造を得ることが出
来る０本発明の技術は特にチップ部品の小型化の際に複
数の導電路を極めて接近して設けることが出来る利点が
あり、このため電子部の小型化が達成出来る。
れた特性を維持しながら、めっき時の横延びを防止する
ことが出来、寸法精度の高い導電路構造を得ることが出
来る０本発明の技術は特にチップ部品の小型化の際に複
数の導電路を極めて接近して設けることが出来る利点が
あり、このため電子部の小型化が達成出来る。
４、 の、 な１日
第１図は従来技術による導電路構造を示断面図、第２図
は本発明の第１実施例による導電路構造を示す断面図、
第３図は本発明の第２実施例による導電路構造を示す断
面図、第４図は理想的な導電路形状を有するチップイン
ダクタの斜視図、第５図は従来の導電路構造で導電路を
接近させて設計した場合のめっき層の横延びを示す斜視
図、第６図は第４図の導電路間隙部の周辺を示す拡大図
、第７図は第５図の導電路間隙部の周辺を示す拡大図、
第８図は本発明の第１実施例による導電路の横延びを示
す拡大図、及び第９図は本発明の第２実施例による横延
びを示す拡大図である。
は本発明の第１実施例による導電路構造を示す断面図、
第３図は本発明の第２実施例による導電路構造を示す断
面図、第４図は理想的な導電路形状を有するチップイン
ダクタの斜視図、第５図は従来の導電路構造で導電路を
接近させて設計した場合のめっき層の横延びを示す斜視
図、第６図は第４図の導電路間隙部の周辺を示す拡大図
、第７図は第５図の導電路間隙部の周辺を示す拡大図、
第８図は本発明の第１実施例による導電路の横延びを示
す拡大図、及び第９図は本発明の第２実施例による横延
びを示す拡大図である。
第１図
第４図
Claims (1)
- 【特許請求の範囲】 １）フェライト基材上に、第１層を銅、第２層をニッケ
ル、第３層を銅、及び第４層を錫又は錫−鉛とした順次
積層体を設けてなる導電路。 ２）フェライト基材上に銀層又は銀合金層を設け、その
上に、第１層を銅、第２層をニッケル、第３層を銅、及
び第４層を錫又は錫−鉛とした順次積層体を設けてなる
導電路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29748689A JP2753589B2 (ja) | 1989-11-17 | 1989-11-17 | フェライト基材上の導電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29748689A JP2753589B2 (ja) | 1989-11-17 | 1989-11-17 | フェライト基材上の導電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03159207A true JPH03159207A (ja) | 1991-07-09 |
| JP2753589B2 JP2753589B2 (ja) | 1998-05-20 |
Family
ID=17847126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29748689A Expired - Fee Related JP2753589B2 (ja) | 1989-11-17 | 1989-11-17 | フェライト基材上の導電路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2753589B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5779873A (en) * | 1995-12-29 | 1998-07-14 | Lucent Technologies Inc. | Electroplating of nickel on nickel ferrite devices |
| JP2009141292A (ja) * | 2007-12-11 | 2009-06-25 | Taiyo Kagaku Kogyo Kk | 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 |
-
1989
- 1989-11-17 JP JP29748689A patent/JP2753589B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5779873A (en) * | 1995-12-29 | 1998-07-14 | Lucent Technologies Inc. | Electroplating of nickel on nickel ferrite devices |
| JP2009141292A (ja) * | 2007-12-11 | 2009-06-25 | Taiyo Kagaku Kogyo Kk | 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2753589B2 (ja) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9773611B2 (en) | Chip electronic component and manufacturing method thereof | |
| CN108597730B (zh) | 片式电子组件及其制造方法 | |
| JP6407540B2 (ja) | 積層インダクタ | |
| KR20080020694A (ko) | 적층 전자 부품 | |
| JPH11189894A (ja) | Ｓｎ合金メッキ皮膜、電子部品およびチップ型セラミック電子部品 | |
| US4797648A (en) | Chip inductor | |
| US7019396B2 (en) | Electronic chip component and method for manufacturing electronic chip component | |
| JP5223148B2 (ja) | 電気コンポーネント、ならびに電気コンポーネントの外側接触部 | |
| KR20160057785A (ko) | 칩 전자부품 및 그 제조방법 | |
| KR20070002654A (ko) | 적층형 칩 커패시터 | |
| US5401910A (en) | Electronic component | |
| JPH03159207A (ja) | フェライト基材上の導電路 | |
| JPH0136243B2 (ja) | ||
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JP6969159B2 (ja) | チップ抵抗素子及びチップ抵抗素子アセンブリー | |
| JP2000077253A (ja) | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 | |
| JPH11329845A (ja) | 電子部品及びその製造方法 | |
| JPH03159208A (ja) | フェライト基材上の導電路とその形成法 | |
| JP2003243245A (ja) | セラミック電子部品およびその製造方法 | |
| US11621116B2 (en) | Multilayer inductor | |
| JPH08306584A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JPH09312232A (ja) | 積層チップインダクタの製造方法 | |
| JP4182489B2 (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JPH0115145Y2 (ja) | ||
| JP2008117999A (ja) | 電気素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |