JP2008117999A - 電気素子 - Google Patents
電気素子 Download PDFInfo
- Publication number
- JP2008117999A JP2008117999A JP2006301269A JP2006301269A JP2008117999A JP 2008117999 A JP2008117999 A JP 2008117999A JP 2006301269 A JP2006301269 A JP 2006301269A JP 2006301269 A JP2006301269 A JP 2006301269A JP 2008117999 A JP2008117999 A JP 2008117999A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductor layers
- conductor
- current
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】 インダクタンスの低減によって高周波ノイズを低減させた電気素子を提供する。
【解決手段】 誘電体層、導体層を重ねた多層体からなる直方体形状の電気素子において、上下の導体層に逆向きの電流を流すようにして、磁界の相殺を利用して自己インダクタンスを低減し、それによってESLを減少させて高周波ノイズを減少させる。また、導体層に異なる部材を使用して、境界部を設けることで高周波を反射し、ノイズ源となる高周波を電源から流さない、または電源側に還流させない。さらに、シールド層を設け、素子自体が発生する高周波を外部にもらさないようにする。
【選択図】 図1
【解決手段】 誘電体層、導体層を重ねた多層体からなる直方体形状の電気素子において、上下の導体層に逆向きの電流を流すようにして、磁界の相殺を利用して自己インダクタンスを低減し、それによってESLを減少させて高周波ノイズを減少させる。また、導体層に異なる部材を使用して、境界部を設けることで高周波を反射し、ノイズ源となる高周波を電源から流さない、または電源側に還流させない。さらに、シールド層を設け、素子自体が発生する高周波を外部にもらさないようにする。
【選択図】 図1
Description
この発明は、高周波でのインダクタンスを低減した、ノイズフィルタ機能を有する電気素子に関するものである。
従来、ノイズ除去用の積層電子部品として、三端子コンデンサが知られている(特許文献1)。
図6(a)は、従来の三端子コンデンサ600の斜視図であり、積層体601と、信号用外部電極602、603と、接地用外部電極604とを備える。
信号用外部電極602は、積層体601の一方の端面部に設けられ、信号用外部電極603は、積層体601の他方の端面部に設けられている。また、接地用外部電極604は、積層体601の側面部に設けられる。そして、信号用外部電極602、603及び接地用外部電極604は、積層体601に導電ペーストを塗布及び焼成して形成された電極である。
図6(b)は、図6(a)の裏面から見た図です。
図6(c)は、図6(a)A−A‘に示す線間における三端子コンデンサ600の断面図である。図6(c)、図6(d)、図6(e)を参照して、積層体601は、信号用内部電極605と、接地用内部電極606と、誘電体607とを含む。信号用内部電極605および接地用内部電極606は、誘電体607を介して交互に積層される。
図6(c)は、図6(a)A−A‘に示す線間における三端子コンデンサ600の断面図である。図6(c)、図6(d)、図6(e)を参照して、積層体601は、信号用内部電極605と、接地用内部電極606と、誘電体607とを含む。信号用内部電極605および接地用内部電極606は、誘電体607を介して交互に積層される。
そして、信号用内部電極605は、一方端が信号用外部電極602に接続され、他方端が信号用外部電極603に接続される。
特開2003-22932号公報
しかし、従来の三端子コンデンサにおいては、信号用内部電極の電流の向きと接地用内部電極の還流電流の向きが略垂直となり、電流の流れに伴って生じる磁界の相殺作用によるインダクタンスが抑制される効果がなく、高周波のインダクタンスが支配的な領域のインピーダンス特性が改善されないため、ノイズ除去効果のさらなる改善がなされない。
また、三端子コンデンサの接地用内部電極において、高周波を減少する機能はなくグランドに流すのみであり、グランド内を流れる電流を減少させていないため、グランド内を流れる電流によるノイズの問題があった。
また、三端子コンデンサ自体が発生した場合のノイズの除去機能はなかった。
また、三端子コンデンサ自体が発生した場合のノイズの除去機能はなかった。
そこで、本発明は、上記問題を解決するためになされたものであり、その目的は、インダクタンスの低減、及び高周波電流の減少によるノイズフィルター機能を有する電気素子を提供することである。
この発明によれば、複数の第1導体層と、複数の第2導体層と、第1導体層と第2導体層との間に介在する複数の誘電体層とを備えた略直方体形状を有する電気素子であって、
前記直方体形状の底面に略垂直で互いに対向する第1側面において、該第1側面の一方端に前記複数の第1導体層が並列に接続された第1電極と、
該第1側面の他方端に前記複数の第1導体層が並列に接続された第2電極と、
前記底面及び前記第1側面に略垂直で互いに対向する第2側面において、前記第1側面が対向する方向に対して、前記第2側面の中央から離れて第1電極に近接した位置で、前記複数の第2導体層が並列に接続された第3電極と
前記底面及び前記第1側面に略垂直で互いに対向する第2側面において、前記第1側面が対向する方向に対して、前記第2側面の中央から離れて第2電極に近接した位置で、前記複数の第2導体層が並列に接続された第4電極とを有する電気素子において、
前記第1及び第2導体層を形成する導体層が、前記略直方体形状の長軸方向に対して、略垂直で整合の取れていない少なくとも1以上の境界を持つことを特徴とする。
前記直方体形状の底面に略垂直で互いに対向する第1側面において、該第1側面の一方端に前記複数の第1導体層が並列に接続された第1電極と、
該第1側面の他方端に前記複数の第1導体層が並列に接続された第2電極と、
前記底面及び前記第1側面に略垂直で互いに対向する第2側面において、前記第1側面が対向する方向に対して、前記第2側面の中央から離れて第1電極に近接した位置で、前記複数の第2導体層が並列に接続された第3電極と
前記底面及び前記第1側面に略垂直で互いに対向する第2側面において、前記第1側面が対向する方向に対して、前記第2側面の中央から離れて第2電極に近接した位置で、前記複数の第2導体層が並列に接続された第4電極とを有する電気素子において、
前記第1及び第2導体層を形成する導体層が、前記略直方体形状の長軸方向に対して、略垂直で整合の取れていない少なくとも1以上の境界を持つことを特徴とする。
好ましくは、電源と、前記電源からの電流によって動作する電気負荷との間に配置される前記電気素子は、前記電源側から電流が前記電気負荷側へ流れるための導体である前記第1導体層と、
前記電気負荷側から還流電流が前記電源側へ流れるための導体である前記第2導体層とを備え、前記第1導体層は、電流及び還流電流がそれぞれ前記第1および第2導体層に流れたとき、自己インダクタンスよりも小さいインダクタンスを有することを特徴とする。
前記電気負荷側から還流電流が前記電源側へ流れるための導体である前記第2導体層とを備え、前記第1導体層は、電流及び還流電流がそれぞれ前記第1および第2導体層に流れたとき、自己インダクタンスよりも小さいインダクタンスを有することを特徴とする。
好ましくは、前記電気素子であって、前記第1及び第2導体層を形成する導電性粒子の抵抗成分が異なることを特徴とする。
好ましくは、前記電気素子であって、前記第1及び第2導体層を形成する導電性粒子の粒子径が異なることを特徴とする。
好ましくは、前記電気素子であって、前記電気素子に高周波防止用のシールド層を付加したことを特徴とする。
好ましくは、前記電気素子であって、前記略直方体形状の底面において、前記第1側面と平行に前記第2側面の前記第3電極を繋ぐ帯状の形状をした第3底面電極と、
前記直方体形状の底面において、前記第1側面と平行に前記第2側面の前記第4電極を繋ぐ帯状の形状をした第4底面電極とを有することを特徴とする。
前記直方体形状の底面において、前記第1側面と平行に前記第2側面の前記第4電極を繋ぐ帯状の形状をした第4底面電極とを有することを特徴とする。
この発明においては、電源からの電流が第1電極、複数の第1導体層、第2電極の順に流れ、電気負荷に入り、電気負荷からの帰還電流が第4底面電極、第4電極、複数の第2導体層、第3電極および第3底面電極の順で流れる。
つまり、第1導体層と第2導体層には、互いに逆方向の電流が流れ、第1導体層のインダクタンスは、第2導体層との間の相互インダクタンスによって自己インダクタンスよりも小さくなり、インダクタンスが支配的な高周波でのインピーダンスが減少し、高周波ノイズが低減される。
また、第1及び第2導体層の導体層が略直方体形状の長軸方向に対して、整合していない少なくとも1以上の境界部をもうけることで、高周波が境界で反射、抵抗分など変化させることで導体層内部で減衰することにより高周波が電源にもどるかまたは電源から他に回ることを防止する。
また、電気素子に高周波防止用のシールド層を付加することで素子自体が、発生するノイズを外部に漏らさない。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
〔実施の形態1〕
図1は、この発明の形態1による電気素子の構成を示す概略図である。
〔実施の形態1〕
図1は、この発明の形態1による電気素子の構成を示す概略図である。
図1を参照して、この発明の実施形態1による電気素子は、直方体形状の外形を有し、誘電体層1と、第1導体層11a、11bと、第2導体層12a、12bと、第1電極20と、第2電極21と、第3電極22と、第4電極23とを備える。
図1(b)は、図1(a)の裏面側から見た斜視図である。
図1(c)は、図1(a)をA−A‘での断面図であり、誘電体層1、第1導体層11、第2導体層12(a)、12(b)の多層体となっている。
図1(d)は、誘電体層1上に第1導体層11が形成されている。
図1(e)は、誘電体層1上に第2導体層の12a、12bが形成されている。
ここで、誘電体層1は、たとえば、チタン酸バリウムなどのセラミック材料からなり、導体層層11a、11b、12a、12bは主成分がニッケルなどからなっている。
製造方法は、厚み25μmの正方形状のシートに、個々の部分を縦横に形成していく。個々について、図1で説明していく。図1を参照して、長さ12mm、幅5mmを有する誘電体層1となるグリーンシートの表面に、長さ12mm、幅4mmの有する領域の略半分にニッケルが含まれる導電ペーストをスクリーン印刷塗布し、誘電体層1の表面に第1導体層11aを形成する。さらに、長さ12mm、幅4mmの有する領域の残り半分に第1導体層11bを形成する。
同様に、誘電体層1となるグリーンシートの表面に、長さ11mm、幅5mm、を有する領域の略半分にニッケルが含まれる導電ペーストをスクリーン印刷塗布し、誘電体層1の表面に第2導体層12aを形成する。(但し、凹部も形成される)
さらに、長さ11mm、幅5mm、を有する領域の残り半分誘に第2導体層12bを形成する。(但し、凹部も形成される)
その後、導体層が形成された誘電体層を位置あわせなど行って順次積層する。(図1(c)参照)これによって、間に誘電体層1を挟んで第1導体層11a、11bと第2導体層12a、12bを交互に積層した多層体の直方体形状ができる。
さらに、長さ11mm、幅5mm、を有する領域の残り半分誘に第2導体層12bを形成する。(但し、凹部も形成される)
その後、導体層が形成された誘電体層を位置あわせなど行って順次積層する。(図1(c)参照)これによって、間に誘電体層1を挟んで第1導体層11a、11bと第2導体層12a、12bを交互に積層した多層体の直方体形状ができる。
その後、積層されたシートを約1350℃の焼成温度で焼成して、個々の電気素子とするため切断する。ここで、同時に導電ペーストを印刷塗布しなかったことにより第2導体層12aと12bには一体化していない境界部が形成されている。
次に、第1導体層11a、11bおよび第2導体層12a、12bを表面に露出させるため、個々の電気素子100をバレル研磨など施す。
次に、電気素子100の第1および第2導体層が表面に露出したものに、電極となる部分にニッケルを主成分とする導電ペーストを塗布して焼成し、第1〜第4電極を形成し完成する。
上記においては、第1導体層11a、11b第2導体層12a、12b、第3電極23、第4電極23は、ニッケル(Ni)からなると説明したが、この発明においては、これに限らず、銀(Ag)、バラジウム(pd)、銀バラジウム合金(Ag−Pd)、白金(pt)、金(Au)、銅(Cu)、ルビジウム(Ru)およぴタングステン(w)のいずれかにより構成されてもよい。
電極に関しては、ハンダ濡れ性等を考慮し、必要に応じて焼成後にNi、Au、Su、Cuなどによってメッキ処理を行う。
電極に関しては、ハンダ濡れ性等を考慮し、必要に応じて焼成後にNi、Au、Su、Cuなどによってメッキ処理を行う。
上記実施形態において、誘電体層1は、チタン酸バリウムなどの1種類以上の誘電体材料で構成されていればよく、好ましくは、3000以上の比誘電率を有し、また、相互に異なる材料で構成されていても良く、その場合容量のことなるコンデンサが並列に接続されたことになり、共振点がずれることで広帯域特性が得られる。
図2(a)、(b)に示すように、電源から電流が流れ込む第1導体層11a、11bと電気負荷から電流が流れ込む隣接する第2導体層12a、12bの電流の流れは逆向きの成分が現れ、磁界の相殺が起こり、第1導体層11a、11bの自己インダクタンスを減少させる。この結果、ESLが減少し高周波のインダクタンスが支配的な領域でのノイズを減少させることができる。
さらに、図2(c)に示すように第1導体層11a、11bとは導体どうしで繋がっているが境界部を持つため、高周波成分は反射が起こり、高周波成分を第1導体層11aから12bに流しにくくし、電源からノイズ源となる高周波成分の流れを減少させる。
図2(d)に示すように第2導体層12a、12bとは導体どうしで繋がっているが境界部を持つため、高周波成分は反射が起こり、高周波成分を第2導体層12aから12bに流しにくくし、ノイズ源となる高周波成分の電源への還流を減少させる。
図2(d)に示すように第2導体層12a、12bとは導体どうしで繋がっているが境界部を持つため、高周波成分は反射が起こり、高周波成分を第2導体層12aから12bに流しにくくし、ノイズ源となる高周波成分の電源への還流を減少させる。
一方、図3(a)、(b)は三端子コンデンサ600の図8の(d)、(e)の電流の流れを示している。信号用内部電極605の電流の流れに対して、接地用内部電極606と接地用外部電極604を繋ぐ部分の流れは略直角となるため、磁界の相殺がされないため、インダクタンスの相互作用が起こらず信号用内部電極605の自己インダクタンスを減少させることができない。
〔実施の形態2〕
この発明の実施形態2において、電気素子100の第1導体層11a、11bと第2導体層12a、12bに、主成分のニッケルの含有率を変更したことによる層の抵抗成分が違う導電ペーストを使用し、抵抗成分が違うことで整合を取らないようにした境界部を作製した以外は、実施の形態1と同様の方法で作製した。
〔実施の形態2〕
この発明の実施形態2において、電気素子100の第1導体層11a、11bと第2導体層12a、12bに、主成分のニッケルの含有率を変更したことによる層の抵抗成分が違う導電ペーストを使用し、抵抗成分が違うことで整合を取らないようにした境界部を作製した以外は、実施の形態1と同様の方法で作製した。
この抵抗成分が違う境界部において、高周波成分は反射され、ノイズ源となる高周波成分の電源からの流れ減少させ、または電源への還流を減少させる。
また、導体層の11a、11b、12a、12bにおいて、主成分の金属または合金を異なる種類にすることにより、抵抗成分を変更しても良い。
〔実施の形態3〕
この発明の実施形態3において、電気素子100の第1導体層11a、11bと第2導体層12a、12bに、主成分のニッケルの粒子径を変更することにより、粒子径の小さい部分とその粒子径より大きい部分が接触する境界部を作製した以外は、実施の形態1と同様の方法で作製した。
〔実施の形態3〕
この発明の実施形態3において、電気素子100の第1導体層11a、11bと第2導体層12a、12bに、主成分のニッケルの粒子径を変更することにより、粒子径の小さい部分とその粒子径より大きい部分が接触する境界部を作製した以外は、実施の形態1と同様の方法で作製した。
ニッケルの粒子径が違う境界部において、高周波成分は反射され、ノイズ源となる高周波成分の電源からの流れ減少させ、または電源への還流を減少させる。
〔実施の形態4〕
図4は、この発明の形態4による電気素子の構成を示す概略図である。
図4(b)は、図4(a)の裏面側から見た斜視図である。
図4(c)は、図4(a)をA−A‘での断面図であり、誘電体層1、第1導体層11a、11bと第2導体層12a、12b、シールド層13の多層体となっている。
図4(d)は、誘電体層1上に第1導体層11a、11bが形成されている。
図4(e)は、誘電体層1上に第2導体層の12a、12bが形成されている。
〔実施の形態4〕
図4は、この発明の形態4による電気素子の構成を示す概略図である。
図4(b)は、図4(a)の裏面側から見た斜視図である。
図4(c)は、図4(a)をA−A‘での断面図であり、誘電体層1、第1導体層11a、11bと第2導体層12a、12b、シールド層13の多層体となっている。
図4(d)は、誘電体層1上に第1導体層11a、11bが形成されている。
図4(e)は、誘電体層1上に第2導体層の12a、12bが形成されている。
この発明の実施形態4において、電気素子100の最上層に樹脂とフェライトを混合したシールド層13を接着した以外は、実施の形態1と同様の方法で作製した。
第1導体層11a、11bと第2導体層12a、12bの境界部において、高周波成分が反射され、電気素子100の外部に漏れるのをシールド層13に導き減衰させる。
このことにより、ノイズ源となる高周波成分を減少させる。
〔実施の形態5〕
図5は、この発明の形態4による電気素子の構成を示す概略図である。
図5(b)は、図5(a)の裏面側から見た斜視図である。
図5(c)は、図5(a)をA−A‘での断面図であり、誘電体層1、第1導体層11a、11bと第2導体層12a、12b、シールド層13の多層体となっている。
図5(d)は、誘電体層1上に第1導体層11a、11bが形成されている。
図5(e)は、誘電体層1上に第2導体層の12a、12bが形成されている。
第1導体層11a、11bと第2導体層12a、12bの境界部において、高周波成分が反射され、電気素子100の外部に漏れるのをシールド層13に導き減衰させる。
このことにより、ノイズ源となる高周波成分を減少させる。
〔実施の形態5〕
図5は、この発明の形態4による電気素子の構成を示す概略図である。
図5(b)は、図5(a)の裏面側から見た斜視図である。
図5(c)は、図5(a)をA−A‘での断面図であり、誘電体層1、第1導体層11a、11bと第2導体層12a、12b、シールド層13の多層体となっている。
図5(d)は、誘電体層1上に第1導体層11a、11bが形成されている。
図5(e)は、誘電体層1上に第2導体層の12a、12bが形成されている。
電気素子100の底面部分に、前記第3電極と繋がる前記第1側面に平行な帯状の第3底面電極と、前記第4電極と繋がる前記第1側面に平行な帯状の第4底面電極を形成した以外は、実施の形態1と同様の方法で作製した。
第3底面電極と第4底面電極を形成したことで、第2導体層への電気負荷からの電流を流しやすくなり、図2(a)、(b)に示すように、第1導体層層11a、11bと隣接する第2導体層12a、12bの電流の逆向きの流れが多くなり、それに伴って磁界の相殺が多くなり、インダクタンスの相互作用により第1導体層11の自己インダクタンスを減少させる。この結果、ESLが減少し高周波のインダクタンスが支配的な領域でのノイズを減少させることができる。
第3底面電極と第4底面電極を形成したことで、第2導体層への電気負荷からの電流を流しやすくなり、図2(a)、(b)に示すように、第1導体層層11a、11bと隣接する第2導体層12a、12bの電流の逆向きの流れが多くなり、それに伴って磁界の相殺が多くなり、インダクタンスの相互作用により第1導体層11の自己インダクタンスを減少させる。この結果、ESLが減少し高周波のインダクタンスが支配的な領域でのノイズを減少させることができる。
上記は、より具体的には、電気素子100は、ノートパソコン、CD−RW/DVD装置、ゲーム機、情報家電、デジタルカメラ、自動車電装用、自動車用デジタル機器、MPU周辺回路およびDC/DCコンバータ等に用いられる。
したがって、ノートパソコンおよびCD−RW/DVD装置等にコンデンサとして用いられているが、電源200と電気負荷300との間で使用されて電気負荷300が発生する不要な高周波電流を電気負荷 300の近傍に閉じ込めるノイズフィルタの機能を有する電気素子は、この発明による電気素子100に含まれる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲 によって示され、特許請求の範囲と均等の意味および範囲ないでのすべての変更が含まれることが意図される。
1 誘電体層、11 第1導体層、12 第2導体層、13 シールド層、20 第1電極、21 第2電極、22 第3電極、23 第4電極、24 第3底面電極、25 第4底面電極、100 電気素子、600 三端子コンデンサ、601 積層体、602 信号用外部電極、603 信号用外部電極、604 接地用外部電極、605信号用内部電極、606 接地用内部電極、607 誘電体
Claims (6)
- 複数の第1導体層と、複数の第2導体層と、第1導体層と第2導体層との間に介在する複数の誘電体層とを備えた略直方体形状を有する電気素子であって、
前記直方体形状の底面に略垂直で互いに対向する第1側面において、該第1側面の一方端に前記複数の第1導体層が並列に接続された第1電極と、
該第1側面の他方端に前記複数の第1導体層が並列に接続された第2電極と、
前記底面及び前記第1側面に略垂直で互いに対向する第2側面において、前記第1側面が対向する方向に対して、前記第2側面の中央から離れて第1電極に近接した位置で、前記複数の第2導体層が並列に接続された第3電極と
前記底面及び前記第1側面に略垂直で互いに対向する第2側面において、前記第1側面が対向する方向に対して、前記第2側面の中央から離れて第2電極に近接した位置で、前記複数の第2導体層が並列に接続された第4電極とを有する電気素子において、
前記第1及び第2導体層を形成する導体層が、前記略直方体形状の長軸方向に対して、略垂直で整合の取れていない少なくとも1以上の境界を持つことを特徴とする電気素子。 - 電源と、前記電源からの電流によって動作する電気負荷との間に配置される前記電気素子は、
前記電源側から電流が前記電気負荷側へ流れるための導体である前記第1導体層と、前記電気負荷側から還流電流が前記電源側へ流れるための導体である前記第2導体層とを備え、
前記第1導体層は、電流及び還流電流がそれぞれ前記第1および第2導体層に流れたとき、自己インダクタンスよりも小さいインダクタンスを有することを特徴とする請求項1に記載の電気素子。 - 前記電気素子であって、
前記第1及び第2導体層を形成する導電性粒子の抵抗成分が異なることを特徴とする請求項1または2記載の電気素子。 - 前記電気素子であって、
前記第1及び第2導体層を形成する導電性粒子の粒子径が異なることを特徴とする請求項1乃至3のいずれかに記載の電気素子。 - 前記電気素子であって、
前記電気素子に高周波防止用のシールド層を付加したことを特徴とする請求項1乃至4のいずれかに記載の電気素子。 - 前記電気素子であって、
前記略直方体形状の底面において、前記第1側面と平行に前記第2側面の前記第3電極を繋ぐ帯状の形状をした第3底面電極と、
前記直方体形状の底面において、前記第1側面と平行に前記第2側面の前記第4電極を繋ぐ帯状の形状をした第4底面電極とを有することを特徴とする請求項1乃至5のいずれかに記載電気素子
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006301269A JP2008117999A (ja) | 2006-11-07 | 2006-11-07 | 電気素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006301269A JP2008117999A (ja) | 2006-11-07 | 2006-11-07 | 電気素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008117999A true JP2008117999A (ja) | 2008-05-22 |
Family
ID=39503693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006301269A Pending JP2008117999A (ja) | 2006-11-07 | 2006-11-07 | 電気素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008117999A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014216639A (ja) * | 2013-04-22 | 2014-11-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ及びその実装基板 |
KR101790500B1 (ko) * | 2015-11-04 | 2017-10-26 | 한국전기연구원 | 대전류용 단펄스 발생기의 인덕턴스 저감 장치 |
-
2006
- 2006-11-07 JP JP2006301269A patent/JP2008117999A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014216639A (ja) * | 2013-04-22 | 2014-11-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ及びその実装基板 |
KR101790500B1 (ko) * | 2015-11-04 | 2017-10-26 | 한국전기연구원 | 대전류용 단펄스 발생기의 인덕턴스 저감 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101670184B1 (ko) | 적층 전자부품 및 그 제조방법 | |
KR102004793B1 (ko) | 적층 전자부품 및 그 실장기판 | |
JP4396682B2 (ja) | 積層コンデンサ、および積層コンデンサの製造方法 | |
US9111682B2 (en) | Multilayer ceramic electronic component | |
JP4283834B2 (ja) | 積層コンデンサ | |
JP4400612B2 (ja) | 積層コンデンサ、および積層コンデンサの製造方法 | |
KR102127811B1 (ko) | 적층 전자부품 및 그 제조방법 | |
KR101659155B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR102052596B1 (ko) | 칩형 코일 부품 및 그 제조방법 | |
JP2015050452A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP2008078664A (ja) | 積層型チップキャパシタ | |
JP2010258070A (ja) | 積層型セラミック電子部品 | |
JP2015037193A5 (ja) | ||
JP2011238923A (ja) | 積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法 | |
US9887040B2 (en) | Multilayer electronic component and board having the same | |
JP2015198242A (ja) | チップ型コイル部品及びその実装基板 | |
JP2008078622A (ja) | 積層コンデンサ、回路基板及び回路モジュール | |
KR102097324B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
US20160042865A1 (en) | Multi-layer ceramic capacitor | |
JP2006013383A (ja) | 積層コンデンサ | |
JP6309313B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
KR20150080797A (ko) | 세라믹 전자 부품 | |
JP2008192808A (ja) | 積層型電子部品の実装構造 | |
JP2018206950A (ja) | コイル部品 | |
KR20070002654A (ko) | 적층형 칩 커패시터 |