JP2011238923A - 積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法 - Google Patents
積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2011238923A JP2011238923A JP2011102838A JP2011102838A JP2011238923A JP 2011238923 A JP2011238923 A JP 2011238923A JP 2011102838 A JP2011102838 A JP 2011102838A JP 2011102838 A JP2011102838 A JP 2011102838A JP 2011238923 A JP2011238923 A JP 2011238923A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor body
- external electrode
- plating layer
- built
- dry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims abstract description 127
- 238000007747 plating Methods 0.000 claims abstract description 71
- 239000007772 electrode material Substances 0.000 claims abstract description 54
- 238000005498 polishing Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 15
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 70
- 239000010949 copper Substances 0.000 claims description 62
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 55
- 229910052802 copper Inorganic materials 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 53
- 239000000919 ceramic Substances 0.000 claims description 44
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 144
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 41
- 230000000052 comparative effect Effects 0.000 description 18
- 229910052759 nickel Inorganic materials 0.000 description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 230000032798 delamination Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
- H01G13/006—Apparatus or processes for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
- H05K2203/1469—Circuit made after mounting or encapsulation of the components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】本発明は積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法に関する。
【解決手段】本発明による積層セラミックキャパシタの製造方法は、外部電極物質層が形成されたキャパシタ本体を設けるステップと、前記外部電極物質層の表面が平坦かつ緻密になるように前記キャパシタ本体を乾式研磨するステップと、外部電極が形成されるように前記外部電極物質層の表面にめっき層を形成するステップとを含む。
本発明の実施例によると、外部電極めっき層の表面平滑度、緻密度及び均一度を向上できる積層セラミックキャパシタ、それを含む印刷回路基板及びその製造方法を提供することができる。
【選択図】図３
【解決手段】本発明による積層セラミックキャパシタの製造方法は、外部電極物質層が形成されたキャパシタ本体を設けるステップと、前記外部電極物質層の表面が平坦かつ緻密になるように前記キャパシタ本体を乾式研磨するステップと、外部電極が形成されるように前記外部電極物質層の表面にめっき層を形成するステップとを含む。
本発明の実施例によると、外部電極めっき層の表面平滑度、緻密度及び均一度を向上できる積層セラミックキャパシタ、それを含む印刷回路基板及びその製造方法を提供することができる。
【選択図】図３
Description
本発明は、積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法に関し、さらに詳しくは、外部電極めっき層の表面平滑度、緻密度及び均一度を向上できる積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法に関する。
従来、電子製品がスリム・軽量化及び多機能化されるにつれ、多層セラミックキャパシタ（ＭＬＣＣ）、チップ抵抗（ｃｈｉｐ ｒｅｓｉｓｔｏｒ）、チップインダクター（ｃｈｉｐ ｉｎｄｕｃｔｏｒ）のようなチップ部品も小型化、薄層化及び高容量化された製品が求められてきた。
このように、従来はチップ部品自体を軽薄短小化して基板上に印刷または実装する方向で開発が進められたが、近年になって、基板の実装時に実装空間までも縮小すべく基板内部にチップ部品を内蔵させる内蔵型基板の開発が活発に行われている。
基板に内蔵されるチップ部品の場合、基本的な特性は従来のチップ部品とほぼ同一であるが、基板上にチップ部品を実装する必要がないため、実装性を付与するためのめっき過程が省略される。その代わり、内蔵用チップ部品が基板に内蔵される過程の途中または終了後もチップ部品の機能を低下させないために、外部電極に特別な表面処理を行うことが求められる。
実際に、表面処理がされていない内蔵用チップは、レーザー加工の際、レーザー浸食によりクラック、デラミネーション及び破損などの問題を誘発し、これによって特性低下及びショート不良などを引き起こす。このようなレーザー浸食を最小限に抑えるためには、内蔵されるチップの外部電極の状態が重要であり、これには研磨やめっきのような表面処理を必要とする。
本発明の目的は、 静電容量を安定的に確保し、かつ電極物質の拡散によるクラックを防止できる積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法を提供することにある。
本発明の一実施例による積層セラミックキャパシタの製造方法は、外部電極物質層が形成されたキャパシタ本体を設けるステップと、上記外部電極物質層の表面が平坦かつ緻密になるように上記キャパシタ本体を乾式研磨するステップと、外部電極が形成されるように上記外部電極物質層の表面にめっき層を形成するステップとを含む。
この際、上記キャパシタ本体を乾式研磨するステップは、セラミックボールを用いて行われることができる。
ここで、上記セラミックボールは、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成ることができる。
なお、上記めっき層を形成するステップにおいて、上記めっき層は０．５μｍ〜２０μｍの厚さを有するように行われることができる。
また、上記めっき層を形成するステップにおいて、上記めっき層は銅（Ｃｕ）から成ることができる。
本発明の他の実施例による積層セラミックキャパシタは、外部電極の表面が平坦かつ緻密になるように乾式研磨されたキャパシタ本体と、上記外部電極の表面に形成されためっき層とを含む。
上記乾式研磨は、セラミックボールを用いて行われることができる。
上記セラミックボールは、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成ることができる。
上記めっき層は０．５μｍ〜２０μｍの厚さを有することができる。
上記めっき層は銅（Ｃｕ）から成ることができる。
本発明のさらに他の実施例による電子素子内蔵型印刷回路基板の製造方法は、溝部を備えた基板を設けるステップと、上記溝部に、表面が平坦かつ緻密になるように外部電極物質の表面が乾式研磨され、上記外部電極物質の表面にめっき層が形成されたキャパシタ本体を内蔵するステップとを含む。
この際、上記キャパシタ本体を内蔵するステップにおいて、上記キャパシタ本体は、セラミックボールを用いて乾式研磨されることができる。
ここで、上記セラミックボールは、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成ることができる。
一方、上記キャパシタ本体を内蔵するステップにおいて、上記めっき層は０．５μｍ〜２０μｍの厚さを有することができる。
また、上記キャパシタ本体を内蔵するステップにおいて、上記めっき層は銅（Ｃｕ）から成ることができる。
ここで、上記キャパシタ本体を内蔵するステップにおいて、上記めっき層の形成後、上記キャパシタ本体を上記基板の外部に露出させるホールを形成するレーザー加工のステップをさらに含むことができる。
ここで、上記ホールを形成するステップは、レーザー加工により行われることができる。
本発明のさらに他の実施例による電子素子内蔵型印刷回路基板は、溝部を備えた基板と、上記溝部に内蔵され、表面が平坦かつ緻密になるように外部電極の表面が乾式研磨され、上記外部電極の表面にめっき層が形成されたキャパシタ本体とを含む。
上記乾式研磨は、セラミックボールを用いて行われることができる。
上記セラミックボールは、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成ることができる。
上記めっき層は０．５μｍ〜２０μｍの厚さを有することができる。
上記めっき層は銅（Ｃｕ）から成ることができる。
上記内蔵されたキャパシタ本体を上記基板の外部に露出させるホールがさらに備えられることができる。
上記ホールは、レーザー加工により形成されることができる。
本発明によると、外部電極めっき層の表面平滑度、緻密度及び均一度を向上できる積層セラミックキャパシタの製造方法を提供することができる。
また、積層セラミックキャパシタの外部電極めっき層の表面平滑度、緻密度及び均一度を向上させて、キャパシタの内蔵後、レーザー加工により発生する基板及び積層セラミックキャパシタのクラック、デラミネーション、破損及び特性不良を防止することができる。
以下、添付された図面を参照して本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができるように好ましい実施例を詳しく説明する。但し、本発明を説明するに当たって、関連する公知機能または構成についての具体的な説明が本発明の旨を不明確にする虞があると判断される場合はその詳細な説明を省略する。
また、類似する機能及び作用をする部分については、図面全体において同じ符号を使用する。
なお、明細書全般において、ある部分が他の部分と「連結」されているというのは、「直接的に連結」されている場合だけでなく、その中間に他の素子を介して「間接的に連結」されている場合も含む。また、ある構成要素を「含む」というのは、反対の記載が特に無ければ、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。
以下、図１から図５ｃを参照し、本発明の実施例による積層セラミックキャパシタの主要製造工程及び電子素子内蔵型印刷回路基板の主要製造工程について説明する。
図１は、本発明の実施例による積層セラミックキャパシタを概略的に示した斜視図であり、図２は、図１のＡ−Ａ’に沿って切断した断面図であり、図３は、図１のＢ−Ｂ’に沿って切断した断面図であり、図４ａ及び図４ｂは、本発明の実施例による積層セラミックキャパシタの主要製造工程を概略的に示した断面図であり、図５ａから図５ｃは、本発明の他の実施例による電子素子内蔵型印刷回路基板の主要製造工程を概略的に示した断面図である。
本発明の一実施例による積層セラミックキャパシタは、キャパシタ本体１、外部電極２及びめっき層（図示せず）を含むことができる。
上記キャパシタ本体１は、その内部に複数の誘電体層６が積層され、上記複数の誘電体層６の間に内部電極４が挿入されることができる。この際、誘電体層６はチタン酸バリウム（ＢａＴｉＯ３）を用いて形成されることができる。
内部電極４は、ニッケル（Ｎｉ）またはニッケル合金（Ｎｉ ａｌｌｏｙ）を含む電極物質からなっている。また、キャパシタ本体１の外部の両側表面に形成され、内部電極４と電気的に連結される外部電極２は、銅（Ｃｕ）または銅合金（Ｃｕ ａｌｌｏｙ）を含む外部電極物質層２ａ及び外部電極物質層２ａの表面に形成されためっき層２ｂからなっている。上記外部電極２は、上記キャパシタ本体１の外表面に露出した内部電極４と電気的に連結されるように形成されることで外部端子の役割をすることができる。
本発明の一実施例による積層セラミックキャパシタは、内部に誘電体層６と内部電極４が交互に積層された有効層２０を含むことができる。また、上記有効層２０の上面及び下面には、誘電体層が積層されて形成された保護層１０を含むことができる。
上記保護層１０は、上記有効層２０の上面及び下面に複数の誘電体層が連続して積層されて形成されることにより、上記有効層２０を外部の衝撃などから保護することができる。
本発明の一実施例による積層セラミックキャパシタの外部電極２は、その表面が平坦かつ緻密になるように乾式研磨される。その後、乾式研磨された外部電極２の表面にめっき層（図示せず）が形成される。
ここで、乾式研磨はセラミックボールを用いて行われ、上記セラミックボールは、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成ることができるが、これに限定されない。本発明の一実施例では、乾式研磨に使用されるセラミックボールとしてジルコニアを用いた場合を一例に挙げて説明する。
また、上記めっき層は０．５μｍ〜２０μｍの厚さを有することが好ましい。めっき層の厚さが０．５μｍ未満であると、レーザー加工による基板及びセラミックキャパシタのクラック、デラミネーション、破損及び特性不良を引き起こし、めっき層の厚さが２０μｍを超えるとチップの全厚が厚くなり、チップを基板に内蔵するとき上部層とのショート不良を発生させるため好ましくない。また、上記めっき層は銅（Ｃｕ）から成ることができる。
［実施例１］
図４ａのように、キャパシタ本体１の誘電体層６は、バインダー、可塑剤及び残量の誘電体物質を含むように形成した。上記構成物質を含むスラリーを成形して得られた誘電体層６にニッケルを含む導電性内部電極４を印刷した。次いで、印刷された誘電体層６に一定厚さの積層体を製作する。
図４ａのように、キャパシタ本体１の誘電体層６は、バインダー、可塑剤及び残量の誘電体物質を含むように形成した。上記構成物質を含むスラリーを成形して得られた誘電体層６にニッケルを含む導電性内部電極４を印刷した。次いで、印刷された誘電体層６に一定厚さの積層体を製作する。
その後、銅を含む外部電極物質層２ａをキャパシタ本体１に形成した。次いで、キャパシタ本体１をジルコニアセラミックボール３を用いて乾式研磨した。これにより、外部電極物質層２ａの表面は平坦かつ緻密になる。ここで、上記セラミックボール３は、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成ることができるが、これに限定されない。
［実施例２］
実施例１と同様に、ジルコニアセラミックボール３を用いて表面が乾式研磨されたキャパシタ本体１を製作した後、図４ｂのように、ジルコニアセラミックボール３を用いて乾式研磨され、平坦かつ緻密になった外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成して外部電極２を完成した。ここで、銅から成るめっき層２ｂは１０μｍの厚さを有するように形成した。上記めっき層２ｂは銅（Ｃｕ）から成る。
実施例１と同様に、ジルコニアセラミックボール３を用いて表面が乾式研磨されたキャパシタ本体１を製作した後、図４ｂのように、ジルコニアセラミックボール３を用いて乾式研磨され、平坦かつ緻密になった外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成して外部電極２を完成した。ここで、銅から成るめっき層２ｂは１０μｍの厚さを有するように形成した。上記めっき層２ｂは銅（Ｃｕ）から成る。
［実施例３］
実施例２と同様に、表面が乾式研磨されたキャパシタ本体１の外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成して外部電極２を完成し、平滑度をより綿密に観察するためにめっき層２ｂ上にニッケル（Ｎｉ）と錫（Ｓｎ）をめっきした。
実施例２と同様に、表面が乾式研磨されたキャパシタ本体１の外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成して外部電極２を完成し、平滑度をより綿密に観察するためにめっき層２ｂ上にニッケル（Ｎｉ）と錫（Ｓｎ）をめっきした。
［実施例４］
図５ａのように、溝部Ｃを備えた基板１０１を設ける。次いで、第１配線層１０２ａ及び第２配線層１０２ｂを含む配線層１０２を形成した。ここで、溝部Ｃ及び配線層１０２はフォトリソグラフィ工程により形成されるが、これに限定されない。
図５ａのように、溝部Ｃを備えた基板１０１を設ける。次いで、第１配線層１０２ａ及び第２配線層１０２ｂを含む配線層１０２を形成した。ここで、溝部Ｃ及び配線層１０２はフォトリソグラフィ工程により形成されるが、これに限定されない。
その後、図５ｂのように、実施例１で形成されたキャパシタ本体１を基板１０１の溝部Ｃに内蔵した。誘電体層６（図３を参照）は、バインダー、可塑剤及び残量の誘電体物質を含むように形成した。ここで、キャパシタ本体１は、表面が平坦かつ緻密になるように外部電極物質層２ａの表面をジルコニアセラミックボール３を用いて乾式研磨し、上記外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成して外部電極２を完成した。次いで、基板１０１とチップを電気的に通電できるように接続させるために、上記キャパシタ本体１をレーザー加工した。
この際、上述したように、基板１０１の溝部Ｃに内蔵されるキャパシタ本体１のめっき層２ａの表面平滑度、均一度及び厚さなどに応じてレーザー加工の程度とレーザー加工の正確度等が異なり、レーザー加工の程度とレーザー加工の正確度に応じてキャパシタ本体１及び基板１０１にクラックまたはデラミネーションが発生したり、破損または特性不良などの問題が誘発される可能性がある。しかし、本発明の実施例によると、キャパシタ本体１のめっき層２ａを形成する前にジルコニアセラミックボール３を用いて乾式研磨することで外部電極物質層２ａの表面が平坦かつ緻密になるため、めっき層２ａの表面も平坦、緻密、平滑化し、厚さが均一に形成される。
次いで、図５ｃのように、基板１０１の溝部Ｃに内蔵されたキャパシタ本体１上に第１配線層１０２ａ及び第２配線層１０２ｂの一部を露出する絶縁層１０３を形成して電子素子内蔵型印刷回路基板１００を完成した。
［比較例１］
ジルコニアセラミックボール３を用いてキャパシタ本体１の表面を乾式研磨しないことを除いて実施例１と同様の方法でキャパシタ本体１を製作した。
ジルコニアセラミックボール３を用いてキャパシタ本体１の表面を乾式研磨しないことを除いて実施例１と同様の方法でキャパシタ本体１を製作した。
［比較例２］
ジルコニアセラミックボール３を用いてキャパシタ本体１の表面を乾式研磨しないことを除いて実施例２と同様の方法でキャパシタ本体１を製作した後、外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成した。
ジルコニアセラミックボール３を用いてキャパシタ本体１の表面を乾式研磨しないことを除いて実施例２と同様の方法でキャパシタ本体１を製作した後、外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成した。
［比較例３］
ジルコニアセラミックボール３を用いてキャパシタ本体１の表面を乾式研磨しないことを除いて実施例３と同様の方法でキャパシタ本体１を製作した後、外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成した。次いで、平滑度をより綿密に観察するためにめっき層２ｂ上にニッケル（Ｎｉ）と錫（Ｓｎ）をめっきした。
ジルコニアセラミックボール３を用いてキャパシタ本体１の表面を乾式研磨しないことを除いて実施例３と同様の方法でキャパシタ本体１を製作した後、外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成した。次いで、平滑度をより綿密に観察するためにめっき層２ｂ上にニッケル（Ｎｉ）と錫（Ｓｎ）をめっきした。
以下、図６ａから図１５ｃのイメージを参照して本発明の実施例１から実施例３、比較例１から比較例３について説明する。
図６ａから図６ｅは、本願発明の実施例１により、ジルコニアセラミックボール３を用いて表面を乾式研磨したキャパシタ本体１のイメージであり、図７ａから図７ｅは、比較例１によって表面を乾式研磨しないキャパシタ本体１のイメージである。
図６ａから図７ｅのイメージから分かるように、ジルコニアセラミックボール３を用いて表面を乾式研磨したキャパシタ本体１の表面は、乾式研磨しないキャパシタ本体１の表面に比べて均一な緻密度と平坦度を有することが分かる。
図８ａから図８ｅは、本願発明の実施例２により、ジルコニアセラミックボール３を用いて表面が乾式研磨されたキャパシタ本体１を製作した後、外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成したキャパシタ本体１のイメージであり、図９ａから図９ｄは、比較例２により、表面を乾式研磨せずに外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成したキャパシタ本体１のイメージである。
図８ａから図９ｄのイメージから分かるように、ジルコニアセラミックボール３を用いて表面を乾式研磨した後に銅から成るめっき層２ｂを形成したキャパシタ本体１の表面は、表面を乾式研磨せずに銅から成るめっき層２ｂを形成したキャパシタ本体１の表面に比べて均一な緻密度と平坦度を有することが分かる。
図１０ａから図１０ｃは、本願発明の実施例３により、表面が乾式研磨されたキャパシタ本体１の外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成して外部電極２を完成し、平滑度をより綿密に観察するためにめっき層２ｂ上にニッケル（Ｎｉ）と錫（Ｓｎ）をめっきしたキャパシタ本体１のイメージであり、図１１ａから図１１ｃは、比較例３により、表面を乾式研磨せずに銅から成るめっき層２ｂを形成した後、平滑度をより綿密に観察するためにめっき層２ｂ上にニッケル（Ｎｉ）と錫（Ｓｎ）をめっきしたキャパシタ本体１のイメージである。
図１０ａから図１１ｃのイメージから分かるように、ジルコニアセラミックボール３を用いて表面を乾式研磨し、銅から成るめっき層２ｂを形成した後、ニッケル（Ｎｉ）と錫（Ｓｎ）をめっきしたキャパシタ本体１の表面は、表面を乾式研磨せずに銅から成るめっき層２ｂを形成した後、ニッケル（Ｎｉ）と錫（Ｓｎ）をめっきしたキャパシタ本体１の表面に比べて均一な緻密度と平坦度を有することが分かる。
図１２ａから図１５ｃは、本願発明の実施例４により、表面が乾式研磨されたキャパシタ本体１の外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成し、キャパシタ本体１を基板１０１の溝部Ｃに内蔵した電子素子内蔵基板１０１のイメージである。
図１２ａから図１５ｃのイメージから分かるように、ジルコニアセラミックボール３を用いて表面が乾式研磨されたキャパシタ本体１を製作した後、外部電極物質層２ａの表面に銅から成るめっき層２ｂを形成し、これを溝部Ｃに内蔵した基板１０１においてめっき層２ｂの表面平滑度、緻密度及び均一度を向上させて、キャパシタの内蔵後、レーザー加工による基板１０１及び積層セラミックキャパシタのクラック、デラミネーション、破損などは観察されなかった。
本発明によると、外部電極めっき層の表面平滑度、緻密度及び均一度を向上できる積層セラミックキャパシタの製造方法を提供することができる。
また、積層セラミックキャパシタの外部電極めっき層の表面平滑度、緻密度及び均一度を向上させて、キャパシタの内蔵後、レーザー加工により発生する基板及び積層セラミックキャパシタのクラック、デラミネーション、破損及び特性不良を防止することができる。
本発明は、上述した実施例及び添付された図面によってり限定されるものではなく、本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者には自明である。
Claims (24)
- 外部電極物質層が形成されたキャパシタ本体を設けるステップと、
前記外部電極物質層の表面が平坦かつ緻密になるように前記キャパシタ本体を乾式研磨するステップと、
外部電極が形成されるように前記外部電極物質層の表面にめっき層を形成するステップと、を含む積層セラミックキャパシタの製造方法。 - 前記キャパシタ本体を乾式研磨するステップは、セラミックボールを用いて行われる請求項１に記載の積層セラミックキャパシタの製造方法。
- 前記セラミックボールは、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成る請求項２に記載の積層セラミックキャパシタの製造方法。
- 前記めっき層を形成するステップにおいて、
前記めっき層は０．５μｍ〜２０μｍの厚さを有する請求項１に記載の積層セラミックキャパシタの製造方法。 - 前記めっき層を形成するステップにおいて、
前記めっき層は銅から成る請求項１に記載の積層セラミックキャパシタの製造方法。 - 外部電極の表面が平坦かつ緻密になるように乾式研磨されたキャパシタ本体と、
前記外部電極の表面に形成されためっき層と、を含む積層セラミックキャパシタ。 - 前記乾式研磨は、セラミックボールを用いて行われる請求項６に記載の積層セラミックキャパシタ。
- 前記セラミックボールは、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成る請求項７に記載の積層セラミックキャパシタ。
- 前記めっき層は０．５μｍ〜２０μｍの厚さを有する請求項６に記載の積層セラミックキャパシタ。
- 前記めっき層は銅から成る請求項６に記載の積層セラミックキャパシタ。
- 溝部を備えた基板を設けるステップと、
前記溝部に、表面が平坦かつ緻密になるように外部電極物質層の表面が乾式研磨され、前記外部電極物質層の表面にめっき層が形成されたキャパシタ本体を内蔵するステップと、を含む電子素子内蔵型印刷回路基板の製造方法。 - 前記キャパシタ本体を内蔵するステップにおいて、
前記キャパシタ本体は、セラミックボールを用いて乾式研磨される請求項１１に記載の電子素子内蔵型印刷回路基板の製造方法。 - 前記セラミックボールは、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成る請求項１２に記載の電子素子内蔵型印刷回路基板の製造方法。
- 前記キャパシタ本体を内蔵するステップにおいて、
前記めっき層は０．５μｍ〜２０μｍの厚さを有する請求項１１に記載の電子素子内蔵型印刷回路基板の製造方法。 - 前記キャパシタ本体を内蔵するステップにおいて、
前記めっき層は銅から成る請求項１１に記載の電子素子内蔵型印刷回路基板の製造方法。 - 前記キャパシタ本体を内蔵するステップにおいて、
前記めっき層の形成後、内蔵された前記キャパシタ本体を前記基板の外部に露出させるホールを形成するステップをさらに含む請求項１１に記載の電子素子内蔵型印刷回路基板の製造方法。 - 前記ホールを形成するステップは、レーザー加工により行われる請求項１６に記載の電子素子内蔵型印刷回路基板の製造方法。
- 溝部を備えた基板と、
前記溝部に内蔵され、表面が平坦かつ緻密になるように外部電極の表面が乾式研磨され、前記外部電極の表面にめっき層が形成されたキャパシタ本体を含む電子素子内蔵型印刷回路基板。 - 前記乾式研磨は、セラミックボールを用いて行われる請求項１８に記載の電子素子内蔵型印刷回路基板。
- 前記セラミックボールは、ジルコニア、アルミナ及びシリコン・カーバイドから選択される少なくとも１種から成る請求項１９に記載の電子素子内蔵型印刷回路基板。
- 前記めっき層は０．５μｍ〜２０μｍの厚さを有する請求項１８に記載の電子素子内蔵型印刷回路基板。
- 前記めっき層は銅から成る請求項１８に記載の電子素子内蔵型印刷回路基板。
- 前記内蔵されたキャパシタ本体を前記基板の外部に露出させるホールがさらに備えられる請求項１８に記載の電子素子内蔵型印刷回路基板。
- 前記ホールは、レーザー加工により形成される請求項２３に記載の電子素子内蔵型印刷回路基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100041566A KR20110122008A (ko) | 2010-05-03 | 2010-05-03 | 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법 |
| KR10-2010-0041566 | 2010-05-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011238923A true JP2011238923A (ja) | 2011-11-24 |
Family
ID=44857379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011102838A Withdrawn JP2011238923A (ja) | 2010-05-03 | 2011-05-02 | 積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110266040A1 (ja) |
| JP (1) | JP2011238923A (ja) |
| KR (1) | KR20110122008A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014239258A (ja) * | 2012-12-27 | 2014-12-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品内蔵印刷回路基板の製造方法 |
| JP2019062100A (ja) * | 2017-09-27 | 2019-04-18 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101462758B1 (ko) * | 2013-01-29 | 2014-11-20 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 |
| KR101462757B1 (ko) * | 2013-01-29 | 2014-11-17 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 |
| KR101994710B1 (ko) | 2013-04-18 | 2019-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101434107B1 (ko) | 2013-07-17 | 2014-08-25 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 커패시터, 그 제조 방법 및 임베디드 기판의 제조 방법 |
| KR101548804B1 (ko) * | 2013-09-16 | 2015-08-31 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
| KR101525676B1 (ko) | 2013-09-24 | 2015-06-03 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
| JP2015111655A (ja) * | 2013-10-29 | 2015-06-18 | 株式会社村田製作所 | セラミック電子部品 |
| KR101641574B1 (ko) | 2014-02-03 | 2016-07-22 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
| US9714921B2 (en) * | 2014-06-25 | 2017-07-25 | Murata Manufacturing Co., Ltd. | Method of identifying direction of multilayer ceramic capacitor, apparatus identifying direction of multilayer ceramic capacitor, and method of manufacturing multilayer ceramic capacitor |
| KR101630043B1 (ko) * | 2014-06-26 | 2016-06-13 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
| KR101813368B1 (ko) | 2016-04-05 | 2017-12-28 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| KR102538895B1 (ko) | 2016-04-19 | 2023-06-01 | 삼성전기주식회사 | 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품 |
| KR101883061B1 (ko) | 2016-09-08 | 2018-07-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| JP6937981B2 (ja) * | 2017-02-02 | 2021-09-22 | 太陽誘電株式会社 | 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法 |
| US10903011B2 (en) * | 2017-09-29 | 2021-01-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and method of manufacturing the same |
| KR102139752B1 (ko) * | 2018-09-21 | 2020-07-31 | 삼성전기주식회사 | 세라믹 전자 부품 |
| DE102019127783A1 (de) * | 2019-10-15 | 2021-04-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches bauelement und verfahren zur herstellung eines solchen |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4604676A (en) * | 1984-10-02 | 1986-08-05 | Murata Manufacturing Co., Ltd. | Ceramic capacitor |
| KR100455891B1 (ko) * | 2002-12-24 | 2004-11-06 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 |
| JP5395360B2 (ja) * | 2008-02-25 | 2014-01-22 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
-
2010
- 2010-05-03 KR KR1020100041566A patent/KR20110122008A/ko not_active Application Discontinuation
-
2011
- 2011-05-02 JP JP2011102838A patent/JP2011238923A/ja not_active Withdrawn
- 2011-05-03 US US13/099,877 patent/US20110266040A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014239258A (ja) * | 2012-12-27 | 2014-12-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品内蔵印刷回路基板の製造方法 |
| US10015884B2 (en) | 2012-12-27 | 2018-07-03 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board including embedded electronic component and method for manufacturing the same |
| US10887995B2 (en) | 2012-12-27 | 2021-01-05 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing a printed circuit board including an embedded electronic component |
| JP2019062100A (ja) * | 2017-09-27 | 2019-04-18 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| JP7131897B2 (ja) | 2017-09-27 | 2022-09-06 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110122008A (ko) | 2011-11-09 |
| US20110266040A1 (en) | 2011-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011238923A (ja) | 積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法 | |
| US20220028602A1 (en) | Inductor component | |
| JP6351159B2 (ja) | 積層セラミック電子部品及びその実装基板並びに製造方法 | |
| JP5755690B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP5855593B2 (ja) | 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板 | |
| JP5931044B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP5589982B2 (ja) | 積層セラミック電子部品 | |
| JP2014130987A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型プリント基板 | |
| JP2015050452A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP2015065394A (ja) | 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP2017098542A (ja) | キャパシタ及びその製造方法 | |
| KR101499721B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| JP2016009860A (ja) | 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP6904552B2 (ja) | 積層型キャパシター及びその実装基板 | |
| JP2015023271A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP6376604B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| US9230740B2 (en) | Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein | |
| KR20140081283A (ko) | 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판 | |
| JP6008138B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| US20110235234A1 (en) | Electronic component and method for manufacturing the same | |
| CN110767455B (zh) | 层叠陶瓷电子部件及其制造方法和内置电子部件的电路板 | |
| JP2012099786A (ja) | 積層型セラミックキャパシタ及びその製造方法 | |
| JP5710708B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| JP2015076600A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP2011135036A (ja) | 積層セラミックキャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |