KR20110122008A - 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법 - Google Patents

적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20110122008A
KR20110122008A KR1020100041566A KR20100041566A KR20110122008A KR 20110122008 A KR20110122008 A KR 20110122008A KR 1020100041566 A KR1020100041566 A KR 1020100041566A KR 20100041566 A KR20100041566 A KR 20100041566A KR 20110122008 A KR20110122008 A KR 20110122008A
Authority
KR
South Korea
Prior art keywords
method
plating layer
surface
external electrode
capacitor body
Prior art date
Application number
KR1020100041566A
Other languages
English (en)
Inventor
김고은
임동춘
서용원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100041566A priority Critical patent/KR20110122008A/ko
Publication of KR20110122008A publication Critical patent/KR20110122008A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006Apparatus or processes for applying terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. IMC (insert mounted components)
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. IMC (insert mounted components)
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Other shape and layout details not provided for in H05K2201/09009 - H05K2201/09209; Shape and layout details covering several of these groups
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469Circuit made after mounting or encapsulation of the components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

본 발명에 의한 적층 세라믹 커패시터의 제조방법은, 외부전극물질층이 형성된 커패시터 본체를 마련하는 단계, 상기 외부전극물질층의 표면이 평탄하고 치밀해지도록, 상기 커패시터 본체를 건식 연마하는 단계 및 외부전극이 형성되도록, 상기 외부전극물질층의 표면에 도금층을 형성하는 단계를 포함한다.
본 발명의 실시예에 따르면, 외부 전극 도금층의 표면 평활도, 치밀도 및 균일도를 향상시킬 수 있는 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그 제조방법을 제공할 수 있다.

Description

적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법{Multilayer ceramic capacitor and printed circuit board comprising the same and fabricating method of the same multilayer ceramic capacitor}

본 발명은 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법에 관한 것으로서, 더욱 상세하게는 외부 전극 도금층의 표면 평활도, 치밀도 및 균일도를 향상시킬 수 있는 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법에 관한 것이다.

 전자제품의 슬림화, 경량화, 다기능화 요구에 의해 다층 세라믹 커패시터(MLCC), 칩 저항(chip resistor), 칩 인덕터(chip inductor)와 같은 칩 부품도 소형화, 박층화, 고용량화가 꾸준히 요구되어 왔다.

과거에는 이렇게 칩부품 자체를 경박단소화하여 기판 위에 인쇄하거나 실장하는 방향으로 개발이 진행되어 왔으나, 근래에는 기판에 실장될 때 차지하는 실장 공간마저도 축소하기 위해 기판 내부에 칩 부품을 내장시키는 내장형 기판의 개발이 활발히 이루어지고 있다.

기판에 내장되는 칩 부품의 경우 기본 특성은 기존의 칩 부품과 거의 동일하나 기판 위에 칩 부품을 실장할 필요가 없으므로 실장성 부여를 위한 도금 과정이 생략된다. 그러나, 실장성 부여를 위한 도금 과정을 생략하는 대신에 내장용 칩 부품이 기판에 내장되는 과정 중이나 이후에도 칩 부품의 기능이 저하되지 않도록 하기 위해 외부전극에 특별한 표면처리가 요구된다.

실제로 표면처리 되지 않은 내장용 칩은 레이저 가공 시 레이저 침식에 의해 크랙, 디라미네이션 및 파손 등을 유발하고 이로 인해 특성 저하 및 쇼트 불량 등을 야기하고 있다. 이러한 레이저 침식을 최소화하기 위해서는 내장되는 칩의 외부전극 상태가 중요하기 때문에 이의 유지를 위해 연마나 도금과 같은 표면처리가 필요하다.

본 발명의 목적은, 안정적으로 정전용량을 확보하면서 전극 물질 확산에 따른 크랙을 방지할 수 있는 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법을 제공하는 것이다.

본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법은, 외부전극물질층이 형성된 커패시터 본체를 마련하는 단계, 상기 외부전극물질층의 표면이 평탄하고 치밀해지도록, 상기 커패시터 본체를 건식 연마하는 단계 및 외부전극이 형성되도록, 상기 외부전극물질층의 표면에 도금층을 형성하는 단계를 포함한다.

이때, 상기 커패시터 본체를 건식 연마하는 단계는 세라믹 볼을 이용하는 방법으로 수행될 수 있다.

여기서, 상기 세라믹 볼은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어질 수 있다.

한편, 상기 도금층을 형성하는 단계는, 상기 도금층이 0.5㎛ 내지 20㎛의 두께를 갖도록 수행될 수 있다.

또한, 상기 도금층을 형성하는 단계에서, 상기 도금층은 구리(Cu)로 이루어질 수 있다.

본 발명의 다른 실시예에 따른 적층 세라믹 커패시터는, 외부전극의 표면이 평탄하고 치밀해지도록 건식 연마된 커패시터 본체 및 상기 외부전극의 표면에 형성된 도금층을 포함한다.

상기 건식 연마는 세라믹 볼을 이용하는 방법으로 수행된 것일 수 있다.

상기 세라믹 볼은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어진 것일 수 있다.

상기 도금층은 0.5㎛ 내지 20㎛의 두께를 갖는 것일 수 있다.

상기 도금층은 구리(Cu)로 이루어진 것일 수 있다.

본 발명의 또다른 실시예에 따른 전자소자 내장 인쇄회로기판의 제조방법은, 홈부를 구비한 기판을 마련하는 단계 및 상기 홈부에 표면이 평탄하고 치밀해지도록 외부전극물질의 표면이 건식 연마되고 상기 외부전극물질의 표면에 도금층이 형성된 커패시터 본체를 내장하는 단계를 포함한다.

이때, 상기 커패시터 본체를 내장하는 단계에서, 상기 커패시터 본체는 세라믹 볼을 이용하는 방법으로 건식 연마될 수 있다.

여기서, 상기 세라믹 볼은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어질 수 있다.

한편, 상기 커패시터 본체를 내장하는 단계에서, 상기 도금층은 상기 도금층이 0.5㎛ 내지 20㎛의 두께를 갖도록 수행될 수 있다.

또한, 상기 커패시터 본체를 내장하는 단계에서, 상기 도금층은 구리(Cu)로 이루어질 수 있다.

여기서, 상기 커패시터 본체를 내장하는 단계에서, 상기 도금층이 형성된 이후에, 상기 커패시터 본체를 상기 기판 외부로 노출시키는 홀을 형성하는 레이저 가공하는 단계를 더 포함할 수 있다.

여기서, 상기 홀을 형성하는 단계는 레이저 가공법을 이용하여 수행될 수 있다.

본 발명의 또다른 실시예에 따른 전자소자 내장 인쇄회로기판은, 홈부를 구비한 기판 및 상기 홈부에 내장되며, 표면이 평탄하고 치밀해지도록 외부전극의 표면이 건식 연마되고 상기 외부전극의 표면에 도금층이 형성된 커패시터 본체를 포함한다.

상기 건식 연마는 세라믹 볼을 이용하는 방법으로 수행된 것일 수 있다.

상기 세라믹 볼은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어지는 것일 수 있다.

상기 도금층은 0.5㎛ 내지 20㎛의 두께를 갖는 것일 수 있다.

상기 도금층은 구리(Cu)로 이루어진 것일 수 있다.

상기 내장된 상기 커패시터 본체를 상기 기판 외부로 노출시키는 홀을 더 구비하는 것일 수 있다.

상기 홀은 레이저 가공법을 이용하여 형성되는 것일 수 있다.

본 발명에 따르면, 외부 전극 도금층의 표면 평활도, 치밀도 및 균일도를 향상시킬 수 있는 적층 세라믹 커패시터의 제조방법을 제공할 수 있다.

또한, 적층 세라믹 커패시터 외부 전극 도금층의 표면 평활도, 치밀도 및 균일도를 향상시켜 기판 내장 후 레이저 가공에 따른 기판 및 적층 세라믹 커패시터의 크랙, 디라미네이션, 파손 및 특성 불량을 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 사시도 일반적인 적층 세라믹 커패시터의 종단면도이다.
도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
도 3은 도 1의 B-B'를 따라 절단한 단면도이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 적층 세라믹 커패시터의 주요 제조 공정을 개략적으로 도시한 단면도이다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 전자소자 내장 인쇄회로기판의 주요 제조 공정을 개략적으로 도시한 단면도이다.
도 6a 내지 도 6e는 본원 발명의 실시예 1에 따라서, 지르코니아 볼을 이용하여 표면을 건식 연마한 커패시터 본체의 이미지이이다.
도 7a 내지 도 7e는 비교예 1에 따라 표면을 건식 연마하지 않은 커패시터 본체(1)의 이미지이다.
도 8a 내지 도 8e는 본원 발명의 실시예 2에 따라서, 지르코니아 볼을 이용하여 표면이 건식 연마된 커패시터 본체를 제작한 다음, 외부전극물질층의 표면에 구리로 이루어진 도금층을 형성한 커패시터 본체의 이미지이다.
도 9a 내지 도 9d는 비교예 2에 따라 표면을 건식 연마하지 않고 외부전극물질층의 표면에 구리로 이루어진 도금층을 형성한 커패시터 본체의 이미지이다.
도 10a 내지 도 10c는 본원 발명의 실시예 3에 따라서, 표면이 건식 연마된 커패시터 본체의 외부전극물질층의 표면에 구리로 이루어진 도금층을 형성하여 외부전극을 완성하고, 평활도를 보다 면밀하게 관찰하기 위하여 도금층 상에 니켈(Ni)과 주석(Sn)을 도금한 커패시터 본체의 이미지이다.
도 11a 내지 도 11c는 비교예 3에 따라 표면을 건식 연마하지 않고 구리로 이루어진 도금층(2b)을 형성한 후, 평활도를 보다 면밀하게 관찰하기 위하여 도금층(2b) 상에 니켈(Ni)과 주석(Sn)을 도금한 커패시터 본체(1)의 이미지이다.
도 12a 내지 도 15c는 본원 발명의 실시예 4에 따라서, 표면이 건식 연마된 커패시터 본체의 외부전극물질층의 표면에 구리로 이루어진 도금층을 형성하고, 커패시터 본체를 기판의 홈부에 내장한 전자소자 내장 기판의 이미지이다.

이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

이하에서는 도 1 내지 도 5c를 참조하여, 본 발명의 실시예에 따른 적층 세라믹 커패시터의 주요 제조 공정 및 전자소자 내장 인쇄회로기판의 주요 제조 공정에 대하여 설명한다.

도 1은 본 발명의 실시예에 따른 적층 세라믹 커패시터를 개략적으로 도시한 사시도이고, 도 2는 도 1의 A-A'를 따라 절단한 단면도이며, 도 3은 도 1의 B-B'를 따라 절단한 단면도이고, 도 4a 및 도 4b는 본 발명의 실시예에 따른 적층 세라믹 커패시터의 주요 제조 공정을 개략적으로 도시한 단면도이며, 도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 전자소자 내장 인쇄회로기판의 주요 제조 공정을 개략적으로 도시한 단면도이다.

본 발명의 일 실시예에 따른 적층 세라믹 커패시터는, 커패시터 본체(1) 및 외부전극(2) 및 도금층(도시하지 않음)을 포함할 수 있다.

상기 커패시터 본체(1)는 그 내부에 복수의 유전체층(6)이 적층되고, 상기 복수의 유전체층(6) 사이에 내부전극(4)이 삽입될 수 있다. 이때, 유전체층(6)은 티탄산바륨(BaTiO3)를 이용하여 형성될 수 있다.

내부전극(4)은 니켈(Ni) 또는 니켈 합금(Ni alloy)을 포함하는 전극물질로 이루어져 있다. 또한, 커패시터 본체(1)의 외부 양측 표면에 형성되어 내부전극(4)과 전기적으로 연결되는 외부전극(2)은 구리(Cu) 또는 구리 합금(Cu alloy)을 포함하는 외부전극물질층(2a) 및 외부전극물질층(2a)의 표면에 형성된 도금층(2b)으로 이루어져 있다. 상기 외부전극(2)은 상기 커패시터 본체(1)의 외표면에 노출된 내부전극(4)과 전기적으로 연결되도록 형성됨으로써 외부단자 역할을 할 수 있다.

본 발명의 일 실시예에 따른 적층 세라믹 커패시터는 내부에 유전체층(6)과 내부전극(4)이 교대로 적층된 유효층(20)을 포함할 수 있다. 또한, 상기 유효층(20)의 상면 및 하면에는 유전체층이 적층되어 형성된 보호층(10)을 포함할 수 있다.

상기 보호층(10)은 상기 유효층(20)의 상면 및 하면에 복수의 유전체층이 연속으로 적층되어 형성됨으로써 상기 유효층(20)을 외부의 충격 등으로부터 보호할 수 있다.

본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 외부전극(2)은 그 표면이 평탄하고 치밀해지도록 건식 연마된다. 이후, 건식 연마된 외부전극(2)의 표면에 도금층(도시하지 않음)이 형성된다.

여기서, 건식 연마는 세라믹 볼을 이용하는 방법으로 수행되는데, 상기 세라믹 볼은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어질 수 있으나 이에 한정되는 것은 아니다. 본 발명의 일 실시예에서는 건식 연마에 사용되는 세라믹 볼로 지르코니아를 사용한 것을 일예로 하여 설명한다.

그리고, 상기 도금층은 0.5㎛ 내지 20㎛의 두께를 갖는 것이 바람직하다. 도금층의 두께가 0.5㎛ 미만인 경우 레이저 가공에 따른 기판 및 세라믹 커패시터의 크랙, 디라미네이션, 파손 및 특성불량을 야기하고, 도금층의 두께가 20㎛ 초과인 경우 칩의 전체 두께가 두꺼워져 칩을 기판에 내장 시 상부층과의 쇼트 불량을 야기하여 바람직하지 않다. 또한, 상기 도금층은 구리(Cu)로 이루어질 수 있다.

<실시예 1>

도 4a와 같이, 커패시터 본체(1)의 유전체층(6)은 바인더, 가소제 및 잔량의 유전체 물질을 포함하도록 형성하였다. 상기 구성 물질을 포함하는 슬러리를 성형하여 얻은 유전체층(6)에 니켈을 포함하는 도전성 내부전극(4)을 인쇄하였다. 다음, 인쇄된 유전체층(6)으로 일정 두께의 적층체를 제작하였다.

다음, 구리를 포함하는 외부전극물질층(2a)을 커패시터 본체(1)에 형성하였다. 이어서, 커패시터 본체(1)를 지르코니아세라믹 볼(3)을 이용하여 건식 연마하였다. 이에 따라서, 외부전극물질층(2a)의 표면이 평탄하고 치밀해진다. 여기서, 상기 세라믹 볼(3)은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어질 수 있으나, 세라믹 볼(3)을 이루는 물질이 이에 한정되는 것은 아니다.

<실시예 2>

실시예 1에서와 같이, 지르코니아 볼(3)을 이용하여 표면이 건식 연마된 커패시터 본체(1)를 제작한 다음, 도 4b와 같이, 지르코니아세라믹 볼(3)로 건식 연마되어 표면이 평탄하고 치밀해진 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성하여 외부전극(2)을 완성하였다. 여기서, 구리로 이루어진 도금층(2b)은 10㎛의 두께를 갖도록 형성하였다. 상기 도금층(2b)은 구리(Cu)로 이루어진다.

<실시예 3>

실시예 2에서와 같이, 표면이 건식 연마된 커패시터 본체(1)의 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성하여 외부전극(2)을 완성하고, 평활도를 보다 면밀하게 관찰하기 위하여 도금층(2b) 상에 니켈(Ni)과 주석(Sn)을 도금하였다.

<실시예 4>

도 5a와 같이, 홈부(C)를 구비한 기판(101)을 마련한다. 다음, 제1 배선층(102a) 및 제2 배선층(102b)을 포함하는 배선층(102)을 형성하였다. 여기서, 홈부(C) 및 배선층(102)는 포토 리소그래피 공정으로 형성되나, 이에 한정되는 것은 아니다.

다음, 도 5b와 같이, 실시예 1에서 형성된 커패시터 본체(1)를 기판(101)의 홈부(C)에 내장하였다. 유전체층(6)(도 3 참조)은 바인더, 가소제 및 잔량의 유전체 물질을 포함하도록 형성하였다. 여기서, 커패시터 본체(1)는 표면이 평탄하고 치밀해지도록 외부전극물질층(2a)의 표면을 지르코니아세라믹 볼(3)에 의해 건식 연마하고 상기 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성하여 외부 전극(2)을 형성하였다. 이후, 기판(101)과 칩을 전기적 통전이 가능하도록 접속시키기 위하여, 상기 커패시터 본체(1)를 레이저 가공하였다.

이때, 상술한 바와 같이, 기판(101)의 홈부(C)에 내장되는 커패시터 본체(1)의 도금층(2a)의 표면 평활도, 균일도 및 두께 등에 의해 레이저 가공 정도와 레이저 가공의 정확도 등이 달라지게 되고, 레이저 가공 정도와 레이저 가공의 정확도에 따라서 커패시터 본체(1) 및 기판(101)에 크랙 또는 디라미네이션이 발생되거나 파손 또는 특성 불량 등이 유발될 수 있다. 그러나, 본 발명의 실시예에 따라서, 커패시터 본체(1)의 도금층(2a)을 형성하기 이전에 지르코니아세라믹 볼(3)을 이용한 건식 연마로 외부전극물질층(2a)의 표면이 평탄하고 치밀해지므로, 도금층(2a) 역시 표면이 평탄하고 치밀해 평활하고 두께가 균일하게 형성된다.

다음, 도 5c와 같이, 기판(101)의 홈부(C)에 내장된 커패시터 본체(1) 상에 제1 배선층(102a) 및 제2 배선층(102b)의 일부를 노출하는 절연층(103)을 형성하여 전자소자 내장 인쇄회로기판(100)을 완성하였다.

<비교예 1>

지르코니아 볼(3)로 커패시터 본체(1)의 표면을 건식 연마하지 않는 것 이외에는 실시예 1과 동일하게 커패시터 본체(1)를 제작하였다.

<비교예 2>

지르코니아 볼(3)로 커패시터 본체(1)의 표면을 건식 연마하지 않는 것 이외에는 실시예 2와 동일하게 커패시터 본체(1)를 제작한 후, 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성하였다.

<비교예 3>

지르코니아 볼(3)로 커패시터 본체(1)의 표면을 건식 연마하지 않는 것 이외에는 실시예 3과 동일하게 커패시터 본체(1)를 제작한 후, 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성하였다. 다음, 평활도를 보다 면밀하게 관찰하기 위하여 도금층(2b) 상에 니켈(Ni)과 주석(Sn)을 도금하였다.

이하에서는 도 6a 내지 도 15c의 이미지를 참조하여, 본 발명의 실시예 1 내지 실시예 3과 비교예 1 내지 비교예 3을 설명한다.

도 6a 내지 도 6e는 본원 발명의 실시예 1에 따라서, 지르코니아 볼(3)을 이용하여 표면을 건식 연마한 커패시터 본체(1)의 이미지이고, 도 7a 내지 도 7e는 비교예 1에 따라 표면을 건식 연마하지 않은 커패시터 본체(1)의 이미지이다.

도 6a 내지 도 7e의 이미지에서 볼 수 있듯이, 지르코니아 볼(3)을 이용하여 표면을 건식 연마한 커패시터 본체(1)의 표면은, 표면을 건식 연마하지 않은 커패시터 본체(1)의 표면에 비하여 균일한 치밀도와 평탄도를 가지는 것을 볼 수 있다.

도 8a 내지 도 8e는 본원 발명의 실시예 2에 따라서, 지르코니아 볼(3)을 이용하여 표면이 건식 연마된 커패시터 본체(1)를 제작한 다음, 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성한 커패시터 본체(1)의 이미지이고, 도 9a 내지 도 9d는 비교예 2에 따라 표면을 건식 연마하지 않고 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성한 커패시터 본체(1)의 이미지이다.

도 8a 내지 도 9d의 이미지에서 볼 수 있듯이, 지르코니아 볼(3)을 이용하여 표면을 건식 연마한 후에 구리로 이루어진 도금층(2b)을 형성한 커패시터 본체(1)의 표면은, 표면을 건식 연마하지 않고 구리로 이루어진 도금층(2b)을 형성한 커패시터 본체(1)의 표면에 비하여 균일한 치밀도와 평탄도를 가지는 것을 볼 수 있다.

도 10a 내지 도 10c는 본원 발명의 실시예 3에 따라서, 표면이 건식 연마된 커패시터 본체(1)의 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성하여 외부전극(2)을 완성하고, 평활도를 보다 면밀하게 관찰하기 위하여 도금층(2b) 상에 니켈(Ni)과 주석(Sn)을 도금한 커패시터 본체(1)의 이미지이고, 도 11a 내지 도 11c는 비교예 3에 따라 표면을 건식 연마하지 않고 구리로 이루어진 도금층(2b)을 형성한 후, 평활도를 보다 면밀하게 관찰하기 위하여 도금층(2b) 상에 니켈(Ni)과 주석(Sn)을 도금한 커패시터 본체(1)의 이미지이다.

도 10a 내지 도 11c의 이미지에서 볼 수 있듯이, 지르코니아 볼(3)을 이용하여 표면을 건식 연마하고 구리로 이루어진 도금층(2b)을 형성한 후, 니켈(Ni)과 주석(Sn)을 도금한 커패시터 본체(1)의 표면은, 표면을 건식 연마하지 않고 구리로 이루어진 도금층(2b)을 형성한 후, 니켈(Ni)과 주석(Sn)을 도금한 커패시터 본체(1)의 표면에 비하여 균일한 치밀도와 평탄도를 가지는 것을 볼 수 있다.

도 12a 내지 도 15c는 본원 발명의 실시예 4에 따라서, 표면이 건식 연마된 커패시터 본체(1)의 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성하고, 커패시터 본체(1)를 기판(101)의 홈부(C)에 내장한 전자소자 내장 기판(101)의 이미지이다.

도 12a 내지 도 15c의 이미지에서 볼 수 있듯이, 지르코니아 볼(3)을 이용하여 표면이 건식 연마된 커패시터 본체(1)를 제작한 다음, 외부전극물질층(2a)의 표면에 구리로 이루어진 도금층(2b)을 형성하고, 이를 홈부(C)에 내장한 기판(101)에서는 도금층(2b)의 표면 평활도, 치밀도 및 균일도를 향상시켜 기판(101) 내장 후 레이저 가공에 따른 기판(101) 및 적층 세라믹 커패시터의 크랙, 디라미네이션, 파손 등이 관찰되지 않았다.

본 발명에 따르면, 외부 전극 도금층의 표면 평활도, 치밀도 및 균일도를 향상시킬 수 있는 적층 세라믹 커패시터의 제조방법을 제공할 수 있다.

또한, 적층 세라믹 커패시터 외부 전극 도금층의 표면 평활도, 치밀도 및 균일도를 향상시켜 기판 내장 후 레이저 가공에 따른 기판 및 적층 세라믹 커패시터의 크랙, 디라미네이션, 파손 및 특성 불량을 방지할 수 있다.

본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.

Claims (24)

  1. 외부전극물질층이 형성된 커패시터 본체를 마련하는 단계;
    상기 외부전극물질층의 표면이 평탄하고 치밀해지도록, 상기 커패시터 본체를 건식 연마하는 단계; 및
    외부전극이 형성되도록, 상기 외부전극물질층의 표면에 도금층을 형성하는 단계를 포함하는 적층 세라믹 커패시터의 제조방법.
  2. 제1항에 있어서,
    상기 커패시터 본체를 건식 연마하는 단계는 세라믹 볼을 이용하는 방법으로 수행되는 적층 세라믹 커패시터의 제조방법.
  3. 제2항에 있어서,
    상기 세라믹 볼은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어지는 적층 세라믹 커패시터의 제조방법.
  4. 제1항에 있어서,
    상기 도금층을 형성하는 단계는,
    상기 도금층이 0.5㎛ 내지 20㎛의 두께를 갖도록 수행되는 적층 세라믹 커패시터의 제조방법.
  5. 제1항에 있어서,
    상기 도금층을 형성하는 단계에서,
    상기 도금층은 구리(Cu)로 이루어지는 적층 세라믹 커패시터의 제조방법.
  6. 외부전극의 표면이 평탄하고 치밀해지도록 건식 연마된 커패시터 본체; 및
    상기 외부전극의 표면에 형성된 도금층을 포함하는 적층 세라믹 커패시터.
  7. 제6항에 있어서,
    상기 건식 연마는 세라믹 볼을 이용하는 방법으로 수행되는 적층 세라믹 커패시터.
  8. 제7항에 있어서,
    상기 세라믹 볼은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어지는 적층 세라믹 커패시터.
  9. 제6항에 있어서,
    상기 도금층은 0.5㎛ 내지 20㎛의 두께를 갖는 적층 세라믹 커패시터.
  10. 제6항에 있어서,
    상기 도금층은 구리(Cu)로 이루어지는 적층 세라믹 커패시터.
  11. 홈부를 구비한 기판을 마련하는 단계; 및
    상기 홈부에 표면이 평탄하고 치밀해지도록 외부전극물질층의 표면이 건식 연마되고 상기 외부전극물질층의 표면에 도금층이 형성된 커패시터 본체를 내장하는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  12. 제11항에 있어서,
    상기 커패시터 본체를 내장하는 단계에서,
    상기 커패시터 본체는 세라믹 볼을 이용하는 방법으로 건식 연마되는 전자소자 내장 인쇄회로기판의 제조방법.
  13. 제12항에 있어서,
    상기 세라믹 볼은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어지는 전자소자 내장 인쇄회로기판의 제조방법.
  14. 제11항에 있어서,
    상기 커패시터 본체를 내장하는 단계에서,
    상기 도금층은 상기 도금층이 0.5㎛ 내지 20㎛의 두께를 갖도록 수행되는 전자소자 내장 인쇄회로기판의 제조방법.
  15. 제11항에 있어서,
    상기 커패시터 본체를 내장하는 단계에서,
    상기 도금층은 구리(Cu)로 이루어지는 전자소자 내장 인쇄회로기판의 제조방법.
  16. 제11항에 있어서,
    상기 커패시터 본체를 내장하는 단계에서,
    상기 도금층이 형성된 이후에, 내장된 상기 커패시터 본체를 상기 기판 외부로 노출시키는 홀을 형성하는 레이저 가공하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  17. 제16항에 있어서,
    상기 홀을 형성하는 단계는 레이저 가공법을 이용하여 수행되는 전자소자 내장 인쇄회로기판의 제조방법.
  18. 홈부를 구비한 기판; 및
    상기 홈부에 내장되며, 표면이 평탄하고 치밀해지도록 외부전극의 표면이 건식 연마되고 상기 외부전극의 표면에 도금층이 형성된 커패시터 본체를 포함하는 전자소자 내장 인쇄회로기판.
  19. 제18항에 있어서,
    상기 건식 연마는 세라믹 볼을 이용하는 방법으로 수행되는 전자소자 내장 인쇄회로기판.
  20. 제19항에 있어서,
    상기 세라믹 볼은 지르코니아, 알루미나 및 실리콘 카바이드 중에서 선택되는 적어도 어느 하나로 이루어지는 전자소자 내장 인쇄회로기판.
  21. 제18항에 있어서,
    상기 도금층은 0.5㎛ 내지 20㎛의 두께를 갖는 전자소자 내장 인쇄회로기판.
  22. 제18항에 있어서,
    상기 도금층은 구리(Cu)로 이루어진 전자소자 내장 인쇄회로기판.
  23. 제18항에 있어서,
    상기 내장된 상기 커패시터 본체를 상기 기판 외부로 노출시키는 홀을 더 구비하는 전자소자 내장 인쇄회로기판.
  24. 제23항에 있어서,
    상기 홀은 레이저 가공법을 이용하여 형성되는 전자소자 내장 인쇄회로기판.
KR1020100041566A 2010-05-03 2010-05-03 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법 KR20110122008A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100041566A KR20110122008A (ko) 2010-05-03 2010-05-03 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020100041566A KR20110122008A (ko) 2010-05-03 2010-05-03 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
JP2011102838A JP2011238923A (ja) 2010-05-03 2011-05-02 積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法
US13/099,877 US20110266040A1 (en) 2010-05-03 2011-05-03 Multilayer ceramic capacitor, printed circuit board including the same, methods of manufacturing thereof

Publications (1)

Publication Number Publication Date
KR20110122008A true KR20110122008A (ko) 2011-11-09

Family

ID=44857379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100041566A KR20110122008A (ko) 2010-05-03 2010-05-03 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법

Country Status (3)

Country Link
US (1) US20110266040A1 (ko)
JP (1) JP2011238923A (ko)
KR (1) KR20110122008A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140125151A (ko) 2013-04-18 2014-10-28 삼성전기주식회사 적층 세라믹 커패시터
US9099250B2 (en) 2013-07-17 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor to be embedded in board, method of manufacturing the same, and method of manufacturing board having multilayer ceramic capacitor embedded therein
KR20150091677A (ko) 2014-02-03 2015-08-12 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20160001026A (ko) 2014-06-26 2016-01-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9384896B2 (en) 2013-09-24 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
KR20180028237A (ko) 2016-09-08 2018-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US10256044B2 (en) 2016-04-19 2019-04-09 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic electronic component

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497192B1 (ko) 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR101462758B1 (ko) * 2013-01-29 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
KR101462757B1 (ko) * 2013-01-29 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
KR101548804B1 (ko) * 2013-09-16 2015-08-31 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2015111655A (ja) * 2013-10-29 2015-06-18 株式会社村田製作所 セラミック電子部品
US9714921B2 (en) * 2014-06-25 2017-07-25 Murata Manufacturing Co., Ltd. Method of identifying direction of multilayer ceramic capacitor, apparatus identifying direction of multilayer ceramic capacitor, and method of manufacturing multilayer ceramic capacitor
JP2018125467A (ja) * 2017-02-02 2018-08-09 太陽誘電株式会社 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604676A (en) * 1984-10-02 1986-08-05 Murata Manufacturing Co., Ltd. Ceramic capacitor
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140125151A (ko) 2013-04-18 2014-10-28 삼성전기주식회사 적층 세라믹 커패시터
US9099250B2 (en) 2013-07-17 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor to be embedded in board, method of manufacturing the same, and method of manufacturing board having multilayer ceramic capacitor embedded therein
US9384896B2 (en) 2013-09-24 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
KR20150091677A (ko) 2014-02-03 2015-08-12 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20160001026A (ko) 2014-06-26 2016-01-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US10256044B2 (en) 2016-04-19 2019-04-09 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic electronic component
KR20180028237A (ko) 2016-09-08 2018-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US10347427B2 (en) 2016-09-08 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component including external electrodes having extended band portions on one surface of body of multilayer ceramic electronic component

Also Published As

Publication number Publication date
JP2011238923A (ja) 2011-11-24
US20110266040A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
EP2669915B1 (en) Laminated chip electronic component, board for mounting the same and packing unit
US8819932B2 (en) Method of manufacturing a ceramic electronic component
KR101219003B1 (ko) 칩형 코일 부품
KR101251022B1 (ko) 세라믹 전자부품
US8804302B2 (en) Ceramic electronic component
KR100979066B1 (ko) 적층형 전자부품 및 그 제조방법
JP2012235080A5 (ko)
US9330842B2 (en) Monolithic ceramic electronic component
CN102610388A (zh) 陶瓷电子部件
CN202855551U (zh) 电子部件
TWI501272B (zh) 陶瓷電子零件
JP2010062522A (ja) セラミック多層回路基板及びその製造方法
KR101647772B1 (ko) 적층 세라믹 콘덴서
CN101783243B (zh) 陶瓷电子部件
CN101989495B (zh) 电容器的基板安装构造体
JP2015037187A (ja) 積層セラミック電子部品及びその実装基板並びに製造方法
US9786434B2 (en) Multilayer ceramic electronic component and printed circuit board having the same
US20140262463A1 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
KR101141434B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
US9177724B2 (en) Multilayer ceramic electronic component and a method for manufacturing the same
KR101070151B1 (ko) 적층 세라믹 커패시터
US9370102B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having embedded multilayer ceramic electronic component
JP2006060147A (ja) セラミック電子部品及びコンデンサ
JP4339816B2 (ja) 電子部品
KR101444528B1 (ko) 적층 세라믹 커패시터 및 그 제조방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application