JP2016009860A - 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板 - Google Patents

基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板 Download PDF

Info

Publication number
JP2016009860A
JP2016009860A JP2014178951A JP2014178951A JP2016009860A JP 2016009860 A JP2016009860 A JP 2016009860A JP 2014178951 A JP2014178951 A JP 2014178951A JP 2014178951 A JP2014178951 A JP 2014178951A JP 2016009860 A JP2016009860 A JP 2016009860A
Authority
JP
Japan
Prior art keywords
electronic component
ceramic electronic
multilayer ceramic
substrate
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014178951A
Other languages
English (en)
Inventor
リム・ジョン・ボン
Jong Bong Lim
イ・ハイ・ジュン
Hai Joon Lee
キム・チャン・フン
Chang Hoon Kim
キム・ド・ヨン
Doo Young Kim
Original Assignee
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Samsung Electro-Mechanics Co Ltd
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020140078656A priority Critical patent/KR101630043B1/ko
Priority to KR10-2014-0078656 priority
Application filed by サムソン エレクトロ−メカニックス カンパニーリミテッド., Samsung Electro-Mechanics Co Ltd, サムソン エレクトロ−メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ−メカニックス カンパニーリミテッド.
Publication of JP2016009860A publication Critical patent/JP2016009860A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

【課題】本発明は、基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板に関する。【解決手段】本発明は、誘電体層を含み、対向する第1及び第2の主面、対向する第1及び第2の側面及び対向する第1及び第2の端面を有するセラミック本体と、上記誘電体層を介して上記セラミック本体の第1及び第2の端面に交互に露出する第1及び第2の内部電極と、上記セラミック本体の第1及び第2の端面に配置されて上記第1及び第2の内部電極とそれぞれ連結される接続面、及び上記第1及び第2の主面の少なくとも一部まで伸びるバンド面を含む第1及び第2の外部電極と、を含み、上記第1及び第2の外部電極の接続面及びバンド面は伝導性薄膜からなり、上記バンド面の幅は上記第1の内部電極の端部と上記第2の端面との間の距離又は上記第2の内部電極の端部と上記第1の端面との間の距離より長い基板内蔵用積層セラミック電子部品を提供する。【選択図】図3

Description

本発明は、基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板に関する。
電子回路の高密度化及び高集積化に伴い、印刷回路基板に実装される電子部品の実装空間が足りなくなり、これを解決するために電子部品を印刷回路基板の内部に内蔵する方案が多様に提示されている。
一般に、積層セラミック電子部品は、セラミック材質からなる複数の誘電体層と、この複数の誘電体層の間に挿入された内部電極を備える。積層セラミック電子部品は高い静電容量を有し、このような容量性部品を印刷回路基板の内部に配置させることにより高集積化された印刷回路基板の実装空間を確保することができる。
韓国公開特許第2011‐0122008号公報
本発明の目的は、印刷回路基板の内部に内蔵させて実装空間を確保することができる基板内蔵用積層セラミック電子部品、その製造方法、及び積層セラミック電子部品内蔵型印刷回路基板を提供することである。
本発明の一実施形態によれば、誘電体層を含み、対向する第1及び第2の主面、対向する第1及び第2の側面及び対向する第1及び第2の端面を有するセラミック本体と、上記誘電体層を介して上記セラミック本体の第1及び第2の端面に交互に露出する第1及び第2の内部電極と、上記セラミック本体の第1及び第2の端面に配置されて上記第1及び第2の内部電極とそれぞれ連結される接続面、及び上記第1及び第2の主面の少なくとも一部まで伸びるバンド面を含む第1及び第2の外部電極と、を含み、上記第1及び第2の外部電極の接続面及びバンド面は伝導性薄膜からなり、上記バンド面の幅は上記第1の内部電極の端部と上記第2の端面との間の距離又は上記第2の内部電極の端部と上記第1の端面との間の距離より長い基板内蔵用積層セラミック電子部品が提供される。
上記伝導性薄膜の厚さは1nm〜10μmであり、上記伝導性薄膜はスパッタリング(sputtering)工法、CVD(Chemical Vapor Deposition)、PVD(Physical Vapor Deposition)、スピンコーティング(spin coating)、ALD(Atomic Layer Deposition)、PLD(Pulsed Laser Deposition)等の薄膜工法又は無電解メッキ工法を行って形成される。
本発明の一実施形態によれば、外部電極を薄膜に蒸着させることにより、外部の配線をビアを介して連結させるために一定幅以上を有する外部電極のバンド面を形成し且つ外部電極の厚さを減少させることができる。
本発明の一実施形態による基板内蔵用積層セラミック電子部品を示す斜視図である。 図1のI‐I’線に沿う断面図である。 本発明の他の実施形態による基板内蔵用積層セラミック電子部品の断面図である。 本発明の一実施形態による積層セラミック電子部品の内蔵型印刷回路基板を示す断面図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
基板内蔵用積層セラミック電子部品
以下、本発明の一実施形態による基板内蔵用積層セラミック電子部品を説明するにあたり、特に、基板内蔵用積層セラミックキャパシタを例に挙げて説明するが、これに限定されない。
図1は本発明の一実施形態による基板内蔵用積層セラミック電子部品を示す斜視図であり、図2は図1のI‐I’線に沿う断面図である。
図1を参照すると、本発明の一実施形態による基板内蔵用積層セラミック電子部品100は、セラミック本体110と、上記セラミック本体110の外部に配置された第1及び第2の外部電極31、32と、を含む。
本発明の一実施形態による基板内蔵用積層セラミック電子部品100において、長さ方向は図1のL方向、幅方向はW方向、厚さ方向はT方向である。
上記セラミック本体110は、厚さ(T)方向に対向する第1の主面S1及び第2の主面S2と、幅(W)方向に対向する第1の側面S5及び第2の側面S6と、長さ(L)方向に対向する第1の端面S3及び第2の端面S4と、を有する。
上記第1及び第2の外部電極31、32は、セラミック本体110の第1及び第2の端面S3、S4に形成され、第1及び第2の主面S1、S2の一部まで伸びる。本発明の一実施形態による上記第1及び第2の外部電極31、32は伝導性薄膜からなる。
図2を参照すると、上記セラミック本体110は、誘電体層11と、上記誘電体層11を介して対向して配置された第1の内部電極21と第2の内部電極22と、を含む。
上記セラミック本体110は複数の誘電体層11を厚さ(T)方向に積層した後に焼成して形成され、その形状、寸法及び誘電体層11の積層数は本実施形態に限定されない。
上記セラミック本体110を形成する複数の誘電体層11は焼成された状態で、隣接する誘電体層11間の境界は走査電子顕微鏡(SEM:Scanning Electron Microscope)を用いなくては確認できないほど一体化されることができる。
上記誘電体層11を形成する原料は、十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム(BaTiO)粉末であれば良い。
上記誘電体層11を形成する材料は、チタン酸バリウム(BaTiO)等のパウダーに本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤等が添加されたものであれば良い。
上記第1及び第2の内部電極21、22は、相違する極性を有する一対の電極であり、誘電体層11の積層方向に沿ってセラミック本体110の第1及び第2の端面S3、S4に交互に露出し、中間に配置された誘電体層11によって互いに電気的に絶縁される。
上記第1及び第2の内部電極21、22は、セラミック本体110の第1及び第2の端面S3、S4に交互に露出し、セラミック本体110の第1及び第2の端面S3、S4に配置された第1及び第2の外部電極31、32とそれぞれ連結される。
上記第1及び第2の内部電極21、22の幅は、用途に応じて決定され、例えば、セラミック本体110のサイズを考慮して0.2〜1.0μmの範囲を満たすことができるが、これに限定されない。
上記第1及び第2の内部電極21、22は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、鉛(Pb)又は白金(Pt)等の単独又はこれらの合金の導電性金属を含むことができる。
上記第1及び第2の外部電極31、32は、セラミック本体110の第1及び第2の端面S3、S4に形成されて上記第1及び第2の内部電極21、22と連結される接続面31a、32aと、セラミック本体110の第1及び第2の主面S1、S2の一部まで伸びて形成されたバンド面31b、32bと、を含む。
本発明の一実施形態では、上記接続面31a、32aとバンド面31b、32bを含む第1及び第2の外部電極31、32が伝導性薄膜からなる。
従来は、外部電極を形成するとき、導電性金属が含まれたペーストを用いてディッピング(dipping)する方法が主に用いられていた。
基板内蔵用積層セラミックキャパシタの外部電極と外部の配線をビアを介して連結させるためには一定幅以上の外部電極のバンド面を形成する必要があるが、従来のディッピング(dipping)方法を用いて一定幅以上のバンド面を形成する場合はペーストの界面張力によってバンド面が厚くなりすぎるという問題があった。
このように外部電極の厚さが厚くなると、外部電極の厚さが厚くなる分だけセラミック本体の厚さは薄くなり、特に、基板内蔵用積層セラミック電子部品は、非内蔵型積層セラミック電子部品に比べてチップ全体の厚さが薄いため、セラミック本体の厚さが薄くなりすぎてチップの強度が弱くなり破損が発生するという問題があった。
よって、本発明の一実施形態では、接続面31a、32aとバンド面31b、32bを含む第1及び第2の外部電極31、32を伝導性薄膜で形成することで外部電極の厚さを減少させた。
上記伝導性薄膜は、スパッタリング(sputtering)工法、CVD(Chemical Vapor Deposition)、PVD(Physical Vapor Deposition)、スピンコーティング(spin coating)、ALD(Atomic Layer Deposition)、PLD(Pulsed Laser Deposition)等の薄膜工法又は無電解メッキ工法を行って形成されることができる。
このようにスパッタリング(sputtering)工法等により形成される伝導性薄膜からなる本発明の一実施形態による第1及び第2の外部電極31、32は、ビアを連結するための一定幅以上のバンド面を有し且つ平坦で厚さが薄い。
上記バンド面31b、32bの幅BWは、第1の内部電極21の端部と第2の端面S4との間の距離l1又は第2の内部電極22の端部と第1の端面S3との間の距離l2より長いことが好ましい。上記l1又はl2よりバンド面31b、32bの幅BWが長くなければ、外部配線との連結のためのビア加工時に不良が発生することを防止することができない。
上記バンド面31b、32bの幅BWは、例えば、上記セラミック本体110の長さの25%以上であれば良い。バンド面31b、32bの幅BWがセラミック本体110の長さの25%未満の場合は、外部配線との連結のためのビア加工時に不良が発生する可能性が大きくなる。
上記バンド面31b、32bの幅BWが広いほど、外部配線との連結のためのビア加工が有利になり、ESLが低減する効果があるため、第1及び第2の外部電極31、32間のショートが発生しない範囲内でバンド面31b、32bの幅BWを広くするのが良い。
一方、上記第1及び第2の外部電極31、32は、上記バンド面31b、32bのみならず接続面31a、32aも伝導性薄膜で形成される。したがって、外部電極焼成工程を省略して工程を単純化することができる。また、接続面31a、32a及びバンド面31b、32bを全て伝導性薄膜で形成するため、接続面31a、32aとバンド面31b、32bとの連結部位がより堅固に形成されてメッキ液の浸透を防止する効果がある。
上記伝導性薄膜の厚さtfは1nm〜10μmであれば良い。伝導性薄膜を上記範囲内で薄く形成することにより、外部電極の厚さを減少させることができ、外部電極の厚さが薄くなる分だけセラミック本体の厚さを増加させて強度を向上させることができる。
伝導性薄膜の厚さが1nm未満の場合は、伝導性薄膜が均一に形成されるのが困難であり、切断現象が発生し、伝導性薄膜上に形成されるメッキ層との接着性が低下する可能性があり、伝導性薄膜の厚さが10μmを超える場合は、伝導性薄膜の形成にかかる時間が不要に増加し、外部電極の厚さが増加する可能性がある。
また、従来のディッピング(dipping)方法により形成された外部電極は、ペーストの界面張力によって厚さ偏差が大きくなるが、本発明の一実施形態による伝導性薄膜は、スパッタリング(sputtering)工法等により外部電極の厚さ偏差が小さくなるため、均一な厚さで形成されることができる。
上記伝導性薄膜は、上記第1及び第2の内部電極21、22と同じ導電性金属で形成されることができるが、これに制限されず、例えば、銅(Cu)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)、鉄(Fe)、チタニウム(Ti)又は炭素(C)等の単独又はこれらの合金で形成されることができる。
一方、上記伝導性薄膜は、ガラス成分を含まなくても良い。
従来のディッピング(dipping)方法により形成された外部電極は、緻密度を向上させて焼成を容易にするためにガラスを含むが、本発明の一実施形態による伝導性薄膜は、外部電極焼成工程を経ないため、ガラス成分を含まなくても良い。
本発明の一実施形態による伝導性薄膜は、ガラス成分を含まず、導電性金属のみからなっても良いが、これに限定されない。
図3は、本発明の他の実施形態による基板内蔵用積層セラミック電子部品の断面図である。
図3を参照すると、本発明の他の実施形態による積層セラミック電子部品は、第1及び第2の外部電極31、32上に形成されたメッキ層35をさらに含む。
上記メッキ層35は、導電性金属、例えば、銅(Cu)、銀(Ag)、ニッケル(Ni)、スズ(Sn)等の単独又はこれらの合金で形成されることができるが、これに制限されない。
上記伝導性薄膜の厚さをtf、上記メッキ層35の厚さをtpとしたとき、tp/tfは1.5≦tp/tf≦10000を満たすことができる。
伝導性薄膜の厚さtfが厚すぎるか又はメッキ層35の厚さtpが薄すぎてtp/tfが1.5未満の場合は、メッキ層の最小厚さである5μmを満たすことができず、伝導性薄膜の厚さtfが薄すぎるか又はメッキ層35の厚さが厚すぎてtp/tfが10000を超える場合は、チップ全体の厚さが厚くなって基板内蔵用チップに求められる厚さを超えるか又はセラミック本体の厚さが相対的に薄くなって強度が低下する可能性がある。
上記第1及び第2の外部電極31、32及びメッキ層35を含む基板内蔵用積層セラミックキャパシタ100の全厚さtmは300μm以下であれば良い。
印刷回路基板の内部に内蔵するためには、積層セラミックキャパシタ100の全厚さtmが300μm以下であるのが良い。
この際、セラミック本体110の厚さtsは、第1及び第2の外部電極31、32を含む積層セラミックキャパシタの全厚さtmの70%以上であれば良い。
セラミック本体110の厚さtsが積層セラミックキャパシタの全厚さtmの70%未満の場合は、チップの強度が弱くなって破損等の不良が発生する可能性がある。
基板内蔵用積層セラミック電子部品の製造方法
本発明の一実施形態による基板内蔵用積層セラミック電子部品の製造方法では、まず、チタン酸バリウム(BaTiO)等のパウダーを含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布し乾燥して複数のセラミックシートを製造する。
上記セラミックシートは、チタン酸バリウム(BaTiO)等のセラミック粉末、バインダー、溶剤等を混合してスラリーを製造し、上記スラリーをドクターブレード法により数μmの厚さを有するシート(sheet)状にして製造されることができる。
次に、導電性金属を含む導電性ペーストを製造することができる。上記導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、鉛(Pb)又は白金(Pt)等の単独又は合金であれば良く、粒子の平均サイズが0.1〜0.2μmであれば良い。上記導電性金属を40〜50重量%含む内部電極用導電性ペーストを製造することができる。
上記セラミックシート上に上記内部電極用導電性ペーストを印刷工法等で塗布して内部電極パターンを形成することができる。上記導電性ペーストの印刷方法としてはスクリーン印刷法又はグラビア印刷法等を用いることができるが、本発明はこれに限定されない。
上記内部電極パターンの印刷されたセラミックシートを200〜300層積層して、内部に第1及び第2の内部電極21、22を含む積層体を形成することができる。
次に、上記積層体を圧着し焼成してセラミック本体110を形成することができる。
次に、上記セラミック本体110の外部に伝導性薄膜からなる第1及び第2の外部電極31、32を形成することができる。
上記第1及び第2の外部電極31、32は、セラミック本体110の第1及び第2の端面S3、S4に形成されて上記第1及び第2の内部電極21、22とそれぞれ連結される接続面31a、32aと、セラミック本体110の第1及び第2の主面S1、S2の少なくとも一部まで伸びるバンド面31b、32bと、を含む。
伝導性薄膜からなる第1及び第2の外部電極31、32は、スパッタリング(sputtering)工法、CVD(Chemical Vapor Deposition)、PVD(Physical Vapor Deposition)、スピンコーティング(spin coating)、ALD(Atomic Layer Deposition)、PLD(Pulsed Laser Deposition)等の薄膜工法又は無電解メッキ工法を行って形成されることができる。
本発明の一実施形態によれば、スパッタリング(sputtering)工法等の薄膜工法又は無電解メッキ工法により伝導性薄膜で第1及び第2の外部電極31、32を形成するため、ビアを連結するための一定幅以上のバンド面を形成し且つ平坦で厚さの薄い外部電極を形成することができる。
また、本発明の一実施形態によれば、第1及び第2の外部電極31、32のバンド面31b、32bのみならず接続面31a、32aもスパッタリング(sputtering)工法等の薄膜工法又は無電解メッキ工法により伝導性薄膜で形成するため、外部電極焼成工程を省略して工程を単純化することができる。
また、接続面31a、32a及びバンド面31b、32bを全て伝導性薄膜で形成するため、接続面31a、32aとバンド面31b、32bとの連結部位がより堅固に形成されてメッキ液の浸透を防止する効果がある。
また、従来のディッピング(dipping)方法により形成された外部電極は、緻密度を向上させて焼成を容易にするためにガラスを含むが、本発明の一実施形態によるスパッタリング(sputtering)工法等の薄膜工法又は無電解メッキ工法により形成された第1及び第2の外部電極31、32は、外部電極焼成工程を経ないため、ガラス成分を含まなくても良い。
次に、上記第1及び第2の外部電極31、32上にメッキ層35をさらに形成することができる。
他に、上述した本発明の一実施形態による基板内蔵用積層セラミック電子部品の特徴と同じ部分については、その詳細な説明を省略する。
積層セラミック電子部品内蔵型印刷回路基板
図4は、本発明の一実施形態による積層セラミック電子部品の内蔵型印刷回路基板を示す断面図である。
図4を参照すると、本発明の一実施形態による積層セラミック電子部品の内蔵型印刷回路基板200は、絶縁層210と、絶縁層210の一面に配置された導電性パターン230と、上記絶縁層210の内部に内蔵された基板内蔵用積層セラミック電子部品と、を含む。
上記基板内蔵用積層セラミック電子部品は、誘電体層11を含むセラミック本体110と、上記誘電体層11を介して上記セラミック本体110の第1及び第2の端面S3、S4に交互に露出する第1及び第2の内部電極21、22と、上記セラミック本体110の第1及び第2の端面S3、S4に配置されて上記第1及び第2の内部電極21、22とそれぞれ連結される接続面31a、32a、及び上記第1及び第2の主面S1、S2の少なくとも一部まで伸びるバンド面31b、32bを含む第1及び第2の外部電極31、32と、を含み、上記第1及び第2の外部電極の接続面31a、32a及びバンド面31b、32bは伝導性薄膜からなり、上記バンド面31b、32bの幅は上記第1の内部電極21の端部と上記第2の端面S4との間の距離又は上記第2の内部電極22の端部と上記第1の端面S3との間の距離より長い。
上記印刷回路基板200の絶縁層210の内部には、上記基板内蔵用積層セラミック電子部品の外部電極のバンド面31b、32bと導電性パターン230とを連結するビア240が形成される。
上記ビア240によって印刷回路基板200の外部配線と上記基板内蔵用積層セラミック電子部品とが電気的に連結される。
この際、ビア240の加工時に不良が発生することを防止するために、上記バンド面31b、32bの幅BWが上記l1又はl2より長いのが良い。
一方、上記絶縁層210の内部に基板内蔵用積層セラミック電子部品を内蔵するために、基板内蔵用積層セラミック電子部品の全厚さtmが300μm以下を満たすのが良い。
このように、基板内蔵用積層セラミック電子部品は、非内蔵型積層セラミック電子部品に比べてチップ全体の厚さが薄く形成されなければならないため、外部電極の厚さが厚くなる場合は、セラミック本体の厚さが薄くなりすぎてチップの強度が弱くなり破損が発生する。したがって、基板内蔵用積層セラミック電子部品においては、外部電極の厚さを薄くする必要がある。
しかしながら、従来は、ビア240の連結のためにバンド面の幅を広くすると、外部電極の厚さが厚くなるという問題があった。
よって、本発明の一実施形態による基板内蔵用積層セラミック電子部品は、スパッタリング(sputtering)工法等により第1及び第2の外部電極31、32を伝導性薄膜で形成することにより、ビア240の連結のための一定幅以上を有するバンド面を具現し且つ外部電極の厚さを減少させてチップの強度を向上させることができる。
その他の特徴は上述した本発明の一実施形態による積層セラミック電子部品の特徴と同じであるため、ここではその詳細な説明を省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 基板内蔵用積層セラミック電子部品
200 印刷回路基板
110 セラミック本体
210 絶縁層
11 誘電体層
230 導電性パターン
21、22 第1及び第2の内部電極
240 ビア
31、32 第1及び第2の外部電極
31a、32a 接続面
31b、32b バンド面
35 メッキ層

Claims (16)

  1. 誘電体層を含み、対向する第1及び第2の主面、対向する第1及び第2の側面及び対向する第1及び第2の端面を有するセラミック本体と、
    前記誘電体層を介して前記セラミック本体の第1及び第2の端面に交互に露出する第1及び第2の内部電極と、
    前記セラミック本体の第1及び第2の端面に配置されて前記第1及び第2の内部電極とそれぞれ連結される接続面、及び前記第1及び第2の主面の少なくとも一部まで伸びるバンド面を含む第1及び第2の外部電極と、
    を含み、
    前記第1及び第2の外部電極の接続面及びバンド面は伝導性薄膜からなり、前記バンド面の幅は前記第1の内部電極の端部と前記第2の端面との間の距離又は前記第2の内部電極の端部と前記第1の端面との間の距離より長い、基板内蔵用積層セラミック電子部品。
  2. 前記伝導性薄膜の厚さは1nm〜10μmである、請求項1に記載の基板内蔵用積層セラミック電子部品。
  3. 前記伝導性薄膜は、銅(Cu)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)、鉄(Fe)、チタニウム(Ti)及び炭素(C)からなる群から選択されたいずれか一つ以上を含む、請求項1に記載の基板内蔵用積層セラミック電子部品。
  4. 前記伝導性薄膜は、ガラス成分を含まない、請求項1に記載の基板内蔵用積層セラミック電子部品。
  5. 前記バンド面の幅は前記セラミック本体の長さの25%以上である、請求項1に記載の基板内蔵用積層セラミック電子部品。
  6. 前記第1及び第2の外部電極上に形成されたメッキ層をさらに含む、請求項1に記載の基板内蔵用積層セラミック電子部品。
  7. 前記伝導性薄膜の厚さをtf、前記メッキ層の厚さをtpとしたとき、1.5≦tp/tf≦10000である、請求項6に記載の基板内蔵用積層セラミック電子部品。
  8. 前記セラミック本体の厚さは、前記第1及び第2の外部電極及びメッキ層を含む積層セラミック電子部品の全厚さの70%以上である、請求項6に記載の基板内蔵用積層セラミック電子部品。
  9. 前記第1及び第2の外部電極及びメッキ層を含む積層セラミック電子部品の全厚さは300μm以下である、請求項6に記載の基板内蔵用積層セラミック電子部品。
  10. 内部に第1及び第2の内部電極を含む積層体を形成する段階と、
    前記積層体を焼成してセラミック本体を形成する段階と、
    前記セラミック本体の第1及び第2の端面に形成されて前記第1及び第2の内部電極とそれぞれ連結される接続面、及び前記第1及び第2の主面の少なくとも一部まで伸びるバンド面を含む第1及び第2の外部電極を形成する段階と、
    を含み、
    前記第1及び第2の外部電極を形成する段階は、スパッタリング(sputtering)工法又は無電解メッキ工法を行って伝導性薄膜を形成する、基板内蔵用積層セラミック電子部品の製造方法。
  11. 前記伝導性薄膜の厚さは1nm〜10μmである、請求項10に記載の基板内蔵用積層セラミック電子部品の製造方法。
  12. 前記第1及び第2の外部電極を形成する段階は、焼成工程を含まない、請求項10に記載の基板内蔵用積層セラミック電子部品の製造方法。
  13. 前記バンド面の幅は前記セラミック本体の長さの25%以上である、請求項10に記載の基板内蔵用積層セラミック電子部品の製造方法。
  14. 前記第1及び第2の外部電極上にメッキ層を形成する段階をさらに含む、請求項10に記載の基板内蔵用積層セラミック電子部品の製造方法。
  15. 絶縁層と、
    前記絶縁層の少なくとも一面に配置された導電性パターンと、
    前記絶縁層の内部に配置される基板内蔵用積層セラミック電子部品と、
    を含み、
    前記基板内蔵用積層セラミック電子部品は、誘電体層を含み、対向する第1及び第2の主面、対向する第1及び第2の側面及び対向する第1及び第2の端面を有するセラミック本体と、前記誘電体層を介して前記セラミック本体の第1及び第2の端面に交互に露出する第1及び第2の内部電極と、前記セラミック本体の第1及び第2の端面に配置されて前記第1及び第2の内部電極とそれぞれ連結される接続面、及び前記第1及び第2の主面の少なくとも一部まで伸びるバンド面を含む第1及び第2の外部電極と、を含み、前記第1及び第2の外部電極の接続面及びバンド面は伝導性薄膜からなり、前記バンド面の幅は前記第1の内部電極の端部と前記第2の端面との間の距離又は前記第2の内部電極の端部と前記第1の端面との間の距離より長い、積層セラミック電子部品内蔵型印刷回路基板。
  16. 前記バンド面と前記導電性パターンとを連結するように前記絶縁層の内部に配置されたビアを含む、請求項15に記載の積層セラミック電子部品内蔵型印刷回路基板。
JP2014178951A 2014-06-26 2014-09-03 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板 Pending JP2016009860A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140078656A KR101630043B1 (ko) 2014-06-26 2014-06-26 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR10-2014-0078656 2014-06-26

Publications (1)

Publication Number Publication Date
JP2016009860A true JP2016009860A (ja) 2016-01-18

Family

ID=54931272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014178951A Pending JP2016009860A (ja) 2014-06-26 2014-09-03 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板

Country Status (3)

Country Link
US (1) US20150380161A1 (ja)
JP (1) JP2016009860A (ja)
KR (1) KR101630043B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6867745B2 (ja) * 2015-02-13 2021-05-12 Tdk株式会社 積層コンデンサ及び積層コンデンサの実装構造
JP2016149484A (ja) * 2015-02-13 2016-08-18 Tdk株式会社 積層コンデンサ
JP2018093075A (ja) * 2016-12-05 2018-06-14 株式会社村田製作所 積層コンデンサ内蔵基板
JP2018121010A (ja) * 2017-01-27 2018-08-02 太陽誘電株式会社 積層セラミック電子部品
US10714260B2 (en) 2017-04-03 2020-07-14 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
US10770230B2 (en) 2017-07-04 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR101973442B1 (ko) 2017-07-11 2019-04-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
US11011313B2 (en) 2017-07-11 2021-05-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR102059440B1 (ko) 2017-09-29 2019-12-27 삼성전기주식회사 적층형 전자 부품의 제조 방법
US10770232B2 (en) 2017-09-29 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
US10903011B2 (en) 2017-09-29 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
KR20190038237A (ko) 2017-09-29 2019-04-08 삼성전기주식회사 적층형 전자 부품 및 그 제조 방법
KR20190053327A (ko) 2017-11-10 2019-05-20 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
US10726996B2 (en) 2017-11-21 2020-07-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2020013846A (ja) * 2018-07-17 2020-01-23 太陽誘電株式会社 積層セラミック電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145807A (en) * 1985-12-20 1987-06-29 Murata Manufacturing Co Laminated ceramic capacitor
JP2004039937A (ja) * 2002-07-04 2004-02-05 Tdk Corp セラミック電子部品
JP2005340664A (ja) * 2004-05-28 2005-12-08 Kyocera Corp コンデンサ
JP2010129737A (ja) * 2008-11-27 2010-06-10 Murata Mfg Co Ltd 電子部品及び電子部品内蔵基板
JP2010141300A (ja) * 2008-11-14 2010-06-24 Murata Mfg Co Ltd セラミック電子部品
JP2012028456A (ja) * 2010-07-21 2012-02-09 Murata Mfg Co Ltd セラミック電子部品の製造方法、セラミック電子部品及び配線基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
JP4101241B2 (ja) * 2005-02-01 2008-06-18 ルビコン株式会社 スパッタリングにより形成された端面電極層を含むコンデンサおよびその製造方法
US7292429B2 (en) * 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP2009283598A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP5115349B2 (ja) * 2008-06-13 2013-01-09 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20110122008A (ko) 2010-05-03 2011-11-09 삼성전기주식회사 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
JP5533387B2 (ja) * 2010-07-21 2014-06-25 株式会社村田製作所 セラミック電子部品
KR101792268B1 (ko) * 2012-03-13 2017-11-01 삼성전기주식회사 적층 세라믹 전자 부품

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145807A (en) * 1985-12-20 1987-06-29 Murata Manufacturing Co Laminated ceramic capacitor
JP2004039937A (ja) * 2002-07-04 2004-02-05 Tdk Corp セラミック電子部品
JP2005340664A (ja) * 2004-05-28 2005-12-08 Kyocera Corp コンデンサ
JP2010141300A (ja) * 2008-11-14 2010-06-24 Murata Mfg Co Ltd セラミック電子部品
JP2010129737A (ja) * 2008-11-27 2010-06-10 Murata Mfg Co Ltd 電子部品及び電子部品内蔵基板
JP2012028456A (ja) * 2010-07-21 2012-02-09 Murata Mfg Co Ltd セラミック電子部品の製造方法、セラミック電子部品及び配線基板

Also Published As

Publication number Publication date
US20150380161A1 (en) 2015-12-31
KR20160001026A (ko) 2016-01-06
KR101630043B1 (ko) 2016-06-13

Similar Documents

Publication Publication Date Title
JP6369853B2 (ja) 積層セラミックキャパシタ
JP5804577B2 (ja) 積層セラミックキャパシタ、その実装基板及び製造方法
US8319594B2 (en) Ceramic electronic component
US8754335B2 (en) Ceramic electronic component and wiring board
US10186367B2 (en) Electronic component and board having the same
JP5676671B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
US8484815B2 (en) Method for manufacturing laminated electronic component
US9190212B2 (en) Method of manufacturing multilayer ceramic electronic component
US9330842B2 (en) Monolithic ceramic electronic component
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
US7206187B2 (en) Ceramic electronic component and its manufacturing method
JP2012156315A (ja) 積層セラミック電子部品
JP5863714B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102139753B1 (ko) 세라믹 전자 부품 및 이의 제조방법
JP2013187537A (ja) 積層セラミック電子部品及びその製造方法
US8077444B2 (en) Multilayer capacitor
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2008091400A (ja) 積層セラミックコンデンサ及びその製造方法
JP2014039000A (ja) 積層セラミックキャパシタ及びその製造方法。
JP2014165489A (ja) 積層セラミックキャパシタ及びその製造方法
JP2010129637A (ja) 積層コンデンサ
JP2014130987A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型プリント基板
JP5684303B2 (ja) 積層セラミック電子部品及びその製造方法
KR101217820B1 (ko) 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160816