JP2016149484A - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP2016149484A
JP2016149484A JP2015026263A JP2015026263A JP2016149484A JP 2016149484 A JP2016149484 A JP 2016149484A JP 2015026263 A JP2015026263 A JP 2015026263A JP 2015026263 A JP2015026263 A JP 2015026263A JP 2016149484 A JP2016149484 A JP 2016149484A
Authority
JP
Japan
Prior art keywords
electrode
layer
thickness
multilayer capacitor
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015026263A
Other languages
English (en)
Inventor
通 尾上
Tooru Ogami
通 尾上
森田 健
Takeshi Morita
健 森田
健太 山下
Kenta Yamashita
健太 山下
Original Assignee
Tdk株式会社
Tdk Corp
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社, Tdk Corp, Tdk株式会社 filed Critical Tdk株式会社
Priority to JP2015026263A priority Critical patent/JP2016149484A/ja
Publication of JP2016149484A publication Critical patent/JP2016149484A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/236Terminals leading through the housing, i.e. lead-through
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

【課題】低背化を図りつつ、レーザーの照射による第一及び第二端子電極のダメージの影響を抑制することが可能な積層コンデンサを提供する。
【解決手段】素体2の第一方向D1の長さが、素体2の第二方向D2の長さ及び素体2の第三方向D3の長さよりも小さい。第一端子電極5は、素体2の主面2aに配置されている電極部分5aと、素体2の第一側面2cに配置されていると共に複数の第一内部電極11に接続されている電極部分5cと、を有している。第一端子電極5は、素体2に形成されている第一電極層21と、第一電極層21に形成されている第二電極層23と、第二電極層23に形成されている第三電極層25と、を有している。電極部分5aにおいて、第一電極層21の最大厚みT5S1は、第二電極層23の厚みT5P1より大きく、かつ、第三電極層25の厚みT5P2以下である。
【選択図】図10

Description

本発明は、積層コンデンサに関する。
電子部品内蔵基板に内蔵される積層コンデンサとして、特許文献1に記載された積層コンデンサが知られている。この積層コンデンサは、直方体形状を呈しており、第一方向で互いに対向している一対の主面と、一対の主面を連結するように第一方向に延びていると共に第一方向と直交する第二方向で互いに対向している一対の第一側面と、一対の主面を連結するように第一方向に延びていると共に第一及び第二方向に直交する第三方向で互いに対向している一対の第二側面と、を有している素体と、第一方向で互いに対向するように素体内に交互に配置された、それぞれ複数の第一及び第二内部電極と、素体に配置され、複数の第一内部電極と接続される第一端子電極と、素体に配置され、複数の第二内部電極と接続される第二端子電極と、を備えている。
特開2010−129737号公報
電子部品内蔵基板の製造過程において、積層コンデンサが基板に内蔵された後に、レーザー加工により、第一端子電極及び第二端子電極に到達するビアホールが基板に形成される。このとき、第一端子電極及び第二端子電極にレーザーが照射され、第一端子電極及び第二端子電極がダメージを受けるおそれがある。
本発明は、低背化を図りつつ、レーザーの照射による第一及び第二端子電極のダメージの影響を抑制することが可能な積層コンデンサを提供することを目的とする。
本発明に係る積層コンデンサは、直方体形状を呈しており、第一方向で互いに対向している一対の主面と、一対の主面を連結するように第一方向に延びていると共に第一方向と直交する第二方向で互いに対向している一対の第一側面と、一対の主面を連結するように第一方向に延びていると共に第一及び第二方向に直交する第三方向で互いに対向している一対の第二側面と、を有している素体と、第一方向で互いに対向するように素体内に交互に配置された、それぞれ複数の第一及び第二内部電極と、主面に配置されている第一電極部分と、一方の第一側面に配置されていると共に複数の第一内部電極に接続されている第二電極部分と、を有している第一端子電極と、主面に配置されていると共に該主面上において第一電極部分と第二方向で離間している第三電極部分と、他方の第一側面に配置されていると共に複数の第二内部電極に接続されている第四電極部分と、を有している第二端子電極と、を備え、素体は、複数の第一内部電極と複数の第二内部電極とが位置している内層部と、内層部を第一方向で挟むように位置している一対の外層部と、を有し、素体の第一方向の長さは、素体の第二方向の長さ及び素体の第三方向の長さよりも小さく、第一端子電極と第二端子電極とは、素体に形成されている焼付導体層と、焼付導体層に形成されている第一めっき層と、第一めっき層に形成されている第二めっき層と、をそれぞれ有し、第一電極部分と第三電極部分とにおいて、焼付導体層の最大厚みは、第一めっき層の厚みより大きく、かつ、第二めっき層の厚み以下である。
本発明に係る積層コンデンサでは、素体の第一方向の長さが、素体の第二方向の長さ及び素体の第三方向の長さよりも小さい。これにより、積層コンデンサの低背化が図られ、基板への内蔵に適した積層コンデンサを実現することができる。第一端子電極は、素体の主面に配置された第一電極部分を有し、第二端子電極は、素体の主面に配置された第三電極部分を有している。したがって、本発明に係る積層コンデンサは、素体の上記主面側において、基板に形成された配線と電気的に接続可能となり、基板への内蔵が容易である。
本発明では、第一電極部分と第三電極部分とにおいて、焼付導体層の最大厚みは、第一めっき層の厚みより大きい。このため、たとえば、第一電極部分と第三電極部分とにおいて、第一めっき層の厚みが焼付導体層の最大厚み以上である積層コンデンサに比して、本発明では、第一めっき層が薄く、焼付導体層に第一めっき層を形成した際に生じる応力を低減することできる。また、たとえば、第一電極部分と第三電極部分とにおいて、第二めっき層の厚みが焼付導体層の最大厚みよりも小さい積層コンデンサに比して、本発明では、第二めっき層が厚く、レーザーの照射によるダメージの影響を低く抑えることができる。
焼付導体層は、Cu又はNiを含んでいてもよい。この場合、第一内部電極は、第一端子電極の焼付導体層と接続されるので、第一内部電極と第一端子電極とが確実に接触する。第二内部電極は、第二端子電極の焼付導体層と接続されるので、第二内部電極と第二端子電極とが確実に接触する。
第一めっき層は、Ni又はSnを含んでいてもよい。この場合、第一めっき層が、第二めっき層が形成される過程において、焼付導体層がダメージを受けるのを抑制する。これにより、積層コンデンサの絶縁抵抗が劣化するのを抑制することができる。
第二めっき層は、Cu又はAuを含んでいてもよい。この場合、基板に形成される配線と第一及び第二端子電極との接続性を確保することができる。
第一電極部分の最大厚みと最小厚みとの差は、第二電極部分の最大厚みと最小厚みとの差よりも小さく、第三電極部分の最大厚みと最小厚みとの差は、第四電極部分の最大厚みと最小厚みとの差よりも小さくてもよい。この場合、第一電極部分は、第二電極部分に比べて、平坦度が高い。第三電極部分は、第四電極部分に比べて、平坦度が高い。これらにより、基板に形成される配線と第一及び第二端子電極との接続信頼性が向上する。
各外層部の厚みは、第一電極部分の最大厚み及び第三電極部分の最大厚みよりも小さくてもよい。この場合、積層コンデンサの更なる低背化を実現しつつ、レーザーの照射によるダメージの影響を更に低く抑えることができる。
素体の第一方向の長さは、第一電極部分の第二方向の長さ及び第三電極部分の第二方向の長さよりも小さくてもよい。この場合、積層コンデンサの更なる低背化を実現することができる。また、たとえば、第一電極部分の第二方向の長さ及び第三電極部分の第二方向の長さが素体の第一方向の長さよりも小さい積層コンデンサに比べて、第一及び第三電極部分の面積が大きく、基板に形成される配線と接続される電極面積が大きい。これにより、基板に形成される配線と第一及び第二端子電極との接続を容易に行うことができる。
素体の第一方向の長さは、第二方向での第一電極部分と第三電極部分との間隔よりも小さくてもよい。この場合でも、積層コンデンサの更なる低背化を実現することができる。
第二方向での第一電極部分と第三電極部分との間隔は、第一電極部分の第二方向の長さ以下であり、かつ、及び第三電極部分の第二方向の長さ以下であってもよい。この場合、たとえば、第二方向での第一電極部分と第三電極部分との間隔が、第一及び第三電極部分の第二方向の長さより大きい積層コンデンサに比べて、第一及び第三電極部分の面積が大きく、基板に形成される配線と接続される電極面積が大きい。これによっても、基板に形成される配線と第一及び第二端子電極との接続を容易に行うことができる。
各外層部の厚みは、第二めっき層の厚みよりも小さくてもよい。この場合、積層コンデンサの更なる低背化を実現しつつ、レーザーの照射によるダメージの影響を更に低く抑えることができる。
第二めっき層は、Cuめっき層であって、Cuめっき層の表面には、Cuからなる突起が形成されていてもよい。積層コンデンサは、基板の収容部に配置された後に、収容部に樹脂が充填されることにより、基板に内蔵される。第二めっき層に突起が形成されていると、当該突起により、第二めっき層の表面には凹凸が形成される。第二めっき層に突起が形成されている構成では、突起が形成されていない構成に比して、第二めっき層の表面積が大きく、かつ、上記凹凸により樹脂との噛み合わせがよい。したがって、積層コンデンサが基板に内蔵される際に、第二めっき層と樹脂との密着性を向上することができる。
本発明によれば、低背化を図りつつ、レーザーの照射による第一及び第二端子電極のダメージの影響を抑制することが可能な積層コンデンサを提供することができる。
本発明の実施形態に係る積層コンデンサを示す斜視図である。 本実施形態に係る積層コンデンサを示す平面図である。 本実施形態に係る積層コンデンサを示す側面図である。 図2におけるIV−IV線に沿った断面構成を説明するための図である。 図2におけるV−V線に沿った断面構成を説明するための図である。 図2におけるVI−VI線に沿った断面構成を説明するための図である。 第一及び第二内部電極を示す平面図である。 本実施形態の変形例に係る積層コンデンサを示す斜視図である。 第三電極層を示す斜視図である。 第一端子電極の断面構成を説明するための図である。 第二端子電極の断面構成を説明するための図である。 本実施形態に係る積層コンデンサの実装構造を説明するための図である。 本実施形態の変形例に係る積層コンデンサを示す斜視図である。 本実施形態の変形例に係る積層コンデンサの断面構成を説明するための図である。 本実施形態の変形例に係る積層コンデンサの断面構成を説明するための図である。 本実施形態の変形例に係る積層コンデンサの断面構成を説明するための図である。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1〜図5を参照して、本実施形態に係る積層コンデンサC1の構成を説明する。図1は、本実施形態に係る積層コンデンサを示す斜視図である。図2は、本実施形態に係る積層コンデンサを示す平面図である。図3は、本実施形態に係る積層コンデンサを示す側面図である。図4は、図2におけるIV−IV線に沿った断面構成を説明するための図である。図5は、図2におけるV−V線に沿った断面構成を説明するための図である。図6は、図2におけるVI−VI線に沿った断面構成を説明するための図である。
積層コンデンサC1は、図1〜図6に示されるように、直方体形状を呈している素体2と、素体2の外表面に配置される第一端子電極5及び第二端子電極7と、を備えている。第一端子電極5と第二端子電極7とは、離間している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。
素体2は、その外表面として、互いに対向している略長方形状の一対の主面2a,2bと、互いに対向している一対の第一側面2c,2dと、互いに対向している一対の第二側面2e,2fと、を有している。一対の主面2a,2bが対向している方向が第一方向D1であり、一対の第一側面2c,2dが対向している方向が第二方向D2であり、一対の第二側面2e,2fが対向している方向が第三方向D3である。本実施形態では、第一方向D1は、素体2の高さ方向である。第二方向D2は、素体2の幅方向であり、第一方向D1と直交している。第三方向D3は、素体2の長手方向であり、第一方向D1と第二方向D2とに直交している。
素体2の第一方向D1の長さは、素体2の第三方向D3の長さ及び素体2の第二方向D2の長さよりも小さい。素体2の第二方向D2の長さは、素体2の第三方向D3の長さよりも大きい。素体2の第三方向D3の長さは、たとえば、0.2〜0.8mmに設定される。素体2の第二方向D2の長さは、たとえば、0.4〜1.6mmに設定される。素体2の第一方向D1の長さは、たとえば、0.1〜0.35mmに設定される。積層コンデンサC1は、超低背型の積層コンデンサである。素体2の第二方向D2の長さは、素体2の第三方向D3の長さと同等であってもよく、また、素体2の第三方向D3の長さが、素体2の第二方向D2の長さよりも大きくてもよい。
同等とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±5%の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。
一対の第一側面2c,2dは、一対の主面2a,2bの間を連結するように第一方向D1に延びている。一対の第一側面2c,2dは、第三方向D3(一対の主面2a,2bの長辺方向)にも延びている。一対の第二側面2e,2fは、一対の主面2a,2bの間を連結するように第一方向D1に延びている。一対の第二側面2e,2fは、第二方向D2(一対の主面2a,2bの短辺方向)にも延びている。
素体2は、一対の主面2a,2bが対向している方向(第一方向D1)に複数の誘電体層が積層されて構成されている。素体2では、複数の誘電体層の積層方向(以下、単に「積層方向」と称する。)が第一方向D1と一致する。各誘電体層は、例えば誘電体材料(BaTiO系、Ba(Ti,Zr)O系、又は(Ba,Ca)TiO系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体2では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。
積層コンデンサC1は、図4〜図6に示されるように、複数の第一内部電極11と、複数の第二内部電極13と、を備えている。第一及び第二内部電極11,13は、積層型の電気素子の内部電極として通常用いられる導電性材料(たとえば、Ni又はCuなど)からなる。第一及び第二内部電極11,13は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
第一内部電極11と第二内部電極13とは、第一方向D1において異なる位置(層)に配置されている。すなわち、第一内部電極11と第二内部電極13とは、素体2内において、第一方向D1に間隔を有して対向するように交互に配置されている。第一内部電極11と第二内部電極13とは、互いに極性が異なる。
各第一内部電極11は、図7の(a)に示されるように、主電極部11aと、接続部11bと、を含んでいる。接続部11bは、主電極部11aの一辺(一方の短辺)から延び、第一側面2cに露出している。第一内部電極11は、第一側面2cに露出し、一対の主面2a,2b、第一側面2d、及び一対の第二側面2e,2fには露出していない。主電極部11aと、接続部11bとは、一体的に形成されている。
主電極部11aは、第二方向D2を長辺方向とし、第三方向D3を短辺方向とする矩形形状を呈している。すなわち、各第一内部電極11の主電極部11aは、第二方向D2の長さが第三方向D3の長さよりも大きい。接続部11bは、主電極部11aの第一側面2c側の端部から第一側面2cまで延びている。接続部11bの第二方向D2の長さは、主電極部11aの第二方向D2の長さよりも小さい。接続部11bの第三方向D3の長さは、主電極部11aの第三方向D3の長さと同等である。接続部11bは、第一側面2cに露出した端部で、第一端子電極5に接続されている。接続部11bの第三方向D3の長さは、主電極部11aの第三方向D3の長さよりも小さくてもよい。
各第二内部電極13は、図7の(b)に示されるように、主電極部13aと、接続部13bと、を含んでいる。主電極部13aは、第一方向D1で素体2の一部(誘電体層)を介して主電極部11aと対向している。接続部13bは、主電極部13aの一辺(一方の短辺)から延び、第一側面2dに露出している。第二内部電極13は、第一側面2dに露出し、一対の主面2a,2b、第一側面2c、及び一対の第二側面2e,2fには露出していない。主電極部13aと、接続部13bとは、一体的に形成されている。
主電極部13aは、第二方向D2を長辺方向とし、第三方向D3を短辺方向とする矩形形状を呈している。すなわち、各第二内部電極13の主電極部13aは、第二方向D2の長さが第三方向D3の長さよりも大きい。接続部13bは、主電極部13aの第一側面2d側の端部から第一側面2dまで延びている。接続部13bの第二方向D2の長さは、主電極部13aの第二方向D2の長さよりも小さい。接続部13bの第三方向D3の長さは、主電極部13aの第三方向D3の長さと同等である。接続部13bは、第一側面2dに露出した端部で、第二端子電極7に接続されている。接続部13bの第三方向D3の長さは、主電極部13aの第三方向D3の長さよりも小さくてもよい。
素体2は、図4〜図6に示されるように、内層部3Aと、一対の外層部3B,3Cとを有している。内層部3Aには、複数の第一内部電極11と、複数の第二内部電極13とが位置している。一対の外層部3B,3Cは、内層部3Aを第一方向D1で挟むように位置している。一対の外層部3B,3Cには、第一内部電極11と第二内部電極13とは位置していない。
外層部3Bの第一方向D1の厚みT3Bは、主面2aと、当該主面2aに最も近い内部電極(本実施形態では、第一内部電極11)と、の第一方向D1での間隔で規定される。外層部3Cの第一方向D1の厚みT3Cは、主面2bと、当該主面2bに最も近い内部電極(本実施形態では、第二内部電極13)と、の第一方向D1での間隔で規定される。内層部3Aの第一方向D1の厚みT3Aは、主面2aに最も近い内部電極と、主面2bに最も近い内部電極と、の第一方向D1での間隔で規定される。内層部3Aの厚みT3Aと外層部3Bの厚みT3Bと外層部3Cの厚みT3Cとの合計値は、素体2の第一方向D1の長さに相当する。各外層部3B,3Cの厚みT3B,T3Cは、内層部3Aの厚みT3Aよりも小さい。
第一端子電極5は、第二方向D2に見て、素体2における第一側面2c側の端部に位置している。第一端子電極5は、主面2aに配置されている電極部分5a、主面2bに配置されている電極部分5b、第一側面2cに配置されている電極部分5c、及び、一対の第二側面2e,2fに配置されている電極部分5dを有している。すなわち、第一端子電極5は、五つの面2a,2b,2c,2e,2fに形成されている。互いに隣り合う電極部分5a,5b,5c,5d同士は、素体2の稜線部において接続されており、電気的に接続されている。
電極部分5aと電極部分5cとは、主面2aと第一側面2cとの間の稜線部において、接続されている。電極部分5aと電極部分5dとは、主面2aと各第二側面2e,2fとの間の稜線部において、接続されている。電極部分5bと電極部分5cとは、主面2bと第一側面2cとの間の稜線部において、接続されている。電極部分5bと電極部分5dとは、主面2bと各第二側面2e,2fとの間の稜線部において、接続されている。電極部分5cと電極部分5dとは、第一側面2cと各第二側面2e,2fとの間の稜線部において、接続されている。
電極部分5cは、各接続部11bの第一側面2cに露出した部分をすべて覆うように配置されており、接続部11bは、第一端子電極5に直接的に接続される。すなわち、接続部11bは、主電極部11aと電極部分5cとを接続している。これにより、各第一内部電極11は、第一端子電極5に電気的に接続される。
第二端子電極7は、第二方向D2に見て、素体2における第一側面2d側の端部に位置している。第二端子電極7は、主面2aに配置されている電極部分7a、主面2bに配置されている電極部分7b、第一側面2dに配置されている電極部分7c、及び、一対の第二側面2e,2fに配置されている電極部分7dを有している。すなわち、第二端子電極7は、五つの面2a,2b,2d,2e,2fに形成されている。互いに隣り合う電極部分7a,7b,7c,7d同士は、素体2の稜線部において接続されており、電気的に接続されている。
電極部分7aと電極部分7cとは、主面2aと第一側面2dとの間の稜線部において、接続されている。電極部分7aと電極部分7dとは、主面2aと各第二側面2e,2fとの間の稜線部において、接続されている。電極部分7bと電極部分7cとは、主面2bと第一側面2dとの間の稜線部において、接続されている。電極部分7bと電極部分7dとは、主面2bと各第二側面2e,2fとの間の稜線部において、接続されている。電極部分7cと電極部分7dとは、第一側面2dと各第二側面2e,2fとの間の稜線部において、接続されている。
電極部分7cは、各接続部13bの第一側面2dに露出した部分をすべて覆うように配置されており、接続部13bは、第二端子電極7に直接的に接続される。すなわち、接続部13bは、主電極部13aと電極部分7cとを接続している。これにより、各第二内部電極13は、第二端子電極7に電気的に接続される。
第一端子電極5と第二端子電極7とは、第二方向D2で離間している。すなわち、主面2aに配置されている電極部分5aと電極部分7aとは、主面2a上において、第二方向D2で離間している。主面2bに配置されている電極部分5bと電極部分7bとは、主面2b上において、第二方向D2で離間している。第二側面2eに配置されている電極部分5dと電極部分7dとは、第二側面2e上において、第二方向D2で離間している。第二側面2fに配置されている電極部分5dと電極部分7dとは、第二側面2f上において、第二方向D2で離間している。
電極部分5a,5bの第二方向D2の長さL51と、電極部分7a,7bの第二方向D2の長さL71と、は同等である。電極部分5a,5bと電極部分7a,7bとの第二方向D2での間隔Gは、第一端子電極5の長さL51以下であり、かつ、第二端子電極7の長さL71以下である。本実施形態では、間隔Gは、長さL51,L71よりも小さい。
第一及び第二端子電極5,7は、第一電極層21、第二電極層23、及び第三電極層25をそれぞれ有している。すなわち、電極部分5a,5b,5c,5dと電極部分7a,7b,7c,7dとが、第一電極層21、第二電極層23、及び第三電極層25をそれぞれ含んでいる。第三電極層25は、第一及び第二端子電極5,7の最外層を構成している。
第一電極層21は、導電性ペーストを素体2の表面に付与して焼き付けることにより形成されている。すなわち、第一電極層21は、焼付導体層である。本実施形態では、第一電極層21は、Cuからなる焼付導体層である。第一電極層21は、Niからなる焼付導体層であってもよい。このように、第一電極層21は、Cu又はNiを含んでいる。導電性ペーストには、Cu又はNiからなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。第一電極層21の厚みは、たとえば、最大で20μmであり、最小で5μmである。
第二電極層23は、第一電極層21上にめっき法により形成されている。本実施形態では、第二電極層23は、第一電極層21上にNiめっきにより形成されたNiめっき層である。第二電極層23は、Snめっき層であってもよい。このように、第二電極層23は、Ni又はSnを含んでいる。第二電極層23の厚みは、たとえば、1〜5μmである。
第三電極層25は、第二電極層23上にめっき法により形成されている。本実施形態では、第三電極層25は、第二電極層23上にCuめっきにより形成されたCuめっき層である。第二電極層23は、Auめっき層であってもよい。このように、第三電極層25は、Cu又はAuを含んでいる。第三電極層25の厚みは、たとえば、1〜15μmである。
Cuめっき層である第三電極層25の表面には、図8及び図9にも示されるように、複数の突起25aが形成されていてもよい。この場合、各突起25aは、Cuからなる。各突起25aの直径は10〜30μmであり、各突起25aの高さは1〜10μmである。
次に、図10及び図11を参照して、第一及び第二端子電極5,7の電極部分5a,5b,5c,7a,7b,7cの厚みについて説明する。
図10に示されるように、各電極部分5a,5bの第一電極層21の厚みについては、第一方向D1から見て中央部分の厚みが最大であり、主面2a,2bと第一側面2cとの間の稜線部に位置する部分の厚みが最小である。電極部分5cの第一電極層21の厚みについては、第二方向D2から見て中央部分の厚みが最大であり、主面2a,2bと第一側面2cとの間の稜線部に位置する部分の厚みが最小である。電極部分5a,5bと電極部分5cとは、主面2a,2bと第一側面2cとの間の稜線部において接続されている。このため、電極部分5a,5bの第一電極層21における上記稜線部に位置する部分の厚みと、電極部分5cの第一電極層21における上記稜線部に位置する部分の厚みとは、同等である。
各電極部分5a,5bの第一電極層21は、最大厚みT5S1と最小厚みT5Sminとを有している。電極部分5cの第一電極層21は、最大厚みT5S2と最小厚みT5Sminとを有している。第二電極層23の厚みT5P1は、電極部分5a,5b,5cの全体にわたって同等である。第三電極層25の厚みT5P2も、電極部分5a,5b,5cの全体にわたって同等である。
各電極部分5a,5b,5cの厚みは、当該電極部分5a,5b,5cを構成する第一電極層21、第二電極層23、及び第三電極層25の各厚みの合計値により規定される。したがって、各電極部分5a,5bは、第一方向D1から見て中央部分において最大厚み(T5S1+T5P1+T5P2)を有し、主面2a,2bと第一側面2cとの間の稜線部に位置する部分において最小厚み(T5Smin+T5P1+T5P2)を有する。電極部分5cは、第二方向D2から見て中央部分において最大厚み(T5S2+T5P1+T5P2)を有し、主面2a,2bと第一側面2cとの間の稜線部に位置する部分において最小厚み(T5Smin+T5P1+T5P2)を有する。
図11に示されるように、各電極部分7a,7bの第一電極層21の厚みについては、第一方向D1から見て中央部分の厚みが最大であり、主面2a,2bと第一側面2dとの間の稜線部に位置する部分の厚みが最小である。電極部分7cの第一電極層21の厚みについては、第二方向D2から見て中央部分の厚みが最大であり、主面2a,2bと第一側面2dとの間の稜線部に位置する部分の厚みが最小である。電極部分7a,7bと電極部分7cとは、主面2a,2bと第一側面2dとの間の稜線部において接続されている。このため、電極部分7a,7bの第一電極層21における上記稜線部に位置する部分の厚みと、電極部分7cの第一電極層21における上記稜線部に位置する部分の厚みとは、同等である。
各電極部分7a,7bの第一電極層21は、最大厚みT7S1と最小厚みT7Sminとを有している。電極部分7cの第一電極層21は、最大厚みT7S2と最小厚みT7Sminとを有している。第二電極層23の厚みT7P1は、電極部分7a,7b,7cの全体にわたって同等である。第三電極層25の厚みT7P2も、電極部分7a,7b,7cの全体にわたって同等である。
各電極部分7a,7b,7cの厚みは、当該電極部分7a,7b,7cを構成する第一電極層21、第二電極層23、及び第三電極層25の各厚みの合計値により規定される。したがって、各電極部分7a,7bは、第一方向D1から見て中央部分において最大厚み(T7S1+T7P1+T7P2)を有し、主面2a,2bと第一側面2dとの間の稜線部に位置する部分において最小厚み(T7Smin+T7P1+T7P2)を有する。電極部分7cは、第二方向D2から見て中央部分において最大厚み(T7S2+T7P1+T7P2)を有し、主面2a,2bと第一側面2dとの間の稜線部に位置する部分において最小厚み(T7Smin+T7P1+T7P2)を有する。
電極部分5a,5bの第一電極層21の最大厚みT5S1と最小厚みT5Sminとの差は、電極部分5cの第一電極層21の最大厚みT5S2と最小厚みT5Sminとの差よりも小さい。したがって、電極部分5a,5bの最大厚み(T5S1+T5P1+T5P2)と最小厚み(T5Smin+T5P1+T5P2)との差は、電極部分5cの最大厚み(T5S2+T5P1+T5P2)と最小厚み(T5Smin+T5P1+T5P2)との差よりも小さい。
電極部分7a,7bの第一電極層21の最大厚みT7S1と最小厚みT7Sminとの差は、電極部分7cの第一電極層21の最大厚みT7S2と最小厚みT7Sminとの差よりも小さい。したがって、電極部分7a,7bの最大厚み(T7S1+T7P1+T7P2)と最小厚み(T7Smin+T7P1+T7P2)との差は、電極部分5cの最大厚み(T7S2+T7P1+T7P2)と最小厚み(T7Smin+T7P1+T7P2)との差よりも小さい。
電極部分5a,5bにおいて、第一電極層21の最大厚みT5S1は、第二電極層23の厚みT5P1よりも大きく、かつ、第三電極層25の厚みT5P2以下である。電極部分7a,7bにおいて、第一電極層21の最大厚みT7S1は、第二電極層23の厚みT7P1よりも大きく、かつ、第三電極層25の厚みT7P2以下である。
本実施形態では、最大厚みT5S1と最大厚みT7S1とは、同等である。最大厚みT5S1,T7S1は、たとえば8μmである。最大厚みT5S2と最大厚みT7S2とは、同等である。最大厚みT5S2,T7S2は、たとえば12μmである。最小厚みT5Sminと最小厚みT7Sminとは、同等である。最小厚みT5Smin,T7Sminは、たとえば1μmである。厚みT5P1と厚みT7P1とは、同等である。厚みT5P1,T7P1は、たとえば3μmである。厚みT5P2と厚みT7P2とは、同等である。厚みT5P2,T7P2は、たとえば10μmである。
電極部分5a,5bの最大厚み(T5S1+T5P1+T5P2)及び電極部分7a,7bの最大厚み(T7S1+T7P1+T7P2)は、各外層部3B,3Cの厚みT3B,T3Cよりも大きい。厚みT3B,T3Cは、たとえば15μmである。
以上のように、本実施形態では、素体2の第一方向D1の長さが、素体2の第二方向D2の長さ及び素体2の第三方向D3の長さよりも小さい。これにより、積層コンデンサC1の低背化が図られ、基板への内蔵に適した積層コンデンサを実現することができる。第一端子電極5は、主面2a,2bに配置された電極部分5a,5bを有し、第二端子電極7は、主面2a,2bに配置された電極部分7a,7bを有している。したがって、積層コンデンサC1は、素体2の主面2a側、素体2の主面2b側、又は、素体2の両主面2a,2b側において、基板に形成された配線と電気的に接続可能となり、基板への内蔵が容易である。
電極部分5a,5b,7a,7bにおいて、第一電極層21の最大厚みT5S1,T7S1は、第二電極層23の厚みT5P1,T7P1よりも大きい。これにより、たとえば、第二電極層23の厚みT5P1,T7P1が第一電極層21の最大厚みT5S1,T7S1以上である積層コンデンサに比して、積層コンデンサC1では、第二電極層23が薄く、第一電極層21に第二電極層23を形成した際に生じる応力を低減することできる。
積層コンデンサC1が基板に内蔵された後に、レーザー加工により、第一及び第二端子電極5,7(電極部分5a,5b,7a,7b)に到達するビアホールが基板に形成される。このとき、電極部分5a,5b,7a,7bにレーザーが照射され、電極部分5a,5b,7a,7bがダメージを受けるおそれがある。
これに対し、本実施形態では、電極部分5a,5b,7a,7bにおいて、第一電極層21の最大厚みT5S1,T7S1は、第三電極層25の厚みT5P2,T7P2以下である。これにより、たとえば、第三電極層25の厚みT5P2,T7P2が第一電極層21の最大厚みT5S1,T7S1よりも小さい積層コンデンサに比して、積層コンデンサC1では、第三電極層25が厚く、レーザーの照射によるダメージの影響を低く抑えることができる。
第一電極層21は、Cuからなる焼付導体層である。これにより、第一内部電極11は、第一端子電極5の第一電極層21と接続されるので、第一内部電極11と第一端子電極5(第一電極層21)とが確実に接触する。第二内部電極13は、第二端子電極7の第一電極層21と接続されるので、第二内部電極13と第二端子電極7(第一電極層21)とが確実に接触する。第一電極層21は、Niからなる焼付導体層であってもよい。
第二電極層23は、Niめっき層である。これにより、第二電極層23が、第三電極層25が形成される過程において、第一電極層21がダメージを受けるのを抑制する。これにより、積層コンデンサC1の絶縁抵抗が劣化するのを抑制することができる。第二電極層23は、Snめっき層であってもよい。
第三電極層25は、Cuめっき層である。これにより、基板に形成される配線と第一及び第二端子電極5,7との接続性を確保することができる。第三電極層25は、Auめっき層である。
電極部分5a,5bの最大厚み(T5S1+T5P1+T5P2)と最小厚み(T5Smin+T5P1+T5P2)との差は、電極部分5cの最大厚み(T5S2+T5P1+T5P2)と最小厚み(T5Smin+T5P1+T5P2)との差よりも小さい。すなわち、電極部分5a,5bは、電極部分5cに比べて、平坦度が高い。電極部分7a,7bの最大厚み(T7S1+T7P1+T7P2)と最小厚み(T7Smin+T7P1+T7P2)との差は、電極部分7cの最大厚み(T7S2+T7P1+T7P2)と最小厚み(T7Smin+T7P1+T7P2)との差よりも小さい。すなわち、電極部分7a,7bは、電極部分7cに比べて、平坦度が高い。これらにより、基板に形成される配線と第一及び第二端子電極5,7との接続信頼性が向上する。
レーザー加工によるビアホールは、基板の表面側から第一及び第二端子電極5,7(電極部分5a,5b,7a,7b)側に向けて縮径されたテーパ状に形成される。したがって、基板の表面からの距離が遠いほど、ビアホールの内径は小さくなる。すなわち、基板の表面からの距離が遠いほど、ビアホール内に配置されるビア導体の面積が小さくなる。ビア導体の面積が小さいと、第一及び第二端子電極5,7とビア導体との接続面積も小さい。
電極部分5a,5bは、電極部分5cに比べて、平坦度が高いと、基板の表面から第一端子電極5の電極部分5a,5bまでの距離が、概ね一定である。したがって、たとえば、第一端子電極5に複数のビア導体が接続される場合、各ビア導体と第一端子電極5との接続面積は、同等となる。電極部分7a,7bが、電極部分7cに比べて、平坦度が高いと、基板の表面から第二端子電極7の電極部分7a,7bまでの距離が、概ね一定である。したがって、たとえば、第二端子電極7に複数のビア導体が接続される場合、各ビア導体と第二端子電極7との接続面積は、同等となる。これらのことから、ビア導体と第一及び第二端子電極5,7との接続信頼性が向上する。
各外層部3B,3Cの厚みT3B,T3Cは、電極部分5a,5bの最大厚み(T5S1+T5P1+T5P2)及び電極部分7a,7bの最大厚み(T7S1+T7P1+T7P2)よりも小さい。このため、たとえば、厚みT3B,T3Cが電極部分5a,5b,7a,7bの最大厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2)以上である積層コンデンサに比して、積層コンデンサC1では、更なる低背化を実現することができる。
電極部分5a,5b,7a,7bの最大厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2)は、厚みT3B,T3Cよりも大きい。このため、たとえば、電極部分5a,5b,7a,7bの最大厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2)が厚みT3B,T3C以下である積層コンデンサに比して、積層コンデンサC1では、各電極部分5a,5b,7a,7bが厚い。したがって、電極部分5a,5b,7a,7bにレーザーが照射された場合でも、レーザーの照射によるダメージの影響を低く抑えることができる。
素体2の第一方向D1の長さは、長さL51,L71よりも小さい。これにより、積層コンデンサC1の更なる低背化を実現することができる。また、たとえば、長さL51,L71が素体2の第一方向D1の長さよりも小さい積層コンデンサに比べて、積層コンデンサC1では、電極部分5a,5b,7a,7bの面積が大きく、基板に形成される配線と接続される電極面積が大きい。これにより、基板に形成される配線と第一及び第二端子電極5,7との接続を容易に行うことができる。
素体2の第一方向D1の長さは、間隔Gよりも小さい。これによっても、積層コンデンサC1の更なる低背化を実現することができる。
間隔Gは、長さL51,L71以下である。このため、たとえば、間隔Gが長さL51,L71より大きい積層コンデンサに比べて、積層コンデンサC1では、電極部分5a,5b,7a,7bの面積が大きく、基板に形成される配線と接続される電極面積が大きい。これによっても、基板に形成される配線と第一及び第二端子電極5,7との接続を容易に行うことができる。
積層コンデンサC1は、後述するように、基板の収容部に配置された後に、収容部に樹脂が充填されることにより、基板に内蔵される。Cuめっき層である第三電極層25の表面に突起25aが形成されている場合、突起25aにより、第三電極層25の表面には凹凸が形成される。第三電極層25に突起25aが形成されている構成では、突起25aが形成されていない構成に比して、第三電極層25の表面積が大きく、かつ、上記凹凸により樹脂との噛み合わせがよい。したがって、積層コンデンサC1が基板に内蔵される際に、第三電極層25と樹脂との密着性を向上することができる。
積層コンデンサC1は、図12に示されるように、基板31に埋め込まれて実装される。すなわち、積層コンデンサC1は、基板31に内蔵される。図12は、本実施形態に係る積層コンデンサの実装構造を説明するための図である。
基板31は、複数の絶縁層33が積層されることにより構成されている。絶縁層33は、セラミック又は樹脂などの絶縁性材料からなり、接着などにより互いに一体化されている。
積層コンデンサC1は、基板31に形成された収容部31aに配置されており、収容部31aに充填された樹脂34により、基板31に固定されている。これにより、積層コンデンサC1が、基板31内に埋め込まれる。積層コンデンサC1は、基板31の表面に配置された電極35,37と、ビア導体45,47を通して、電気的に接続されている。すなわち、第一端子電極5(電極部分5a)は、ビア導体45を通して電極35と電気的に接続され、第二端子電極7(電極部分7a)は、ビア導体47を通して電極37と電気的に接続されている。
ビア導体45,47は、基板31に形成されたビアホール内に導電性金属(たとえば、Cu又はAuなど)を無電解めっきなどにより成長させることにより、形成される。ビアホールは、レーザー加工により、基板31の表面側から積層コンデンサC1の第一及び第二端子電極5,7の電極部分5a,7aに達するように形成される。
第一及び第二端子電極5,7は、電極部分5a,7aの平坦な領域において、ビア導体45,47との接続領域が確保されている。このため、第一及び第二端子電極5,7(電極部分5a,7a)とビア導体45,47とを確実に接続することができる。
積層コンデンサC1では、電極部分5a,7aは、めっき層としての第三電極層25と、を有している。したがって、ビアホールに形成されるビア導体45,47と電極部分5a,7aとを確実に接続することができる。特に、ビア導体45,47がめっきにより形成される場合、ビア導体45,47と電極部分5a,7aとが、より一層確実に接続される。
次に、図13〜図16を参照して、本実施形態の変形例に係る積層コンデンサC2の構成を説明する。図13は、本変形例に係る積層コンデンサを示す斜視図である。図14〜図16は、本変形例に係る積層コンデンサの断面構成を説明するための図である。
積層コンデンサC2も、素体2と、第一端子電極5及び第二端子電極7と、複数の第一内部電極11と、複数の第二内部電極13と、を備えている。
積層コンデンサC2は、素体2の第一方向D1の長さ、すなわち素体2の高さ方向の長さが、積層コンデンサC1よりも小さい。本変形例では、各外層部3B,3Cの厚みT3B,T3Cは、第三電極層25の厚みT5P2,T7P2よりも小さい。これにより、本変形例では、積層コンデンサC2の更なる低背化を実現することができる。
積層コンデンサC2でも、積層コンデンサC1と同じく、電極部分5a,5b,7a,7bにおいて、第一電極層21の最大厚みT5S1,T7S1は、第二電極層23の厚みT5P1,T7P1よりも大きい。これにより、第一電極層21に第二電極層23を形成した際に生じる応力を低減することできる。また、積層コンデンサC2でも、電極部分5a,5b,7a,7bにおいて、第一電極層21の最大厚みT5S1,T7S1は、第三電極層25の厚みT5P2,T7P2以下である。これにより、第三電極層25の厚みT5P2,T7P2が、第一電極層21の最大厚みT5S1,T7S1よりも大きくなり、レーザーの照射によるダメージの影響を低く抑えることができる。
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
第一及び第二端子電極5,7は、電極部分5a,7aと電極部分5b,7bとを有している必要はない。第一及び第二端子電極5,7は、基板に形成される配線と接続される電極部分として、電極部分5a,7aと電極部分5b,7bとの少なくとも一方の電極部分を有していればよい。
第一及び第二端子電極5,7は、電極部分5d,7dを有している必要はない。すなわち、第一端子電極5は、三つの面2a,2b,2cに形成されていてもよく、第二端子電極7は、三つの面2a,2b,2dに形成されていてもよい。
図12では、積層コンデンサC1が基板31に埋め込まれて実装されているが、積層コンデンサC2が基板31に埋め込まれて実装されていてもよい。
2…素体、2a,2b…主面、2c,2d…第一側面、2e,2f…第二側面、3A…内層部、3B,3C…外層部、5…第一端子電極、5a,5b,5c,5d…電極部分、7…第二端子電極、7a,7b,7c,7d…電極部分、11…第一内部電極、13…第二内部電極、21…第一電極層、23…第二電極層、25…第三電極層、25a…突起、C1,C2…積層コンデンサ、D1…第一方向、D2…第二方向、D3…第三方向、G…電極部分の第二方向での間隔、L51,L71…電極部分の第二方向の長さ、T3A…内層部の第一方向の厚み、T3B,T3C…外層部の第一方向の厚み、T5S1,T7S1,T5S2,T7S2…第一電極層の最大厚み、T5Smin,T7Smin…第一電極層の最小厚み、T5P1…第二電極層の厚み、T5P2…第三電極層の厚み。

Claims (11)

  1. 直方体形状を呈しており、第一方向で互いに対向している一対の主面と、前記一対の主面を連結するように前記第一方向に延びていると共に前記第一方向と直交する第二方向で互いに対向している一対の第一側面と、前記一対の主面を連結するように前記第一方向に延びていると共に前記第一及び第二方向に直交する第三方向で互いに対向している一対の第二側面と、を有している素体と、
    前記第一方向で互いに対向するように前記素体内に交互に配置された、それぞれ複数の第一及び第二内部電極と、
    前記主面に配置されている第一電極部分と、一方の前記第一側面に配置されていると共に前記複数の第一内部電極に接続されている第二電極部分と、を有している第一端子電極と、
    前記主面に配置されていると共に該主面上において前記第一電極部分と前記第二方向で離間している第三電極部分と、他方の前記第一側面に配置されていると共に前記複数の第二内部電極に接続されている第四電極部分と、を有している第二端子電極と、を備え、
    前記素体は、前記複数の第一内部電極と前記複数の第二内部電極とが位置している内層部と、前記内層部を前記第一方向で挟むように位置している一対の外層部と、を有し、
    前記素体の前記第一方向の長さは、前記素体の前記第二方向の長さ及び前記素体の前記第三方向の長さよりも小さく、
    前記第一端子電極と前記第二端子電極とは、前記素体に形成されている焼付導体層と、前記焼付導体層に形成されている第一めっき層と、前記第一めっき層に形成されている第二めっき層と、をそれぞれ有し、
    前記第一電極部分と前記第三電極部分とにおいて、前記焼付導体層の最大厚みは、前記第一めっき層の厚みより大きく、かつ、前記第二めっき層の厚み以下である、積層コンデンサ。
  2. 前記焼付導体層は、Cu又はNiを含んでいる、請求項1に記載の積層コンデンサ。
  3. 前記第一めっき層は、Ni又はSnを含んでいる、請求項1又は2に記載の積層コンデンサ。
  4. 前記第二めっき層は、Cu又はAuを含んでいる、請求項1〜3のいずれか一項に記載の積層コンデンサ。
  5. 前記第一電極部分の最大厚みと最小厚みとの差は、前記第二電極部分の最大厚みと最小厚みとの差よりも小さく、
    前記第三電極部分の最大厚みと最小厚みとの差は、前記第四電極部分の最大厚みと最小厚みとの差よりも小さい、請求項1〜4のいずれか一項に記載の積層コンデンサ。
  6. 各前記外層部の厚みは、前記第一電極部分の最大厚み及び前記第三電極部分の最大厚みよりも小さい、請求項1〜5のいずれか一項に記載の積層コンデンサ。
  7. 前記素体の前記第一方向の長さは、前記第一電極部分の前記第二方向の長さ及び前記第三電極部分の前記第二方向の長さよりも小さい、請求項1〜6のいずれか一項に記載の積層コンデンサ。
  8. 前記素体の前記第一方向の長さは、前記第二方向での前記第一電極部分と前記第三電極部分との間隔よりも小さい、請求項1〜7のいずれか一項に記載の積層コンデンサ。
  9. 前記第二方向での前記第一電極部分と前記第三電極部分との間隔は、前記第一電極部分の前記第二方向の長さ以下であり、かつ、及び前記第三電極部分の前記第二方向の長さ以下である、請求項1〜8のいずれか一項に記載の積層コンデンサ。
  10. 各前記外層部の厚みは、前記第二めっき層の厚みよりも小さい、請求項1〜9のいずれか一項に記載の積層コンデンサ。
  11. 前記第二めっき層は、Cuめっき層であって、
    前記Cuめっき層の表面には、Cuからなる突起が形成されている、請求項1〜10のいずれか一項に記載の積層コンデンサ。
JP2015026263A 2015-02-13 2015-02-13 積層コンデンサ Pending JP2016149484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015026263A JP2016149484A (ja) 2015-02-13 2015-02-13 積層コンデンサ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015026263A JP2016149484A (ja) 2015-02-13 2015-02-13 積層コンデンサ
US14/995,604 US10026554B2 (en) 2015-02-13 2016-01-14 Multilayer capacitor with (1) an element body having internal electrodes and (2) opposing terminal electrodes
CN201610082825.1A CN105895369B (zh) 2015-02-13 2016-02-05 层叠电容器

Publications (1)

Publication Number Publication Date
JP2016149484A true JP2016149484A (ja) 2016-08-18

Family

ID=56622263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015026263A Pending JP2016149484A (ja) 2015-02-13 2015-02-13 積層コンデンサ

Country Status (3)

Country Link
US (1) US10026554B2 (ja)
JP (1) JP2016149484A (ja)
CN (1) CN105895369B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6867745B2 (ja) * 2015-02-13 2021-05-12 Tdk株式会社 積層コンデンサ及び積層コンデンサの実装構造

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026403A (ja) * 2003-07-01 2005-01-27 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP2005123407A (ja) * 2003-10-16 2005-05-12 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
WO2008155967A1 (ja) * 2007-06-15 2008-12-24 Murata Manufacturing Co., Ltd. 部品内蔵基板及びその製造方法
JP2010103566A (ja) * 2007-06-08 2010-05-06 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2012028503A (ja) * 2010-07-22 2012-02-09 Ngk Spark Plug Co Ltd 積層コンデンサ、及び配線基板
JP2013165178A (ja) * 2012-02-10 2013-08-22 Tdk Corp 積層コンデンサ
JP2014116501A (ja) * 2012-12-11 2014-06-26 Tdk Corp 積層コンデンサ
JP2014130987A (ja) * 2012-12-28 2014-07-10 Samsung Electro-Mechanics Co Ltd 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型プリント基板
JP2014183186A (ja) * 2013-03-19 2014-09-29 Taiyo Yuden Co Ltd 低背型積層セラミックコンデンサ
JP2014207254A (ja) * 2013-04-10 2014-10-30 株式会社村田製作所 セラミック電子部品
JP2014209559A (ja) * 2013-03-26 2014-11-06 株式会社村田製作所 セラミック電子部品及びセラミック電子部品内蔵配線基板
JP2015023269A (ja) * 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法
JP2015023120A (ja) * 2013-07-18 2015-02-02 Tdk株式会社 積層コンデンサ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376971B2 (ja) * 1999-09-09 2003-02-17 株式会社村田製作所 セラミック電子部品
JP3885938B2 (ja) 2002-03-07 2007-02-28 Tdk株式会社 セラミック電子部品、ペースト塗布方法及びペースト塗布装置
JP4339816B2 (ja) * 2005-05-02 2009-10-07 Tdk株式会社 電子部品
JP4752901B2 (ja) 2008-11-27 2011-08-17 株式会社村田製作所 電子部品及び電子部品内蔵基板
KR101420517B1 (ko) 2012-10-31 2014-07-16 삼성전기주식회사 적층 세라믹 캐패시터 및 이를 포함하는 인쇄회로기판
KR20140085097A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101823174B1 (ko) * 2013-06-14 2018-01-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101862422B1 (ko) * 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101444616B1 (ko) * 2013-08-14 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터, 그 제조 방법 및 적층 세라믹 커패시터용 압착 플레이트
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR20140038912A (ko) 2013-10-01 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101630043B1 (ko) * 2014-06-26 2016-06-13 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6867745B2 (ja) * 2015-02-13 2021-05-12 Tdk株式会社 積層コンデンサ及び積層コンデンサの実装構造

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026403A (ja) * 2003-07-01 2005-01-27 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP2005123407A (ja) * 2003-10-16 2005-05-12 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP2010103566A (ja) * 2007-06-08 2010-05-06 Murata Mfg Co Ltd 積層セラミック電子部品
WO2008155967A1 (ja) * 2007-06-15 2008-12-24 Murata Manufacturing Co., Ltd. 部品内蔵基板及びその製造方法
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2012028503A (ja) * 2010-07-22 2012-02-09 Ngk Spark Plug Co Ltd 積層コンデンサ、及び配線基板
JP2013165178A (ja) * 2012-02-10 2013-08-22 Tdk Corp 積層コンデンサ
JP2014116501A (ja) * 2012-12-11 2014-06-26 Tdk Corp 積層コンデンサ
JP2014130987A (ja) * 2012-12-28 2014-07-10 Samsung Electro-Mechanics Co Ltd 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型プリント基板
JP2014183186A (ja) * 2013-03-19 2014-09-29 Taiyo Yuden Co Ltd 低背型積層セラミックコンデンサ
JP2014209559A (ja) * 2013-03-26 2014-11-06 株式会社村田製作所 セラミック電子部品及びセラミック電子部品内蔵配線基板
JP2014207254A (ja) * 2013-04-10 2014-10-30 株式会社村田製作所 セラミック電子部品
JP2015023269A (ja) * 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法
JP2015023120A (ja) * 2013-07-18 2015-02-02 Tdk株式会社 積層コンデンサ

Also Published As

Publication number Publication date
CN105895369A (zh) 2016-08-24
US10026554B2 (en) 2018-07-17
CN105895369B (zh) 2019-03-29
US20160240315A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
KR101457898B1 (ko) 적층 세라믹 전자부품
KR101659151B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9111682B2 (en) Multilayer ceramic electronic component
KR20150134274A (ko) 적층 세라믹 콘덴서
KR101630037B1 (ko) 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101555189B1 (ko) 적층 코일 부품
JP5899699B2 (ja) 積層型コンデンサ
US9053864B2 (en) Multilayer capacitor and method for manufacturing the same
TWI412047B (zh) 陶瓷電子零件
KR101529900B1 (ko) 전자부품
KR101506256B1 (ko) 칩 부품 구조체 및 제조방법
JP4905498B2 (ja) 積層型セラミック電子部品
US8508912B2 (en) Capacitor and method for manufacturing the same
KR101019323B1 (ko) 다단자형 적층 콘덴서 및 그 제조방법
KR101952860B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9214283B2 (en) Multilayer capacitor and method of manufacturing same
US8098478B2 (en) Electric element
JP6248644B2 (ja) 電子部品
JP5206440B2 (ja) セラミック電子部品
KR101656294B1 (ko) 전자부품
JP4880695B2 (ja) 積層コンデンサ
US10102971B2 (en) Multilayer capacitor with an overcurrent protection device
JP5931044B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR101026075B1 (ko) 적층 콘덴서

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190924