JP2020149996A

JP2020149996A - 積層セラミック電子部品及びその製造方法

Info

Publication number: JP2020149996A
Application number: JP2019043611A
Authority: JP
Inventors: 裕介小和瀬; Yusuke Kowase
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2019-03-11
Filing date: 2019-03-11
Publication date: 2020-09-17
Also published as: CN111681872A; KR20200108788A; US20200294720A1; TW202101492A; US11694845B2

Abstract

【課題】サイドマージン部の剥離が発生しにくい積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品は、積層体と、サイドマージン部と、を具備する。上記積層体は、第１方向に積層された複数の内部電極を含む機能部と、上記機能部を上記第１方向の両側から被覆する一対のカバー部と、を有し、上記機能部の上記第１方向の寸法をｔ１とし、上記一対のカバー部それぞれの上記第１方向の寸法をｔ２とすると、（２×ｔ２）／ｔ１≧０．６の関係を満足する。上記サイドマージン部は、上記積層体を上記第１方向と直交する第２方向から覆う。【選択図】図３

Description

本発明は、サイドマージン部が後付けされる積層セラミック電子部品及びその製造方法に関する。

積層セラミックコンデンサの製造過程においてサイドマージン部を後付けする技術が知られている（例えば、特許文献１参照）。この技術では、内部電極のパターニングの位置ずれによる内部電極の交差面積の誤差を抑制できるため、積層セラミックコンデンサの容量のばらつきを小さく抑えることができる。

一例として、特許文献１に記載の積層セラミックコンデンサの製造方法では、内部電極が印刷されたセラミックシートを積層した積層シートを切断し、内部電極が露出した切断面を側面とする複数の積層体を作製する。そして、積層体の側面でセラミックシートを打ち抜くことにより、積層体の側面にサイドマージン部を形成する。

特開２０１２−２０９５３９号公報

しかしながら、積層体の側面にサイドマージン部を後付けする技術では、側面にサイドマージン部が設けられた積層体を焼成する際に、サイドマージン部が積層体の側面から剥離しやすい。これにより、積層セラミックコンデンサでは、内部電極が露出した積層体の側面に水分が侵入することによる絶縁不良が発生しやすくなる。

以上のような事情に鑑み、本発明の目的は、サイドマージン部の剥離が発生しにくい積層セラミック電子部品及びその製造方法を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、積層体と、サイドマージン部と、を具備する。
上記積層体は、第１方向に積層された複数の内部電極を含む機能部と、上記機能部を上記第１方向の両側から被覆する一対のカバー部と、を有し、上記機能部の上記第１方向の寸法をｔ１とし、上記一対のカバー部それぞれの上記第１方向の寸法をｔ２とすると、（２×ｔ２）／ｔ１≧０．６の関係を満足する。
上記サイドマージン部は、上記積層体を上記第１方向と直交する第２方向から覆う。

積層セラミック電子部品の製造過程における焼成時の積層体では、内部電極が配置された機能部と、内部電極が配置されていないカバー部と、で収縮挙動が異なる。このような焼成時の積層体における機能部とカバー部との収縮挙動のミスマッチによって、サイドマージン部が積層体の側面から剥離しやすくなる。
この点、上記の構成では、カバー部が厚く形成されているため高い剛性を有する。このため、この構成では、機能部を挟持する剛性の高いカバー部が、機能部におけるカバー部と異なる挙動での収縮を妨げる。これにより、この構成では、積層部における機能部とカバー部との間の収縮挙動のミスマッチが緩和される。
したがって、上記の構成の積層セラミック電子部品では、サイドマージン部が積層体の側面から剥離することを防止することができる。これにより、この構成の積層セラミック電子部品では、内部電極が露出した積層体の側面への水分の侵入に起因する絶縁不良の発生を抑制できるため、高い信頼性が得られる。

上記積層セラミック電子部品では、上記第１方向の厚み寸法が、上記第２方向の寸法と、上記第１方向及び第２方向と直交する第３方向の寸法と、のうち小さい方の短手寸法よりも小さくてもよい。
上記厚み寸法が上記短手寸法の２分の１以下であってもよい。
上記厚み寸法が上記短手寸法の４分の１以下であってもよい。
これらの低背型の積層セラミック電子部品では、サイドマージン部の剥離がより発生しやすくなるため、本発明の構成が特に有効である。

上記複数の内部電極の上記第２方向の端部の位置が、上記第２方向において０．５μｍ以内の範囲内に収まっていてもよい。
この構成では、内部電極の位置ずれによる性能のばらつきを小さく抑えることができる。特に、積層セラミックコンデンサの場合には、内部電極の交差面積の誤差が生じにくくなるため、容量のばらつきを小さく抑えることができる。

本発明の一形態に係る積層セラミック電子部品では、第１方向に積層された複数の内部電極を含む機能部と、上記機能部を上記第１方向の両側から被覆する一対のカバー部と、を有し、焼成後において、上記機能部の上記第１方向の寸法をｔ１とし、上記一対のカバー部それぞれの上記第１方向の寸法をｔ２とすると、（２×ｔ２）／ｔ１≧０．６の関係を満足する未焼成の積層体が準備される。
上記未焼成の積層体を上記第２方向から覆う未焼成のサイドマージン部を形成することで未焼成のセラミック素体が作製される。
上記未焼成のセラミック素体が焼成される。

上記未焼成のサイドマージン部は、上記未焼成の積層体にセラミックシートを貼り付けることで形成されてもよい。
上記未焼成のサイドマージン部は、上記未焼成の積層体で上記セラミックシートを打ち抜くことで形成されてもよい。

以上述べたように、本発明によれば、サイドマージン部の剥離が発生しにくい積層セラミック電子部品及びその製造方法を提供することができる。

本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。上記積層セラミックコンデンサの図１のＡ−Ａ'線に沿った断面図である。上記積層セラミックコンデンサの図１のＢ−Ｂ'線に沿った断面図である。上記積層セラミックコンデンサの製造方法を示すフローチャートである。上記製造方法のセラミックシート準備工程で準備されるセラミックシートの平面図である。上記製造方法の積層工程を示す斜視図である。上記製造方法の切断工程を示す平面図である。上記切断工程で得られる積層体の斜視図である。上記製造方法のサイドマージン部形成工程で得られる未焼成のセラミック素体の斜視図である。上記サイドマージン部形成工程を示す部分断面図である。一般的な構成のセラミック素体における焼成過程を模式的に示す断面図である。

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｚ軸は、鉛直方向を向いた軸である。Ｘ軸及びＹ軸は、Ｚ軸と直交する水平方向を向いた軸である。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

［積層セラミックコンデンサ１０の構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を共通の姿勢で示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。

図１，２には、積層セラミックコンデンサ１０について、Ｘ軸方向の長手寸法Ｌと、Ｙ軸方向の短手寸法Ｗと、Ｚ軸方向の厚み寸法Ｔと、が示されている。積層セラミックコンデンサ１０では、Ｘ軸方向の最大寸法を長手寸法Ｌとし、Ｙ軸方向の最大寸法を短手寸法Ｗとし、Ｚ軸方向の最大寸法を厚み寸法Ｔとする。

積層セラミックコンデンサ１０は、Ｚ軸方向に薄い形状を有する低背型として構成される。つまり、積層セラミックコンデンサ１０では、長手寸法Ｌが短手寸法Ｗよりも大きく、かつ厚み寸法Ｔが短手寸法Ｗよりも小さい。低背型の積層セラミックコンデンサ１０は、薄型の電子部品に搭載される用途において特に有利である。

積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。セラミック素体１１は、Ｘ軸方向に対向する一対の端面と、Ｙ軸方向に対向する一対の側面と、Ｚ軸方向に対向する一対の主面と、を有する６面体として構成される。

各外部電極１４，１５は、セラミック素体１１の両端面を覆い、セラミック素体１１を挟んでＸ軸方向に対向している。外部電極１４，１５は、セラミック素体１１の各端面から主面及び側面に延出している。これにより、外部電極１４，１５では、Ｘ−Ｚ平面に平行な断面、及びＸ−Ｙ平面に平行な断面がいずれもＵ字状となっている。

なお、外部電極１４，１５の形状は、図１に示すものに限定されない。例えば、外部電極１４，１５は、セラミック素体１１の両端面から一方の主面のみに延び、Ｘ−Ｚ平面に平行な断面がＬ字状となっていてもよい。これにより、積層セラミックコンデンサ１０では、Ｚ軸方向の厚み寸法Ｔをより小さく抑えることができる。

外部電極１４，１５は、電気の良導体により形成されている。外部電極１４，１５を形成する電気の良導体としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

セラミック素体１１は、誘電体セラミックスで形成され、積層体１６と、サイドマージン部１７と、を有する。積層体１６は、Ｙ軸方向に対向する一対の側面Ｓを有する。また、積層体１６は、セラミック素体１１の端面の一部を構成する一対の端面と、セラミック素体１１の主面の一部を構成する一対の主面と、を有する。

積層体１６は、Ｘ−Ｙ平面に沿って延びるシート状の複数のセラミック層がＺ軸方向に積層された構成を有する。積層体１６は、容量を形成する機能部として構成される容量形成部１８と、容量形成部１８をＺ軸方向上下から被覆する一対のカバー部１９と、を有する。一対のカバー部１９は、積層体１６の一対の主面を構成している。

容量形成部１８は、複数のセラミック層の間に配置され、Ｘ−Ｙ平面に沿って延びるシート状の複数の第１及び第２内部電極１２，１３を有する。内部電極１２，１３は、Ｚ軸方向に沿って交互に配置されている。つまり、相互に隣接する内部電極１２，１３は、セラミック層を挟んでＺ軸方向に対向している。

第１内部電極１２は、第１外部電極１４に覆われた端面に引き出されている。一方、第２内部電極１３は第２外部電極１５に覆われた端面に引き出されている。これにより、第１内部電極１２は第１外部電極１４のみに接続され、第２内部電極１３は第２外部電極１５のみに接続されている。

内部電極１２，１３は、容量形成部１８のＹ軸方向の全幅にわたって形成され、積層体１６の一対の側面Ｓにそれぞれ露出している。サイドマージン部１７は、積層体１６の一対の側面Ｓをそれぞれ覆っている。これにより、積層体１６の両側面Ｓにおける内部電極１２，１３間の絶縁性を確保することができる。

このような構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。

セラミック素体１１では、内部電極１２，１３間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

なお、セラミック層は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸カルシウム（ＣａＴｉＯ_３）、チタン酸マグネシウム（ＭｇＴｉＯ_３）、ジルコン酸カルシウム（ＣａＺｒＯ_３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）、ジルコン酸バリウム（ＢａＺｒＯ_３）、酸化チタン（ＴｉＯ_２）などの組成系で構成してもよい。

内部電極１２，１３は、電気の良導体により形成されている。内部電極１２，１３を形成する電気の良導体としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

詳細については後述するが、積層セラミックコンデンサ１０では、未焼成の段階において積層体１６の側面Ｓにサイドマージン部１７が後付けされる。このため、積層セラミックコンデンサ１０では、セラミック素体１１における複数の内部電極１２，１３のＹ軸方向の端部の位置が、Ｙ軸方向において０．５μｍの範囲内に収まる。

これにより、積層セラミックコンデンサ１０では、容量形成部１８における内部電極１２，１３の交差面積の誤差が生じにくくなるため、容量のばらつきを小さく抑えることができる。また、積層セラミックコンデンサ１０では、サイドマージン部１７を薄くすることによって、小型化及び大容量化を図ることが可能である。

また、図２，３には、積層体１６について、容量形成部１８のＺ軸方向の厚み寸法ｔ１と、各カバー部１９のＺ軸方向の厚み寸法ｔ２と、が示されている。積層セラミックコンデンサ１０では、積層体１６の容量形成部１８及びカバー部１９が（２×ｔ２）／ｔ１≧０．６の関係を満足するように構成される。

つまり、積層セラミックコンデンサ１０では、一対のカバー部１９のＺ軸方向の合計寸法２×ｔ２が、容量形成部１８の寸法ｔ１の６０％以上となるように、カバー部１９が厚く形成される。なお、一対のカバー部１９の厚み寸法ｔ２は、実質的に同一であることが好ましいが、相互に異なっていても構わない。

このように、積層セラミックコンデンサ１０の積層体１６では、容量形成部１８が、厚み寸法ｔ２が大きく剛性の高いカバー部１９によって挟持される。このため、焼成時の積層体１６では、容量形成部１８がカバー部１９とは異なる収縮挙動を示しにくくなるため、側面Ｓからサイドマージン部１７に加わる応力が抑制される。

したがって、積層セラミックコンデンサ１０では、焼成時にサイドマージン部１７が積層体１６の側面Ｓから剥離しにくくなる。これにより、積層セラミックコンデンサ１０では、内部電極１２，１３が露出する積層体１６の側面Ｓに水分が侵入することによる内部電極１２，１３間の絶縁不良の発生を抑制することができる。

［積層セラミックコンデンサ１０の製造方法］
図４は、本実施形態に係る積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５〜１０は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５〜１０を適宜参照しながら説明する。

（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。

セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート１０１，１０２の厚さは、焼成後の容量形成部１８におけるセラミック層の厚さに応じて調整される。第３セラミックシート１０３の厚さは適宜調整可能である。

図５は、セラミックシート１０１，１０２，１０３の平面図である。この段階では、セラミックシート１０１，１０２，１０３が、個片化されていない大判のシートとして構成される。図５には、各積層セラミックコンデンサ１０ごとに個片化する際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。

図５に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。

内部電極１１２，１１３は、任意の導電性ペーストをセラミックシート１０１，１０２に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。

内部電極１１２，１１３には、切断線Ｌｙに沿ったＸ軸方向の隙間が、切断線Ｌｙ１本置きに形成されている。第１内部電極１１２の隙間と第２内部電極１１３の隙間とはＸ軸方向に互い違いに配置されている。つまり、第１内部電極１１２の隙間を通る切断線Ｌｙと第２内部電極１１３の隙間を通る切断線Ｌｙとが交互に並んでいる。

（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を、図６に示すように積層することにより積層シート１０４を作製する。積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。

また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向上下面にカバー部１９に対応する第３セラミックシート１０３が積層される。セラミックシート１０１，１０２，１０３の積層数は、積層セラミックコンデンサ１０の構成に応じて決定可能である。

特に、容量形成部１８の厚み寸法ｔ１は、セラミックシート１０１，１０２の厚さと、セラミックシート１０１，１０２の積層数と、によって調整可能である。また、一対のカバー部１９の厚み寸法ｔ２はそれぞれ、第３セラミックシート１０３の厚さと、第３セラミックシート１０３の積層数と、によって調整可能である。

積層シート１０４は、セラミックシート１０１，１０２，１０３を圧着することにより一体化される。セラミックシート１０１，１０２，１０３の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート１０４を高密度化することが可能である。

（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を、切断線Ｌｘ，Ｌｙに沿って切断することにより、未焼成の積層体１１６を作製する。積層体１１６は、焼成後の積層体１６に対応する。積層シート１０４の切断には、例えば、押し切り刃や回転刃などを用いることができる。

図７は、ステップＳ０３後の積層シート１０４の平面図である。積層シート１０４は、発泡剥離シートなどの粘着シートＦ１によって保持された状態で、切断線Ｌｘ，Ｌｙに沿って切断されている。このように、積層シート１０４が切り分けられることにより、積層体１１６が得られる。

図８は、ステップＳ０３で得られる未焼成の積層体１１６の斜視図である。積層体１１６には、未焼成の容量形成部１１８及びカバー部１１９が形成されている。また、積層体１１６では、切断面である側面Ｓに内部電極１１２，１１３が露出し、内部電極１１２，１１３のＹ軸方向の端部が側面Ｓ上において揃っている。

（ステップＳ０４：サイドマージン部形成）
ステップＳ０４では、ステップＳ０３で得られた積層体１１６の両側面Ｓに未焼成のサイドマージン部１１７を設ける。これにより、図９に示す未焼成のセラミック素体１１１が得られる。サイドマージン部１１７は、例えば、セラミックシート１１７ｓを積層体１１６の側面Ｓに貼り付けることで形成可能である。

セラミックシート１１７ｓを積層体１１６の側面Ｓに貼り付けるためには、例えば、打ち抜き法を利用可能である。つまり、積層体１１６の側面Ｓでセラミックシート１１７ｓを打ち抜くことで、セラミックシート１１７ｓを、側面Ｓの輪郭に沿って切断すると同時に、側面Ｓに接着することができる。

図１０は、打ち抜き法によるサイドマージン部１１７の形成方法の過程を示す断面図である。図１０に示す方法では、複数の積層体１１６の側面Ｓでセラミックシート１１７ｓを同時に打ち抜くことにより、複数の積層体１１６の側面Ｓに一括してサイドマージン部１１７を形成することが可能である。

まず、図１０Ａに示すように、一方の側面Ｓを上方に向けた複数の積層体１１６を、他方の側面Ｓを保持する粘着シートＦ２上に配列する。次に、粘着シートＦ２の下面を平板状の保持部材Ｈで保持し、複数の積層体１１６の上方を向いた側面Ｓ上にセラミックシート１１７ｓを配置する。

更に、複数の積層体１１６を覆うセラミックシート１１７ｓの上方に、弾性体で形成された平板状の弾性部材Ｄを対向させる。そして、図１０Ｂに示すように、弾性部材Ｄを下方にセラミックシート１１７ｓに接触するまで移動させ、更に弾性部材Ｄでセラミックシート１１７ｓを下方に押し込む。

このとき、弾性部材Ｄは、複数の積層体１１６の間の空間に食い込むことにより、セラミックシート１１７ｓにおける積層体１１６の側面Ｓに保持されていない領域を下方に押し下げる。これにより、セラミックシート１１７ｓは、上下方向に加わるせん断力によって、各積層体１１６の側面Ｓの輪郭に沿って切断される。

続いて、図１０Ｃに示すように、弾性部材Ｄを上方に移動させることにより、弾性部材Ｄをセラミックシート１１７ｓから離間させる。このとき、各積層体１１６の側面Ｓ上に残ったセラミックシート１１７ｓがサイドマージン部１１７となる。複数の積層体１１６の間の空間に残ったセラミックシート１１７ｓは除去する。

そして、粘着シートＦ２に保持された複数の積層体１１６を他の粘着シートに転写することにより、複数の積層体１１６の向きを上下反転させる。これにより、複数の積層体１１６の他方の側面Ｓにも、上記と同様の手法によってサイドマージン部１１７を一括して形成することができる。

なお、セラミックシート１１７ｓを積層体１１６の側面Ｓに貼り付ける方法は、打ち抜き法でなくてもよい。例えば、積層体１１６の側面Ｓの輪郭に合わせて切断したセラミックシート１１７ｓを積層体１１６の両側面Ｓに貼り付けることによっても、サイドマージン部１１７を形成することができる。

また、サイドマージン部１１７の形成には、セラミックシート１１７ｓを用いなくてもよく、例えば、セラミックスラリーを用いてもよい。つまり、積層体１１６の側面Ｓをセラミックスラリーに浸漬させて、積層体１１６の側面Ｓにセラミックスラリーを付着させることによっても、サイドマージン部１１７を形成可能である。

（ステップＳ０５：焼成）
ステップＳ０５では、ステップＳ０４で得られた図９に示すセラミック素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。つまり、ステップＳ０５によって、積層体１１６が積層体１６になり、サイドマージン部１１７がサイドマージン部１７になる。

ステップＳ０５における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム（ＢａＴｉＯ_３）系材料を用いる場合には、焼成温度は１０００〜１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

積層体１１６では、内部電極１１２，１１３が配置された容量形成部１１８が、内部電極１１２，１１３が配置されていないカバー部１１９よりも高い焼結性を有する。このため、焼成時の積層体１１６では、容量形成部１１８が、カバー部１１９よりも早く収縮を開始し、カバー部１１９よりも大きく収縮しようとする。

しかしながら、容量形成部１１８は、剛性の高いカバー部１１９によって挟持されているため、カバー部１１９によって収縮のタイミング及び収縮量が規制される。つまり、焼成時の積層体１１６では、カバー部１１９が、容量形成部１１８のカバー部１１９とは異なる挙動での収縮を妨げる。

このため、焼成時の積層体１１６では、容量形成部１１８とカバー部１１９とが近い挙動で収縮し、つまり容量形成部１１８とカバー部１１９との間での収縮挙動のミスマッチが生じにくくなる。これにより、積層体１１６の側面Ｓからサイドマージン部１１７に加わる応力が抑制される。

したがって、焼成時の積層体１１６では、サイドマージン部１１７が積層体１１６の側面Ｓから剥離することを防止することができる。これにより、積層セラミックコンデンサ１０では、焼成後においても積層体１６とサイドマージン部１７との間に隙間が発生しにくくなるため、高い耐湿性が得られる。

図１１は、一般的なセラミック素体１１１ａの焼成過程を模式的に示す断面図である。セラミック素体１１１ａの積層体１１６ａでは、大容量化及び小型化に有利となるように、容量形成部１１８ａの厚み寸法ｔ１が大きく、カバー部１１９ａの厚み寸法ｔ２が小さい構成が採用されている。

つまり、セラミック素体１１１ａでは、積層体１１６ａにおけるカバー部１１９ａが占める割合が、本実施形態に係る積層体１１６におけるカバー部１１９が占める割合よりも小さい。このため、セラミック素体１１１ａのカバー部１１９ａの剛性は、本実施形態に係るセラミック素体１１１のカバー部１１９の剛性よりも低い。

したがって、セラミック素体１１１ａでは、容量形成部１１８ａの収縮挙動がカバー部１１９ａによって規制されにくい。このため、焼成時の積層体１１６ａでは、カバー部１１９ａよりも早く容量形成部１１８ａの収縮が開始し、カバー部１１９ａよりも大きく容量形成部１１８ａが収縮する。

これにより、図１１に示すように、サイドマージン部１１７ａでは、Ｚ軸方向両端部がカバー部１１９ａによってＹ軸方向内側から規制を受けながら、Ｚ軸方向中央部のみが容量形成部１１８ａによってＹ軸方向内側に引き込まれる。これにより、サイドマージン部１１７ａが積層体１１６ａの側面Ｓから剥離しやすくなる。

同様に、焼成時の積層体１１６ａでは、容量形成部１１８ａがサイドマージン部１１７ａよりもＺ軸方向に大きく収縮することにより、カバー部１１９ａが容量形成部１１８ａから剥離しやすくなる。これに対し、本実施形態に係る積層セラミックコンデンサ１０では、サイドマージン部１１７ａ及びカバー部１１９ａの剥離が発生しにくい。

焼成時におけるサイドマージン部１１７の剥離は、厚み寸法Ｔが小さく、つまり積層体１１６の側面ＳのＺ軸方向の寸法が小さい積層セラミックコンデンサ１０ほど発生しやすくなる。このため、本発明の構成は、厚み寸法Ｔの小さい積層セラミックコンデンサ１０ほど有効となる。

つまり、本発明によれば、より低背の積層セラミックコンデンサ１０に対して、サイドマージン部１１７を後付けする技術を適用可能となる。具体的に、本発明は、厚み寸法Ｔが短手寸法Ｗの２分の１以下の構成により有効であり、厚み寸法Ｔが短手寸法Ｗの４分の１以下の構成に更に有効である。

また、焼成時の積層体１１６では、容量形成部１１８のＸＹ平面に沿った収縮量が小さく抑えられるため、内部電極１１２，１１３の交差面積の変化量が小さくなる。これにより、積層セラミックコンデンサ１０では、内部電極１２，１３の交差面積の誤差が更に生じにくくなるため、容量のばらつきをより効果的に抑制することができる。

（ステップＳ０６：外部電極形成）
ステップＳ０６では、ステップＳ０５で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０が完成する。ステップＳ０６における外部電極１４，１５の形成方法は、公知の方法から任意に選択可能である。

［実施例及び比較例］
積層セラミックコンデンサ１０の実施例及び比較例として、寸法Ｌ，Ｗ，Ｔ，ｔ１，ｔ２が様々に異なる構成１〜１２でサンプルを１０００個ずつ作製した。各サンプルの構成１〜１２では、寸法Ｌ，Ｗ，Ｔ，ｔ１，ｔ２を表１に示すとおりとし、寸法Ｌ，Ｗ，Ｔ，ｔ１，ｔ２以外を共通とした。

各構成１〜１２のサンプルについて耐湿性試験を行った。耐湿性試験では、各サンプルを温度４５℃、湿度９５％で、１０Ｖの定格電圧を印加した状態で１０００時間保持した。そして、耐湿性試験後の電気抵抗値が１０ＭΩ未満のサンプルを絶縁不良による故障が発生しているものと判断した。

表１には、各構成１〜１２について、耐湿性試験の評価結果として、１０００個のサンプルのうちの故障が発生したサンプルの個数が示されている。また、表１には、各構成１〜１２について、容量形成部１８の厚み寸法ｔ１及びカバー部１９の厚み寸法ｔ２から算出した（２×ｔ２）／ｔ１の値が示されている。

表１に示すとおり、（２×ｔ２）／ｔ１が０．６以上の実施例に係る構成２，３，４，６，７，８，１０，１１，１２では、いずれのサンプルでも故障が発生しなかった。この一方で、（２×ｔ２）／ｔ１が０．６未満の比較例に係る構成１，５，９ではいずれも、複数のサンプルで故障の発生が確認された。

［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば、積層セラミックコンデンサ１０では、外部電極１４，１５が、長手寸法Ｌ方向の両端部ではなく、短手寸法Ｗ方向の両端部に設けられていてもよい。この場合、積層体１６では、外部電極１４，１５に覆われる側面に内部電極１２，１３が引き出され、内部電極１２，１３が露出する端面にサイドマージン部１７が設けられる。

また、本発明を適用可能な積層セラミックコンデンサ１０は、厚み寸法Ｔが短手寸法Ｗよりも小さい低背型の構成に限定されない。積層セラミックコンデンサ１０では、厚み寸法Ｔが短手寸法Ｗ以上となる構成においても、サイドマージン部１７の剥離が発生しにくくなる本発明の効果が得られる。

更に、本発明は、積層セラミックコンデンサのみならず、複数の内部電極が積層された機能部を有する積層セラミック電子部品全般に適用可能である。本発明を適用可能な積層セラミック電子部品としては、積層セラミックコンデンサ以外に、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。

１０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層体
１７…サイドマージン部
１８…容量形成部
１９…カバー部

Claims

第１方向に積層された複数の内部電極を含む機能部と、前記機能部を前記第１方向の両側から被覆する一対のカバー部と、を有し、前記機能部の前記第１方向の寸法をｔ１とし、前記一対のカバー部それぞれの前記第１方向の寸法をｔ２とすると、（２×ｔ２）／ｔ１≧０．６の関係を満足する積層体と、
前記積層体を前記第１方向と直交する第２方向から覆うサイドマージン部と、
を具備する積層セラミック電子部品。
請求項１に記載の積層セラミック電子部品であって、
前記第１方向の厚み寸法が、前記第２方向の寸法と、前記第１方向及び第２方向と直交する第３方向の寸法と、のうち小さい方の短手寸法よりも小さい
積層セラミック電子部品。
請求項２に記載の積層セラミック電子部品であって、
前記厚み寸法が前記短手寸法の２分の１以下である
積層セラミック電子部品。
請求項３に記載の積層セラミック電子部品であって、
前記厚み寸法が前記短手寸法の４分の１以下である
積層セラミック電子部品。
請求項１から４のいずれか１項に記載の積層セラミック電子部品であって、
前記複数の内部電極の前記第２方向の端部の位置が、前記第２方向において０．５μｍの範囲内に収まる
積層セラミック電子部品。
第１方向に積層された複数の内部電極を含む機能部と、前記機能部を前記第１方向の両側から被覆する一対のカバー部と、を有し、焼成後において、前記機能部の前記第１方向の寸法をｔ１とし、前記一対のカバー部それぞれの前記第１方向の寸法をｔ２とすると、（２×ｔ２）／ｔ１≧０．６の関係を満足する未焼成の積層体を準備し、
前記未焼成の積層体を前記第２方向から覆う未焼成のサイドマージン部を形成することで未焼成のセラミック素体を作製し、
前記未焼成のセラミック素体を焼成する
積層セラミック電子部品の製造方法。
請求項６に記載の積層セラミック電子部品の製造方法であって、
前記未焼成のサイドマージン部は、前記未焼成の積層体にセラミックシートを貼り付けることで形成する
積層セラミック電子部品の製造方法。
請求項７に記載の積層セラミック電子部品の製造方法であって、
前記未焼成のサイドマージン部は、前記未焼成の積層体で前記セラミックシートを打ち抜くことで形成する
積層セラミック電子部品の製造方法。