JP2015111652A - 電子部品 - Google Patents

Abstract

【課題】配線基板に埋め混まれた際に配線基板との密着性が低下しにくい電子部品を提供する。
【解決手段】電子部品の長さ方向に沿った寸法は、０．６ｍｍ〜１．０ｍｍである。電子部品の幅方向に沿った寸法は、０．３ｍｍ〜０．５ｍｍである。電子部品の厚み方向に沿った寸法は、０．０７ｍｍ〜０．１５ｍｍである。幅方向における中央において外部電極１３、１４の主面の上に位置する部分の頂部と接しており、長さ方向に沿って延びる一方の仮想直線Ｌ１、Ｌ４、Ｌ６、Ｌ９と、幅方向における中央において外部電極の端面の上に位置する部分の頂部と接しており、厚み方向に沿って延びるの他方の仮想直線Ｌ２、Ｌ７と、幅方向における中央部において外部電極に接しており、前記一方と他方の仮想直線のそれぞれに対して４５°傾斜している第３の仮想直線Ｌ３、Ｌ５、Ｌ８、Ｌ１０とにより形成された三角形Ｓ１、Ｓ２、Ｓ３、Ｓ４の面積が４５０μｍ^２以上である。
【選択図】図２

Description

本発明は、電子部品に関する。

近年、コンデンサなどの電子部品の実装スペースを小さくするために、配線基板に電子部品を埋め混むことが提案されている（例えば、特許文献１を参照）。

特開２００３−３０９３７３号公報

配線基板に埋め混まれた電子部品と配線基板の密着性が低下する場合がある。

本発明の主な目的は、配線基板に埋め混まれた際に配線基板との密着性が低下しにくい電子部品を提供することにある。

本発明に係る電子部品は、電子部品本体と、第１の外部電極と、第２の外部電極とを備える。電子部品本体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。第１の外部電極は、第１の端面の上から、第１の主面及び第２の主面の上にまで至る。第２の外部電極は、第２の端面の上から、第１の主面及び第２の主面の上にまで至る。電子部品の長さ方向に沿った寸法が、０．６ｍｍ〜１．０ｍｍである。電子部品の幅方向に沿った寸法が、０．３ｍｍ〜０．５ｍｍである。電子部品の厚み方向に沿った寸法が、０．０７ｍｍ〜０．１５ｍｍである。第１の三角形の面積と、第２の三角形の面積と、第３の三角形の面積と、第４の三角形の面積とがそれぞれ４５０μｍ^２以上である。第１の三角形は、電子部品を第１の側面または第２の側面から投影したときの第１の外部電極の第１の主面の上に位置する部分の頂部と接しており、長さ方向に沿って延びる第１の仮想直線と、第１の外部電極の第１の端面の上に位置する部分の頂部と接しており、厚み方向に沿って延びる第１の仮想直線と直交する第２の仮想直線と、第１の外部電極に接しており、第１及び第２の仮想直線のそれぞれに対して４５°傾斜している第３の仮想直線とにより形成されている。第２の三角形は、電子部品を第１の側面または第２の側面から投影したときの第１の外部電極の第２の主面の上に位置する部分の頂部と接しており、長さ方向に沿って延びる第２の仮想直線と直交する第４の仮想直線と、第１の外部電極に接しており、第２及び第４の仮想直線のそれぞれに対して４５°傾斜している第５の仮想直線とにより形成されている。第３の三角形は、電子部品を第１の側面または第２の側面から投影したときの第２の外部電極の第１の主面の上に位置する部分の頂部と接しており、長さ方向に沿って延びる第６の仮想直線と、第２の外部電極の第２の端面の上に位置する部分の頂部と接しており、厚み方向に沿って延びる第６の仮想直線と直交する第７の仮想直線と、第２の外部電極に接しており、第６及び第７の仮想直線のそれぞれに対して４５°傾斜している第８の仮想直線とにより形成されている。第４の三角形は、電子部品を第１の側面または第２の側面から投影したときの第２の外部電極の第２の主面の上に位置する部分の頂部と接しており、長さ方向に沿って延びる第７の仮想直線と直交する第９の仮想直線と、第２の外部電極に接しており、第７及び第９の仮想直線のそれぞれに対して４５°傾斜している第１０の仮想直線とにより形成されている。

本発明に係る電子部品では、第１の三角形と第２の三角形と第３の三角形と第４の三角形の面積が、それぞれ、１２００μｍ^２以下であることが好ましい。

本発明に係る電子部品では、外部電極が、表層を構成しているＣｕめっき膜を有していてもよい。

本発明によれば、配線基板に埋め混まれた際に配線基板との密着性が低下しにくい電子部品を提供することができる。

本発明の一実施形態に係る積層セラミック電子部品の模式的斜視図である。 図１の線ＩＩ−ＩＩにおける模式的断面図である。 面積Ｓ（Ｓ１〜Ｓ４）とマイナス５５℃から１２５℃にまで配線基板を加熱したときにセラミック電子部品と配線基板との間に生じる応力の最大値との関係を表すグラフである。

以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。

また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。

図１は、本実施形態に係る積層セラミック電子部品の模式的斜視図である。図２は、図１の線ＩＩ−ＩＩにおける模式的断面図である。

本実施形態では、電子部品の一例として、図１及び図２に示される積層セラミック電子部品１を例に挙げて説明する。積層セラミック電子部品１は、セラミックコンデンサであってもよいし、圧電部品、サーミスタまたはインダクタ等であってもよい。

積層セラミック電子部品１の長さ方向Ｌに沿った寸法は、０．６ｍｍ〜１．０ｍｍである。積層セラミック電子部品１の幅方向Ｗに沿った寸法は、０．３ｍｍ〜０．５ｍｍである。積層セラミック電子部品１の厚み方向Ｔに沿った寸法は、０．０７ｍｍ〜０．１５ｍｍである。積層セラミック電子部品１の幅方向Ｗに沿った寸法に対する、積層セラミック電子部品１の長さ方向Ｌに沿った寸法の比（（積層セラミック電子部品１の長さ方向Ｌに沿った寸法）／（積層セラミック電子部品１の幅方向Ｗに沿った寸法））は、１．２０〜３．３３であることが好ましい。積層セラミック電子部品１の長さ方向Ｌに沿った寸法に対する、積層セラミック電子部品１の厚み方向Ｔに沿った寸法の比（（積層セラミック電子部品１の厚み方向Ｔに沿った寸法）／（積層セラミック電子部品１の長さ方向Ｌに沿った寸法））は、４．００〜１４．２９であることが好ましい。

（電子部品本体１０）
積層セラミック電子部品１は、直方体状の電子部品本体１０を備える。電子部品本体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆ（図２を参照。）とを有する。第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗ及び厚み方向Ｔに沿って延びている。長さ方向Ｌ、幅方向Ｗ及び厚み方向Ｔは、それぞれ直交している。

なお、本発明において、「直方体状」には、角部や稜線部が丸められた直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。

電子部品本体１０は、積層セラミック電子部品１の機能に応じた適宜のセラミックスからなる。具体的には、積層セラミック電子部品１がコンデンサである場合は、電子部品本体１０を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。電子部品本体１０には、積層セラミック電子部品１に要求される特性に応じて、例えばＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分が適宜添加されていてもよい。

積層セラミック電子部品１が圧電部品である場合は、電子部品本体を圧電セラミックスにより形成することができる。圧電セラミックスの具体例としては、例えばＰＺＴ（チタン酸ジルコン酸鉛）系セラミックスなどが挙げられる。

積層セラミック電子部品１が例えばサーミスタである場合は、電子部品本体を半導体セラミックスにより形成することができる。半導体セラミックスの具体例としては、例えばスピネル系セラミックなどが挙げられる。

積層セラミック電子部品１が例えばインダクタである場合は、電子部品本体を磁性体セラミックスにより形成することができる。磁性体セラミックスの具体例としては、例えばフェライトセラミックなどが挙げられる。

（内部電極）
図２に示されるように、電子部品本体１０の内部には、複数の第１の内部電極１１と複数の第２の内部電極１２とが設けられる。

第１及び第２の内部電極１１、１２は、厚み方向Ｔに沿って交互に設けられている。厚み方向Ｔにおいて隣り合う第１の内部電極１１と第２の内部電極１２とは、セラミック部１０ｇを介して対向している。セラミック部１０ｇの厚みは、０．６μｍ〜１．８μｍ程度とすることができ、０．８μｍ〜１．２μｍであることが好ましい。

第１の内部電極１１は矩形状である。第１の内部電極１１は、第１及び第２の主面１０ａ、１０ｂと平行に設けられている。すなわち、第１の内部電極１１は、長さ方向Ｌ及び幅方向Ｗに沿って設けられている。第１の内部電極１１は、第１の端面１０ｅに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第２の端面１０ｆには露出していない。

第２の内部電極１２は矩形状である。第２の内部電極１２は、第１及び第２の主面１０ａ、１０ｂと平行に設けられている。すなわち、第２の内部電極１２は、長さ方向Ｌ及び幅方向Ｗに沿って設けられている。よって、第２の内部電極１２と第１の内部電極１１とは互いに平行である。第２の内部電極１２は、第２の端面１０ｆに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第１の端面１０ｅには露出していない。

第１及び第２の内部電極１１、１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１、１２は、例えばＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属、またはＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）により構成することができる。

第１及び第２の内部電極１１、１２の厚みは、例えば０．３μｍ〜１．０μｍ程度であることが好ましい。

（外部電極）
図１及び図２に示されるように、積層セラミック電子部品１は、第１及び第２の外部電極１３、１４を備えている。

第１の外部電極１３は、第１の端面１０ｅにおいて第１の内部電極１１に電気的に接続されている。第１の外部電極１３は、第１の端面１０ｅから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように設けられている。

一方、第２の外部電極１４は、第２の端面１０ｆにおいて第２の内部電極１２に電気的に接続されている。第２の外部電極１４は、第２の端面１０ｆから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。

第１及び第２の外部電極１３，１４は、それぞれ、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの適宜の金属により構成することができる。第１及び第２の外部電極１３，１４は、例えば、導電性ペーストを焼き付けた焼成電極であってもよいし、焼成電極と、焼成電極の上に形成しためっき膜との積層体により構成されていてもよい。その場合、第１及び第２の外部電極１３，１４の最外層は、Ｃｕめっき膜により構成されていることが好ましい。

上述のように、配線基板に埋め混まれた電子部品と配線基板の密着性が低下する場合がある。例えば、電子部品が埋め混まれた配線基板の温度が変化すると、電子部品の熱膨張係数と配線基板の熱膨張係数とが異なるため、電子部品と配線基板との間に応力が加わる。この応力が配線基板と電子部品との間の密着性を低下させているものと考えられる。近年、配線基板の熱膨張係数をシリコンの熱膨張係数に近似させるため、樹脂配線基板における無機フィラーの含有率が高められている。このため、樹脂配線基板における樹脂の含有率が低く、樹脂配線基板と電子部品との密着性が十分に確保できず、剥離しやすいという問題が顕在化してきている。

積層セラミック電子部品１では、幅方向Ｗにおける中央において外部電極１３の第１の主面１０ａの上に位置する部分の頂部と接しており、長さ方向Ｌに沿って延びる第１の仮想直線Ｌ１と、幅方向Ｗにおける中央において外部電極１３の第１の端面１０ｅの上に位置する部分の頂部と接しており、厚み方向に沿って延びる第２の仮想直線Ｌ２と、幅方向Ｗにおける中央部において外部電極１３に接しており、第１及び第２の仮想直線Ｌ１，Ｌ２のそれぞれに対して４５°傾斜している第３の仮想直線Ｌ３とにより形成された三角形の面積Ｓ１が４５０μｍ^２以上である。このため、第１の外部電極１３の第１の主面１０ａと第１の端面１０ｅとにより構成される稜線部の上に位置する部分の表面の等価曲率半径が大きい。このため、積層セラミック電子部品１が埋め混まれた配線基板と積層セラミック電子部品１との間に応力が加わった場合に、その応力が特定の箇所に集中しにくい。従って、積層セラミック電子部品１と配線基板との密着性が低下しにくい。

但し、面積Ｓ１が大きすぎると、第１の外部電極１３の第１の端面１０ｅと第１の主面１０ａとにより形成された稜線部上に位置する部分の厚みが薄くなりすぎる場合がある。従って、面積Ｓ１は、１２００μｍ^２以下であることが好ましい。

なお、面積Ｓ１は、積層セラミック電子部品１を第１の側面１０ｃまたは第２の側面１０ｄから投影し、第１の仮想直線Ｌ１及び第２の仮想直線Ｌ２の交点から第１の仮想直線Ｌ１及び第３の仮想直線Ｌ３の交点までの距離と、第１の仮想直線Ｌ１及び第２の仮想直線Ｌ２の交点から第２の仮想直線Ｌ２及び第３の仮想直線Ｌ３の交点までの距離との積を２で割ることによって求めることができる。

同様の理由から、第２の仮想直線Ｌ２と、幅方向Ｗの中央において第１の外部電極１３の第２の主面１０ｂの上に位置する部分の頂部と接しており、長さ方向Ｌに沿って延びる第４の仮想直線Ｌ４と、幅方向Ｗの中央において第１の外部電極１３と接しており、第２及び第４の仮想直線Ｌ２，Ｌ４のそれぞれに対して４５°傾斜した第５の仮想直線Ｌ５とにより形成された三角形の面積Ｓ２は、４５０μｍ^２以上であることが好ましく、１２００μｍ^２以下であることが好ましい。

なお、面積Ｓ２は、積層セラミック電子部品１を第１の側面１０ｃまたは第２の側面１０ｄから投影し、第４の仮想直線Ｌ４及び第２の仮想直線Ｌ２の交点から第４の仮想直線Ｌ４及び第５の仮想直線Ｌ５の交点までの距離と、第４の仮想直線Ｌ４及び第２の仮想直線Ｌ２の交点から第２の仮想直線Ｌ２及び第５の仮想直線Ｌ５の交点までの距離との積を２で割ることによって求めることができる。

幅方向Ｗの中央において第２の外部電極１４の第１の主面１０ａの上に位置する部分の頂部と接しており、長さ方向Ｌに沿って延びる第６の仮想直線Ｌ６と、幅方向Ｗの中央において第２の外部電極１４の第２の端面１０ｆの上に位置する部分の頂部と接しており、厚み方向Ｔに沿って延びる第７の仮想直線Ｌ７と、幅方向Ｗの中央において第２の外部電極１４と接しており、第６及び第７の仮想直線Ｌ６，Ｌ７のそれぞれに対して４５°傾斜した第８の仮想直線Ｌ８とにより形成された三角形の面積Ｓ３は、４５０μｍ^２以上であることが好ましく、１２００μｍ^２以下であることが好ましい。

なお、面積Ｓ３は、積層セラミック電子部品１を第１の側面１０ｃまたは第２の側面１０ｄから投影し、第４の仮想直線Ｌ４及び第７の仮想直線Ｌ７の交点から第４の仮想直線Ｌ４及び第８の仮想直線Ｌ８の交点までの距離と、第４の仮想直線Ｌ４及び第７の仮想直線Ｌ７の交点から第７の仮想直線Ｌ７及び第８の仮想直線Ｌ８の交点までの距離との積を２で割ることによって求めることができる。

第７の仮想直線Ｌ７と、幅方向Ｗの中央において第２の外部電極１４の第２の主面１０ｂの上に位置する部分の頂部と接しており、長さ方向Ｌに沿って延びる第９の仮想直線Ｌ１０と、幅方向Ｗの中央において第２の外部電極１４と接しており、第７及び第１０の仮想直線Ｌ７，Ｌ１０のそれぞれに対して４５°傾斜した第８の仮想直線Ｌ８とにより形成された三角形の面積Ｓ４は、４５０μｍ^２以上であることが好ましく、１２００μｍ^２以下であることが好ましい。

なお、面積Ｓ４は、積層セラミック電子部品１を第１の側面１０ｃまたは第２の側面１０ｄから投影し、第９の仮想直線Ｌ９及び第７の仮想直線Ｌ７の交点から第９の仮想直線Ｌ９及び第１０の仮想直線Ｌ１０の交点までの距離と、第９の仮想直線Ｌ９及び第７の仮想直線Ｌ７の交点から第７の仮想直線Ｌ７及び第１０の仮想直線Ｌ１０の交点までの距離との積を２で割ることによって求めることができる。

図３は、以下の設計パラメータを有するセラミック電子部品を、以下のパラメータを有する配線基板に埋め混んだサンプルを−５５℃から１２５℃にまで加熱したときにセラミック電子部品と配線基板との間に付与された応力の最大値を表すグラフである。

図３に示される結果から、面積Ｓ１〜Ｓ４を４５０μｍ^２以上とすることによりセラミック電子部品と配線基板との間に付与された応力の最大値を小さくできることが分かる。なお、面積Ｓ１〜Ｓ４が４００μｍ^２以下である場合は、積層セラミック電子部品にクラックが発生した。

（セラミック電子部品の設計パラメータ）
長さ方向に沿った寸法：１．００ｍｍ
幅方向に沿った寸法：０．５０ｍｍ
厚み方向に沿った寸法：０．１５ｍｍ
セラミック素体の端面と、外部電極の第１の主面上に位置する部分の先端との間の距離：０．３０ｍｍ
ヤング率：１８０ＧＰａ
熱膨張率（ＣＴＥ）：８．００ｐｐｍ／℃

（配線基板の設計パラメータ）
構造：Ｃｕ配線／プリプレグ／コア基板／プリプレグ／Ｃｕ配線
配線の材質：Ｃｕ
配線の厚み：３０μｍ
配線の熱膨張率（ＣＴＥ）：１６ｐｐｍ／℃
配線の弾性率：１１０ＧＰａ
コア基板の厚み：１５０μｍ
コア基板の熱膨張率（ＣＴＥ）：３ｐｐｍ／℃
コア基板の弾性率：３０ＧＰａ
コア基板のガラス転移点（Ｔｇ）：２００℃
プリプレグの厚み：４５μｍ
プリプレグのの熱膨張率（ＣＴＥ）：３ｐｐｍ／℃
プリプレグの弾性率：３０ＧＰａ

（積層セラミック電子部品１の製造方法）
積層セラミック電子部品１の製造方法は特に限定されない。積層セラミック電子部品１は、例えば以下の要領で製造することができる。

まず、第１及び第２の内部電極１１、１２を有する電子部品本体１０を準備する。具体的には、セラミック粉末を含むセラミックペーストを、例えばスクリーン印刷法などによりシート状に塗布し乾燥させることにより、セラミックグリーンシートを作製する。

次に、上記セラミックグリーンシートの上に、内部電極形成用の導電ペーストを、例えばスクリーン印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとを用意する。なお、セラミックペーストや内部電極形成用の導電ペーストには、例えば公知のバインダーや溶媒が含まれていてもよい。

続いて、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートを順次積層し、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。なお必要に応じて、静水圧プレスなどの手段により、マザー積層体を積層方向にプレスしてもよい。

マザー積層体を所定の形状寸法にカットし、生の電子部品本体を複数作製する。このとき、生の電子部品本体に対してバレル研磨等を施し、稜線部や角部を丸めてもよい。

次いで、生の電子部品本体を焼成する。これにより、電子部品本体１０が完成する。なお、生の電子部品本体の焼成温度は、用いたセラミックスや導電材料に応じて適宜設定することができる。生の電子部品本体の焼成温度は、例えば９００℃〜１３００℃程度とすることができる。

次に、焼成後の電子部品本体１０の両端面に導電性ペーストを塗布して焼き付けを行うことにより、第１及び第２の焼成電極層を形成する。なお、焼き付け温度は、例えば７００℃〜１０００℃であることが好ましい。

次に、めっき法により、焼成電極層の上に、Ｃｕめっき膜を形成することにより、第１及び第２の外部電極１３，１４を完成させることができる。以上の要領で積層セラミック電子部品１を製造することができる。

導電性ペーストの塗布は、例えば、電子部品本体１０を導電性ペースト槽に浸漬させることにより行うことができる。浸漬させた電子部品本体１０を導電性ペースト槽から引き上げる速度を調節することにより、面積Ｓ１〜Ｓ４を調節することができる。

具体的には、浸漬させた電子部品本体１０を導電性ペースト槽から引き上げる速度を速くすると、電子部品本体１０に保持されるペースト量が多くなる。従って、外部電極１３，１４の稜線部の曲率半径が大きくなり、面積Ｓ１〜Ｓ４が大きくなる。浸漬させた電子部品本体１０を導電性ペースト槽から引き上げる速度を遅くすると、電子部品本体１０に保持されるペースト量が少なくなる。従って、外部電極１３，１４の稜線部の曲率半径が小さくなり、面積Ｓ１〜Ｓ４が小さくなる。

また、導電性ペーストの粘度を高めることにより面積Ｓ１〜Ｓ４を大きくすることができる。逆に、導電性ペーストの粘度を低めることにより面積Ｓ１〜Ｓ４を小さくすることができる。

例えば、長さ寸法が１．０ｍｍであり、幅寸法が０．５ｍｍであり、厚み寸法が０．１１ｍｍである電子部品本体に対して以下の要領で導電性ペーストを塗布することによりＳ１〜Ｓ４が４５０μｍ^２である積層セラミック電子部品を作製することができた。

まず、厚みが３００μｍの導電性ペースト槽（粘度：５Ｐａ・ｓ〜１０Ｐａ・ｓ）に、電子部品本体を、１２０ｍｍ／分で導電性ペースト槽の底面まで突入させ、０．１秒保持した。その後、３０ｍｍ／分で、導電性ペースト槽から、導電性ペースト槽の３５０μｍ上方まで電子部品本体を引き上げ、５秒保持した。その後、６ｍｍ／分で、導電性ペースト槽の１５００μｍ上方まで電子部品本体を引き上げた。その後、厚みが１５μｍの別の導電性ペースト槽（粘度：５Ｐａ・ｓ〜１０Ｐａ・ｓ）に、３０ｍｍ／分で導電性ペースト槽の底面まで突入させ、０．１秒保持した。その後、６ｍｍ／分で、導電性ペースト槽から、導電性ペースト槽の５０μｍ上方まで電子部品本体を引き上げ、５秒保持した。その後、６ｍｍ／分で、導電性ペースト槽の１０００μｍ上方まで電子部品本体を引き上げることにより導電性ペースト層を形成した。その導電性ペースト層を、６０℃〜１８０℃のなかで１０分間温風乾燥させた後に、６００℃〜９５０℃で焼き付け処理し、その後厚み５〜１０μｍのＣｕめっき膜を形成することにより、外部電極を作製した。得られた外部電極におけるＳ１〜Ｓ４を測定したところ、４５０μｍ^２であった。

例えば、長さ寸法が１．０ｍｍであり、幅寸法が０．５ｍｍであり、厚み寸法が０．１５ｍｍである電子部品本体に対して以下の要領で導電性ペーストを塗布することによりＳ１〜Ｓ４が１２００μｍ^２である積層セラミック電子部品を作製することができた。

まず、厚みが３００μｍの導電性ペースト槽（粘度：５Ｐａ・ｓ〜１０Ｐａ・ｓ）に、電子部品本体を、９０ｍｍ／分で導電性ペースト槽の底面まで突入させ、０．１秒保持した。その後、３０ｍｍ／分で、導電性ペースト槽から、導電性ペースト槽の３５０μｍ上方まで電子部品本体を引き上げ、８秒保持した。その後、６ｍｍ／分で、導電性ペースト槽の１５００μｍ上方まで電子部品本体を引き上げた。その後、厚みが５０μｍの別の導電性ペースト槽（粘度：５Ｐａ・ｓ〜１０Ｐａ・ｓ）に、３０ｍｍ／分で導電性ペースト槽の底面まで突入させ、０．１秒保持した。その後、６ｍｍ／分で、導電性ペースト槽から、導電性ペースト槽の１５０μｍ上方まで電子部品本体を引き上げ、０．１秒保持した。その後、４２０ｍｍ／分で、導電性ペースト槽の４０００μｍ上方まで電子部品本体を引き上げることにより導電性ペースト層を形成した。その導電性ペースト槽を、６０℃〜１８０℃のなかで１０分間温風乾燥させた後に、６００〜９５０℃で焼き付け処理し、その後厚み５μｍ〜１０μｍのＣｕめっき膜を形成することにより、外部電極を作製した。得られた外部電極におけるＳ１〜Ｓ４を測定したところ、１２００μｍ^２であった。

１：積層セラミック電子部品
Ｌ１：第１の仮想直線
Ｌ２：第２の仮想直線
Ｌ３：第３の仮想直線
Ｌ４：第４の仮想直線
Ｌ５：第５の仮想直線
Ｌ６：第６の仮想直線
Ｌ７：第７の仮想直線
Ｌ８：第８の仮想直線
Ｌ１０：第９の仮想直線
１０：電子部品本体
１０ａ：第１の主面
１０ｂ：第２の主面
１０ｃ：第１の側面
１０ｄ：第２の側面
１０ｅ：第１の端面
１０ｆ：第２の端面
１０ｇ：セラミック部
１１：第１の内部電極
１２：第２の内部電極
１３：第１の外部電極
１４：第２の外部電極

Claims (3)

1. 長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する電子部品本体と、
   前記第１の端面の上から、前記第１の主面及び第２の主面の上にまで至る第１の外部電極と、
   前記第２の端面の上から、前記第１の主面及び第２の主面の上にまで至る第２の外部電極と、
   を備える電子部品であって、
   前記電子部品の長さ方向に沿った寸法が、０．６ｍｍ〜１．０ｍｍであり、
   前記電子部品の幅方向に沿った寸法が、０．３ｍｍ〜０．５ｍｍであり、
   前記電子部品の厚み方向に沿った寸法が、０．０７ｍｍ〜０．１５ｍｍであり、
   前記電子部品を前記第１の側面または前記第２の側面から投影したときの前記第１の外部電極の前記第１の主面の上に位置する部分の頂部と接しており、長さ方向に沿って延びる第１の仮想直線と、前記第１の外部電極の前記第１の端面の上に位置する部分の頂部と接しており、厚み方向に沿って延びる第１の仮想直線と直交する第２の仮想直線と、前記第１の外部電極に接しており、前記第１及び第２の仮想直線のそれぞれに対して４５°傾斜している第３の仮想直線とにより形成された第１の三角形の面積と、
   前記電子部品を前記第１の側面または第２の側面から投影したときの前記第１の外部電極の前記第２の主面の上に位置する部分の頂部と接しており、長さ方向に沿って延びる前記第２の仮想直線と直交する第４の仮想直線と、前記第１の外部電極に接しており、前記第２及び第４の仮想直線のそれぞれに対して４５°傾斜している第５の仮想直線とにより形成された第２の三角形の面積と、
   前記電子部品を前記第１の側面または第２の側面から投影したときの前記第２の外部電極の前記第１の主面の上に位置する部分の頂部と接しており、長さ方向に沿って延びる第６の仮想直線と、前記第２の外部電極の前記第２の端面の上に位置する部分の頂部と接しており、厚み方向に沿って延びる第６の仮想直線と直交する第７の仮想直線と、前記第２の外部電極に接しており、前記第６及び第７の仮想直線のそれぞれに対して４５°傾斜している第８の仮想直線とにより形成された第３の三角形の面積と、
   前記電子部品を前記第１の側面または第２の側面から投影したときの前記第２の外部電極の前記第２の主面の上に位置する部分の頂部と接しており、長さ方向に沿って延びる前記第７の仮想直線と直交する第９の仮想直線と、前記第２の外部電極に接しており、前記第７及び第９の仮想直線のそれぞれに対して４５°傾斜している第１０の仮想直線とにより形成された第４の三角形の面積と、
   がそれぞれ４５０μｍ^２以上である、電子部品。
2. 前記第１の三角形と前記第２の三角形と前記第３の三角形と前記第４の三角形の面積が、それぞれ、１２００μｍ^２以下である、請求項１に記載の電子部品。
3. 前記外部電極は、表層を構成しているＣｕめっき膜を有する、請求項１又は２に記載の電子部品。

Images