JP2014207254A

JP2014207254A - セラミック電子部品

Info

Publication number: JP2014207254A
Application number: JP2013082177A
Authority: JP
Inventors: 康弘西坂; Yasuhiro Nishizaka; 吉田　明弘; Akihiro Yoshida; 明弘吉田; 明石塚; Akira Ishizuka; 安範多瀬田; Yasunori Taseda
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2013-04-10
Filing date: 2013-04-10
Publication date: 2014-10-30

Abstract

【課題】Ｃｕのイオンマイグレーションが起こりにくいセラミック電子部品を提供する。
【解決手段】セラミック電子部品１は、セラミック素体１０と、外部電極１３，１４とを備える。セラミック素体１０は、内部電極１１，１２の端部が表面に露出している。外部電極１３，１４は、セラミック素体１０の上に設けられている。外部電極１３，１４は、Ｃｕめっき膜１６を有する。Ｃｕめっき膜１６は、最外層を構成している。Ｃｕめっき膜１６のＣｕ結晶粒の平均結晶粒径は、２μｍ以上である。
【選択図】図１

Description

本発明は、セラミック電子部品に関する。

従来、携帯電話機、携帯音楽プレーヤーなどの電子機器には、セラミックコンデンサに代表されるセラミック電子部品が使用されている。近年、セラミック電子部品の小型化が進んでいる。セラミック電子部品のさらなる小型化を図るため、例えば、特許文献１には、配線基板内に埋め込み可能なセラミック電子部品が開示されている。

特開２０１０−１２９７３７号公報

配線基板内にセラミック電子部品を埋め込み、セラミック電子部品と配線基板とを電気的に接続する方法としては、例えば、次のような方法が挙げられる。まず、セラミック電子部品を配線基板内に埋め込む。次に、配線基板内に埋め込まれたセラミック電子部品の外部電極に対してレーザー光を照射してビアホールを形成する。次に、そのビアホールの内部に導電性材料を充填して、配線基板の配線とセラミック電子部品の外部電極とを電気的に接続する。

このようにして配線基板内に埋め込まれるセラミック電子部品の外部電極は、耐レーザー性、レーザー反射率、配線基板との接続性などを考慮して、Ｃｕめっき膜により形成されることがある。

ところが、Ｃｕは、イオン化傾向が比較的高い。このため、Ｃｕめっき膜では、Ｃｕのイオンマイグレーションが生じやすく、配線基板内でセラミック電子部品がショート不良を起こす場合がある。

本発明の主な目的は、Ｃｕのイオンマイグレーションが起こりにくいセラミック電子部品を提供することにある。

本発明に係るセラミック電子部品は、セラミック素体と、外部電極とを備える。セラミック素体は、内部電極の端部が表面に露出している。外部電極は、セラミック素体の上に設けられている。外部電極は、Ｃｕめっき膜を有する。Ｃｕめっき膜は、最外層を構成している。Ｃｕめっき膜のＣｕ結晶粒の平均結晶粒径は、２μｍ以上である。

本発明に係るセラミック電子部品のある特定の局面では、Ｃｕめっき膜は、単一のめっき膜により構成されている。

本発明によれば、Ｃｕのイオンマイグレーションが起こりにくいセラミック電子部品を提供することができる。

第１の実施形態に係るセラミック電子部品の略図的斜視図である。第１の実施形態に係るセラミック電子部品の略図的側面図である。図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。図３の線ＩＶ−ＩＶにおける略図的断面図である。図３の線Ｖで囲まれた部分の略図的拡大図である。導電パターンが形成されたセラミックグリーンシートの略図的平面図である。マザー積層体の略図的平面図である。第２の実施形態に係るセラミック電子部品の略図的断面図である。第３の実施形態に係るセラミック電子部品の略図的斜視図である。

以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。

また、実施形態などにおいて参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率などが異なる場合がある。具体的な物体の寸法比率などは、以下の説明を参酌して判断されるべきである。

（第１の実施形態）
図１は、第１の実施形態に係るセラミック電子部品の略図的斜視図である。図２は、第１の実施形態に係るセラミック電子部品の略図的側面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。図４は、図３の線ＩＶ−ＩＶにおける略図的断面図である。図５は、図３の線Ｖで囲まれた部分の略図的拡大図である。

まず、図１〜図５を参照しながら、セラミック電子部品１の構成について説明する。

図１〜図３に示すように、セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミック材料からなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。なお、セラミック素体１０には、所望するセラミック電子部品１の特性に応じて、上記セラミック材料を主成分として、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。

セラミック電子部品１がセラミック圧電素子である場合は、セラミック素体１０を圧電セラミック材料により形成することができる。圧電セラミック材料の具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。

セラミック電子部品１がサーミスタ素子である場合は、セラミック素体１０を半導体セラミック材料により形成することができる。半導体セラミック材料の具体例としては、例えば、スピネル系セラミック材料などが挙げられる。

セラミック電子部品１が、インダクタ素子である場合は、セラミック素体１０を磁性体セラミック材料により形成することができる。磁性体セラミック材料の具体例としては、例えば、フェライトセラミック材料などが挙げられる。

セラミック素体１０は、直方体状に形成されている。図１〜図３に示すように、セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。図１〜図３に示すように、第１及び第２の主面１０ａ、１０ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の主面１０ａ、１０ｂは、互いに対向している。第１及び第２の側面１０ｃ、１０ｄは、厚み方向Ｔ及び長さ方向Ｌに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、互いに対向している。第１及び第２の端面１０ｅ、１０ｆは、厚み方向Ｔ及び幅方向Ｗに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、互いに対向している。

なお、本明細書において、「直方体状」には、角部や稜線部が面取り状またはＲ面取り状である直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。すなわち、主面、側面及び端面のそれぞれが平坦である必要は必ずしもない。

セラミック素体１０の寸法は、特に限定されないが、セラミック素体１０の厚み寸法をＴ、長さ寸法をＬ、幅寸法をＷとしたときに、セラミック素体１０は、Ｔ≦Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす薄型のものであることが好ましい。具体的には、０．０５ｍｍ≦Ｔ≦０．３ｍｍ、０．４ｍｍ≦Ｌ≦１ｍｍ、０．３ｍｍ≦Ｗ≦０．５ｍｍであることが好ましい。

セラミック部１０ｇ（図３を参照）の厚さは、特に限定されない。セラミック部１０ｇの厚さは、例えば、０．５μｍ〜１０μｍ程度とすることができる。

図３に示すように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。

図３に示すように、第１の内部電極１１は、長さ方向Ｌ及び幅方向Ｗに沿って延びるように形成されている。第１の内部電極１１は、セラミック素体１０の第１の端面１０ｅに露出しており、第１の端面１０ｅから第２の端面１０ｆ側に向かって延びている。第１の内部電極１１は、第２の端面１０ｆ、第１及び第２の側面１０ｃ、１０ｄのそれぞれには至っていない。一方、第２の内部電極１２も、長さ方向Ｌ及び幅方向Ｗに沿って延びるように形成されている。第２の内部電極１２は、図３に示すように、セラミック素体１０の第２の端面１０ｆに露出しており、第２の端面１０ｆから第１の端面１０ｅ側に向かって延びている。第２の内部電極１２は、第１の端面１０ｅ、第１及び第２の側面１０ｃ、１０ｄのそれぞれには至っていない。第１及び第２の内部電極１１，１２は、幅方向Ｗにおいて同じ位置に形成されている。このため、第１の内部電極１１と第２の内部電極１２とは、セラミック素体１０の長さ方向Ｌにおける中央部において、セラミック部１０ｇを介して、互いに対向している。第１の内部電極１１と第２の内部電極１２とは、セラミック素体１０の長さ方向Ｌにおける両端部においては、厚み方向Ｔに対向していない。

なお、第１及び第２の内部電極１１，１２の材質は、特に限定されない。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金により形成することができる。

第１及び第２の内部電極１１，１２の厚さも、特に限定されない。第１及び第２の内部電極１１，１２の厚さは、例えば、０．２μｍ〜２μｍ程度とすることができる。

図１〜図４に示すように、セラミック素体１０の表面の上には、第１及び第２の外部電極１３，１４が形成されている。第１の外部電極１３は、第１の内部電極１１に電気的に接続されている。第１の外部電極１３は、第１の主面１０ａの上に形成されている第１の部分１３ａと、第２の主面１０ｂの上に形成されている第２の部分１３ｂと、第１の端面１０ｅの上に形成されている第３の部分１３ｃとを備えている。本実施形態では、第１の外部電極１３は、第１及び第２の側面１０ｃ、１０ｄの上には実質的に形成されていない。

一方、第２の外部電極１４は、第２の内部電極１２に電気的に接続されている。第２の外部電極１４は、第１の主面１０ａの上に形成されている第１の部分１４ａと、第２の主面１０ｂの上に形成されている第２の部分１４ｂと、第２の端面１０ｆの上に形成されている第３の部分１４ｃとを備えている。本実施形態では、第２の外部電極１４は、第１及び第２の側面１０ｃ、１０ｄの上には実質的に形成されていない。

次に、第１及び第２の外部電極１３，１４の構成について説明する。なお、本実施形態では、第１及び第２の外部電極１３，１４は、実質的に同じ構成を有する。このため、ここでは、第１及び第２の外部電極１３，１４の構成について、第１の外部電極１３の一部分が描画されている図５を主として参照しながら説明する。

図５に示すように、第１及び第２の外部電極１３，１４のそれぞれは、下地電極層１５と、Ｃｕめっき膜１６との積層体により構成されている。下地電極層１５は、セラミック素体１０の上に形成されている。

下地電極層１５は、第１及び第２の外部電極１３，１４と、セラミック素体１０との密着強度を高めるための層である。このため、下地電極層１５は、下地電極層１５とセラミック素体１０との密着強度が高くなると共に、下地電極層１５とＣｕめっき膜１６との密着性も高くなるような組成を有する。具体的には、下地電極層１５は、Ｃｕに拡散し得る金属と、無機結合材とを含んでいる。

下地電極層１５における、Ｃｕに拡散し得る金属としては、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金などが挙げられる。

下地電極層１５における、Ｃｕに拡散し得る金属の含有量は、例えば、３０体積％〜５０体積％の範囲内であることが好ましい。下地電極層１５における無機結合材の含有量は、例えば、４０体積％〜６０体積％の範囲内であることが好ましい。

無機結合材は、セラミック素体１０に対する密着強度を高めるための成分である。下地電極層１５がコファイアにより形成される場合、無機結合材は、共材とも呼ばれ、例えば、セラミック素体１０に含まれるセラミック材料と同種のセラミック材料であってもよい。無機結合材は、例えば、セラミック素体１０に含まれるセラミック材料と主成分が同じセラミック材料であってもよい。また、下地電極層１５がポストファイアにより形成される場合、無機結合材は、例えば、ガラス成分であってもよい。

一方、Ｃｕに拡散し得る金属（以下、「拡散可能金属」とすることがある。）は、Ｃｕめっき膜１６に対する密着強度を向上するための成分である。本実施形態では、この拡散可能金属がＣｕめっき膜１６の少なくとも下地電極層１５側の表層に拡散している。また、下地電極層１５には、Ｃｕめっき膜１６からＣｕが拡散している。本実施形態では、この相互拡散により、下地電極層１５とＣｕめっき膜１６との高い密着性が実現されている。

下地電極層１５の最大厚みは、例えば、１μｍ〜２０μｍ程度とすることができる。

Ｃｕめっき膜１６は、下地電極層１５の上に形成されている。Ｃｕめっき膜１６は、第１及び第２の外部電極１３，１４の最外層を構成している。Ｃｕめっき膜１６は、単一のめっき膜により構成されている。但し、本発明においては、Ｃｕめっき膜と下地電極層との間に、金属層や応力緩和用の導電性樹脂層などが設けられていてもよい。金属層を構成する金属としては、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金などが挙げられる。金属層は、めっき膜により構成されていてもよい。

Ｃｕめっき膜１６の最大厚みは、例えば、１μｍ〜１０μｍ程度であることが好ましい。

Ｃｕめっき膜１６のＣｕ結晶粒の平均結晶粒径は、２μｍ以上である。Ｃｕめっき膜１６のＣｕ結晶粒の平均結晶粒径は、１０μｍ以下であることが好ましい。Ｃｕめっき膜１６のＣｕ結晶粒の平均結晶粒径が２μｍよりも小さくなると、Ｃｕめっき膜におけるＣｕ金属の比表面積が大きくなる。このため、外部の水分とＣｕ金属とが接する面積が大きくなる。よって、Ｃｕがイオン化する量が多くなり、第１及び第２の外部電極１３，１４でのＣｕのイオンマイグレーションが発生しやすくなる。一方、Ｃｕめっき膜１６のＣｕ結晶粒の平均結晶粒径が１０μｍよりも大きくなると、Ｃｕめっき膜１６の膜厚が大きくなり、Ｃｕめっき膜１６の成膜が難しくなる場合がある。

Ｃｕめっき膜１６におけるＣｕ結晶粒の平均結晶粒径は、次のようにして測定することができる。まず、セラミック電子部品１の長さ方向Ｌ及び厚み方向Ｔによって構成される面（ＬＴ面）を幅方向Ｗにおける中央まで断面研磨する。次に、その断面における第１の外部電極１３について、第１の主面１０ａ側の長さ方向Ｌにおける中央部分の３０μｍの視野内を観察する。この視野内において、Ｃｕめっき膜１６の表面から１μｍの深さの位置に、第１の主面１０ａと平行な直線を引く。次に、この直線上に位置する任意のＣｕ結晶粒１０個について、粒子径を測定する。第２の主面１０ｂ側においても、同様に、直線上に位置する任意のＣｕ結晶粒１０個について、粒子径を測定する。第１の外部電極１３における第１及び第２の主面１０ａ，１０ｂ側のＣｕ結晶粒合計２０個の粒子径の平均値を、Ｃｕめっき膜１６におけるＣｕ結晶粒の平均結晶粒径とする。

次に、図６及び図７を主として参照しながら、本実施形態のセラミック電子部品１の製造方法の一例について説明する。

まず、セラミック素体１０を構成するためのセラミック材料と、バインダーと、溶剤とを含むセラミックグリーンシート２０（図６を参照）を用意する。ここで、本実施形態では、バインダー、溶剤としては、例えば、公知のものが使用できる。

次に、図６に示すように、そのセラミックグリーンシート２０の上に、導電性ペーストを塗布することにより、第１または第２の内部電極１１，１２形成用の第１の導電性ペースト層２１を形成する。なお、導電パターンの塗布は、例えば、スクリーン印刷法などの各種印刷法により行うことができる。導電性ペーストは、導電性微粒子の他に、公知のバインダーや溶剤を含んでいてもよい。

次に、第１の導電性ペースト層２１が形成されていないセラミックグリーンシート２０と、第１の導電性ペースト層２１が形成されているセラミックグリーンシート２０とを長さ方向Ｌに沿って適宜ずらしながら積層し、静水圧プレスなどの手段で積層方向にプレスすることにより、図７に示すマザー積層体２２を作製する。

次に、図７に示すように、マザー積層体２２の上に、スクリーン印刷法などの適宜の印刷法により導電性ペーストを塗布することにより、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂを構成している部分に対応した形状の第２の導電性ペースト層２３を形成する。

次に、マザー積層体２２を再び積層方向（厚み方向）にプレスする。このプレス工程によって、第２の導電性ペースト層２３の一部が埋め込まれる。第２の導電性ペースト層２３の埋め込み量は、例えば、プレス量、プレス圧や、プレス時にマザー積層体２２に接触する部材の硬度や弾性率を調整することによって行うことができる。

具体的には、例えば、対向する金型とマザー積層体２２の両主面の間に、ゴムなどの弾性体を介在させないでマザー積層体２２をプレスした場合には、第２の導電性ペースト層２３の埋め込み量が大きくなる。それに対して、対向する金型とマザー積層体２２の両主面との間にゴムなどの弾性体を接触させた状態でプレスを行った場合は、埋め込み量が相対的に小さくなる。そして、弾性体の弾性率などを調整することによって埋め込み量を調整することができる。

また、このプレス工程によって、第２の導電性ペースト層２３の表面の表面粗さを小さくすることができる。従って、第１及び第２の外部電極１３，１４の表面の表面粗さを小さくすることができる。

次に、図７に示す仮想のカットラインＣＬに沿ってマザー積層体２２をカッティングすることにより、マザー積層体２２から複数の生のセラミック積層体を作製する。なお、マザー積層体２２のカッティングは、ダイシングや押切により行うことができる。

生のセラミック積層体作成後、バレル研磨などにより、生のセラミック積層体の稜線部及び稜線部の面取りまたはＲ面取り及び表層の研磨を行うようにしてもよい。

その後、生のセラミック積層体の両端面に、例えば、ディップ法などにより、導電性ペーストを塗布する。これにより、セラミック積層体の両端面にも導電性ペースト層を形成する。

次に、生のセラミック積層体の焼成を行う。この焼成工程において、上記形成の導電性ペースト層が同時焼成される（コファイア）。なお、焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。

その後、必要に応じて、バレル研磨などの研磨を行う。

同時焼成された導電性ペースト層の上に、例えば、Ｃｕめっきを施すことにより、第１及び第２の外部電極１３，１４を完成させる。

Ｃｕめっき膜１６は、例えば、次のようにして形成することにより、Ｃｕ結晶粒の平均結晶粒径を２μｍ以上とすることができる。

まず、真空環境の中で１回目の熱処理を実施する。１回目の熱処理の条件は、圧力１００Ｐａ以下、温度は１５０〜２５０℃、時間は１時間以上とする。この１回目の熱処理により、めっき膜中に含まれる水分を除去する。その後、５００〜７００℃で２回目の熱処理を行い、Ｃｕめっき膜１６中のＣｕ結晶粒の平均結晶粒径を２μｍ以上とすることができる。

尚、Ｃｕめっき浴に光沢剤（レベラー）を添加することが好ましく、これにより、めっき膜の粒径を均一にすることが可能となる。

以上のようにして、セラミック電子部品１を完成させることができる。本実施形態のセラミック電子部品１は、配線基板に埋め込まれて好適に使用される。

（実験例）
下記の表１に示すようにＣｕめっき膜のＣｕ結晶粒の平均粒子径を種々異ならせて、上記第１の実施形態のセラミック電子部品１と同様の構成を有する、セラミックコンデンサとしてのセラミック電子部品のサンプルを、上記第１の実施形態に記載の製造方法で２０個ずつ作製した。そして、以下のようにして、外部電極におけるＣｕのマイグレーションの発生の有無を確認した。

［Ｃｕのマイグレーションの発生の有無の確認］
まず、耐湿負荷試験（ＰＣＢＴ試験）を行い、各サンプルに絶縁抵抗値（ＩＲ値）の劣化が生じていないかを確認した。各サンプルをガラスエポキシ基板の内部に実装した。次に、各サンプルを１２５℃、相対湿度９５％ＲＨの高温高湿槽内において、６．３Ｖ、１４４時間の条件で耐湿加速試験を行い、ＩＲ値が２桁以上低下したものを、ＩＲが劣化したと判断した。

次に、ＰＣＢＴ試験でＩＲが劣化したサンプルにおいて、ガラスエポキシ基板をサンプル表面が露出するまで研磨し、サンプルの外部電極間に析出物が存在していたものを、Ｃｕのイオンマイグレーションが発生していた（ＮＧ）と評価した。結果を表１に示す。なお、Ｃｕめっき膜のＣｕ結晶粒の平均粒子径は、上記のようにして測定した。

なお、実験例におけるセラミック電子部品の作製条件の詳細は以下の通りである。

（実験例の条件）
セラミック部の厚み（焼成後）：１．２μｍ
セラミック材料：ＢａＴｉ_２Ｏ_３
内部電極の数量：２３枚
設計容量：０．１μＦ
セラミック電子部品の寸法：長さ１．０ｍｍ、幅０．５ｍｍ、厚み０．１５ｍｍ
焼成最高温度：１２００℃
焼成最高温度でのキープ時間：２時間
外部電極の構成：下地電極層１層とＣｕめっき層１層
下地電極層の材料：Ｎｉ
下地電極層の厚み：１０μｍ
Ｃｕめっき膜の厚み：１０μｍ

Ｃｕめっき膜は、以下のようにして形成した。

光沢剤が添加されているめっき浴を使用してセラミック素体にめっき膜を形成した。ここでは、上村工業社製「ピロブライトプロセス（ピロブライトＰＹ−６１浴）」をＣｕめっき膜を形成するめっき浴として使用した。その後、真空環境で１回目の熱処理を実施し、めっき膜中に含まれる水分を除去する。このときの真空熱処理の条件は、圧力１０Ｐａ、温度は１５０℃、時間は３時間とした。そして、最後に２回目の熱処理を行った。温度は表１に示す通りとし、時間は全てキープ時間１０分とした。

以上説明したように、本実施形態では、セラミック素体の上に設けられている外部電極の最外層であるＣｕめっき膜のＣｕ結晶粒の平均結晶粒径が２μｍ以上である。よって、Ｃｕめっき膜のＣｕ結晶粒の平均結晶粒径が大きいため、Ｃｕめっき膜の金属の比表面積が小さくなり、セラミック電子部品の周囲の雰囲気中の水分とめっき金属の表面が接触し難くなる（水分と接触する金属粒子の数が減少する）。従って、Ｃｕのイオン化する（溶解する）量が減少し、Ｃｕのイオンマイグレーションを抑制することができる。

（第２の実施形態）
図８は、第２の実施形態に係るセラミック電子部品の略図的断面図である。

上記第１の実施形態では、第１及び第２の外部電極１３，１４が、第１及び第２の主面１０ａ，１０ｂの両方の上に形成されている例について説明した。但し、本発明は、この構成に限定されない。第１及び第２の外部電極１３，１４は、セラミック素体１０の表面のいずれかの部分の上に形成されていればよい。

例えば、図８に示すように、第１及び第２の外部電極１３，１４を、第１及び第２の主面１０ａ，１０ｂのうちの第２の主面１０ｂの上にのみ形成してもよい。

（第３の実施形態）
図９は、第３の実施形態に係るセラミック電子部品の略図的斜視図である。図９に示されるセラミック電子部品では、第１及び第２の外部電極１３，１４は、それぞれ、第４の部分１３ｄ、１４ｄ及び第５の部分１３ｅ、１４ｅをさらに備える。第４の部分１３ｄ、１４ｄは、第１の側面１０ｃの上に形成されている。第５の部分１３ｅ、１４ｅは、第２の側面１０ｄの上に形成されている。本実施形態のように、第１及び第２の外部電極１３，１４は、第１または第２の端面１０ｅ、１０ｆから、第１及び第２の主面１０ａ，１０ｂ及び第１及び第２の側面１０ｃ、１０ｄに至るように設けられていてもよい。

なお、第３の実施形態では、第１の実施形態のようにマザー積層体２２の上に、導電性ペーストを塗布し、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂを構成している部分に対応した形状の第２の導電性ペースト層２３を形成せずに、以下のような方法で第１、第２の外部電極１３，１４を形成してもよい。

まず、セラミック素体１０を構成するためのセラミック材料と、バインダーと、溶剤とを含むセラミックグリーンシート２０（図６を参照）を用意する。バインダー、溶剤としては、例えば、公知のものが使用できる。

次に、第１の導電性ペースト層２１が形成されていないセラミックグリーンシート２０と、第１の導電性ペースト層２１が形成されているセラミックグリーンシート２０とを長さ方向Ｌに沿って適宜ずらしながら積層し、静水圧プレスなどの手段で積層方向にプレスすることにより、マザー積層体２２を作製する。

次に、マザー積層体の上に、仮想のカットラインに沿ってマザー積層体をカッティングすることにより、マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切により行うことができる。生のセラミック積層体に対してバレル研磨などを施し、稜線部や角部を丸めてもよい。

次に、生のセラミック積層体の焼成を行う。この焼成工程において、第１及び第２の内部電極１１，１２が焼成される。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃とすることができる。

次に、ディッピングなどの方法により、焼成後のセラミック積層体上に下地電極層１５となる導電性ペーストを塗布し、焼き付けを行う。焼き付け温度は、７００〜９００℃であることが好ましい。

最後に、下地電極層１５上に、例えばＣｕめっきを施すことにより第１及び第２の外部電極１３，１４を完成させることができる。

１…セラミック電子部品
１０…セラミック素体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１０ｇ…セラミック部
１１…第１の内部電極
１２…第２の内部電極
１３…第１の外部電極
１３ａ…第１の部分
１３ｂ…第２の部分
１３ｃ…第３の部分
１３ｄ…第４の部分
１３ｅ…第５の部分
１４…第２の外部電極
１４ａ…第１の部分
１４ｂ…第２の部分
１４ｃ…第３の部分
１４ｄ…第４の部分
１４ｅ…第５の部分
１５…下地電極層
１６…Ｃｕめっき膜
２０…セラミックグリーンシート
２１…第１の導電性ペースト層
２２…マザー積層体
２３…第２の導電性ペースト層

Claims

内部電極の端部が表面に露出しているセラミック素体と、
前記セラミック素体の上に設けられた外部電極と、
を備え、
前記外部電極は、最外層を構成しているＣｕめっき膜を有し、
前記Ｃｕめっき膜のＣｕ結晶粒の平均結晶粒径が２μｍ以上である、セラミック電子部品。
前記Ｃｕめっき膜は、単一のめっき膜により構成されている、請求項１に記載のセラミック電子部品。