JP2015109415A - 積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP2015109415A JP2015109415A JP2014171098A JP2014171098A JP2015109415A JP 2015109415 A JP2015109415 A JP 2015109415A JP 2014171098 A JP2014171098 A JP 2014171098A JP 2014171098 A JP2014171098 A JP 2014171098A JP 2015109415 A JP2015109415 A JP 2015109415A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- main surface
- ceramic electronic
- multilayer ceramic
- length direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 159
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000007747 plating Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 238000005498 polishing Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- -1 rare earth compound Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
- H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/877—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】実装時に積層セラミック電子部品が損傷することを抑制する。【解決手段】第1の主面10aにおける段差の大きさと、第2の主面10bにおける段差の大きさとが異なる。第1の外部電極13は、Cuを含むめっき膜を有する。Cuを含むめっき膜の第1の主面10a上に位置する部分の長さ方向に沿った長さと、Cuを含むめっき膜の第2の主面10b上に位置する部分の長さ方向に沿った長さとが異なる。【選択図】図2
Description
本発明は、積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法に関する。
従来、第1の内部電極と第2の内部電極とが厚み方向に沿って交互に配された積層セラミック電子部品が種々の装置に用いられている。積層セラミック電子部品では、内部電極が全体に設けられていない。このため、第1及び第2の内部電極が設けられた部分と、それ以外の部分とで厚みが異なる。その厚みの相違に起因して、積層セラミック電子部品の一主面には、一般的に、凸部が生じる(例えば特許文献1を参照。)。
積層セラミック電子部品を実装基板に実装するときに、積層セラミック電子部品が損傷する場合がある。特に、積層セラミック電子部品の主面に凸部が存在する場合は、凸部が存在する主面と実装基板を対向させて基板実装した際に、凸部が支点となり外部電極とセラミック電子部品本体の界面に応力が集中することにより、セラミック本体が損傷する可能性が高くなる。
本発明の主な目的は、実装時に積層セラミック電子部品が損傷することを抑制することにある。
本発明に係るセラミック電子部品は、セラミック素体と、第1及び第2の内部電極と、第1の外部電極と、第2の外部電極とを備える。セラミック素体は、第1及び第2の主面と、第1及び第2の側面と、第1及び第2の端面とを有する。第1及び第2の主面は、長さ方向及び幅方向に沿って延びている。第1及び第2の側面は、長さ方向及び厚み方向に沿って延びている。第1及び第2の端面は、幅方向及び厚み方向に沿って延びている。第1及び第2の内部電極は、セラミック素体の内部において、厚み方向に沿って交互に設けられている。第1及び第2の内部電極は、幅方向の端部には位置していない。第1の外部電極は、第1の内部電極に電気的に接続されている。第1の外部電極は、第1の端面から第1及び第2の主面のそれぞれに到るように設けられている。第2の外部電極は、第2の内部電極に電気的に接続されている。第2の外部電極は、第2の端面から第1及び第2の主面のそれぞれに到るように設けられている。第1の主面における段差の大きさと、第2の主面における段差の大きさとが異なる。第1の外部電極は、Cuを含むめっき膜を有する。Cuを含むめっき膜の第1の主面上に位置する部分の長さ方向に沿った長さと、Cuを含むめっき膜の第2の主面上に位置する部分の長さ方向に沿った長さとが異なる。
本発明に係る積層セラミック電子部品では、第2の主面における段差の大きさが、第1の主面における段差の大きさよりも小さくてもよい。その場合、Cuを含むめっき膜の第2の主面上に位置する部分の長さ方向に沿った長さが、Cuを含むめっき膜の第1の主面上に位置する部分の長さ方向に沿った長さよりも長いことが好ましい。第1の外部電極と第2の外部電極との間の第2の主面上における長さ方向に沿った距離が、第1の外部電極と第2の外部電極との間の第1の主面上における長さ方向に沿った距離よりも短いことが好ましい。
第2の主面における段差の大きさは、第1の主面における段差の大きさの0.2倍〜0.3倍であることが好ましい。
本発明に係るテーピング電子部品連は、テープと、積層セラミック電子部品とを備えている。テープは、長尺状のキャリアテープと、カバーテープとを有する。キャリアテープには、複数の凹部が長手方向に沿って設けられている。カバーテープは、キャリアテープの上に、複数の凹部を覆うように設けられている。積層セラミック電子部品は、複数の凹部のそれぞれに配されている。セラミック電子部品は、セラミック素体と、第1及び第2の内部電極と、第1の外部電極と、第2の外部電極とを備える。セラミック素体は、第1及び第2の主面と、第1及び第2の側面と、第1及び第2の端面とを有する。第1及び第2の主面は、長さ方向及び幅方向に沿って延びている。第1及び第2の側面は、長さ方向及び厚み方向に沿って延びている。第1及び第2の端面は、幅方向及び厚み方向に沿って延びている。第1及び第2の内部電極は、セラミック素体の内部において、厚み方向に沿って交互に設けられている。第1及び第2の内部電極は、幅方向の端部には位置していない。第1の外部電極は、第1の内部電極に電気的に接続されている。第1の外部電極は、第1の端面から第1及び第2の主面のそれぞれに到るように設けられている。第2の外部電極は、第2の内部電極に電気的に接続されている。第2の外部電極は、第2の端面から第1及び第2の主面のそれぞれに到るように設けられている。第2の主面における段差の大きさが、第1の主面における段差の大きさよりも小さい。第1の外部電極は、Cuを含むめっき膜を有する。Cuを含むめっき膜の第2の主面上に位置する部分の長さ方向に沿った長さが、Cuを含むめっき膜の第1の主面上に位置する部分の長さ方向に沿った長さよりも長い。セラミック電子部品の第2の主面が凹部の底面と対向するようにセラミック電子部品が凹部内に配されている。
本発明に係る積層セラミック電子部品の製造方法は、上記積層セラミック電子部品を製造する方法に関する。本発明に係る積層セラミック電子部品の製造方法では、セラミック素体の第1または第2の主面を鉛直方向に対して傾斜した状態でセラミック素体を第1の端面側から導電性ペーストに浸漬させることにより、第1の外部電極を構成するための第1の導電性ペースト層を形成する。
本発明によれば、実装時に積層セラミック電子部品が損傷することを抑制することができる。
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
図1は、本実施形態に係る積層セラミック電子部品の模式的斜視図である。図2は、図1の線II−IIにおける模式的断面図である。図3は、図2の線III−IIIにおける模式的断面図である。図4は、図2の線IV−IVにおける模式的断面図である。図5は、図3の線V−Vにおける模式的断面図である。図6は、本実施形態に係る積層セラミック電子部品の模式的裏面図である。図7は、本実施形態に係る積層セラミック電子部品の模式的平面図である。
図1〜図7に示される積層セラミック電子部品1は、セラミックコンデンサであってもよいし、圧電部品、サーミスタまたはインダクタ等であってもよい。
(セラミック素体10)
積層セラミック電子部品1は、直方体状のセラミック素体10を備える。セラミック素体10は、第1及び第2の主面10a、10bと、第1及び第2の側面10c、10dと、第1及び第2の端面10e、10f(図2〜図4を参照。)とを有する。第1及び第2の主面10a、10bは、それぞれ、長さ方向L及び幅方向Wに沿って延びている。第1及び第2の側面10c、10dは、それぞれ、長さ方向L及び厚み方向Tに沿って延びている。第1及び第2の端面10e、10fは、それぞれ、幅方向W及び厚み方向Tに沿って延びている。長さ方向L、幅方向W及び厚み方向Tは、それぞれ直交している。
積層セラミック電子部品1は、直方体状のセラミック素体10を備える。セラミック素体10は、第1及び第2の主面10a、10bと、第1及び第2の側面10c、10dと、第1及び第2の端面10e、10f(図2〜図4を参照。)とを有する。第1及び第2の主面10a、10bは、それぞれ、長さ方向L及び幅方向Wに沿って延びている。第1及び第2の側面10c、10dは、それぞれ、長さ方向L及び厚み方向Tに沿って延びている。第1及び第2の端面10e、10fは、それぞれ、幅方向W及び厚み方向Tに沿って延びている。長さ方向L、幅方向W及び厚み方向Tは、それぞれ直交している。
なお、本発明において、「直方体状」には、角部や稜線部が丸められた直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第1及び第2の主面、第1及び第2の側面並びに第1及び第2の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
セラミック素体10の寸法は特に限定されない。セラミック素体10の長さ寸法は、0.6mm〜1.05mmであることが好ましい。セラミック素体10の幅寸法は、0.3mm〜0.55mmであることが好ましい。セラミック素体10の厚み寸法は、0.07mm〜0.25mmであることが好ましい。セラミック素体10の長さ寸法とセラミック素体10の厚み寸法との比(セラミック素体10の長さ寸法:セラミック素体10の厚み寸法)は、0.6:0.07〜1.05:0.15であることが好ましい。
セラミック素体10は、積層セラミック電子部品1の機能に応じた適宜のセラミックスからなる。具体的には、積層セラミック電子部品1がコンデンサである場合は、セラミック素体10を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などが挙げられる。セラミック素体10には、積層セラミック電子部品1に要求される特性に応じて、例えばMn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、希土類化合物などの副成分が適宜添加されていてもよい。
積層セラミック電子部品1が圧電部品である場合は、セラミック素体を圧電セラミックスにより形成することができる。圧電セラミックスの具体例としては、例えばPZT(チタン酸ジルコン酸鉛)系セラミックスなどが挙げられる。
積層セラミック電子部品1が例えばサーミスタである場合は、セラミック素体を半導体セラミックスにより形成することができる。半導体セラミックスの具体例としては、例えばスピネル系セラミックなどが挙げられる。
積層セラミック電子部品1が例えばインダクタである場合は、セラミック素体を磁性体セラミックスにより形成することができる。磁性体セラミックスの具体例としては、例えばフェライトセラミックなどが挙げられる。
(内部電極)
図2〜図5に示されるように、セラミック素体10の内部には、複数の第1の内部電極11と複数の第2の内部電極12とが設けられる。
図2〜図5に示されるように、セラミック素体10の内部には、複数の第1の内部電極11と複数の第2の内部電極12とが設けられる。
第1及び第2の内部電極11、12は、厚み方向Tに沿って交互に設けられている。厚み方向Tにおいて隣り合う第1の内部電極11と第2の内部電極12とは、セラミック部10gを介して対向している。セラミック部10gの厚みは、0.4μm〜0.8μm程度とすることができ、0.3μm〜0.5μmであることが好ましい。
第1の内部電極11は矩形状である。第1の内部電極11は、第1及び第2の主面10a、10b(図1を参照)と平行に設けられている。すなわち、第1の内部電極11は、長さ方向L及び幅方向Wに沿って設けられている。第1の内部電極11は、第1の端面10eに露出しており、第1及び第2の主面10a、10b、第1及び第2の側面10c、10d並びに第2の端面10fには露出していない。
第2の内部電極12は矩形状である。第2の内部電極12は、第1及び第2の主面10a、10b(図1を参照)と平行に設けられている。すなわち、第2の内部電極12は、長さ方向L及び幅方向Wに沿って設けられている。よって、第2の内部電極12と第1の内部電極11とは互いに平行である。第2の内部電極12は、第2の端面10fに露出しており、第1及び第2の主面10a、10b、第1及び第2の側面10c、10d並びに第1の端面10eには露出していない。従って、第1及び第2の内部電極11,12は、それぞれ、セラミック素体10の幅方向Wにおける端部には設けられていない。換言すれば、セラミック素体10は、幅方向Wの端部に、第1及び第2の内部電極11,12が設けられていない部分を有する。
セラミック素体10の内部電極11,12が設けられた部分と、設けられていない部分とでは、セラミック素体10の厚みが異なる。セラミック素体10の内部電極11,12が設けられた部分が相対的に厚く、セラミック素体10の内部電極11,12が設けられていない部分が相対的に薄い。従って、図5及び図6に示されるように、第1の主面10aには、長さ方向Lに沿って延びる段差部10a1,10a2が形成される。一方、本実施形態では、第2の主面10bには、段差部が形成されていない。もっとも、本発明はこの構成に限定されない。第2の主面10bにも段差部が形成されていてもよい。但し、その場合は、第2の主面10bの段差部の大きさは、第1の主面10aの段差部の大きさよりも小さい。段差部10a1,10a2の厚み方向Tに沿った高さは、セラミック素体10の厚みの0.03倍〜0.07倍であることが好ましく、0.04倍〜0.07倍であることがより好ましい。また、第2の主面10bの段差部の大きさは、第1の主面10aの段差部の大きさの0.2倍〜0.3倍であることが好ましい。なお、段差部の高さは、積層セラミック電子部品1の第1の端面10eまたは第2の端面10fを長さ方向Lの中央まで研磨することにより露出した研磨面の研磨だれを除去した後に、研磨面に投影される第1の主面10aと段差部10a1または段差部10a2との高さの差または第2の主面10bと段差部10b1または段差部10b2の高さとの差を測定することによって求めることができる。
第1及び第2の内部電極11、12は、適宜の導電材料により構成することができる。第1及び第2の内部電極11、12は、例えばNi,Cu,Ag,Pd及びAuからなる群から選ばれた金属、またはNi,Cu,Ag,Pd及びAuからなる群から選ばれた一種以上の金属を含む合金(例えば、Ag−Pd合金など)により構成することができる。
第1及び第2の内部電極11、12の厚みは、例えば0.2μm〜2.0μm程度であることが好ましい。
(外部電極)
図1及び図2に示されるように、積層セラミック電子部品1は、第1及び第2の外部電極13、14を備えている。
図1及び図2に示されるように、積層セラミック電子部品1は、第1及び第2の外部電極13、14を備えている。
第1の外部電極13は、第1の端面10eにおいて第1の内部電極11に電気的に接続されている。第1の外部電極13は、第1の端面10eから、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10dに至るように設けられている。
一方、第2の外部電極14は、第2の端面10fにおいて第2の内部電極12に電気的に接続されている。第2の外部電極14は、第2の端面10fから、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10dに至るように形成されている。
第1及び第2の外部電極13,14は、それぞれ、Cuを含むめっき膜を有する。ここで、Cuを含むめっき膜には、Cuからなるめっき膜と、Cu合金からなるめっき膜とが含むものとする。以下、「Cuを含むめっき膜」を「Cuめっき膜」とする。
具体的には、本実施形態では、第1及び第2の外部電極13,14は、それぞれ、セラミック素体10の上に配された焼成電極層と、焼成電極層の上に配されたCuめっき膜とを有する。Cuめっき層は、複数のCuめっき層の積層体により構成されていてもよい。
本実施形態では、Cuめっき膜が外部電極13,14の最表層を構成している。第1及び第2の外部電極13,14は、それぞれ、Niめっき膜を有さない。ここで、「焼成電極層」とは、導電材を含むペーストの焼き付けにより形成された電極層のことである。
ところで、積層セラミック電子部品を実装基板に実装するときに、積層セラミック電子部品が損傷することがある。具体的には、積層セラミック電子部品にクラックが生じることがある。本発明者らは、鋭意研究の結果、大きな段差が形成された第1の主面側を実装基板に向けて積層セラミック電子部品を実装したときに積層セラミック電子部品が損傷しやすく、小さな段差を有する、又は段差を実質的に有さない第2の主面側を実装基板に向けて積層セラミック電子部品を実装したときには積層セラミック電子部品が損傷しにくいことを見出した。
そこで、本実施形態では、第1及び第2の外部電極13,14に含まれるCuめっき膜の第1の主面10a上に位置する部分の長さ方向Lに沿った長さL2,L4と、第2の主面10b上に位置する部分の長さ方向Lに沿った長さL1,L3とが異なる。このため、Cuめっき膜の主面上に位置する部分の長さを測定することにより、積層セラミック電子部品の厚み方向に沿った向きを判別することができる。よって、段差が小さな、又は段差を実質的に有さない第2の主面10b側を実装基板に向けて実装基板に容易に実装することができる。従って、積層セラミック電子部品1の実装時に、積層セラミック電子部品1が損傷しにくい。
積層セラミック電子部品1の厚み方向Tに沿った向きをより確実に判別できるようにする観点からは、第1及び第2の外部電極13,14に含まれるCuめっき膜の第1の主面10a上に位置する部分の長さ方向Lに沿った長さ(L2,L4)に対する、第2の主面10b上に位置する部分の長さ方向Lに沿った長さ(L1,L3)の比(L1/L2又はL3/L4)は、1.03以上又は1.3以下であることが好ましく、1.1以上又は1.3以下であることがより好ましい。
実装時における積層セラミック電子部品1の損傷をより確実に抑制する観点からは、段差が小さな、又は段差が実質的に形成されていない第2の主面10bの上に位置するCuめっき膜の部分の長さ方向Lに沿った長さL1,L3が、第1の主面10aの上に位置するCuめっき膜の部分の長さ方向Lに沿った長さL2,L4よりも長いことが好ましい。第2の主面10bの上に位置するCuめっき膜の部分の長さ方向Lに沿った長さL1,L3が、第1の主面10aの上に位置するCuめっき膜の部分の長さ方向Lに沿った長さL2,L4の1.03倍以上であることが好ましく、1.1倍以上であることがより好ましい。この場合、第2の主面10bにおける第1の外部電極13と第2の外部電極14との間の長さ方向Lに沿った距離を短くし得る。従って、実装時に実装基板に対して積層セラミック電子部品1が押圧されたときの支点間距離を短くすることができる。よって、積層セラミック電子部品1の実装時における損傷がより効果的に抑制される。第2の主面10bにおける第1の外部電極13と第2の外部電極14との間の長さ方向Lに沿った距離は、第1の主面10aにおける第1の外部電極13と第2の外部電極14との間の長さ方向Lに沿った距離の0.55倍〜0.96倍であることが好ましく、0.85倍〜0.96倍であることがより好ましい。
なお、本発明において、L1〜L4は、セラミック素体10の厚み方向の中央において測定した値である。
積層セラミック電子部品1の厚み方向Tに沿った識別性を得る観点からは、外部電極の内、Cuめっき膜の第1の主面10a上に位置する部分の長さと、第2の主面10b上に位置する部分の長さとのみが異なっていてもよい。
(テーピング電子部品連2)
図8は、本実施形態におけるテーピング電子部品連の模式的断面図である。
図8は、本実施形態におけるテーピング電子部品連の模式的断面図である。
図8に示されるように、テーピング電子部品連2は、複数の上記積層セラミック電子部品1がテーピングにより固定されたものである。テーピング電子部品連2は、長尺状のテープ20を有する。テープ20は、長尺状のキャリアテープ21と、長尺状のカバーテープ22とを有する。キャリアテープ21は、長手方向に沿って相互に間隔をおいて設けられた複数の凹部21aを有する。カバーテープ22は、キャリアテープ21の上に、複数の凹部21aを覆うように設けられている。複数の凹部21aのそれぞれに積層セラミック電子部品1が収容されている。複数の積層セラミック電子部品1は、第2の主面10bが凹部21aの底面側を向くように配されている。このため、テーピング電子部品連2の複数の積層セラミック電子部品1は、第1の主面10a側において吸着されて保持され、第2の主面10b側が配線基板側を向くように実装される。このため、実装時に積層セラミック電子部品1が破損しにくい。
(積層セラミック電子部品1の製造方法)
積層セラミック電子部品1の製造方法は特に限定されない。積層セラミック電子部品1は、例えば以下の要領で製造することができる。
積層セラミック電子部品1の製造方法は特に限定されない。積層セラミック電子部品1は、例えば以下の要領で製造することができる。
まず、第1及び第2の内部電極11、12を有するセラミック素体10を準備する。具体的には、セラミック粉末を含むセラミックペーストを、例えばスクリーン印刷法などによりシート状に塗布し乾燥させることにより、セラミックグリーンシートを作製する。
次に、上記セラミックグリーンシートの上に、内部電極形成用の導電ペーストを、例えばスクリーン印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとを用意する。なお、セラミックペーストや内部電極形成用の導電ペーストには、例えば公知のバインダーや溶媒が含まれていてもよい。
続いて、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートを順次積層し、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。なお必要に応じて、静水圧プレスなどの手段により、マザー積層体を積層方向にプレスしてもよい。
マザー積層体を所定の形状寸法にカットし、生のセラミック素体を複数作製する。このとき、生のセラミック素体に対してバレル研磨等を施し、稜線部や角部を丸めてもよい。
次いで、生のセラミック素体を焼成する。これにより、セラミック素体10が完成する。なお、生のセラミック素体の焼成温度は、用いたセラミックスや導電材料に応じて適宜設定することができる。生のセラミック素体の焼成温度は、例えば900℃〜1300℃程度とすることができる。
次に、焼成後のセラミック素体10の両端面に導電性ペーストを塗布して焼き付けを行うことにより、第1及び第2の焼成電極層を形成する。なお、焼き付け温度は、例えば700℃〜1000℃であることが好ましい。
導電性ペーストの塗布は、例えば、導電性ペースト槽にセラミック素体10を浸漬することにより行うことができる(ディップ法)。図9に示されるように、本実施形態では、セラミック素体10を傾斜させた状態でセラミック素体10を導電性ペースト槽30に浸漬させる。具体的には、下端部が上端部よりも第1の主面10a側に位置するようにセラミック素体10を傾斜させた状態でセラミック素体10を導電性ペースト槽30に浸漬させる。このため、第2の主面10bの導電性ペーストと接触する面積が、第1の主面10aと導電性ペーストと接触する面積よりも大きい。従って、得られる焼成電極層の第2の主面10bの上に位置する部分の長さ方向Lに沿った距離が、第1の主面10aの上に位置する部分の長さ方向Lに沿った距離よりも長くなる。
次に、めっき法により、焼成電極層の上に、Cuめっき膜を形成することにより、第1及び第2の外部電極13,14を完成させることができる。
上述のように、焼成電極層の第2の主面10bの上に位置する部分の長さ方向Lに沿った距離が、第1の主面10aの上に位置する部分の長さ方向Lに沿った距離よりも長い。このため、Cuめっき膜の第2の主面10bの上に位置する部分の長さ方向Lに沿った距離は、第1の主面10aの上に位置する部分の長さ方向Lに沿った距離よりも長くなる。
以上の要領で積層セラミック電子部品1を製造することができる。
1:セラミック電子部品
2:テーピング電子部品連
10:セラミック素体
10a:第1の主面
10a1,10a2:段差部
10b:第2の主面
10c:第1の側面
10d:第2の側面
10e:第1の端面
10f:第2の端面
10g:セラミック部
11:第1の内部電極
12:第2の内部電極
13:第1の外部電極
14:第2の外部電極
20:テープ
21:キャリアテープ
21a:凹部
22:カバーテープ
30:導電性ペースト槽
2:テーピング電子部品連
10:セラミック素体
10a:第1の主面
10a1,10a2:段差部
10b:第2の主面
10c:第1の側面
10d:第2の側面
10e:第1の端面
10f:第2の端面
10g:セラミック部
11:第1の内部電極
12:第2の内部電極
13:第1の外部電極
14:第2の外部電極
20:テープ
21:キャリアテープ
21a:凹部
22:カバーテープ
30:導電性ペースト槽
Claims (6)
- 長さ方向及び幅方向に沿って延びる第1及び第2の主面と、長さ方向及び厚み方向に沿って延びる第1及び第2の側面と、幅方向及び厚み方向に沿って延びる第1及び第2の端面とを有するセラミック素体と、
前記セラミック素体の内部において、厚み方向に沿って交互に設けられており、幅方向の端部には位置しない第1及び第2の内部電極と、
前記第1の内部電極に電気的に接続されており、前記第1の端面から前記第1及び第2の主面のそれぞれに到るように設けられた第1の外部電極と、
前記第2の内部電極に電気的に接続されており、前記第2の端面から前記第1及び第2の主面のそれぞれに到るように設けられた第2の外部電極と、
を備え、
前記第1の主面における段差の大きさと、前記第2の主面における段差の大きさとが異なり、
前記第1の外部電極は、Cuを含むめっき膜を有し、
前記Cuを含むめっき膜の前記第1の主面上に位置する部分の長さ方向に沿った長さと、Cuを含むめっき膜の前記第2の主面上に位置する部分の長さ方向に沿った長さとが異なる、積層セラミック電子部品。 - 前記第2の主面における段差の大きさが、前記第1の主面における段差の大きさよりも小さく、
前記Cuを含むめっき膜の前記第2の主面上に位置する部分の長さ方向に沿った長さが、Cuを含むめっき膜の前記第1の主面上に位置する部分の長さ方向に沿った長さよりも長い、請求項1に記載の積層セラミック電子部品。 - 前記第2の主面における段差の大きさは、前記第1の主面における段差の大きさの0.2倍〜0.3倍である、請求項1または2に記載の積層セラミック電子部品。
- 前記第1の外部電極と前記第2の外部電極との間の前記第2の主面上における長さ方向に沿った距離が、前記第1の外部電極と前記第2の外部電極との間の前記第1の主面上における長さ方向に沿った距離よりも短い、請求項2に記載の積層セラミック電子部品。
- 複数の凹部が長手方向に沿って設けられた長尺状のキャリアテープと、前記キャリアテープの上に、前記複数の凹部を覆うように設けられたカバーテープとを有するテープと、 前記複数の凹部のそれぞれに配された積層セラミック電子部品と、
を備え、
前記積層セラミック電子部品は、
長さ方向及び幅方向に沿って延びる第1及び第2の主面と、長さ方向及び厚み方向に沿って延びる第1及び第2の側面と、幅方向及び厚み方向に沿って延びる第1及び第2の端面とを有するセラミック素体と、
前記セラミック素体の内部において、厚み方向に沿って交互に設けられており、幅方向の端部には位置しない第1及び第2の内部電極と、
前記第1の内部電極に電気的に接続されており、前記第1の端面から前記第1及び第2の主面のそれぞれに到るように設けられた第1の外部電極と、
前記第2の内部電極に電気的に接続されており、前記第2の端面から前記第1及び第2の主面のそれぞれに到るように設けられた第2の外部電極と、
を有し、
前記第2の主面における段差の大きさが、前記第1の主面における段差の大きさよりも小さく、
前記第1の外部電極は、Cuを含むめっき膜を有し、
前記Cuを含むめっき膜の前記第2の主面上に位置する部分の長さ方向に沿った長さが、Cuを含むめっき膜の前記第1の主面上に位置する部分の長さ方向に沿った長さよりも長く、
前記セラミック電子部品の前記第2の主面が前記凹部の底面と対向するように前記セラミック電子部品が前記凹部内に配されている、テーピング電子部品連。 - 請求項1〜4のいずれか一項に記載の積層セラミック電子部品の製造方法であって、 前記セラミック素体の前記第1または第2の主面を鉛直方向に対して傾斜した状態で前記セラミック素体を前記第1の端面側から前記導電性ペーストに浸漬させることにより、前記第1の外部電極を構成するための第1の導電性ペースト層を形成する、積層セラミック電子部品の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014171098A JP2015109415A (ja) | 2013-10-24 | 2014-08-26 | 積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法 |
CN201410563192.7A CN104576045B (zh) | 2013-10-24 | 2014-10-21 | 层叠陶瓷电子部件及其制造方法以及带式电子部件串 |
US14/520,388 US9131625B2 (en) | 2013-10-24 | 2014-10-22 | Multilayer ceramic electronic component, series of electronic components stored in a tape, and method of manufacturing multilayer ceramic electronic component |
KR1020140144403A KR101634598B1 (ko) | 2013-10-24 | 2014-10-23 | 적층 세라믹 전자부품, 연속 테이핑 전자부품 및 적층 세라믹 전자부품의 제조방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013220932 | 2013-10-24 | ||
JP2013220932 | 2013-10-24 | ||
JP2014171098A JP2015109415A (ja) | 2013-10-24 | 2014-08-26 | 積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015109415A true JP2015109415A (ja) | 2015-06-11 |
Family
ID=52994140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014171098A Pending JP2015109415A (ja) | 2013-10-24 | 2014-08-26 | 積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9131625B2 (ja) |
JP (1) | JP2015109415A (ja) |
KR (1) | KR101634598B1 (ja) |
CN (1) | CN104576045B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017191860A (ja) * | 2016-04-14 | 2017-10-19 | 太陽誘電株式会社 | セラミック電子部品及びその製造方法 |
JP2018133440A (ja) * | 2017-02-15 | 2018-08-23 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
JP2019033242A (ja) * | 2017-08-07 | 2019-02-28 | 太陽誘電株式会社 | 積層圧電素子、圧電振動装置、及び電子機器 |
JP2020120028A (ja) * | 2019-01-25 | 2020-08-06 | Tdk株式会社 | 圧電素子 |
JP7384259B2 (ja) | 2019-08-07 | 2023-11-21 | 株式会社村田製作所 | インダクタ部品 |
JP7441036B2 (ja) | 2019-12-09 | 2024-02-29 | 太陽誘電株式会社 | 圧電振動素子、振動発生装置及び電子機器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6202033B2 (ja) * | 2014-05-15 | 2017-09-27 | 株式会社村田製作所 | テーピング電子部品連用リール及びその製造方法 |
JP7051283B2 (ja) * | 2016-10-17 | 2022-04-11 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
WO2019087777A1 (ja) * | 2017-11-02 | 2019-05-09 | 株式会社村田製作所 | サーミスタ素子およびその製造方法 |
KR20190116186A (ko) * | 2019-09-23 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982558A (ja) | 1995-09-18 | 1997-03-28 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
JP3373420B2 (ja) * | 1998-02-10 | 2003-02-04 | 株式会社 東京ウエルズ | キャリアテープ、その製造方法、その製造装置およびキャリアテープ体 |
JP3468105B2 (ja) * | 1998-06-17 | 2003-11-17 | 株式会社村田製作所 | 積層セラミック電子部品及びその製造方法 |
JP2005259982A (ja) * | 2004-03-11 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
CN1702786B (zh) * | 2004-05-27 | 2011-03-30 | 京瓷株式会社 | 芯片型电子零件 |
JP4340675B2 (ja) * | 2006-09-29 | 2009-10-07 | Tdk株式会社 | 電極段差吸収用印刷ペースト及び積層セラミック電子部品の製造方法 |
JP5375877B2 (ja) * | 2011-05-25 | 2013-12-25 | Tdk株式会社 | 積層コンデンサ及び積層コンデンサの製造方法 |
-
2014
- 2014-08-26 JP JP2014171098A patent/JP2015109415A/ja active Pending
- 2014-10-21 CN CN201410563192.7A patent/CN104576045B/zh active Active
- 2014-10-22 US US14/520,388 patent/US9131625B2/en active Active
- 2014-10-23 KR KR1020140144403A patent/KR101634598B1/ko active IP Right Grant
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017191860A (ja) * | 2016-04-14 | 2017-10-19 | 太陽誘電株式会社 | セラミック電子部品及びその製造方法 |
JP2018133440A (ja) * | 2017-02-15 | 2018-08-23 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
JP2019033242A (ja) * | 2017-08-07 | 2019-02-28 | 太陽誘電株式会社 | 積層圧電素子、圧電振動装置、及び電子機器 |
JP7131924B2 (ja) | 2017-08-07 | 2022-09-06 | 太陽誘電株式会社 | 積層圧電素子、圧電振動装置、及び電子機器 |
JP2020120028A (ja) * | 2019-01-25 | 2020-08-06 | Tdk株式会社 | 圧電素子 |
JP7010247B2 (ja) | 2019-01-25 | 2022-01-26 | Tdk株式会社 | 圧電素子 |
JP7384259B2 (ja) | 2019-08-07 | 2023-11-21 | 株式会社村田製作所 | インダクタ部品 |
JP7441036B2 (ja) | 2019-12-09 | 2024-02-29 | 太陽誘電株式会社 | 圧電振動素子、振動発生装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
KR20150047440A (ko) | 2015-05-04 |
US20150114703A1 (en) | 2015-04-30 |
CN104576045A (zh) | 2015-04-29 |
KR101634598B1 (ko) | 2016-06-29 |
US9131625B2 (en) | 2015-09-08 |
CN104576045B (zh) | 2017-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015109415A (ja) | 積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法 | |
JP5736982B2 (ja) | セラミック電子部品 | |
US9552927B2 (en) | Ceramic electronic component | |
JP5699819B2 (ja) | セラミック電子部品 | |
JP5533387B2 (ja) | セラミック電子部品 | |
JP5423586B2 (ja) | セラミック電子部品 | |
JP2015026840A (ja) | セラミック電子部品及びテーピング電子部品連 | |
JP6344184B2 (ja) | セラミック電子部品及びその製造方法 | |
JP2013162037A (ja) | 積層セラミック電子部品の製造方法 | |
JP2013118357A (ja) | セラミック電子部品及びその製造方法 | |
JP2017162956A (ja) | 電子部品及びその製造方法 | |
KR101859098B1 (ko) | 적층 세라믹 전자부품 | |
JP2015111652A (ja) | 電子部品 | |
JP2014207254A (ja) | セラミック電子部品 | |
JP2014078674A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2015109409A (ja) | 電子部品 | |
JP2018081951A (ja) | 電子部品及びその製造方法 | |
JP2012004180A (ja) | セラミック電子部品の製造方法 | |
JP5879913B2 (ja) | セラミック電子部品の製造方法 | |
JP2018160500A (ja) | 電子部品の製造方法 | |
JP6029491B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2015015500A (ja) | セラミック電子部品及びその実装構造体 | |
JP2014036089A (ja) | セラミック電子部品の製造方法 | |
US8721820B2 (en) | Method for manufacturing multilayer ceramic electronic component | |
JP2016092395A (ja) | テーピング電子部品連、テーピング電子部品連の製造方法及び電子部品 |