JP5699819B2 - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
JP5699819B2
JP5699819B2 JP2011130034A JP2011130034A JP5699819B2 JP 5699819 B2 JP5699819 B2 JP 5699819B2 JP 2011130034 A JP2011130034 A JP 2011130034A JP 2011130034 A JP2011130034 A JP 2011130034A JP 5699819 B2 JP5699819 B2 JP 5699819B2
Authority
JP
Japan
Prior art keywords
electronic component
ceramic
thickness
ceramic electronic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011130034A
Other languages
English (en)
Other versions
JP2012044149A (ja
Inventor
吉田　明弘
明弘 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011130034A priority Critical patent/JP5699819B2/ja
Priority to TW100122590A priority patent/TWI501272B/zh
Priority to CN201110185402.XA priority patent/CN102403124B/zh
Priority to EP11173108.9A priority patent/EP2410540B1/en
Priority to KR1020110072318A priority patent/KR101184150B1/ko
Priority to US13/187,607 priority patent/US8531817B2/en
Publication of JP2012044149A publication Critical patent/JP2012044149A/ja
Application granted granted Critical
Publication of JP5699819B2 publication Critical patent/JP5699819B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)

Description

本発明は、セラミック電子部品に関する。
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化に伴い、電子機器に搭載される配線基板の小型化が進んでいる。それに伴い、配線基板に実装されるセラミック電子部品の小型化や薄型化も進んできている。
従来の角柱形状のセラミック素体を有するセラミック電子部品は、比較的高い機械的強度を有するが、薄型化された扁平形状のセラミック素体を有するセラミック電子部品では、機械的強度が低い。また、セラミック素体の厚みが薄くなるほど、セラミック電子部品の機械的強度が低下していく傾向にある。このため、扁平形状のセラミック素体を有するセラミック電子部品において、機械的強度を如何に高めるかが重要な課題となってきている。
セラミック電子部品の機械的強度を高める方法としては、例えば下記の特許文献１に記載されているように、セラミック素体の内部に補強用の導体層（緩衝層）を形成する方法が挙げられる。
特開平１１−２６２９５号公報
しかしながら、セラミック素体の内部に補強用の導体層を設けた場合であっても、セラミック電子部品にクラックが発生することを十分に抑制することができず、セラミック電子部品の機械的耐久性を十分に改善することができない場合がある。
本発明は、係る点に鑑みてなされたものであり、その目的は、機械的耐久性に優れているセラミック電子部品を提供することにある。
本発明に係るセラミック電子部品は、直方体状のセラミック素体と、第１及び第２の内部電極と、第１の外部電極と、第２の外部電極とを備えている。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びている。第１及び第２の端面は、幅方向及び厚み方向に沿って延びている。第１及び第２の内部電極は、セラミック素体の内部に形成されている。第１及び第２の内部電極は、長さ方向及び幅方向に沿って延びている。第１及び第２の内部電極は、厚み方向において相互に対向している。第１の外部電極は、セラミック素体の上に形成されている。第１の外部電極は、第１の内部電極に電気的に接続されている。第２の外部電極は、セラミック素体の上に形成されている。第２の外部電極は、第２の内部電極に電気的に接続されている。第１及び第２の外部電極のそれぞれは、第１の主面の長さ方向における端部上に位置している第１の部分と、第１または第２の端面の上に位置している第２の部分とを有する。セラミック素体は、第１及び第２の内部電極が厚み方向に対向している有効部と、有効部よりも第１の主面側に位置している第１の外層部と、有効部よりも第２の主面側に位置している第２の外層部とを含む。本発明に係るセラミック電子部品は、第１の補強層をさらに備えている。第１の補強層は、第１の外層部に、長さ方向及び幅方向に沿って形成されている。第１の補強層の一部分は、厚み方向において第１及び第２の外部電極の第１の部分と対向している。第１の補強層は、第１及び第２の端面のいずれにも露出していない。第１の主面のうちの第１または第２の外部電極の第１の部分が設けられている部分において、第１の補強層と対向していない部分は、第１の補強層と対向している部分よりも厚み方向の中央寄りに位置している。上記第１及び第２の内部電極の枚数は、上記第１の補強層の枚数よりも少ない。
本発明に係るセラミック電子部品のある特定の局面では、第１及び第２の外部電極のそれぞれの第１の部分において、第１の補強層と対向していない部分の厚みが、第１の補強層と対向している部分の厚みよりも厚い。
本発明に係るセラミック電子部品の他の特定の局面では、第１及び第２の外部電極のそれぞれは、第１または第２の端面と、第１の主面の長さ方向における端部との上に形成された第１の導電層と、第１の導電層を覆うように形成された第２の導電層とを有し、第１及び第２の外部電極のそれぞれの第１の導電層のうち、第１の部分を構成している部分において、第１の補強層と対向していない部分の厚みが、第１の補強層と対向している部分の厚みよりも厚い。
本発明に係るセラミック電子部品の別の特定の局面では、第１の補強層は、金属または合金により形成されている。すなわち、本発明において、補強層は、導体層により構成されていてもよい。
本発明に係るセラミック電子部品のさらに他の特定の局面では、第１及び第２の外部電極のそれぞれは、第２の主面の長さ方向における端部上に位置している第３の部分をさらに有する。セラミック電子部品は、第２の外層部に、長さ方向及び幅方向に沿って形成されており、厚み方向において第１及び第２の外部電極の第２の部分と一部分が対向している第２の補強層をさらに備えている。第２の補強層は、第１及び第２の端面のいずれにも露出していない。第２の主面のうちの第１または第２の外部電極の第１の部分が設けられている部分において、第２の補強層と対向していない部分は、第２の補強層と対向している部分よりも厚み方向の中央寄りに位置している。
本発明によれば、セラミック電子部品の機械的耐久性を改善することができる。
第１の実施形態に係るセラミック電子部品の略図的斜視図である。 第１の実施形態に係るセラミック電子部品の略図的側面図である。 図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。 第１の実施形態に係るセラミック電子部品の一部分を拡大した略図的断面図である。 図３の線Ｖ−Ｖにおける略図的断面図である。 図３の線ＶＩ−ＶＩにおける略図的断面図である。 図３の線ＶＩＩ−ＶＩＩにおける略図的断面図である。 導電パターンが形成されたセラミックグリーンシートの略図的平面図である。 マザー積層体の略図的平面図である。 マザー積層体の、第１の内部電極及び第１のダミー電極形成用のセラミックグリーンシートにおけるカッティングラインの位置を説明するための略図的平面図である。 マザー積層体の、第２の内部電極及び第２のダミー電極形成用のセラミックグリーンシートにおけるカッティングラインの位置を説明するための略図的平面図である。 マザー積層体の、補強層形成用のセラミックグリーンシートにおけるカッティングラインの位置を説明するための略図的平面図である。 第２の実施形態に係るセラミック電子部品の略図的断面図である。 第３の実施形態に係るセラミック電子部品の略図的断面図である。 比較例２に係るセラミック電子部品の略図的断面図である。 実施例及び比較例１，２におけるセラミック電子部品に割れが発生した個数を表すグラフである。
（第１の実施形態）
以下、本発明の好ましい実施形態について、図１に示すセラミック電子部品１を例に挙げて説明する。但し、セラミック電子部品１は、単なる例示である。本発明は、以下に示すセラミック電子部品１及びその製造方法に何ら限定されない。
図１は、第１の実施形態に係るセラミック電子部品の略図的斜視図である。図２は、第１の実施形態に係るセラミック電子部品の略図的側面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。図４は、本実施形態に係るセラミック電子部品の一部分を拡大した略図的断面図である。図５は、図３の線Ｖ−Ｖにおける略図的断面図である。図６は、図３の線ＶＩ−ＶＩにおける略図的断面図である。図７は、図３の線ＶＩＩ−ＶＩＩにおける略図的断面図である。
まず、図１〜図７を参照しながら、セラミック電子部品１の構成について説明する。
図１〜図７に示すように、セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミック材料からなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。なお、セラミック素体１０には、所望するセラミック電子部品１の特性に応じて、上記セラミック材料を主成分として、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。
セラミック電子部品１がセラミック圧電素子である場合は、セラミック素体１０を圧電セラミック材料により形成することができる。圧電セラミック材料の具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
セラミック電子部品１がサーミスタ素子である場合は、セラミック素体１０を半導体セラミック材料により形成することができる。半導体セラミック材料の具体例としては、例えば、スピネル系セラミック材料などが挙げられる。
セラミック電子部品１が、インダクタ素子である場合は、セラミック素体１０を磁性体セラミック材料により形成することができる。磁性体セラミック材料の具体例としては、例えば、フェライトセラミック材料などが挙げられる。
以下、本実施形態では、セラミック電子部品１が、セラミックコンデンサである例について説明する。より具体的には、本実施形態では、セラミック電子部品１が、静電容量が０．１ｎＦ〜１００ｎＦ程度の比較的低容量のセラミックコンデンサである例について説明する。
セラミック素体１０は、直方体状に形成されている。図１〜図７に示すように、セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。図１〜図３に示すように、第１及び第２の主面１０ａ、１０ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。図１、図５〜図７に示すように、第１及び第２の側面１０ｃ、１０ｄは、厚み方向Ｔ及び長さ方向Ｌに沿って延びている。図２〜図７に示すように、第１及び第２の端面１０ｅ、１０ｆは、厚み方向Ｔ及び幅方向Ｗに沿って延びている。
なお、本明細書において、「直方体状」には、角部や稜線部が面取り状またはＲ面取り状である直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。すなわち、主面、側面及び端面のそれぞれが平坦である必要は必ずしもない。
セラミック素体１０の寸法は、特に限定されないが、セラミック素体１０の厚み寸法をＴ、長さ寸法をＬ、幅寸法をＷとしたときに、セラミック素体１０は、Ｔ≦Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす薄型のものであることが好ましい。具体的には、０．１ｍｍ≦Ｔ≦０．３ｍｍ、０．４ｍｍ≦Ｌ≦１ｍｍ、０．２ｍｍ≦Ｗ≦０．５ｍｍであることが好ましい。
セラミック層１０ｇの厚さは、特に限定されない。セラミック層１０ｇの厚さは、例えば、０．５μｍ〜１０μｍ程度とすることができる。
図３に示すように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。
図３及び図５に示すように、第１の内部電極１１は、長さ方向Ｌ及び幅方向Ｗに沿って延びるように形成されている。第１の内部電極１１は、セラミック素体１０の第１の端面１０ｅに露出しており、第１の端面１０ｅから第２の端面１０ｆ側に向かって延びている。第１の内部電極１１は、第２の端面１０ｆ、第１及び第２の側面１０ｃ、１０ｄのそれぞれには至っていない。一方、第２の内部電極１２も、長さ方向Ｌ及び幅方向Ｗに沿って延びるように形成されている。第２の内部電極１２は、図３及び図６に示すように、セラミック素体１０の第２の端面１０ｆに露出しており、第２の端面１０ｆから第１の端面１０ｅ側に向かって延びている。第２の内部電極１２は、第１の端面１０ｅ、第１及び第２の側面１０ｃ、１０ｄのそれぞれには至っていない。第１及び第２の内部電極１１，１２は、幅方向Ｗにおいて同じ位置に形成されている。このため、第１の内部電極１１と第２の内部電極１２とは、セラミック素体１０の長さ方向Ｌにおける中央部において、セラミック層１０ｇを介して、互いに対向している。第１の内部電極１１と第２の内部電極１２とは、セラミック素体１０の長さ方向Ｌにおける両端部においては、厚み方向Ｔに対向していない。
セラミック素体１０のうち、第１及び第２の内部電極１１，１２が互いに対向している部分が、コンデンサとしての機能を発現している有効部１０Ａを構成している。セラミック素体１０のうち、有効部１０Ａよりも第１の主面１０ａ側に位置している部分が第１の外層部１０Ｂを構成しており、有効部１０Ａよりも第２の主面１０ｂ側に位置している部分が第２の外層部１０Ｃを構成している。
なお、上述のように、セラミック電子部品１は、比較的低容量のセラミックコンデンサであるため、セラミック素体１０に対する有効部１０Ａの占める割合が比較的小さい。有効部１０Ａの厚み方向Ｔに沿った長さは、セラミック素体１０の厚み方向Ｔに沿った最大長さの０．１倍〜０．５倍程度であることが好ましい。有効部１０Ａの長さ方向Ｌに沿った長さは、セラミック素体１０の長さ方向Ｌに沿った最大長さの０．２倍〜０．７倍程度であることが好ましい。
また、第１及び第２の内部電極１１，１２は、例えば、１対（各１枚、合計２枚）〜１０対（各１０枚、合計２０枚）設けられていることが好ましい。
また、本実施形態のように、比較的低容量のセラミックコンデンサの場合、第１及び第２の内部電極の間の距離は、セラミック層１０ｇの２〜８層分となり得る。
また、セラミック素体１０の内部には、第１及び第２のダミー電極１８，１９も設けられている。第１のダミー電極１８は、第１の内部電極１１と厚み方向Ｔにおいて同じ位置に、長さ方向Ｌにおいて間隔をおいて対向するように設けられている。このため、第１のダミー電極１８は、第１の内部電極１１と同じ枚数だけ設けられている。一方、第２のダミー電極１９は、第２の内部電極１２と厚み方向Ｔにおいて同じ位置に、長さ方向Ｌにおいて間隔をおいて対向するように設けられている。このため、第２のダミー電極１９は、第２の内部電極１２と同じ枚数だけ設けられている。なお、これら第１及び第２のダミー電極１８，１９は、セラミック電子部品１の電気的特性の発現には、実質的に寄与していない。
なお、第１及び第２の内部電極１１，１２並びに第１及び第２のダミー電極１８，１９のそれぞれの材質は、特に限定されない。第１及び第２の内部電極１１，１２並びに第１及び第２のダミー電極１８，１９のそれぞれは、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金により形成することができる。第１及び第２の内部電極１１，１２と第１及び第２のダミー電極１８，１９とは、同一材料により形成されていてもよいし、異なる材料により形成されていてもよい。
第１及び第２の内部電極１１，１２並びに第１及び第２のダミー電極１８，１９のそれぞれの厚さも、特に限定されない。第１及び第２の内部電極１１，１２並びに第１及び第２のダミー電極１８，１９のそれぞれの厚さは、例えば、０．３μｍ〜２μｍ程度とすることができる。第１及び第２の内部電極１１，１２と第１及び第２のダミー電極１８，１９とは、同じ厚さであることが好ましい。
図１〜図３に示すように、セラミック素体１０の表面の上には、第１及び第２の外部電極１３，１４が形成されている。第１の外部電極１３は、第１の内部電極１１に電気的に接続されている。第１の外部電極１３は、第１の主面１０ａの上に形成されている第１の部分１３ａと、第２の主面１０ｂの上に形成されている第３の部分１３ｃと、第１の端面１０ｅの上に形成されている第２の部分１３ｂとを備えている。本実施形態では、第１の外部電極１３は、第１及び第２の側面１０ｃ、１０ｄの端部に浅く回り込むように形成されている。具体的には、第１の外部電極１３の第１及び第２の側面１０ｃ、１０ｄにおける長さ方向Ｌに沿った長さは、第１，第３の部分１３ａ、１３ｃの長さ方向Ｌに沿った長さの半分よりも短い。なお、第１，第３の部分１３ａ、１３ｃの長さ方向Ｌ方向に沿った長さは、例えば、２００μｍ〜３５０μｍであることが好ましい。そして、第１の外部電極１３は、幅方向Ｗに沿って第１及び第２の側面１０ｃ、１０ｄからほとんど突出していない。このようにすることで、セラミック電子部品１の幅方向Ｗ寸法を小さくすることができる。なお、第１の外部電極１３は、第１及び第２の側面１０ｃ、１０ｄに実質的に形成されないようにしてもよい。
一方、第２の外部電極１４は、第２の内部電極１２に電気的に接続されている。第２の外部電極１４は、第１の主面１０ａの上に形成されている第１の部分１４ａと、第２の主面１０ｂの上に形成されている第３の部分１４ｃと、第２の端面１０ｆの上に形成されている第２の部分１４ｂとを備えている。本実施形態では、第２の外部電極１４は、第１及び第２の側面１０ｃ、１０ｄの長さ方向Ｌの端部に浅く回り込むように形成されている。具体的には、第２の外部電極１４の第１及び第２の側面１０ｃ、１０ｄにおける長さ方向Ｌに沿った長さは、第１，第３の部分１４ａ、１４ｃの長さ方向Ｌに沿った長さの半分よりも短い。なお、第１，第３の部分１４ａ、１４ｃの長さ方向Ｌ方向に沿った長さは、例えば、２００μｍ〜３５０μｍであることが好ましい。そして、第２の外部電極１４は、幅方向Ｗに沿って第１及び第２の側面１０ｃ、１０ｄからほとんど突出していない。このようにすることで、セラミック電子部品１の幅方向Ｗ寸法を小さくすることができる。なお、第２の外部電極１４は、第１及び第２の側面１０ｃ、１０ｄに実質的に形成されないようにしてもよい。
第１及び第２の外部電極１３，１４のそれぞれの最大厚みは、例えば、１０μｍ〜５０μｍ程度とすることができる。
次に、図３を参照しながら、第１及び第２の外部電極１３，１４の構成について説明する。本実施形態では、第１及び第２の外部電極１３，１４のそれぞれは、第１の導電層１５と第２の導電層１６との積層体により構成されている。
第１の導電層１５は、第１または第２の端面１０ｅ、１０ｆと、第１または第２の主面１０ａ、１０ｂの長さ方向Ｌにおける端部との上に形成されている。
第１及び第２の外部電極１３，１４のそれぞれの第１の導電層１５のうち、第１の部分１３ａ、１４ａを構成している部分の長さ方向Ｌにおける外側端部は、相対的に厚くなっている。同様に、第１及び第２の外部電極１３，１４のそれぞれの第１の導電層１５のうち、第３の部分１３ｃ、１４ｃを構成している部分の長さ方向Ｌにおける外側端部は、相対的に厚くなっている。具体的には、第１及び第２の外部電極１３，１４のそれぞれの第１の導電層１５のうち、第１の部分１３ａ、１４ａを構成している部分において、第１の補強層１７ａと対向していない部分の厚みは、第１の補強層１７ａと対向している部分の厚みよりも厚い。同様に、第１及び第２の外部電極１３，１４のそれぞれの第１の導電層１５のうち、第３の部分１３ｃ、１４ｃを構成している部分において、第２の補強層１７ｂと対向していない部分の厚みは、第２の補強層１７ｂと対向している部分の厚みよりも厚い。これにより、第１及び第２の外部電極１３，１４のそれぞれの第１及び第３の部分１３ａ、１４ａ、１３ｃ、１４ｃのそれぞれにおいて、第１または第２の補強層１７ａ、１７ｂと対向していない部分の厚みが、第１または第２の補強層１７ａ、１７ｂと対向している部分の厚みよりも厚くなっている。例えば、第１の導電層１５の外側端部の厚みは最大で５μｍ〜２０μｍとなり得るのに対して、第１の導電層１５の内側端部の厚みは最大で１μｍ〜１０μｍ程度である。
第１の導電層１５の第１または第２の端面１０ｅ、１０ｆの上に形成されている部分の厚みは、第１の導電層１５の第１または第２の主面１０ａ、１０ｂの上に形成されている部分の厚みに比べて薄くなっている。また、第２の導電層１６の第１または第２の端面１０ｅ、１０ｆの上に形成されている部分の厚みは、第２の導電層１６の第１または第２の端面１０ｅ、１０ｆの上に形成されている部分の厚みに比べて薄くなっている。例えば、導電層１５，１６の第１または第２の端面１０ｅ、１０ｆの上に形成されている部分の厚みは最大で３〜１０μｍとなり得る。
第１の導電層１５の材質も特に限定されない。第１の導電層１５は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金により形成することができる。また、第１の導電層１５は、無機結合材を含んでいてもよい。無機結合材としては、例えば、セラミック素体１０に含まれるセラミック材料と同種のセラミック材料や、ガラス成分などが挙げられる。第１の導電層１５における無機結合材の含有量は、例えば、４０体積％〜６０体積％の範囲内であることが好ましい。
第２の導電層１６は、第１及び第２の主面１０ａ、１０ｂの長さ方向Ｌにおける端部及び第１または第２の端面１０ｅ、１０ｆを覆うように形成されている。この第２の導電層１６により、第１の導電層１５が覆われている。
本実施形態では、第２の導電層１６は、一枚のめっき膜または複数のめっき膜の積層体により構成されている。第２の導電層１６の厚みは、特に限定されない。第２の導電層１６の最大厚みは、例えば、５μｍ〜１５μｍ程度とすることができる。
第２の導電層１６の材質も特に限定されない。第２の導電層１６は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ａｌ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金により形成することができる。中でも、セラミック電子部品１を配線基板に埋め込む場合、第２の導電層１６の最外層を構成する金属としては、Ｃｕ、Ａｕ、Ａｇ、およびＡｌからなる群から選ばれる１種の金属または当該金属を含む合金を用いることが好ましい。埋め込みの際には、第１及び第２の外部電極１３，１４を狙って、配線基板を貫通するレーザ光線を照射することがあり、これらの金属はレーザ光線を効率よく反射するためである。
なお、第１の導電層１５と第２の導電層１６との間に、例えば、応力緩和用の導電性樹脂層などのさらなる層が形成されていてもよい。
図３及び図７に示すように、第１の外層部１０Ｂには、複数の第１の補強層１７ａが形成されている。複数の第１の補強層１７ａは、長さ方向Ｌ及び幅方向Ｗに沿って形成されている。複数の第１の補強層１７ａは、厚み方向Ｔに沿って積層されている。複数の第１の補強層１７ａは、セラミック素体１０の長さ方向Ｌの両端部には形成されていない。複数の第１の補強層１７ａは、長さ方向Ｌの両端部を除く中央部にわたって連続的に形成されている。複数の第１の補強層１７ａは、セラミック素体１０の内部に形成されており、セラミック素体１０の表面に露出していない。
図３に示すように、複数の第１の補強層１７ａの一部分、具体的には、長さ方向Ｌにおける外側端部は、厚み方向Ｔにおいて第１及び第２の外部電極１３，１４の第１の部分１３ａ、１４ａと対向している。すなわち、複数の第１の補強層１７ａの長さ方向Ｌにおける外側端部は、長さ方向Ｌにおいて、第１及び第２の外部電極１３，１４の第１の部分１３ａ、１４ａと厚み方向Ｔにおいて対向している。
第１の補強層１７ａの枚数は、特に限定されないが、例えば、第１及び第２の内部電極１１，１２の枚数の１．５倍〜１５倍程度とすることができる。具体的には、第１の補強層１７ａの枚数は、例えば、３枚〜３０枚程度とすることができる。なお、本実施形態では、第１の補強層１７ａが複数設けられている場合について説明するが、本発明においては、第１の補強層１７ａは、一層のみ設けられていてもよい。
厚み方向において隣接している第１の補強層１７ａの間の距離は、厚み方向Ｔにおいて隣接している第１及び第２の内部電極１１，１２の間の距離よりも小さい。厚み方向において隣接している第１の補強層１７ａの間の距離は、厚み方向Ｔにおいて隣接している第１及び第２の内部電極１１，１２の間の距離の０．１２５倍〜０．５倍であることが好ましい。このようにすることにより、複数の第１の補強層１７ａが設けられている領域における第１の補強層１７ａが占める体積の割合を、第１及び第２の内部電極１１，１２が設けられている有効部１０Ａにおける第１及び第２の内部電極１１，１２が占める体積の割合よりも大きくすることができる。
図３に示すように、第２の外層部１０Ｃには、複数の第２の補強層１７ｂが形成されている。複数の第２の補強層１７ｂは、長さ方向Ｌ及び幅方向Ｗに沿って形成されている。複数の第２の補強層１７ｂは、厚み方向Ｔに沿って積層されている。複数の第２の補強層１７ｂは、セラミック素体１０の長さ方向Ｌの両端部には形成されていない。複数の第２の補強層１７ｂは、長さ方向Ｌの両端部を除く中央部にわたって形成されている。複数の第２の補強層１７ｂは、セラミック素体１０の内部に形成されており、セラミック素体１０の表面に露出していない。本実施形態では、第１の補強層１７ａの平面形状と第２の補強層１７ｂの平面形状は、実質的に等しい。
図３に示すように、複数の第２の補強層１７ｂの一部分、具体的には、長さ方向Ｌにおける外側端部は、厚み方向Ｔにおいて第１及び第２の外部電極１３，１４の第１の部分１３ａ、１４ａと対向している。すなわち、複数の第２の補強層１７ｂの長さ方向Ｌにおける外側端部は、長さ方向Ｌにおいて、第１及び第２の外部電極１３，１４の第１の部分１３ａ、１４ａと厚み方向Ｔにおいて対向している。
第２の補強層１７ｂの枚数は、特に限定されないが、例えば、第１及び第２の内部電極１１，１２の枚数の１．５倍〜１５倍程度とすることができる。具体的には、第２の補強層１７ｂの枚数は、例えば、３枚〜３０枚程度とすることができる。なお、本実施形態では、第２の補強層１７ｂが複数設けられている場合について説明するが、本発明においては、第２の補強層１７ｂは、一層のみ設けられていてもよい。
厚み方向において隣接している第２の補強層１７ｂの間の距離は、厚み方向Ｔにおいて隣接している第１及び第２の内部電極１１，１２の間の距離よりも小さい。厚み方向において隣接している第２の補強層１７ｂの間の距離は、厚み方向Ｔにおいて隣接している第１及び第２の内部電極１１，１２の間の距離の０．１２５倍〜０．５倍であることが好ましい。このようにすることにより、複数の第２の補強層１７ｂが設けられている領域における第２の補強層１７ｂが占める体積の割合を、第１及び第２の内部電極１１，１２が設けられている有効部１０Ａにおける第１及び第２の内部電極１１，１２が占める体積の割合よりも大きくすることができる。
なお、第１及び第２の補強層１７ａ、１７ｂの材質は、セラミック素体１０よりも展延性に優れている材料であれば特に限定されない。第１及び第２の補強層１７ａ、１７ｂは、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金により形成することができる。
第１及び第２の補強層１７ａ、１７ｂのそれぞれの厚みは、例えば、０．３μｍ〜２．０μｍ程度とすることができる。第１及び第２の補強層１７ａ、１７ｂのそれぞれの厚みは、第１及び第２の内部電極１１，１２のそれぞれの厚みと等しくてもよいし、第１及び第２の内部電極１１，１２のそれぞれの厚みよりも小さくてもよく、大きくてもよい。第１及び第２の補強層１７ａ、１７ｂのそれぞれの厚みは、第１及び第２の内部電極１１，１２のそれぞれの厚み以上であることが好ましい。このようにすることにより、複数の第２の補強層１７ｂが設けられている領域における第２の補強層１７ｂが占める体積の割合を、第１及び第２の内部電極１１，１２が設けられている有効部１０Ａにおける第１及び第２の内部電極１１，１２が占める体積の割合よりも大きくすることができる。
第１及び第２の補強層１７ａ、１７ｂの長さ方向Ｌにおける長さと、第１の内部電極１１と第１のダミー電極１８との長さ方向Ｌにおける長さの総和と、第２の内部電極１２と第２のダミー電極１９との長さ方向Ｌにおける長さの総和とが、相互に等しいことが好ましい。この場合、セラミック電子部品１の製造に必要となる、表面に導電性ペーストが印刷されたセラミックグリーンシートの種類を少なくすることができる。従って、セラミック電子部品１の製造が容易となる。
本実施形態においては、図３に示すように、長さ方向において第１及び第２の補強層１７ａ、１７ｂが設けられていないセラミック素体１０の両端部の厚みＴ２は、厚み方向Ｔにおいて第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂと第１及び第２の補強層１７ａ、１７ｂとが対向しているセラミック素体１０の部分の厚みＴ１よりも小さい。このため、図４に詳細に示すように、セラミック素体１０の第１の主面１０ａのうち第１または第２の外部電極１３，１４の第１の部分１３ａ、１４ａが設けられている部分において、第１の補強層１７ａと長さ方向Ｌにおいて重なっていない端部１０ａ１，１０ａ２は、第１の補強層１７ａと重なっている部分よりも厚み方向Ｔにおいて中央寄りに位置している。また、セラミック素体１０の第２の主面１０ｂのうち第１または第２の外部電極１３，１４の第２の部分１３ｂ、１４ｂが設けられている部分において、第２の補強層１７ｂと長さ方向Ｌにおいて重なっていない端部１０ｂ１，１０ｂ２は、第２の補強層１７ｂと重なっている部分よりも厚み方向Ｔにおいて中央寄りに位置している。
一方、第１及び第２の外部電極１３，１４のそれぞれの第１の部分１３ａ、１４ａにおいて、第１の補強層１７ａが設けられていない長さ方向Ｌにおける外側端部（第１または第２の端面１０ｅ、１０ｆ側端部）の厚みが、他の部分の厚みよりも厚い。また、第１及び第２の外部電極１３，１４のそれぞれの第２の部分１３ｂ、１４ｂにおいて、第２の補強層１７ｂが設けられていない長さ方向Ｌにおける外側端部（第１または第２の端面１０ｅ、１０ｆ側端部）の厚みが、他の部分の厚みよりも厚い。
次に、本実施形態のセラミック電子部品１の製造方法の一例について説明する。
まず、セラミック素体１０を構成するためのセラミック材料を含むセラミックグリーンシート２０（図８を参照）を用意する。次に、図８に示すように、そのセラミックグリーンシート２０の上に、導電性ペーストを塗布することにより、導電パターン２１を形成する。なお、導電パターンの塗布は、例えば、スクリーン印刷法などの各種印刷法により行うことができる。導電性ペーストは、導電性微粒子の他に、公知のバインダーや溶剤を含んでいてもよい。
本実施形態においては、第１及び第２の補強層１７ａ、１７ｂの長さ方向Ｌにおける長さと、第１の内部電極１１と第１のダミー電極１８との長さ方向Ｌにおける長さの総和と、第２の内部電極１２と第２のダミー電極１９との長さ方向Ｌにおける長さの総和とが、相互に等しい。このため、第１の内部電極１１及び第１のダミー電極１８形成用のセラミックグリーンシート２０と、第２の内部電極１２及び第２のダミー電極１９形成用のセラミックグリーンシート２０と、第１の補強層１７ａ形成用のセラミックグリーンシート２０と、第２の補強層１７ｂ形成用のセラミックグリーンシート２０とを共通の仕様とすることができる。つまり、導電性ペーストが印刷されたセラミックグリーンシート２０を１種類のみ準備すればよい。
次に、図１０〜図１２に示すように、導電パターン２１が形成されていないセラミックグリーンシート２０と、導電パターン２１が形成されているセラミックグリーンシート２０とを長さ方向Ｌに沿って適宜ずらしながら積層し、静水圧プレスなどの手段で積層方向にプレスすることにより、図９に示すマザー積層体２２を作製する。
なお、本実施形態では、厚み方向Ｔにおいて隣接している補強層１７ａ、１７ｂの間には、１枚のセラミックグリーンシート２０が位置することとなる。一方、厚み方向Ｔにおいて隣接している第１及び第２の内部電極１１，１２の間には、複数枚のセラミックグリーンシート２０が位置することとなる。
次に、図９に示すように、マザー積層体２２の上に、第１及び第２の外部電極１３，１４の第１の導電層１５の第１及び第３の部分１３ａ、１３ｃを構成している部分に対応した形状の導電パターン２３を、スクリーン印刷法などの適宜の印刷法により形成する。
次に、マザー積層体２２を再び積層方向にプレスする。このとき、補強層１７ａ、１７ｂ、及び第１、第２の内部電極１１、１２が重なっていない部分の厚みが薄くなるように、すなわち、図３に示すように、厚みＴ１よりも厚みＴ２が薄くなるようにして、プレスを行う。例えば、プレス用金型とマザー積層体２２の主面との間に弾性体を配置してプレスを行うことにより、補強層１７ａ、１７ｂ、及び第１、第２の内部電極１１、１２が重なっていない部分を効果的に圧下することができ、上記のような厚みの関係を実現しやすくなる。
次に、仮想のカットラインＣＬに沿ってマザー積層体２２をカッティングすることにより、マザー積層体２２から複数の生のセラミック積層体を作製する。なお、マザー積層体２２のカッティングは、ダイシングや押切により行うことができる。
生のセラミック積層体作成後、バレル研磨などにより、生のセラミック積層体の稜線部及び稜線部の面取りまたはＲ面取り及び表層の研磨を行うようにしてもよい。
その後、生のセラミック積層体の両端面に、例えば、ディップ法などにより、導電性ペーストを塗布する。ここで塗布された導電性ペーストと導電パターン２３とにより、図３に示す導電層１５が形成される。
なお、例えばディップ法などにより、生のセラミック積層体の両端面に導電性ペーストを塗布した場合は、第１及び第２の主面や第１及び第２の側面にも導電性ペーストが若干回り込む。このため、後の焼成工程により第１の導電層１５となる導電性ペースト層は、第１，第２の主面の第１または第２の端面１０ｅ、１０ｆ側の端部において相対的に厚くなる。従って、第１の導電層１５の長さ方向Ｌにおける外側端部が相対的に厚くなり、その結果、第１及び第２の外部電極１３，１４の第１，第３の部分１３ａ、１３ｃ、１４ａ、１４ｃの長さ方向Ｌにおける外側端部の厚みが相対的に厚くなる。また、第１または第２の端面１０ｅ、１０ｆに導電性ペーストを塗布した後、第１または第２の端面１０ｅ、１０ｆを定盤に押し付け、余剰の導電性ペーストを掻き取ることにより、第１または第２の端面１０ｅ、１０ｆの上に形成された第１の導電層１５の厚みを薄くすることができる。
次に、生のセラミック積層体の焼成を行う。この焼成工程において、上記形成の導電性ペースト層が同時焼成され（コファイア）、導電層１５が形成される。なお、焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。
その後、必要に応じて、バレル研磨などの研磨を行う。
最後に、めっきにより導電層１６を形成することにより、第１及び第２の外部電極１３，１４を完成させる。なお、本発明において、めっき膜により構成されている導電層１６は、必須ではない。例えば、導電層１５のみにより第１，第２の外部電極１３，１４を構成してもよい。
以上説明したように、本実施形態では、セラミック素体１０の第１の主面１０ａのうち第１または第２の外部電極１３，１４の第１の部分１３ａ、１４ａが設けられている部分において、第１の補強層１７ａと長さ方向Ｌにおいて重なっていない端部１０ａ１，１０ａ２は、第１の補強層１７ａと重なっている部分よりも厚み方向Ｔにおいて中央寄りに位置している。このため、例えば、第１の主面１０ａ側を配線基板側に向けてセラミック電子部品１を実装する際などにおいて、外部から応力が加わった際にもセラミック電子部品１が損傷することを効果的に抑制することができ、セラミック電子部品１の機械的耐久性
を改善することができる。以下、この効果について、詳細に説明する。
セラミック電子部品１では、第１及び第２の主面１０ａ、１０ｂの上に第１及び第２の外部電極１３，１４が形成されている。このため、セラミック電子部品１の長さ方向Ｌにおける両端部が厚み方向Ｔに突出している。よって、セラミック電子部品１の長さ方向Ｌにおける両端部に応力が加わりやすい。セラミック電子部品１の長さ方向Ｌにおける両端部に応力が加わると、第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂの先端が位置しており、セラミック電子部品１の厚みが大きく変化する部分１０Ｄ，１０Ｅ（図３を参照）に応力が集中し、この部分１０Ｄ，１０Ｅにクラックが生じやすい。
ここで、例えば、セラミック電子部品１の両端部が最も厚い場合は、支点となるセラミック電子部品１の端部と、作用点となる部分１０Ｄ，１０Ｅとの間の距離が長くなるため、部分１０Ｄ，１０Ｅに大きな応力が加わりやすい。
それに対して本実施形態では、セラミック素体１０の第１の主面１０ａのうち第１または第２の外部電極１３，１４の第１の部分１３ａ、１４ａが設けられている部分において、第１の補強層１７ａと長さ方向Ｌにおいて重なっていない端部１０ａ１，１０ａ２は、第１の補強層１７ａと重なっている部分よりも厚み方向Ｔにおいて中央寄りに位置している。このため、セラミック電子部品１において厚み方向Ｔにおいて最も突出した部分が端部よりも中央寄りとなる。従って、作用点となる部分１０Ｄ，１０Ｅと、支点との間の距離を短くすることができる。このため、部分１０Ｄ，１０Ｅに大きな応力が作用しにくく、部分１０Ｄ，１０Ｅにおけるセラミック素体１０の損傷を抑制することができる。その結果、より高い機械的耐久性を実現することができる。
また、本実施形態では、損傷しやすい部分１０Ｄ，１０Ｅに第１及び第２の補強層１７ａ、１７ｂが設けられている。このため、部分１０Ｄ，１０Ｅの機械的強度が効果的に改善されている。
本実施形態では、第１及び第２の補強層１７ａ、１７ｂが、セラミック素体１０の長さ方向Ｌにおける両端部を除く中央部にわたって連続的に形成されている。このため、部分１０Ｄ，１０Ｅと共に損傷しやすい、セラミック素体１０の長さ方向Ｌにおける中央部の機械的強度も効果的に高められている。
また、本実施形態では、長さ方向において第１及び第２の補強層１７ａ、１７ｂが設けられていないセラミック素体１０の両端部の厚みＴ２は、厚み方向Ｔにおいて第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂと第１及び第２の補強層１７ａ、１７ｂとが対向しているセラミック素体１０の部分の厚みＴ１よりも小さい。そして、厚みが小さい部分の上に形成されている、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂが相対的に厚く形成されている。このため、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれの表面は、実質的に平坦に形成されている。このため、第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂのうちの一部分に応力が集中することなく、全体的に応力が加わるため、一部分に大きな応力が加わることを効果的に抑制することができる。従って、より優れた機械的耐久性が実現されている。
また、本実施形態では、厚み方向において隣接している補強層１７ａ、１７ｂ間の距離が、厚み方向において隣接している第１及び第２の内部電極１１，１２間の距離よりも短くされている。このため、補強層１７ａ、１７ｂが設けられている領域における補強層１７ａ、１７ｂの占める体積割合が大きい。よって、セラミック素体１０のうち、補強層１７ａ、１７ｂが設けられている領域の機械的強度がより高くされている。従って、セラミック電子部品１の機械的強度がさらに高められている。
また、厚み方向において隣接している補強層１７ａ、１７ｂ間の距離が短いため、補強層１７ａ、１７ｂをより多く設けることができる。従って、セラミック電子部品１の機械的強度がさらに高められている。
なお、内部電極１１，１２の枚数が多い場合は、内部電極１１，１２による機械的強度向上効果も大きく、かつ、セラミック素体１０の厚みも大きくなるため、セラミック電子部品１の機械的強度を高くしやすい。それに対して、内部電極１１，１２の枚数が、例えば、２〜２０枚程度と少ない場合は、内部電極１１，１２による機械的強度向上効果があまり得られず、かつセラミック素体１０の厚みが薄くなるため、セラミック電子部品１の機械的強度の問題が顕著化する。従って、本実施形態のように、補強層１７ａ、１７ｂを設けると共に、第１の主面１０ａの長さ方向Ｌにおける端部を低くすることによりセラミック電子部品１の機械的耐久性を向上する技術は、内部電極１１，１２の層数が２〜２０枚程度と少ないときに特に有効である。
以下、本発明を実施した好ましい形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
（第２の実施形態）
図１３は、第２の実施形態に係るセラミック電子部品の略図的断面図である。
本実施形態では、図１３に示すように、第１及び第２の外部電極１３，１４の第１及び第３の部分１３ａ、１３ｃ、１４ａ、１４ｃの少なくとも一部分が第１または第２の主面１０ａ、１０ｂに埋め込まれている。この場合であっても、上記第１の実施形態と同様に、セラミック電子部品１の機械的耐久性向上効果が得られる。
本実施形態に係るセラミック電子部品は、例えば、マザー積層体の主面上に第１及び第３の部分１３ａ、１３ｃを構成している部分に対応した形状の導電パターン２３を印刷した後、マザー積層体２２を積層方向にプレスする際に、より強い力でプレスすることにより、上記のような埋め込まれた状態を実現することができる。
（第３の実施形態）
図１４は、第３の実施形態に係るセラミック電子部品の略図的断面図である。
上記第１の実施形態では、第１及び第２の主面１０ａ、１０ｂのそれぞれに第１及び第２の外部電極１３，１４が形成されている例について説明した。但し、本発明は、この構成に限定されない。本発明においては、少なくとも一つの外部電極が第１の主面１０ａの上に形成されていればよい。
例えば、図１４に示すように、第１及び第２の外部電極１３，１４は、第１または第２の端面１０ｅ、１０ｆと、第１及び第２の主面１０ａ、１０ｂとを覆うように形成されていてもよい。すなわち、第１及び第２の外部電極１３，１４は、第１の部分１３ａ、１４ａを有しており、かつ第１または第２の内部電極１１，１２に電気的に接続されている限りにおいて、その形状は特に限定されない。
なお、本実施形態においても、第１の補強層１７ａに加えて、第２の補強層１７ｂを設けてもよいが、第１の部分１３ａ、１４ａが設けられている側の第１の補強層１７ａを設けるのみによっても、セラミック電子部品１の機械的耐久性を効果的に改善することができる。また、第２の部分１３ｂ、１４ｂや第２の補強層１７ｂを形成しないことにより、セラミック電子部品１のさらなる薄型化を図ることができる。
（実施例）
上記第１の実施形態に係るセラミック電子部品１を上記第１の実施形態に記載の製造方法により作製した。なお、詳細な条件は以下の通りである。本実施例において得られたセラミック電子部品の断面を電子顕微鏡で観察した結果、第１及び第２の主面１０ａ、１０ｂのそれぞれの両端部が低くなっていることを確認した。
（実施例の条件）
寸法：長さ１．０ｍｍ、幅０．５ｍｍ、厚み０．１５ｍｍ
設計容量：１ｎＦ
セラミック素体の作製に用いたセラミック材料：ＢａＴｉＯ３を主成分とする誘電体セラミックス
セラミック層の厚み（焼成後）：１．３５μｍ
内部電極１１，１２、ダミー電極１８，１９の材質：Ｎｉ
内部電極１１，１２、ダミー電極１８，１９の厚み（焼成後）：０．７５μｍ
内部電極１１，１２間の距離：９．４５μｍ
内部電極１１，１２の枚数：４枚
第１及び第２の補強層１７ａ、１７ｂのそれぞれの枚数：２０枚
第１及び第２の補強層１７ａ、１７ｂの材質：Ｎｉ
第１及び第２の補強層１７ａ、１７ｂのそれぞれにおける補強層間の距離：１．３５μｍ
焼成最高温度：１２００℃
焼成時間：２時間
焼成雰囲気：還元性雰囲気
第１の導電層１５の材質：Ｎｉ
第２の導電層１６の材質：Ｃｕ
（比較例１）
第１及び第２の補強層１７ａ、１７ｂを設けなかったこと以外は、上記実施例と同様にしてセラミック電子部品を作製した。
（比較例２）
図１５は、比較例２に係るセラミック電子部品の略図的断面図である。図１５に示すように、第１または第２の端面１０ｅ、１０ｆから中央に向かって延びている補強層１７ａ１，１７ａ２，１７ｂ１，１７ｂ２を形成したこと以外は、上記実施例と同様にしてセラミック電子部品を作製した。補強層１７ａ１，１７ａ２の総長さ、補強層１７ｂ１，１７ｂ２の総長さは、実施例における補強層１７ａ、１７ｂの長さと等しくした。
本比較例において得られたセラミック電子部品の断面を電子顕微鏡で観察した結果、第１及び第２の主面１０ａ、１０ｂのそれぞれの両端部は低くなっておらず、平坦であることを確認した。
なお、図１５では、説明の便宜上、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略した。
（評価）
上記実施例及び比較例１，２において作製したセラミック電子部品を、ヤマハ発動機社製実装装置ＹＧ１００Ｂを用いて、鉄板上に各サンプルを押しつけ、その後、光学顕微鏡を用いてサンプルに割れが発生しているか否かを確認した。なお、各押し込み量条件について１０個ずつのサンプルの試験を行った。その結果を、図１６に示す。
図１６に示すように、補強層１７ａ、１７ｂを設けた実施例は、補強層を設けなかった比較例１や、補強層１７ａ１，１７ａ１，１７ｂ１，１７ｂ２を設けた比較例２よりも割れの発生率が小さかった。
１…セラミック電子部品
１０…セラミック素体
１０Ａ…有効部
１０Ｂ…第１の外層部
１０Ｃ…第２の外層部
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１０ｇ…セラミック層
１１…第１の内部電極
１２…第２の内部電極
１３…第１の外部電極
１３ａ…第１の部分
１３ｂ…第２の部分
１３ｃ…第３の部分
１４…第２の外部電極
１４ａ…第１の部分
１４ｂ…第２の部分
１４ｃ…第３の部分
１５…第１の導電層
１６…第２の導電層
１７ａ…第１の補強層
１７ｂ…第２の補強層
１８…第１のダミー電極
１９…第２のダミー電極
２０…セラミックグリーンシート
２１…導電パターン
２２…マザー積層体
２３…導電パターン

Claims (5)

  1. 長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する直方体状のセラミック素体と、
    前記セラミック素体の内部に形成されており、長さ方向及び幅方向に沿って延び、厚み方向において相互に対向している第１及び第２の内部電極と、
    前記セラミック素体の上に形成されており、前記第１の内部電極に電気的に接続されている第１の外部電極と、
    前記セラミック素体の上に形成されており、前記第２の内部電極に電気的に接続されている第２の外部電極と、
    を備え、
    前記第１及び第２の外部電極のそれぞれは、前記第１の主面の長さ方向における端部上に位置している第１の部分と、前記第１または第２の端面の上に位置している第２の部分とを有し、
    前記セラミック素体は、前記第１及び第２の内部電極が厚み方向に対向している有効部と、前記有効部よりも前記第１の主面側に位置している第１の外層部と、前記有効部よりも前記第２の主面側に位置している第２の外層部とを含むセラミック電子部品であって、
    前記第１の外層部に、長さ方向及び幅方向に沿って形成されており、厚み方向において前記第１及び第２の外部電極の前記第１の部分と一部分が対向している第１の補強層をさらに備え、
    前記第１の補強層は、前記第１及び第２の端面のいずれにも露出しておらず、
    前記第１の主面のうちの前記第１または第２の外部電極の前記第１の部分が設けられている部分において、前記第１の補強層と対向していない部分は、前記第１の補強層と対向している部分よりも厚み方向の中央寄りに位置しており、
    前記第１及び第２の内部電極の枚数は、前記第１の補強層の枚数よりも少なく、
    厚み方向に隣接している前記第１の補強層間の距離は、厚み方向において隣接している前記第１及び第２の内部電極の間の距離よりも小さいことを特徴とする、セラミック電子部品。
  2. 前記第１及び第２の外部電極のそれぞれの前記第１の部分において、前記第１の補強層と対向していない部分の厚みが、前記第１の補強層と対向している部分の厚みよりも厚い、請求項１に記載のセラミック電子部品。
  3. 前記第１及び第２の外部電極のそれぞれは、
    前記第１または第２の端面と、前記第１の主面の長さ方向における端部との上に形成された第１の導電層と、
    前記第１の導電層を覆うように形成された第２の導電層と、
    を有し、
    前記第１及び第２の外部電極のそれぞれの前記第１の導電層のうち、前記第１の部分を構成している部分において、前記第１の補強層と対向していない部分の厚みが、前記第１の補強層と対向している部分の厚みよりも厚い、請求項２に記載のセラミック電子部品。
  4. 前記第１の補強層は、金属または合金により形成されている、請求項１〜３のいずれか一項に記載のセラミック電子部品。
  5. 前記第１及び第２の外部電極のそれぞれは、前記第２の主面の長さ方向における端部上に位置している第３の部分をさらに有し、
    前記第２の外層部に、長さ方向及び幅方向に沿って形成されており、厚み方向において前記第１及び第２の外部電極の前記第２の部分と一部分が対向している第２の補強層をさらに備え、
    前記第２の補強層は、前記第１及び第２の端面のいずれにも露出しておらず、
    前記第２の主面のうちの前記第１または第２の外部電極の前記第１の部分が設けられて
    いる部分において、前記第２の補強層と対向していない部分は、前記第２の補強層と対向している部分よりも厚み方向の中央寄りに位置している、請求項１〜４のいずれか一項に記載のセラミック電子部品。
JP2011130034A 2010-07-21 2011-06-10 セラミック電子部品 Active JP5699819B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011130034A JP5699819B2 (ja) 2010-07-21 2011-06-10 セラミック電子部品
TW100122590A TWI501272B (zh) 2010-07-21 2011-06-28 陶瓷電子零件
CN201110185402.XA CN102403124B (zh) 2010-07-21 2011-07-04 陶瓷电子部件
EP11173108.9A EP2410540B1 (en) 2010-07-21 2011-07-07 Ceramic electronic component
KR1020110072318A KR101184150B1 (ko) 2010-07-21 2011-07-21 세라믹 전자부품
US13/187,607 US8531817B2 (en) 2010-07-21 2011-07-21 Ceramic electronic component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010164110 2010-07-21
JP2010164110 2010-07-21
JP2011130034A JP5699819B2 (ja) 2010-07-21 2011-06-10 セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2012044149A JP2012044149A (ja) 2012-03-01
JP5699819B2 true JP5699819B2 (ja) 2015-04-15

Family

ID=44720427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011130034A Active JP5699819B2 (ja) 2010-07-21 2011-06-10 セラミック電子部品

Country Status (6)

Country Link
US (1) US8531817B2 (ja)
EP (1) EP2410540B1 (ja)
JP (1) JP5699819B2 (ja)
KR (1) KR101184150B1 (ja)
CN (1) CN102403124B (ja)
TW (1) TWI501272B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5736982B2 (ja) * 2010-07-21 2015-06-17 株式会社村田製作所 セラミック電子部品
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP2014027255A (ja) * 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
DE102012105517B4 (de) * 2012-06-25 2020-06-18 Tdk Electronics Ag Vielschichtbauelement mit einer Außenkontaktierung und Verfahren zur Herstellung eines Vielschichtbauelements mit einer Außenkontaktierung
JP5998724B2 (ja) * 2012-08-03 2016-09-28 Tdk株式会社 積層セラミックコンデンサ
JP6079040B2 (ja) * 2012-08-10 2017-02-15 Tdk株式会社 積層コンデンサ
JP6107080B2 (ja) * 2012-11-21 2017-04-05 Tdk株式会社 積層コンデンサ
KR101514509B1 (ko) * 2013-02-26 2015-04-22 삼성전기주식회사 다층 세라믹 소자
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
JP6185991B2 (ja) * 2013-06-24 2017-08-23 日本碍子株式会社 セラミックスデバイス、及び圧電デバイス
KR101444615B1 (ko) 2013-08-09 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101452128B1 (ko) * 2013-08-26 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101565651B1 (ko) * 2013-10-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
KR101477426B1 (ko) * 2013-11-04 2014-12-29 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101630068B1 (ko) * 2014-10-06 2016-06-13 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102163046B1 (ko) * 2014-10-15 2020-10-08 삼성전기주식회사 칩 부품
JP6378122B2 (ja) * 2014-12-05 2018-08-22 太陽誘電株式会社 積層セラミック電子部品
JP2017216360A (ja) * 2016-05-31 2017-12-07 太陽誘電株式会社 積層セラミックコンデンサ
KR101823246B1 (ko) * 2016-06-21 2018-01-29 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7182926B2 (ja) * 2018-07-17 2022-12-05 太陽誘電株式会社 積層セラミック電子部品
JP2020021930A (ja) * 2018-07-24 2020-02-06 Tdk株式会社 積層セラミック電子部品
US11107632B2 (en) * 2018-07-24 2021-08-31 Tdk Corporation Multilayer ceramic electronic component
JP7371385B2 (ja) * 2019-08-05 2023-10-31 三菱マテリアル株式会社 保護膜付きサーミスタおよびその製造方法
JP7371386B2 (ja) * 2018-08-23 2023-10-31 三菱マテリアル株式会社 サーミスタ、及び、サーミスタの製造方法
KR102653215B1 (ko) * 2018-10-10 2024-04-01 삼성전기주식회사 적층 세라믹 전자부품
US11476049B2 (en) 2018-10-30 2022-10-18 Tdk Corporation Multi-layer ceramic electronic device
US11195658B2 (en) 2018-10-30 2021-12-07 Tdk Corporation Multi-layer ceramic electronic device
JP7178886B2 (ja) * 2018-11-27 2022-11-28 太陽誘電株式会社 積層セラミック電子部品及び実装基板
WO2020174847A1 (ja) * 2019-02-28 2020-09-03 株式会社村田製作所 電子部品及び電子部品の製造方法
JP7401320B2 (ja) 2020-01-24 2023-12-19 株式会社村田製作所 積層セラミック電子部品
KR20220081632A (ko) * 2020-12-09 2022-06-16 삼성전기주식회사 적층형 전자 부품
JP2023046622A (ja) * 2021-09-24 2023-04-05 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153429A (ja) * 1995-11-30 1997-06-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH1126295A (ja) 1997-06-30 1999-01-29 Taiyo Yuden Co Ltd 積層チップ部品
JP2000164455A (ja) * 1998-11-27 2000-06-16 Taiyo Yuden Co Ltd チップ状電子部品とその製造方法
JP2000353636A (ja) * 1999-04-06 2000-12-19 Matsushita Electric Ind Co Ltd 積層セラミック部品
JP2000340448A (ja) * 1999-05-31 2000-12-08 Kyocera Corp 積層セラミックコンデンサ
JP2002015940A (ja) * 2000-06-28 2002-01-18 Matsushita Electric Ind Co Ltd チップ型電子部品
JP4581194B2 (ja) * 2000-07-13 2010-11-17 パナソニック株式会社 チップ型電子部品
JP2002075780A (ja) * 2000-08-23 2002-03-15 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2005032807A (ja) * 2003-07-08 2005-02-03 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
US7075775B2 (en) * 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP2005340664A (ja) * 2004-05-28 2005-12-08 Kyocera Corp コンデンサ
CN1993784B (zh) * 2004-08-27 2011-04-13 株式会社村田制作所 层叠陶瓷电容器及其等效串联电阻调整方法
CN101116154A (zh) * 2005-02-08 2008-01-30 株式会社村田制作所 表面安装型负特性热敏电阻
JP4270395B2 (ja) * 2005-03-28 2009-05-27 Ｔｄｋ株式会社 積層セラミック電子部品
JP2008205073A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd セラミックコンデンサ
JP5217584B2 (ja) * 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5120450B2 (ja) * 2008-05-16 2013-01-16 株式会社村田製作所 積層セラミック電子部品
JP5211970B2 (ja) * 2008-09-17 2013-06-12 株式会社村田製作所 セラミック電子部品の製造方法

Also Published As

Publication number Publication date
KR101184150B1 (ko) 2012-09-18
EP2410540B1 (en) 2018-11-28
US20120019981A1 (en) 2012-01-26
TW201222591A (en) 2012-06-01
KR20120018714A (ko) 2012-03-05
TWI501272B (zh) 2015-09-21
CN102403124A (zh) 2012-04-04
JP2012044149A (ja) 2012-03-01
CN102403124B (zh) 2015-02-25
EP2410540A1 (en) 2012-01-25
US8531817B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
JP5699819B2 (ja) セラミック電子部品
JP5736982B2 (ja) セラミック電子部品
JP5533387B2 (ja) セラミック電子部品
JP5423586B2 (ja) セラミック電子部品
US9552927B2 (en) Ceramic electronic component
JP5362033B2 (ja) 積層型セラミックコンデンサ
JP2015109410A (ja) セラミック電子部品及びセラミック電子部品の製造方法
JP2015109415A (ja) 積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法
JP2015026838A (ja) コンデンサ
JP2015111652A (ja) 電子部品
JP2014207254A (ja) セラミック電子部品
JP6301629B2 (ja) 積層型電子部品
JP6029491B2 (ja) 積層セラミック電子部品の製造方法
US20230317372A1 (en) Multilayer ceramic electronic component
JP2013070024A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5699819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150