JP6079040B2 - 積層コンデンサ - Google Patents

Description

本発明は、積層コンデンサに関する。

従来の積層コンデンサとして、例えば特許文献１に記載されたものが知られている。特許文献１に記載の積層コンデンサは、長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する直方体状のセラミック素体と、素体内に配置される第１及び第２内部電極と、素体の端面及び主面にわたって配置された端子電極とを備えている。この積層コンデンサは、低背型のコンデンサとして構成されている。

特開２０１２−４４１４８号公報

本発明は、広帯域にわたって低インピーダンス特性を得ることができる積層コンデンサを提供することを目的とする。

本発明に係る積層コンデンサは、互いに対向する一対の第１及び第２端面と、一対の第１及び第２端面間を連結するように伸び且つ互いに対向する一対の第１及び第２主面と、一対の第１及び第２主面を連結するように伸び且つ互いに対向する一対の第１及び第２側面とを有する素体と、素体の両端部に配置され、少なくとも第１主面上に位置する第１電極部分をそれぞれ有する第１及び第２端子電極と、第１及び第２の端子電極のうち対応する端子電極に接続され、第１主面と第２主面とが対向する第１方向で互いに対向するように素体内に配置される第１及び第２内部電極と、第１及び第２内部電極よりも第１方向の外側で第１主面と隣り合って位置し且つ第１及び第２端子電極の第１電極部分とそれぞれ対向するように素体内に配置され、第１及び第２端子電極に接続されない第３内部電極と、を備え、第１内部電極と第２内部電極とで構成される第１静電容量部と、第１端子電極の第１電極部分と第３内部電極とで構成される第２静電容量部と、第２端子電極の第１電極部分と第３内部電極とで構成される第３静電容量部と、が形成され、第１及び第２端子電極の第１電極部分のそれぞれと第３内部電極との間隔は、第３内部電極と当該第３内部電極に隣り合って位置する第１内部電極又は第２内部電極との間隔よりも小さいことを特徴とする。

この積層コンデンサでは、第１内部電極と第２内部電極とで構成される第１静電容量部と、第１端子電極の第１電極部分と第３内部電極とで構成される第２静電容量部と、第２端子電極の第１電極部分と第３内部電極とで構成される第３静電容量部とを有している。このように、複数の静電容量部を有し、これらの静電容量部が直列及び並列に接続されることにより、広帯域にわたって低インピーダンスを実現することができる。また、第１及び第２端子電極の第１電極部分のそれぞれと第３内部電極との間隔を、第３内部電極と当該第３内部電極に隣り合って位置する第１内部電極又は第２内部電極との間隔よりも小さくし、実装面となる主面に配置された第１及び第２端子電極と、この端子電極に近い位置に配置される第３内部電極とからなる第２及び第３静電容量部では、等価直列インダクタンス（以下、ＥＳＬと称する）が低くなる。その結果、好適に広帯域にわたって低インピーダンス化を実現できる。

更に、積層コンデンサでは、第１主面を実装面とした場合、第１主面側に第３内部電極が配置されているため、例えば実装されたときに第１及び第２端子電極にクラックが発生した場合であっても、第１及び第２内部電極への影響を低減できるため、ショート不良を抑制できる。また、第３内部電極にクラックが生じて、第２静電容量部、第３静電容量部のいずれか一方が機能しなくなっても、他方で担保できるので、絶縁抵抗等の信頼性を向上できる。

第１及び第２端子電極は、第２主面上に位置する第２電極部分をそれぞれ有し、第１及び第２内部電極よりも第１方向の外側で第２主面と隣り合って位置し且つ第１及び第２端子電極の第２電極部分とそれぞれ対向するように素体内に配置され、第１及び第２端子電極に接続されない第４内部電極を備え、第２静電容量部は、第１端子電極の第１及び第２電極部分と第３及び第４内部電極で構成され、第３静電容量部は、第２端子電極の第１及び第２電極部分と第３及び第４内部電極で構成され、第１及び第２端子電極の第２電極部分のそれぞれと第４内部電極との間隔は、第４内部電極と当該第４内部電極と隣り合って位置する第１内部電極又は第２内部電極との間隔よりも小さい構成とすることができる。このように、第４内部電極を更に備え、第２及び第３静電容量部の静電容量を確保することにより、低ＥＳＬを実現でき、より好適に広帯域にわたって低インピーダンスを実現することができる。

第１及び第２内部電極は、第１方向から見て略矩形形状を呈し、第１及び第２端子電極の第１電極部分のそれぞれと第３内部電極との間隔ｔ１と、第１及び第２端子電極の第２電極部分のそれぞれと第４内部電極との間隔ｔ２と、第１側面と第２側面とが対向する第２方向での第３及び第４内部電極の長さｗと、第１端面と第２端面とが対向する第３方向での第１端子電極と第２端子電極との離間距離ｇと、の関係が、
（ｔ１×ｇ）／ｗ≦０．０２５（ｍｍ）
（ｔ２×ｇ）／ｗ≦０．０２５（ｍｍ）
を満たしていることが好ましい。このように、積層コンデンサでは、（ｔ１×ｇ）／ｗ≦０．０２５（ｍｍ）及び（ｔ２×ｇ）／ｗ≦０．０２５（ｍｍ）の関係を満たすことにより、ＥＳＬを低くすることができる。

素体は、第１及び第２主面の間の寸法が第１及び第２端面の間の寸法及び第１及び第２側面の間の寸法よりも小さい構成とすることができる。このように、いわゆる低背型の積層コンデンサとすることにより、基板への内蔵やＬＳＩ（Large Scale Integration）への埋め込み実装が可能となる。また、積層コンデンサを埋め込む構造では、第１又は第２主面の端子電極とビア導体が接続される。このような実装構造では、端子電極の電流ループ距離が短くなるため、低ＥＳＬを実現できる。

第３及び第４内部電極のそれぞれは、１つずつ配置されている構成とすることができる。このように、静電容量部の構成に寄与する第３及び第４内部電極のみを配置し、静電容量部の構成には寄与しない不要な内部電極を配置しないことにより、静電容量部を確実に構成しつつ構成の簡易化を図ることができる。

第１端子電極と第２端子電極との離間距離ｇは、第１及び第２端子電極それぞれの第３方向の長さよりも短い構成とすることができる。このような構成によれば、第１及び第２端子電極の長さが長くなり、第１及び第２端子電極と第３及び第４内部電極との対向面積を確保できることから、第１及び第２端子電極と第３及び第４内部電極とにおいて静電容量を確保できる。さらに、異極性となる端子電極の離間距離ｇが小さくなることから、低ＥＳＬとすることができる。

第１端子電極及び第２端子電極は、第１及び第２側面に更に配置されており、第１内部電極は、第１端面と第２端面とが対向する第３方向に伸びる第１主電極部と、第１側面と第２側面とが対向する第２方向に伸びる第１引出電極部とを有しており、第２内部電極は、第３方向に伸びる第２主電極部と、第２方向に伸びる第２引出電極部とを有していることが好ましい。このような構成では、第１引出電極部と第２引出電極部との間の距離を小さくすることができるので、低ＥＳＬとすることができる。

第１電極部分のそれぞれと第３内部電極との間隔ｔ１、及び第２電極部分のそれぞれと第４内部電極との間隔ｔ２が０．０１２ｍｍ以上であることが好ましい。このような構成によれば、第３及び第４内部電極が素体から露出するといった不具合を防止できる。

第１端子電極と第２端子電極との離間距離ｇが０．１５ｍｍ以上であることが好ましい。このような構成によれば、積層コンデンサが実装される際、実装不良を抑制できる。

本発明によれば、広帯域にわたって低インピーダンスとすることができる。

一実施形態に係る積層コンデンサを示す斜視図である。 積層コンデンサの断面構成を示す図である。 素体の構成を示す分解斜視図である。 内部電極を示す断面図である。 各部の寸法とＥＳＬとの関係を示すグラフである。 積層コンデンサの回路図である。 積層コンデンサの実装構造を示す断面図である。 他の形態に係る積層コンデンサを示す斜視図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。

図１は、一実施形態に係る積層コンデンサを示す斜視図である。図２は、積層コンデンサの断面構成を示す図である。図３は、素体の構成を示す分解斜視図である。

図１に示すように、積層コンデンサ１は、略直方体形状に構成された素体２と、素体２内に配置された内部電極（第１内部電極、第２内部電極、第３内部電極、第４内部電極）７，８，９，１０と、素体２の両端面側に形成された第１及び第２端子電極３，４とを備えて構成される。積層コンデンサ１は、例えば、長さＬが０．９５ｍｍ〜１．０５ｍｍ程度に設定され、幅Ｗが０．４５ｍｍ〜０．５５ｍｍ程度に設定され、高さＨが０．０９ｍｍ〜０．２２ｍｍ程度に設定されている。積層コンデンサ１は、いわゆる低背型コンデンサとして構成されている。

素体２は、素体２の長手方向に向かい合って互いに平行をなす一対の第１及び第２端面２ａ，２ｂと、第１及び第２端面２ａ，２ｂ間を連結するように伸び且つ互いに対向する一対の第１及び第２主面２ｃ，２ｄと、第１及び第２主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の第１及び第２側面２ｅ，２ｆと、を有する。素体２は、第１及び第２主面２ｃ，２ｄの間の寸法が、第１及び第２端面２ａ，２ｂの間の寸法及び第１及び第２側面２ｅ，２ｆの間の寸法よりも小さい。

素体２は、図２及び図３に示すように、複数の長方形板状の誘電体層６と、複数の内部電極７及び内部電極８とが積層された積層体として構成されている。内部電極７と内部電極８とは、素体２内において誘電体層６の積層方向、すなわち素体２の第１主面２ｃと第２主面２ｄとが対向する第１方向（以下、単に第１方向とする）に沿ってそれぞれ一層ずつ配置されている。内部電極７と内部電極８とは、少なくとも一層の誘電体層６を挟むように対向配置されている。実際の積層コンデンサ１では、複数の誘電体層６は、互いの間の境界が視認できない程度に一体化されている。

第１端子電極３は、第１端面２ａと、第２主面２ｃ，２ｄ、及び、第１及び第２側面２ｅ，２ｆの各縁部の一部とを覆うように配置されている。すなわち、端子電極３は、第１端面２ａ、第１及び第２主面２ｃ，２ｄ、及び、第１及び第２側面２ｅ，２ｆに亘って配置されている。第１端子電極３は、第１主面２ｃに位置する第１電極部分３ａと、第２主面２ｄに位置する第２電極部分３ｂとを有する。

第２端子電極４は、第２端面２ｂと、第１及び第２主面２ｃ，２ｄ、及び、第１及び第２側面２ｅ，２ｆの各縁部の一部とを覆うように配置されている。すなわち、端子電極４は、第２端面２ｂ、第１及び第２主面２ｃ，２ｄ、及び、第１及び第２側面２ｅ，２ｆに亘って配置されている。第２端子電極４は、第１主面２ｃに位置する第１電極部分４ａと、第２主面２ｄに位置する第２電極部分４ｂとを有する。図２に示すように、端子電極３と第２端子電極４との離間距離ｇは、端子電極３，４の第１及び第２端面２ａ，２ｂの対向方向の長さ（幅）Ｗ２よりも小さい。

内部電極７は、第１端面２ａと第２端面２ｂとが対向する第３方向（以下、単に第３方向とする）に伸びる第１主電極部７ａと、第１側面２ｅと第２側面２ｆとが対向する第２方向（以下、単に第２方向とする）に伸びる第１引出電極部７ｂ，７ｃとを有している。第１主電極部７ａは、略矩形形状を呈している。第１引出電極部７ｂ，７ｃは、第１主電極部７ａの一辺からそれぞれ引き出されて、第１及び第２側面２ｅ，２ｆのそれぞれに露出して第１端子電極３に接続されている。これにより、内部電極７と端子電極３とは電気的に接続されることとなる。

内部電極８は、第３方向に伸びる第２主電極部８ａと、第２方向に伸びる第２引出電極部８ｂ，８ｃとを有している。第２主電極部８ａは、略矩形形状を呈している。第２引出電極部８ｂ，８ｃは、第２主電極部８ａの一辺からそれぞれ引き出されて、第１及び第２側面２ｅ，２ｆのそれぞれに露出して第２端子電極４に接続されている。これにより、内部電極８と端子電極４とは電気的に接続されることとなる。

図４は、内部電極を示す断面図である。図４に示すように、第１引出電極部７ｃ（７ｂ）と第２引出電極部８ｃ（８ｂ）との離間距離ｄは、低ＥＳＬの観点からは短いほど好ましい。ＥＳＬは、離間距離ｄが短くなるほど低くなる。そのため、離間距離ｄは、例えば０．３ｍｍ程度であることが好ましい。

本実施形態では、素体２内には、内部電極９及び内部電極１０が更に配置されている。内部電極９は、略矩形形状を呈しており、内部電極７，８よりも第１方向の外側で且つ主面２ｃ側に位置する。内部電極９は、第１端子電極３の第１電極部分３ａ、及び第２端子電極４の第１電極部分４ａと対向して配置されている。内部電極９は、第１及び第２端子電極３，４に電気的に接続されない電極であり、フローティング電極である。

内部電極１０は、略矩形形状を呈しており、内部電極７，８よりも第１方向の外側で且つ主面２ｄ側に位置する。内部電極１０は、第１端子電極３の第２電極部分３ｂ、及び第２端子電極４の第２電極部分４ｂと対向して配置されている。内部電極１０は、第１及び第２端子電極３，４に電気的に接続されない電極であり、フローティング電極である。内部電極９，１０は、素体２内にそれぞれ１つずつ配置されている。

上記構成を有する積層コンデンサ１では、第１及び第２端子電極３，４の第１電極部分３ａ，４ａのそれぞれと内部電極９との間隔ｔ１，及び、第１及び第２端子電極３，４の第２電極部分３ｂ，４ｂのそれぞれと内部電極１０との間隔ｔ２は、内部電極９とこの内部電極９と隣り合って位置する内部電極７との間隔ｔ、及び、内部電極１０とこの内部電極１０と隣り合って位置する内部電極８との間隔ｔよりも小さい。

また、上記の構成を有する積層コンデンサ１では、以下の式（１）の関係を満たしている。
（ｔ１×ｇ）／ｗ≦０．０２５（ｍｍ） …（１）
（ｔ２×ｇ）／ｗ≦０．０２５（ｍｍ） …（２）
上記式（１），（２）において、ｔ１：内部電極９と第１及び第２端子電極３，４の第１電極部分３ａ，４ａとの間隔（図２参照）、ｔ２：内部電極１０と第１及び第２端子電極３，４の第２電極部分３ｂ，４ｂとの間隔、ｇ：第３方向における第１端子電極３と第２端子電極４との離間距離（図２参照）、ｗ：内部電極９，１０の第２方向における長さである（図３参照）。なお、離間距離ｇは、第１端子電極３と第２端子電極４とが最も近接している位置を、第１及び第２端面２ａ，２ｂの対向方向に沿った直線で結んだ距離である。

図５は、各部の寸法とＥＳＬとの関係を示すグラフである。図５では、横軸が（ｔ１，ｔ２×ｄ）／ｗの数値を示しており、縦軸がＥＳＬ［ｐＨ］を示している。図５に示すように、上記式（１），（２）を満たす場合、すなわち（ｔ１×ｇ）／ｗ及び（ｔ２×ｇ）／ｗのそれぞれの値が０．０２５以下である場合には、低ＥＳＬとすることができる。

なお、内部電極９と第１及び第２端子電極３，４の第１電極部分３ａ，４ａとの間隔ｔ１、及び、内部電極１０と第１及び第２端子電極３，４の第２電極部分３ｂ、４ｂとの間隔ｔ２は、０．０１２ｍｍ以上（ｔ１，ｔ２≧０．０１２ｍｍ）であることが好ましい。この間隔ｔ１，ｔ２が０．０１２ｍｍよりも小さい場合には、内部電極９，１０が素体２から露出する懼れがある。そのため、間隔ｔ１，ｔ２を０．０１２ｍｍ以上とすることにより、内部電極９，１０が素体２から露出するといった不具合を防止できる。

また、第１端子電極３と第２端子電極４との離間距離ｇは、０．１５ｍｍ以上（ｇ≧０．１５ｍｍ）であることが好ましい。この離間距離ｇが０．１５ｍｍよりも小さい場合には、積層コンデンサ１が実装される際、実装不良（例えば、はんだ実装された際に第１端子電極３と第２端子電極４との間で短絡）が生じる懼れがある。そのため、離間距離ｇを０．１５ｍｍ以上とすることにより、積層コンデンサ１の実装不良を抑制できる。

図６は、積層コンデンサの回路図である。図６に示すように、積層コンデンサ１の素体２は、内部電極７と内部電極８とからなる第１コンデンサ部（第１静電容量部）Ｃ１と、端子電極３と内部電極９，１０とからなる第２コンデンサ部（第２静電容量部）Ｃ２と、端子電極４と内部電極９，１０とからなる第３コンデンサ部（第３静電容量部）Ｃ３とを有している。

第２コンデンサ部Ｃ２では、端子電極３の第１電極部分３ａと内部電極９により構成されるコンデンサＣ２１と、端子電極３の第２電極部分３ｂと内部電極１０とにより構成されるコンデンサＣ２２とが並列に接続されている。第３コンデンサ部Ｃ３では、端子電極４の第１電極部分４ａと内部電極９とにより構成されるコンデンサＣ３１と、端子電極４の第２電極部分４ｂと内部電極１０とにより構成されるコンデンサＣ３２とが並列に接続されている。

コンデンサＣ２１とコンデンサＣ３１とは、直列に接続されており、コンデンサＣ２２とコンデンサＣ３２とは、直列に接続されている。すなわち、第２コンデンサ部Ｃ２と第３コンデンサ部Ｃ３とは、直列に接続されており、直列回路を構成している。また、第１コンデンサ部Ｃ１と第２コンデンサ部Ｃ２及び第３コンデンサ部Ｃ３とは、並列に接続されており、並列回路を構成している。

図７は、積層コンデンサの実装構造を示す断面図である。図７に示すように、積層コンデンサ１は、基板２０に埋め込まれて実装される。基板２０は、絶縁性の複数の樹脂シート２２が積層されて構成されている。積層コンデンサ１は、基板２０内に配置され、樹脂２３が充填されて基板２０内に埋め込まれている。積層コンデンサ１は、基板２０の表面に形成された電極２４，２５とビア導体２６，２７により電気的に接続されている。

具体的には、第１端子電極３には、ビア導体２６が物理的且つ電気的に接続されている。このとき、第１端子電極３が素体２の主面２ｃに配置されているため、第１端子電極３とビア導体２６との接続を確実に行うことができる。これにより、第１端子電極３と電極２４とが電気的に接続されている。第２端子電極４には、ビア導体２７が物理的且つ電気的に接続されている。このとき、第２端子電極４が素体２の主面２ｃに配置されているため、第２端子電極４とビア導体２７との接続を確実に行うことができる。これにより、第２端子電極４と電極２５とが電気的に接続されている。

以上説明したように、本実施形態では、素体２が第１コンデンサ部Ｃ１、第２コンデンサ部Ｃ２及び第３コンデンサ部Ｃ３を有しており、第１〜第３コンデンサ部Ｃ１〜Ｃ３が並列に接続されている。このように、複数のコンデンサ部Ｃ１〜Ｃ３が直列及び並列に接続されることにより、低背型の積層コンデンサ１において、広帯域で低インピーダンスとすることができる。

また、本実施形態では、第１及び第２端子電極３，４の第１電極部分３ａ，４ａのそれぞれと内部電極９との間隔ｔ１、及び、第１及び第２端子電極３，４の第２電極部分３ｂ，４ｂのそれぞれと内部電極１０との間隔ｔ２は、内部電極９とこの内部電極９と隣り合って位置する内部電極７との間隔ｔ、及び、内部電極１０とこの内部電極１０と隣り合って位置する内部電極８との間隔ｔよりも小さい。このように、実装面となる第１又は第２主面２ｃ，２ｄに配置された第１及び第２端子電極３，４と、この端子電極３，４に近い位置に配置される内部電極９，１０とからなる第２及び第３コンデンサ部Ｃ２，Ｃ３では、ＥＳＬが低くなる。その結果、好適に広帯域にわたって低インピーダンス化を実現できる。更に、積層コンデンサ１では、実装面となる第１及び第２主面２ｃ，２ｄ側に内部電極９，１０がそれぞれ配置されているため、例えば実装されたときに素体２のクラックが発生した場合であっても、内部電極７，８への影響を低減できるため、ショート不良を抑制できる。

また、本実施形態では、例えば内部電極９，１０にクラックが生じて、第２コンデンサ部Ｃ２、第３コンデンサ部Ｃ３のいずれか一方が機能しなくなっても、他方で担保できるので、絶縁抵抗等の信頼性を向上できる。

また、本実施形態では、内部電極９，１０と主面２ｃ，２ｄの端子電極３，４との間隔ｔ、第１及び第２端面２ａ，２ｂの対向方向における端子電極３と第２端子電極４との離間距離ｇ、内部電極９，１０の第１及び第２側面２ｅ，２ｆの対向方向における幅寸法ｗが、
（ｔ１×ｇ）／ｗ≦０．０２５（ｍｍ） …（１）
（ｔ２×ｇ）／ｗ≦０．０２５（ｍｍ） …（２）
の関係を満たしている。このように、各部の寸法を式（１），（２）を満たすように設定することにより、ＥＳＬを低くすることができる。これにより、より好適に広帯域で低インピーダンスとするこができる。

また、本実施形態では、第１端子電極３と第２端子電極４との離間距離ｇは、第１及び第２端子電極３，４の第３方向の長さ（幅）Ｗ２よりも短い。このような構成によれば、第１及び第２端子電極３，４の長さが長くなり、第１及び第２端子電極３，４と内部電極９，１０との対向面積を確保することができることから、静電容量を確保することができる。さらに、異極性となる第１端子電極３と第２端子電極４との離間距離ｇが小さくなることから、ＥＳＬを低くすることができる。

また、本実施形態では、内部電極９，１０を素体２内にそれぞれ１つずつ配置している。このように、コンデンサ部の構成に寄与するフローティング電極を１つだけ配置することにより、コンデンサ部を確実に構成しつつ、構成を簡易化できる。

本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、第１及び第２端子電極３，４が素体２の端面２ａ，２ｂ、主面２ｃ，２ｄ及び側面２ｅ，２ｆを覆うように配置された構成を一例に説明したが、端子電極は例えば図８に示すような構成であってもよい。図８は、他の形態に係る積層コンデンサを示す斜視図である。

図８に示すように、積層コンデンサ１Ａは、第１及び第２端子電極３Ａ，４Ａとを備えている。第１端子電極３Ａは、素体２の第１主面２ｃ，２ｄ及び第１及び第２側面２ｅ，２ｆに配置されている。言い換えれば、第１端子電極３Ａは、第１端面２ａには配置されていない。第２端子電極４Ａは、素体２の第１主面２ｃ，２ｄ及び第１及び第２側面２ｅ，２ｆに配置されている。言い換えれば、第２端子電極４Ａは、第２端面２ｂには配置されていない。

また、上記実施形態では、低背型の積層コンデンサ１，１Ａを一例に説明したが、積層コンデンサ１は低背型でなくてもよい。また、内部電極７，８の形状は他の形状であってもよい。

１，１Ａ…積層コンデンサ、２…素体、２ａ，２ｂ…第１、第２端面、２ｃ，２ｄ…第１、第２主面、２ｅ，２ｆ…第１、第２側面、３，４…第１、第２端子電極、３ａ，４ａ…第１電極部分、３ｂ，４ｂ…第２電極部分、７，８…内部電極（第１、第２内部電極）、７ａ…第１主電極部、７ｂ，７ｃ…第１引出電極部、８ａ…第２主電極部、８ｂ，８ｃ…第２引出電極部、９，１０…内部電極（第３、第４内部電極）、Ｃ１…第１コンデンサ部（第１静電容量部）、Ｃ２…第２コンデンサ部（第２静電容量部）、Ｃ３…第３コンデンサ部（第３静電容量部）。

Claims (7)

1. 互いに対向する一対の第１及び第２端面と、一対の前記第１及び第２端面間を連結するように伸び且つ互いに対向する一対の第１及び第２主面と、一対の前記第１及び第２主面を連結するように伸び且つ互いに対向する一対の第１及び第２側面とを有し、前記第１及び第２主面の間の寸法が前記第１及び第２端面の間の寸法及び前記第１及び第２側面の間の寸法よりも小さい素体と、
   前記素体の両端部に配置され、前記第１主面上に位置する第１電極部分、前記第２主面上に位置する第２電極部分及び前記第１及び第２側面に位置する部分をそれぞれ有する第１及び第２端子電極と、
   前記第１及び第２の端子電極のうち対応する端子電極に接続され、前記第１主面と前記第２主面とが対向する第１方向で互いに対向するように前記素体内に配置される第１及び第２内部電極と、
   前記第１及び第２内部電極よりも前記第１方向の外側で前記第１主面と隣り合って位置し且つ前記第１及び第２端子電極の前記第１電極部分とそれぞれ対向するように前記素体内に配置され、前記第１及び第２端子電極に接続されない第３内部電極と、
   前記第１及び第２内部電極よりも前記第１方向の外側で前記第２主面と隣り合って位置し且つ前記第１及び第２端子電極の前記第２電極部分とそれぞれ対向するように前記素体内に配置され、前記第１及び第２端子電極に接続されない第４内部電極と、を備え、
   前記第１内部電極は、前記第１端面と前記第２端面とが対向する第３方向に伸びる第１主電極部と、前記第１側面と前記第２側面とが対向する第２方向に伸びる第１引出電極部とを有しており、
   前記第２内部電極は、前記第３方向に伸びる第２主電極部と、前記第２方向に伸びる第２引出電極部とを有しており、
   前記第１内部電極と前記第２内部電極とで構成される第１静電容量部と、前記第１端子電極の前記第１電極部分と前記第３内部電極、及び前記第１端子電極の前記第２電極部分と前記第４内部電極とで構成される第２静電容量部と、前記第２端子電極の前記第１電極部分と前記第３内部電極、及び前記第２端子電極の前記第２電極部分と前記第４内部電極とで構成される第３静電容量部と、が形成され、
   前記第１及び第２端子電極の前記第１電極部分のそれぞれと前記第３内部電極との間隔は、前記第３内部電極と当該第３内部電極に隣り合って位置する前記第１内部電極又は前記第２内部電極との間隔よりも小さく、
   前記第１及び第２端子電極の前記第２電極部分のそれぞれと前記第４内部電極との間隔は、前記第４内部電極と当該第４内部電極と隣り合って位置する前記第１内部電極又は第２内部電極との間隔よりも小さく、
   前記第１及び第２内部電極は、前記第１方向から見て略矩形形状を呈し、
   前記第１及び第２端子電極の前記第１電極部分のそれぞれと前記第３内部電極との間隔ｔ１と、前記第１及び第２端子電極の前記第２電極部分のそれぞれと前記第４内部電極との間隔ｔ２と、前記第１側面と前記第２側面とが対向する第２方向での前記第３及び第４内部電極の長さｗと、前記第１端面と前記第２端面とが対向する第３方向での前記第１端子電極と前記第２端子電極との離間距離ｇと、の関係が、
   （ｔ１×ｇ）／ｗ≦０．０２５（ｍｍ）
   （ｔ２×ｇ）／ｗ≦０．０２５（ｍｍ）
   を満たしていることを特徴とする積層コンデンサ。
2. 前記第３及び第４内部電極のそれぞれは、１つずつ配置されていることを特徴とする請求項１記載の積層コンデンサ。
3. 前記第１端子電極と前記第２端子電極との離間距離ｇは、前記第１及び第２端子電極それぞれの前記第３方向の長さよりも短いことを特徴とする請求項１又は２記載の積層コンデンサ。
4. 前記第１電極部分のそれぞれと前記第３内部電極との間隔ｔ１、及び前記第２電極部分のそれぞれと前記第４内部電極との間隔ｔ２が０．０１２ｍｍ以上であることを特徴とする請求項１〜３のいずれか一項記載の積層コンデンサ。
5. 前記第１端子電極と前記第２端子電極との離間距離ｇが０．１５ｍｍ以上であることを特徴とする請求項１〜４のいずれか一項記載の積層コンデンサ。
6. 基板に埋め込まれて実装されることを特徴とする請求項１〜５のいずれか一項に記載の積層コンデンサ。
7. 前記素体の前記第１及び第２主面の間の寸法は、０．０９ｍｍ〜０．２２ｍｍであることを特徴とする請求項１〜６のいずれか一項記載の積層コンデンサ。

Images