CN108364785B - 层叠电容器及电子部件装置 - Google Patents
层叠电容器及电子部件装置 Download PDFInfo
- Publication number
- CN108364785B CN108364785B CN201810048637.6A CN201810048637A CN108364785B CN 108364785 B CN108364785 B CN 108364785B CN 201810048637 A CN201810048637 A CN 201810048637A CN 108364785 B CN108364785 B CN 108364785B
- Authority
- CN
- China
- Prior art keywords
- electrode
- capacitor
- internal
- electrodes
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
层叠电容器(1)具备:素体(2)、第一外部电极(3)及第二外部电极(4)、以及配置于素体(2)内的多个内部电极,多个内部电极包含:电连接于第一外部电极(3)的第一内部电极(12)、电连接于第二外部电极(4)的第二内部电极(14)、以及多个第三内部电极(16),多个第三内部电极(16)分别通过第一连接导体(5)及第二连接导体(6)电连接,由第一内部电极(12)和第三内部电极(16)构成第一电容部(C1),由第二内部电极(14)和第三内部电极(16)构成第二电容部(C2),第一电容部(C1)和第二电容部(C2)串联地电连接。
Description
技术领域
本发明涉及一种层叠电容器及电子部件装置。
背景技术
作为现有的层叠电容器,例如已知有专利文献1(日本特开平7-135124号公报)中所记载的层叠电容器。专利文献1中所记载的层叠电容器为层叠多个在表面配设有电极图案的电介质层、且在内部形成有多个并联连接的电容器成分的层叠型陶瓷电容器,配设于陶瓷电介质层的电极图案的一部分以并联连接的电容器成分各自串联连接至少2个电容器成分而形成的方式被分割成多个。
发明内容
在现有的层叠电容器中,通过将至少2个电容器成分进行串联地连接,得到耐电压性的提高。但是,在现有的层叠电容器中,即使在并联连接的电容器成分中的一个电容器成分中产生例如短路等不良的情况下,也不会对其它电容器成分产生影响。因此,在现有的层叠电容器中,即使在电容器成分中产生不良的情况下也能够确保静电容量及耐电压,因此,即使在安装后产生不良,也无法检测出该不良。
本发明的一个方面的目的在于,提供一种层叠电容器及电子部件装置,所述层叠电容器谋求耐电压性的提高,并且可以检测产生不良。
本发明的一方面的层叠电容器具备:具有相互相对的一对端面、相互相对的一对主面和相互相对的一对侧面的素体;分别配置于一对端面侧的第一外部电极及第二外部电极;以及配置于素体内的多个内部电极,多个内部电极含有:电连接于第一外部电极的第一内部电极、电连接于第二外部电极的第二内部电极、以及多个第三内部电极,多个第三内部电极分别利用连接导体电连接,由第一内部电极和第三内部电极构成第一电容部,由第二内部电极和第三内部电极构成第二电容部,第一电容部和第二电容部串联地电连接。
在本发明的一个方面的层叠电容器中,由电连接于第一外部电极的第一内部电极和第三内部电极构成第一电容部,由连接于第二外部电极的第二内部电极和第三内部电极构成第二电容部。多个第三内部电极利用连接导体相互电连接。由此,层叠电容器具有串联地连接有2个电容器成分的构成。因此,在层叠电容器中,谋求耐电压性的提高。另外,在层叠电容器中,利用由连接导体进行了电连接的多个第三内部电极串联地连接第一电容部及第二电容部,因此,例如在第一电容部中产生不良的情况下,在静电容量及电阻值上产生变化。因此,在层叠电容器中,即使在安装后产生不良,也可以检测该不良。
在一个实施方式中,第一内部电极及第二内部电极在一对主面的相对方向配置于相同的位置,第三内部电极可以分别与第一内部电极及第二内部电极相对而配置。该结构中,第一电容部在一个端面侧的区域中构成,第二电容部在另一个端面侧的区域中构成。因此,在层叠电容器中,即使在素体中产生弯曲而从主面侧在素体中产生裂缝的情况下,例如配置于另一个端面侧的第二内部电极会破损,但可避免配置于一个端面侧的第一内部电极的破损。因此,在层叠电容器中,可以保护第一电容部。这样,在层叠电容器中,即使在素体中产生裂缝的情况下,也可以保护一部分电容部。
层叠电容器在安装于电路基板等时,有时在素体中产生裂缝。裂缝可将配置在安装于电路基板的素体的安装面侧的外部电极作为起点而产生。在现有的层叠电容器中,在1个电介质层上配置有电连接于相互不同的外部电极的2个电极图案。该结构中,从2个外部电极这两侧产生裂缝时,配置于安装面侧的2个电极图案这两者可破损。由此,在现有的层叠电容器中,可在全部的电容器成分中产生不良。
在一个实施方式中,第一内部电极在素体内配置于一个主面侧,第二内部电极在素体内配置于另一个主面侧,第三内部电极可以分别与第一内部电极及第二内部电极相对而配置。在该结构中,第一电容部在一个主面侧的区域中构成,第二电容部在另一个主面侧的区域中构成。因此,在层叠电容器中,将另一个主面作为安装面安装层叠电容器时,即使在从第一外部电极及第二外部电极这两侧产生素体裂缝的情况下,第二内部电极也可破损,但可避免配置于一个主面侧的第一内部电极的破损。因此,在层叠电容器中,可以保护第一电容部。这样,在层叠电容器中,即使在素体中产生裂缝的情况下,也可以保护一部分电容部。
在一个实施方式中,第三内部电极可以在第一内部电极和第二内部电极之间相互相对地配置一对。该结构中,不在第一电容部和第二电容部之间形成电容部。因此,可以容易地实现将第一电容部和第二电容部串联地电连接的构成。
在一个实施方式中,第三内部电极还可以配置在相互相对而配置的一对第三内部电极之间。该结构中,例如,即使在构成第一电容部的第一内部电极中产生破损的情况下,也可以由第三内部电极抑制该破损传递至构成第二电容部的第二内部电极。因此,层叠电容器中,即使在素体中产生裂缝的情况下,也可以保护一部分电容部。
在一个实施方式中,可以具备虚设电极,该虚设电极在与第一内部电极、第二内部电极及第三内部电极中的至少1个内部电极相同的层中与该内部电极分开而配置,并且连接于与连接有该内部电极的第一外部电极或第二外部电极不同的外部电极。该结构中,将外部电极和虚设电极进行接合,因此,能够确保素体和第一外部电极和/或第二外部电极的接合强度。
在一个实施方式中,第一电容部由在素体内配置于一个主面侧的区域的第一内部电极和第三内部电极构成,第二电容部由在素体内配置于另一个主面侧的区域的第二内部电极和第三内部电极构成,具有在一对主面的相对方向上设置于第一电容部和第二电容部之间、并将第一电容部和第二电容部进行分离的分离部,分离部中的电场强度可以比第一电容部中的第一内部电极和第三内部电极的电场强度、以及第二电容部中的第二内部电极和第三内部电极的电场强度小。该结构中,能够更进一步抑制在第一电容部和第二电容部之间产生绝缘破坏等。其结果,在层叠电容器中,能够更进一步谋求耐电压性的提高。
在一个实施方式中,分离部也可以配置于在相对方向相对的一对第三内部电极之间。该结构中,在相互电连接的第三内部电极之间设有分离部,因此,能够使分离部中的电场强度为“0(零)”。因此,能够更进一步抑制在第一电容部和第二电容部之间产生绝缘破坏等。其结果,能够更进一步谋求耐电压性的提高。
在一个实施方式中,素体的另一个主面为安装面,连接导体配置于素体的一对侧面侧,第一外部电极、第二外部电极及连接导体分别具有配置于安装面的电极部分,连接导体中的电极部分的相对方向上的厚度可以比第一外部电极及第二外部电极各自中的电极部分的相对方向的厚度小。该结构中,在将层叠电容器安装于电路基板等上时,由于第一外部电极及第二外部电极的电极部分的厚度大,因此,能够抑制连接导体的电极部分接触于电路基板等。因此,能够抑制第一外部电极和/或第二外部电极和连接导体电连接。因此,在一个实施方式的层叠电容器中,形成第一电容部和第二电容部被串联地连接的结构。
在一个实施方式中,将在第一外部电极及第二外部电极各自的电极部分中在一对端面的相对方向上位于内侧的边缘和配置具有该电极部分的第一外部电极或第二外部电极的端面之间的距离设为BL,将安装面和第一电容部之间的距离设为GL时,满足BL<GL×0.36的关系。在将层叠电容器安装于电路基板等的情况下,电路基板弯曲时,有时从与第一外部电极和/或第二外部电极的电极部分的上述边缘对应的位置在素体中产生裂缝。该裂缝可从与电极部分的边缘对应的位置构成规定的角度而产生。在一个实施方式的层叠电容器中,通过满足上述BL<GL×0.36的关系,从而即使在素体中产生裂缝的情况下,也可以抑制裂缝到达至第一电容部。因此,可以抑制裂缝对第一电容部产生影响。其结果,在一个实施方式的层叠电容器中,即使在素体中产生裂缝的情况下,也可以保护一部分电容部。
本发明的一个方面的电子部件装置具备:具有电路的电路基板以及安装于电路基板的层叠电容器,层叠电容器具备:具有相互相对的一对端面、相互相对的一对主面和相互相对的一对侧面的素体;分别配置于一对端面侧的第一外部电极及第二外部电极;以及配置于素体内的多个内部电极,多个内部电极包含:电连接于第一外部电极的第一内部电极、电连接于第二外部电极的第二内部电极、和多个第三内部电极,多个第三内部电极分别利用连接导体电连接,由第一内部电极和第三内部电极构成第一电容部,由第二内部电极和第三内部电极构成第二电容部,仅层叠电容器的第一外部电极及第二外部电极在电路基板的电路中电连接,在层叠电容器中,第一电容部和第二电容部串联地电连接。
在本发明的一个方面的电子部件装置中,仅层叠电容器的第一外部电极及第二外部电极与电路基板的电路电连接。电子部件装置中,在层叠电容器中,由电连接于第一外部电极的第一内部电极和第三内部电极构成第一电容部,由连接于第二外部电极的第二内部电极和第三内部电极构成第二电容部。多个第三内部电极利用连接导体相互电连接。由此,层叠电容器具有串联地连接有2个电容器成分的结构。因此,在层叠电容器中,谋求耐电压性的提高。另外,在层叠电容器中,利用由连接导体进行了电连接的多个第三内部电极串联地连接第一电容部及第二电容部,因此,例如在第一电容部中产生不良的情况下,在静电容量及电阻值上产生变化。因此,在层叠电容器中,即使在安装后产生不良,也能够检测该不良。因此,在具备层叠电容器的电子部件装置中,可以谋求耐电压性的提高,并且可以检测产生不良。
在一个实施方式中,素体的另一个主面为安装面,连接导体配置于素体的至少一个侧面侧,第一外部电极、第二外部电极及连接导体分别具有配置于安装面的电极部分,第一外部电极及第二外部电极各自中的电极部分的一对主面的相对方向上的厚度可以比连接导体中的电极部分的相对方向上的厚度大。该结构中,可以避免与第一外部电极及第二外部电极的电极部分相比,连接导体的电极部分首先与电路基板接触。因此,在电子部件装置中,可以将层叠电容器的第一外部电极及第二外部电极稳定地安装于电路基板。
在一个实施方式中,素体的另一个主面为安装面,连接导体也可以配置于素体的至少一个侧面。在该结构中,连接导体未配置于作为安装面的主面。因此,在电子部件装置中,可以避免在安装面上连接导体与电路基板接触等的情况。因此,在电子部件装置中,可以将层叠电容器的第一外部电极及第二外部电极稳定地安装于电路基板。另外,在电子部件装置中,能够抑制在第一外部电极和/或第二外部电极和连接导体之间产生短路。
在一个实施方式中,连接导体也可以为配置于素体内的通孔导体。该结构中,连接导体不从素体中露出。因此,在电子部件装置中,能够避免连接导体与电路基板接触等的情况。因此,在电子部件装置中,能够将层叠电容器的第一外部电极及第二外部电极稳定地安装于电路基板。另外,在电子部件装置中,能够抑制在第一外部电极和/或第二外部电极和连接导体之间产生短路。
在一个实施方式中,第一内部电极及第二内部电极在一对主面的相对方向上配置于相同的位置,第三内部电极可以分别与第一内部电极及第二内部电极相对而配置。该结构中,第一电容部在一个端面侧的区域中构成,第二电容部在另一个端面侧的区域中构成。因此,在层叠电容器中,即使在素体中产生弯曲而在素体中产生裂缝的情况下,例如配置于另一个端面侧的第二内部电极会破损,但可避免配置于一个端面侧的第一内部电极的破损。因此,在层叠电容器中,可以保护第一电容部。这样,在层叠电容器中,即使在素体中产生裂缝的情况下,也可以保护一部分电容部。
在一个实施方式中,第一内部电极在素体内配置于一个主面侧,第二内部电极在素体内配置于另一个主面侧,第三内部电极可以分别与第一内部电极及第二内部电极相对而配置。该结构中,第一电容部在一个主面侧的区域构成,第二电容部在另一个主面侧的区域构成。因此,将另一个主面作为安装面安装层叠电容器时,即使在从第一外部电极及第二外部电极这两侧产生素体裂缝的情况下,第二内部电极会破损,但也可避免配置于一个主面侧的第一内部电极的破损。因此,在层叠电容器中,可以保护第一电容部。这样,在层叠电容器中,即使在素体中产生裂缝的情况下,也可以保护一部分电容部。
根据本发明的一个方面,谋求耐电压性的提高,并且可以检测产生不良。
附图说明
图1是表示一个实施方式的电子部件装置的图。
图2是表示第一实施方式的层叠电容器的立体图。
图3是表示图2所示的层叠电容器的截面结构的图。
图4A是表示图2所示的层叠电容器的截面结构的图。
图4B是表示图2所示的层叠电容器的截面结构的图。
图5是图2所示的层叠电容器的素体的分解立体图。
图6是表示图2所示的层叠电容器的截面结构的图。
图7是图2所示的层叠电容器的等效电路图。
图8A是表示图1所示的电子部件装置的电路基板的图。
图8B是表示在电路基板上安装有层叠电容器的状态的图。
图9A是表示变形例的电子部件装置的电路基板的图。
图9B是表示在电路基板上安装有层叠电容器的状态的图。
图10是表示第一实施方式的变形例的层叠电容器的截面结构的图。
图11是表示第一实施方式的变形例的层叠电容器的截面结构的图。
图12是表示第一实施方式的变形例的层叠电容器的截面结构的图。
图13A是表示第一实施方式的变形例的层叠电容器的立体图。
图13B是表示图13A的层叠电容器的截面结构的图。
图14A是表示第一实施方式的变形例的层叠电容器的立体图。
图14B是表示图14A的层叠电容器的截面结构的图。
图15是表示第二实施方式的层叠电容器的截面结构的图。
图16是图15所示的层叠电容器的素体的分解立体图。
图17是图15所示的层叠电容器的等效电路图。
图18A是表示第二实施方式的变形例的层叠电容器的立体图。
图18B是表示图18A所示的层叠电容器的截面结构的图。
图19是表示第三实施方式的层叠电容器的截面结构的图。
图20是表示第三实施方式的变形例的层叠电容器的截面结构的图。
具体实施方式
以下,参照添加附图,对本发明的实施方式详细地进行说明。此外,在附图的说明中,对相同或相当要素附加相同符号,并省略重复的说明。
如图1所示,电子部件装置110具备层叠电容器1、和电路基板100。
[第一实施方式]
如图2、图3、图4A及图4B所示,第一实施方式的层叠电容器1具备素体2、配置于素体2的外表面的第一外部电极3、第二外部电极4、第一连接导体5及第二连接导体6。
素体2呈现长方体形状。在长方体形状中包含角部及棱线部被倒角的长方体的形状、及角部及棱线部被弄圆了的长方体的形状。素体2中作为其外表面,具有:相互相对的一对端面2a、2b、相互相对的一对主面2c、2d以及相互相对的一对侧面2e、2f。一对主面2c、2d相对的相对方向为第一方向D1。一对端面2a、2b相对的相对方向为第二方向D2。一对侧面2e、2f相对的相对方向为第三方向D3。在本实施方式中,第一方向D1为素体2的高度方向。第二方向D2为素体2的长边方向,与第一方向D1正交。第三方向D3为素体2的宽度方向,与第一方向D1和第二方向D2正交。
一对端面2a、2b以连结一对主面2c、2d之间的方式在第一方向D1延伸。一对端面2a、2b也在第三方向D3(一对主面2c、2d的短边方向)延伸。一对侧面2e、2f以连结一对主面2c、2d之间的方式在第一方向D1延伸。一对侧面2e、2f也在第二方向D2(一对端面2a、2b的长边方向)延伸。在本实施方式中,如图8B所示,主面2d被规定作为将层叠电容器1安装于其它电子设备(例如电路基板、或层叠电容器等)时与其它电子设备相对的安装面。
如图5所示,素体2在一对主面2c、2d相对的方向上层叠有多个电介质层(绝缘体层)10而构成。素体2中,多个电介质层10的层叠方向(以下,简称为“层叠方向”。)与第一方向D1一致。各电介质层10由含有例如电介质材料(BaTiO3系、Ba(Ti,Zr)O3系、或(Ba、Ca)TiO3系等电介质陶瓷)的陶瓷生片的烧结体构成。实际的素体2中,各电介质层10以不能辨识各电介质层10之间的边界的程度被一体化。
如图3、图4A及图4B所示,层叠电容器1中,作为配置于素体2内的内部导体,具备多个第一内部电极12、多个第一虚设电极13、多个第二内部电极14、多个第二虚设电极15和多个第三内部电极16。在本实施方式中,多个第一内部电极12的个数(在此为3个)与多个第二内部电极14的个数相同。
多个第一内部电极12、多个第一虚设电极13、多个第二内部电极14、多个第二虚设电极15及多个第三内部电极16由通常作为层叠型的电子元件的内部电极所使用的导电性材料(例如Ni或Cu等)构成。多个第一内部电极12、多个第一虚设电极13、多个第二内部电极14、多个第二虚设电极15及多个第三内部电极16作为含有上述导电性材料的导电性膏体的烧结体构成。
第一内部电极12、第二内部电极14及第三内部电极16在素体2的第一方向D1上配置于不同的位置(层)。第一内部电极12和第三内部电极16在素体2内以在第一方向D1具有间隔而相对的方式交替地配置。第二内部电极14和第三内部电极16在素体2内以在第一方向D1具有间隔而相对的方式交替地配置。第一内部电极12和第一虚设电极13在素体2内配置于相同的位置(层)。第二内部电极14和第二虚设电极15在素体2内配置于相同的位置(层)。
如图3、图4A及图4B所示,多个第一内部电极12在素体2的第一方向D1配置于一个主面2c侧的区域。在本实施方式中,多个第一内部电极12配置于与素体2的第一方向D1上的中央部分相比靠近一个主面2c侧的区域。
如图5所示,各第一内部电极12呈现第二方向D2为长边方向、同时第三方向D3为短边方向的矩形形状。第一内部电极12的长边方向的一端在一个端面2a露出。第一内部电极12的长边方向的另一端位于与另一个端面2b相比靠近一个端面2a侧,并从另一个端面2b分开。第一内部电极12不在另一个端面2b、一对主面2c、2d、及一对侧面2e、2f露出。就第一内部电极12而言,在一个端面2a露出的端部与第一外部电极3电连接。
各第一虚设电极13呈现第二方向D2为短边方向并且第三方向D3为长边方向的矩形形状。第一虚设电极13的短边方向的一端在另一个端面2b露出。第一虚设电极13的短边方向的另一端位于比一个端面2a靠近另一个端面2b侧,从一个端面2a分开。第一内部电极12和第一虚设电极13在第二方向D2上隔开规定的间隔而配置(被电绝缘)。就第一虚设电极13而言,在另一个端面2b露出的端部与第二外部电极4电连接。
如图3、图4A及图4B所示,多个第二内部电极14在素体2的第一方向D1配置于另一个主面2d侧的区域。在本实施方式中,多个第二内部电极14配置于与素体2的第一方向D1的中央部分相比靠近另一个主面2d侧的区域。
如图5所示,各第二内部电极14呈现第二方向D2为长边方向、并且第三方向D3为短边方向的矩形形状。第二内部电极14的一端在另一个端面2b露出。第二内部电极14的长边方向的另一端位于与一个端面2a相比靠近另一个端面2b侧,并从一个端面2a分开。第二内部电极14不在一个端面2a、一对主面2c、2d、及一对侧面2e、2f露出。就第二内部电极14而言,在另一个端面2b露出的端部与第二外部电极4电连接。
各第二虚设电极15呈现第二方向D2为短边方向且第三方向D3为长边方向的矩形形状。第二虚设电极15的短边方向的一端在一个端面2a露出。第二虚设电极15的短边方向的另一端位于与另一个端面2b相比靠近一个端面2a侧,并从另一个端面2b分开。第二内部电极14和第二虚设电极15在第二方向D2空出规定的间隔而配置。就第二虚设电极15而言,在一个端面2a露出的端部与第一外部电极3电连接。
各第三内部电极16含有:主电极部16a、连接部16b、16c。主电极部16a在第一方向D1经由素体2的一部分(电介质层10)而与第一内部电极12或第二内部电极14相对。主电极部16a呈现第二方向D2为长边方向、并且第三方向D3为短边方向的矩形形状。连接部16b从主电极部16a的一边(一个长边)延伸,在一个侧面2e露出。连接部16c从主电极部16a的一边(另一个长边)延伸,在另一个侧面2f露出。第三内部电极16在一对侧面2e、2f露出,在一对端面2a、2b、及一对主面2c、2d不露出。主电极部16a和各连接部16b、16c被一体地形成。
如图2所示,第一外部电极3配置于一个端面2a侧。第一外部电极3具有:配置于端面2a的电极部分3a、分别配置于一对主面2c、2d的电极部分3b、3c、以及分别配置于一对侧面2e、2f的电极部分3d、3e。电极部分3a和电极部分3b、3c、3d、3e在素体2的棱线部进行连接,并相互电连接。第一外部电极3形成在1个端面2a、一对主面2c、2d、以及一对侧面2e、2f的五个面上。电极部分3a以全部覆盖第一内部电极12在端面2a露出的部分以及第二虚设电极15在端面2a露出的部分的方式配置,第一内部电极12及第二虚设电极15与第一外部电极3直接进行连接。
第二外部电极4配置于另一个端面2b侧。第二外部电极4具有:配置于端面2b的电极部分4a、分别配置于一对主面2c、2d的电极部分4b、4c、以及分别配置于一对侧面2e、2f的电极部分4d、4e。电极部分4a和电极部分4b、4c、4d、4e在素体2的棱线部连接,并相互电连接。第二外部电极4形成在一个端面2b、一对主面2c、2d、及一对侧面2e、2f的五个面上。电极部分4a以全部覆盖第二内部电极14在端面2b露出的部分以及第一虚设电极13在端面2b露出的部分的方式配置,第二内部电极14及第一虚设电极13与第二外部电极4直接进行连接。
第一连接导体5在一个侧面2e侧,配置于第二方向D2上的中央部分。第一连接导体5具有:配置于侧面2e的电极部分5a、和分别配置于一对主面2c、2d的电极部分5b、5c。电极部分5a和电极部分5b及电极部分5c在素体2的棱线部进行连接,并相互电连接。第一连接导体5形成在一对主面2c、2d及一个侧面2e的三个面上。
电极部分5a以全部覆盖第三内部电极16的连接部16b在侧面2e露出的部分的方式配置,连接部16b与第一连接导体5直接进行连接。即,连接部16b将主电极部16a和电极部分5a进行连接。由此,各第三内部电极16与第一连接导体5电连接。
第二连接导体6在另一个侧面2f侧,配置于第二方向D2的中央部分。第二连接导体6具有:配置于侧面2f的电极部分6a、和分别配置于一对主面2c、2d的电极部分6b、6c。电极部分6a和电极部分6b及电极部分6c在素体2的棱线部进行连接,并相互电连接。第二连接导体6在形成一对主面2c、2d及一个侧面2f的三个面上。
电极部分6a以全部覆盖第三内部电极16的连接部16c在侧面2e露出的部分的方式配置,连接部16c与第二连接导体6直接进行连接。即,连接部16c将主电极部16a和电极部分6a连接。由此,各第三内部电极16与第二连接导体6电连接。
如图4A所示,配置于素体2的主面2d的第一外部电极3的电极部分3c中的第一方向D1上的厚度T2与第二外部电极4的电极部分4c中的第一方向D1的厚度T3同等。第一连接导体5的电极部分5c中的第一方向D1的厚度T1比第一外部电极3的电极部分3c的厚度T2以及第二外部电极4的电极部分4c的厚度T3小(T1<T2、T3)。如图4B所示,配置于素体2的主面2d的第二连接导体6的电极部分6c中的第一方向D1上的厚度T4比第一外部电极3的电极部分3c的厚度T2及第二外部电极4的电极部分4c的厚度T3小(T4<T2、T3)。第一连接导体5的电极部分5c的厚度T1与第二连接导体6的电极部分6c的厚度T4同等(T1=T4)。
如图6及图7所示,层叠电容器1具备:第一电容部C1和第二电容部C2。如图6所示,第一电容部C1由在素体2内以在第一方向D1具有间隔而相对的方式交替地配置的第一内部电极12和第三内部电极16构成。在本实施方式中,第一电容部C1与素体2的第一方向D1上的中央部分相比,在一个主面2c侧的区域中构成。第一电容部C1构成第一电容器成分。
第二电容部C2由在素体2内以在第一方向D1具有间隔而相对的方式交替地配置的第二内部电极14和第三内部电极16构成。在本实施方式中,第二电容部C2在与素体2的第一方向D1上的中央部分相比靠近另一个主面2d侧的区域构成。第二电容部C2构成第二电容器成分。
如图7所示,在具有上述构成的层叠电容器1中,多个第一电容部C1并联地电连接,多个第二电容部C2并联地电连接。在层叠电容器1中,第一电容部C1和第二电容部C2串联地电连接。具体而言,第一电容部C1和第二电容部C2利用由第一连接导体5及第二连接导体6电连接的多个第三内部电极16串联地电连接。此外,图7所示的第一电容部C1及第二电容部C2的数目与图3所示的第一内部电极12、第二内部电极14及第三内部电极16的数目不一定一致。
如图1所示,电路基板100具有电源120和ECU(电子控制单元,Electronic ControlUnit)130。电源120及ECU 130构成电子电路。另外,如图8A及图8B所示,电路基板100具有基板ST和搭载于基板ST的焊盘电极(land electrode)L1、L2。在基板ST上设有与焊盘电极L1、L2电连接的配线E1、E2。配线E1、E2与电源120及ECU 130电连接。
如图8B所示,在电子部件装置110上,使层叠电容器1的素体2的主面2d(安装面)位于下方,并且以第一外部电极3的电极部分3c和焊盘电极L1相对的方式配置,以第二外部电极4的电极部分4c和焊盘电极L2相对的方式配置。利用焊料S1将第一外部电极3和焊盘电极L1进行接合,并利用焊料S2将第二外部电极4和焊盘电极L2进行接合。由此,在电子部件装置110中,层叠电容器1的第一外部电极3和焊盘电极L1被电连接,第二外部电极4和焊盘电极L2被电连接。即,在电子部件装置110中,仅层叠电容器1的第一外部电极3及第二外部电极4经由配线E1、E2而与电子电路(电源120及ECU 130)电连接。在电子部件装置110中,第一连接导体5及第二连接导体6不与电路基板100的电子电路电连接。
如以上说明的那样,在本实施方式的电子部件装置110的层叠电容器1中,仅层叠电容器1的第一外部电极3及第二外部电极4与电路基板100的电路电连接。在层叠电容器1中,由电连接于第一外部电极3的第一内部电极12和第三内部电极16构成第一电容部C1,由连接于第二外部电极4的第二内部电极14和第三内部电极16构成第二电容部C2。多个第三内部电极16由第一连接导体5及第二连接导体6相互电连接。由此,层叠电容器1具有串联地连接有第一电容部C1及第二电容部C2(2个电容器成分)的构成。因此,在层叠电容器1中,能谋求耐电压性的提高。
另外,在层叠电容器1中,利用由第一连接导体5及第二连接导体6电连接的多个第三内部电极16串联地连接第一电容部C1及第二电容部C2,因此,例如在第一电容部C1中产生不良的情况下,在静电容量及电阻值上产生变化。因此,在层叠电容器1中,即使在安装后产生不良,也可以检测该不良。因此,在具备层叠电容器1的电子部件装置110中,谋求耐电压性的提高,并且可以检测产生不良。
另外,在层叠电容器1中,如图7所示,可以用一个层叠电容器实现串联地连接有第一电容部C1和第二电容部C2(2个电容器成分)的构成(可以单芯片化)。因此,在层叠电容器1中,可以用1个芯片实现安全设计(谋求耐电压性的提高、并且可以检测产生不良的设计)。
在本实施方式的电子部件装置110的层叠电容器1中,第一内部电极12在素体2内配置于一个主面2c侧的区域,第二内部电极14在素体2内配置于另一个主面2d侧的区域。由此,在层叠电容器1中,第一电容部C1在一个主面2c侧的区域构成,第二电容部C2在另一个主面2d侧的区域构成。因此,将另一个主面2d作为安装面安装层叠电容器1时,即使在从第一外部电极3及第二外部电极4这两者侧在素体2中产生裂缝的情况下,第二内部电极14会破损,但也可避免配置于一个主面2c侧的第一内部电极12的破损。因此,在层叠电容器1中,可以保护第一电容部C1。这样,在层叠电容器1中,即使在素体2中产生裂缝的情况下,也可以保护一部分电容部。
在本实施方式的电子部件装置110的层叠电容器1中,素体2的主面2d为安装面。层叠电容器1具备与多个第三内部电极16电连接的第一连接导体5及第二连接导体6。第一外部电极3、第二外部电极4、第一连接导体5及第二连接导体6分别具有配置于安装面的电极部分3c、4c、5c、6c。第一外部电极3及第二外部电极4各自中的电极部分3c、4c的第一方向D1上的厚度T2、T3(参照图4A及图4B)比第一连接导体5及第二连接导体6中的电极部分5c、6c的第一方向D1上的厚度T1、T4大。该结构中,可以将层叠电容器1的第一外部电极3及第二外部电极4稳定地安装于电路基板100。
另外,在上述构成中,由于第一连接导体5及第二连接导体6的电极部分5c、6c的厚度T1、T4比第一外部电极3及第二外部电极4的电极部分3c、4c的厚度T2、T3小,因此,在将层叠电容器1安装于电路基板100时,可以抑制第一连接导体5及第二连接导体6与电路基板100接触。因此,可以抑制第一外部电极3和/或第二外部电极4和第一连接导体5及第二连接导体6电连接。因此,在层叠电容器1中,可以形成第一电容部C1和第二电容部C2串联地连接的构成。
本实施方式的电子部件装置110的层叠电容器1具备第一虚设电极13,该第一虚设电极13在与第一内部电极12相同的层中与第一内部电极12分开而配置,并且连接于与第一内部电极12所连接的第一外部电极3不同的第二外部电极4。另外,层叠电容器1具备第二虚设电极15,该第二虚设电极15在与第二内部电极14相同的层中与第二内部电极14分开而配置、并且连接于与第二内部电极14所连接的第二外部电极4不同的第一外部电极3。在该结构中,第一外部电极3和第一虚设电极13、第二外部电极4和第二虚设电极15被接合。因此,在层叠电容器1中,可以确保素体2和第一外部电极3及第二外部电极4的接合强度。
在上述实施方式中,以电子部件装置110的电路基板100具有焊盘电极L1、L2的形态为一例进行了说明。如图9A所示,电路基板100A可以进一步具有焊盘电极L3、L4。焊盘电极L3、L4被搭载于基板ST。焊盘电极L3、L4不与电路电连接。该结构中,如图9B所示,使层叠电容器1的素体2的主面2d(安装面)位于下方,并且以第一外部电极3的电极部分3c和焊盘电极L1相对的方式配置,以第二外部电极4的电极部分4c和焊盘电极L2相对的方式配置。另外,以第一连接导体5的电极部分5c和焊盘电极L3相对的方式配置,以第二连接导体6的电极部分6c和焊盘电极L4相对的方式配置。利用焊料S1将第一外部电极3和焊盘电极L1进行接合,利用焊料S2将第二外部电极4和焊盘电极L2进行接合。另外,利用焊料S3将第一连接导体5和焊盘电极L3进行接合,利用焊料(省略图示)将第二连接导体6和焊盘电极L4进行接合。
由此,在电子部件装置中,层叠电容器1的第一外部电极3和焊盘电极L1电连接,第二外部电极4和焊盘电极L2电连接。即,层叠电容器1的第一外部电极3及第二外部电极4经由配线E1、E2与电子电路(电源120及ECU 130)电连接。在电子部件装置中,第一连接导体5及第二连接导体6不与电路基板100A的电子电路电连接。
以上,对第一实施方式的层叠电容器1进行了说明,但层叠电容器1不一定限定于上述的形态,可以在不脱离其要旨的范围内进行各种各样的变更。
在上述实施方式中,以在素体2的第一方向D1的中央部、第一内部电极12和第二内部电极14相对而配置的形态为一例进行了说明。但是,如图10所示,可以在第一内部电极12和第二内部电极14之间,一对第三内部电极16相互相对而配置。在具有该构成的层叠电容器1A中,在第一电容部C1和第二电容部C2之间不形成电容部。因此,可以容易地实现第一电容部C1和第二电容部C2串联地电连接的构成。
如图11所示,第三内部电极16可以在第一内部电极12和第二内部电极14之间配置多个(本实施方式中为4个)。在具有该构成的层叠电容器1B中,例如即使在构成第一电容部C1的第一内部电极12中产生破损的情况下,也可以利用第三内部电极16抑制该破损传递至构成第二电容部C2的第二内部电极14。因此,在层叠电容器1中,即使在素体2中产生裂缝的情况下,也可以保护一部分电容部。
在上述实施方式中,以在与第一内部电极12相同的位置上配置有第一虚设电极13、在与第二内部电极14相同的位置上配置有第二虚设电极15的形态作为一例进行了说明。但是,虚设电极可以配置于与第一内部电极12及第二内部电极14的至少一者相同的位置。另外,如图12所示的层叠电容器1C那样,可以在与第三内部电极16相同的位置上配置第三虚设电极17及第4虚设电极18。另外,也可以在与第三内部电极16相同的位置上配置第三虚设电极17及第4虚设电极18的至少一者。另外,也可以在与第一内部电极12、第二内部电极14及第三内部电极16相同的位置上配置虚设电极。另外,也可以不配置虚设电极。
在上述实施方式中,以第一连接导体5具有电极部分5a~5c、电极部分5b、5c分别配置于一对主面2c、2d的形态为一例进行了说明。但是,如图13A所示的层叠电容器1D那样,第一连接导体5A可以仅配置于素体2的侧面2e、2f。第一连接导体5A可以以全部覆盖在第三内部电极16的连接部16b的侧面2e露出的部分的方式配置。同样地,第二连接导体6A可以仅配置于素体2的侧面2f。第二连接导体6A可以以全部覆盖在第三内部电极16的连接部16c的侧面2f露出的部分的方式配置。该结构中,如图13B所示,第三内部电极16的连接部16b与第一连接导体5A直接连接,第三内部电极16的连接部16c与第二连接导体6A直接连接。该结构中,可以将层叠电容器1的第一外部电极3及第二外部电极4稳定地安装于电路基板100。另外,可以抑制在第一外部电极3和/或第二外部电极4和第一连接导体5和/或第二连接导体6之间产生短路。
另外,如图14A所示,层叠电容器1E也可以不在素体2的外表面配置连接导体。该情况下,如图14B所示,在层叠电容器1E中,第三内部电极16的连接部16b(16c)可以利用通孔导体19相互电连接。该结构中,可以将层叠电容器1的第一外部电极3及第二外部电极4稳定地安装于电路基板100。另外,可以抑制在第一外部电极3和/或第二外部电极4和第一连接导体5和/或第二连接导体6之间产生短路。
在上述实施方式中,以多个第一内部电极12配置于主面2c侧的区域、多个第二内部电极14配置于主面2d侧的区域的方式作为一例进行了说明。即,以第一电容部C1在主面2c侧的区域构成、第二电容部C2在主面2c侧的区域构成的方式作为一例进行了说明。但是,也可以多个第一内部电极12配置于主面2d侧的区域,多个第二内部电极14配置于主面2c侧的区域。
[第二实施方式]
接下来,对第二实施方式的层叠电容器进行说明。如图15所示,第二实施方式的层叠电容器1F具备:素体2、配置于素体2的外表面的第一外部电极3、第二外部电极4、第一连接导体5(参照图2)及第二连接导体6。
层叠电容器1F中,作为配置于素体2内的内部导体,具备:多个第一内部电极12A、多个第二内部电极14A和多个第三内部电极16。在本实施方式中,多个第一内部电极12的个数(在此为6个)与多个第二内部电极14的个数相同。
第一内部电极12A及第二内部电极14A在素体2的第一方向D1配置于相同的位置(层)。第一内部电极12A及第二内部电极14A和第三内部电极16在素体2内以在第一方向D1具有间隔而相对的方式交替地配置。
多个第一内部电极12A在素体2的第二方向D2上配置于一个端面2a侧的区域。在本实施方式中,多个第一内部电极12A配置于与素体2的第二方向D2上的中央部分相比更靠一个端面2a侧的区域。
如图16所示,第一内部电极12A的一端在一个端面2a露出。第一内部电极12的另一端与第二内部电极14A的另一端空出规定的间隔而分开。第一内部电极12不在另一个端面2b、一对主面2c、2d、及一对侧面2e、2f露出。就第一内部电极12而言,在一个端面2a露出的端部与第一外部电极3电连接。
多个第二内部电极14A在素体2的第二方向D2上配置于另一个端面2b侧的区域。在本实施方式中,多个第二内部电极14A配置于与素体2的第二方向D2的中央部分相比更靠另一个端面2b侧的区域。在本实施方式中,第二内部电极14A呈现与第一内部电极12A相同的形状,并且具有相同的尺寸。
第二内部电极14A的一端在另一个端面2b露出。第二内部电极14A的另一端与第一内部电极12A的另一端空出规定的间隔而分开。第二内部电极14A不在一个端面2a、一对主面2c、2d、及一对侧面2e、2f露出。就第二内部电极14而言,在另一个端面2b露出的端部与第二外部电极4电连接。
各第三内部电极16包含主电极部16a和连接部16b、16c。主电极部16a在第一方向D1上经由素体2的一部分(电介质层10)与第一内部电极12及第二内部电极14相对。
如图17所示,层叠电容器1F具备:第一电容部C11和第二电容部C22。第一电容部C11由在素体2内以在第一方向D1上具有间隔而相对的方式交替地配置的第一内部电极12A和第三内部电极16构成。在本实施方式中,第一电容部C11在与素体2的第二方向D2的中央部分相比更靠一个端面2a侧的区域构成。第一电容部C11构成第一电容器成分。
第二电容部C22由在素体2内以在第一方向D1具有间隔而相对的方式交替地配置的第二内部电极14A和第三内部电极16构成。在本实施方式中,第二电容部C22在与素体2的第二方向D2的中央部分相比更靠另一个端面2b侧的区域构成。第二电容部C22构成第二电容器成分。
在层叠电容器1F中,多个第一电容部C11并联地电连接,多个第二电容部C22并联地电连接。在层叠电容器1F中,第一电容部C11和第二电容部C22串联地电连接。具体而言,第一电容部C11和第二电容部C22利用由第一连接导体5及第二连接导体6电连接的多个第三内部电极16串联地电连接。此外,图17所示的第一电容部C11及第二电容部C22的数目与图15所示的第一内部电极12A、第二内部电极14A及第三内部电极16的数目不一定一致。
具有上述构成的层叠电容器1F与第一实施方式同样地安装于具备焊盘电极L1、L2的电路基板100,构成电子部件装置。与第一实施方式同样地,如图8B所示,在电子部件装置中,使层叠电容器1F的素体2的主面2d(安装面)位于下方,并且以第一外部电极3的电极部分3c和焊盘电极L1相对的方式配置,以第二外部电极4的电极部分4c和焊盘电极L2相对的方式配置。将第一外部电极3和焊盘电极L1利用焊料S1进行接合,将第二外部电极4和焊盘电极L2利用焊料S2进行接合。由此,在电子部件装置中,层叠电容器1F的第一外部电极3和焊盘电极L1电连接,第二外部电极4和焊盘电极L2电连接。即,在电子部件装置中,仅层叠电容器1F的第一外部电极3及第二外部电极4经由配线E1、E2而与电子电路(电源120及ECU130)电连接。在电子部件装置中,第一连接导体5及第二连接导体6不与电路基板100的电子电路电连接。
如以上说明的那样,在本实施方式的电子部件装置的层叠电容器1F中,由电连接于第一外部电极3的第一内部电极12A和第三内部电极16构成第一电容部C11,由连接于第二外部电极4的第二内部电极14A和第三内部电极16构成第二电容部C22。多个第三内部电极16利用第一连接导体5及第二连接导体6相互电连接。由此,层叠电容器1F具有2个电容器成分串联地连接的构成。因此,在层叠电容器1F中,谋求耐电压性的提高。
另外,在层叠电容器1F中,由于由第一连接导体5及第二连接导体6进行了电连接而被连接的多个第三内部电极16从而第一电容部C11及第二电容部C22被串联地连接,因此,例如在第一电容部C11中产生不良的情况下,在静电容量及电阻值上产生变化。因此,在层叠电容器1F中,即使在安装后产生不良,也可以检测该不良。因此,在具备层叠电容器1F的电子部件装置中,能够谋求耐电压性的提高,并且可以检测产生不良。
另外,在层叠电容器1F中,如图17所示,可以用一个层叠电容器实现第一电容部C11和第二电容部C22(2个电容器成分)被串联地连接的构成(可以单芯片化)。因此,在层叠电容器1F中,可以用1个芯片实现安全设计(谋求耐电压性的提高、并且可以检测产生不良的设计)。
在本实施方式的电子部件装置的层叠电容器1F中,第一内部电极12A在素体2内配置于一个端面2a侧的区域,第二内部电极14A在素体2内配置于另一个端面2b侧的区域。由此,在层叠电容器1F中,第一电容部C11在一个端面2a侧的区域构成,第二电容部C22在另一个端面2b侧的区域构成。因此,即使在素体2中产生弯曲而在素体2从主面2c、2d侧产生裂缝的情况下,例如配置于另一个端面2b侧的第二内部电极14A会破损,但也可避免配置于一个端面2a侧的第一内部电极12A的破损。因此,在层叠电容器1F中,可以保护第一电容部C11。这样,在层叠电容器1F中,即使在素体2中产生裂缝的情况下,也可以保护一部分电容部。
另外,在层叠电容器1F中,由于第一内部电极12A及第二内部电极14A和第三内部电极16相对的面积(区域)小,因此,可以谋求等价串联电感(ESL)的降低。
以上,对第二实施方式的层叠电容器1F进行了说明,但层叠电容器1F不一定限定于上述的形态,可以在不脱离其要旨的范围内进行各种各样的变更。
在上述实施方式中,以第一连接导体5具有电极部分5a~5c、电极部分5b、5c分别配置于一对主面2c、2d的方式为一例进行了说明。但是,与第一实施方式(参照图13A及图13B)同样地,第一连接导体可以仅配置于素体2的侧面2e、2f。第一连接导体可以以全部覆盖第三内部电极16的连接部16b在侧面2e露出的部分的方式配置。同样地,第二连接导体可以仅配置于素体2的侧面2f。第二连接导体可以以全部覆盖第三内部电极16的连接部16c在侧面2f露出的部分的方式配置。
另外,如图18A所示,层叠电容器1G也可以不在素体2的外表面配置连接导体。该情况下,如图18B所示,在层叠电容器1G中,第三内部电极16的主电极部16a可以利用通孔导体19A相互电连接。
在上述实施方式中,以多个第一内部电极12A配置于端面2a侧的区域、多个第二内部电极14A配置于端面2b侧的区域的形态为一例进行了说明。即,以第一电容部C11在端面2a侧的区域构成、第二电容部C22在端面2b侧的区域构成的方式为一例进行了说明。但是,也可以多个第一内部电极12A配置于端面2b侧的区域,多个第二内部电极14A配置于端面2a侧的区域。
[第三实施方式]
接下来,对第三实施方式的层叠电容器进行说明。如图19所示,第三实施方式的层叠电容器1H具备:素体2、配置于素体2的外表面的第一外部电极3、第二外部电极4、第一连接导体5(参照图2)及第二连接导体6。
如图19所示,层叠电容器1H具有:第一电容部C1、第二电容部C2和分离部D。分离部D设置于第一电容部C1和第二电容部C2之间。在本实施方式中,分离部D设置于第一内部电极12和第二内部电极14之间。分离部D通过层叠电介质层10而构成。具体而言,分离部D通过层叠至少2层以上的电介质层10而构成。
在本实施方式中,分离部D中的电场强度比第一电容部C1中的第一内部电极12和第三内部电极16的电场强度、以及第二电容部C2中的第二内部电极14和第三内部电极16的电场强度小。
如图19所示,将在第二外部电极4的电极部分4c中在第二方向D2上位于内侧的边缘4f和端面2b的在第二方向D2上的间距(在第一外部电极3的电极部分3c中在第二方向D2上位于内侧的边缘3f和端面2a的在第二方向D2上的间距)设为BL,将在主面2d和第一电容部C1之间的在第一方向D1上的间距(本实施方式中为主面2d和第一内部电极12的间距)设为GL时,层叠电容器1满足以下的关系。
BL<GL×0.36
如以上说明的那样,在本实施方式的电子部件装置的层叠电容器1H中,由电连接于第一外部电极3的第一内部电极12和第三内部电极16构成第一电容部C1,由连接于第二外部电极4的第二内部电极14和第三内部电极16构成第二电容部C2。多个第三内部电极16相互电连接。由此,层叠电容器1H具有串联地连接有2个电容器成分(第一电容器成分、第二电容器成分)的构成。因此,在层叠电容器1H中,可以谋求耐电压性的提高。层叠电容器1H具有将第一电容部C1和第二电容部C2分离的分离部D,分离部D中的电场强度比第一电容部C1中的第一内部电极12和第三内部电极16的电场强度、及第二电容部C2中的第二内部电极14和第三内部电极16的电场强度小。因此,在层叠电容器1H中,可以抑制在第一电容部C1和第二电容部C2之间产生绝缘破坏等。其结果,能够谋求耐电压性的提高。
在本实施方式的电子部件装置的层叠电容器1H中,多个第三内部电极16利用第一连接导体5及第二连接导体6相互电连接。由此,在层叠电容器1H中,例如在第一电容部C1中产生不良的情况下,在静电容量及电阻值上产生变化。因此,在层叠电容器1H中,即使在安装后产生不良,也可以检测该不良。
在本实施方式的电子部件装置的层叠电容器1H中,第一内部电极12在素体2内配置于一个主面2c侧的区域,第二内部电极14在素体2内配置于另一个主面2d侧的区域。由此,在层叠电容器1H中,第一电容部C1形成在一个主面2c侧,第二电容部C2形成在另一个主面2d侧。因此,将另一个主面2d作为安装面安装层叠电容器1时,即使在从第一外部电极3及第二外部电极4这两者侧在素体2中产生裂缝的情况下,第二内部电极14会破损,但也可避免配置于一个主面2c侧的第一内部电极12的破损。因此,在层叠电容器1H中,可以保护第一电容部C1。这样,在层叠电容器1H中,即使在素体2中产生裂缝的情况下,也可以保护一部分电容部。
在本实施方式的电子部件装置的层叠电容器1H中,将在第一外部电极3及第二外部电极4各自的电极部分3c、4c中在第二方向D2上位于内侧的边缘3f、4f和配置具有电极部分3c、4c的第一外部电极3或第二外部电极4的端面2a、2b之间的距离设为BL,将作为安装面的主面2d和第一电容部C1之间的距离设为GL时,满足以下的关系:
BL<GL×0.36。
在将层叠电容器1H安装于电路基板等的情况下,电路基板弯曲时,有时从与第一外部电极3和/或第二外部电极4的电极部分3c、4c的边缘3f、4f对应的位置在素体2中产生裂缝。该裂缝可从与电极部分3c、4c的边缘3f、4f对应的位置构成规定的角度而产生。在层叠电容器1H中,通过满足上述BL<GL×0.36的关系,即使在素体2中产生裂缝的情况下,也可以抑制裂缝到达至第一电容部C1。因此,可以抑制裂缝对第一电容部C1产生影响。其结果,在层叠电容器1H中,即使在素体2中产生裂缝的情况下,也可以保护一部分电容部。
以上,对第三实施方式的层叠电容器1H进行了说明,但层叠电容器1H不一定限定于上述的方式,可以在不脱离其要旨的范围内进行各种各样的变更。
在上述实施方式中,以第一连接导体5具有电极部分5a~5c、电极部分5b、5c分别配置于一对主面2c、2d的方式为一例进行了说明。但是,与第一实施方式(参照图13A及图13B)同样地,第一连接导体可以仅配置于素体2的侧面2e、2f。第一连接导体可以以全部覆盖第三内部电极16的连接部16b在侧面2e露出的部分的方式配置。同样地,第二连接导体可以仅配置于素体2的侧面2f。第二连接导体可以以全部覆盖第三内部电极16的连接部16c在侧面2f露出的部分的方式配置。
另外,与第一实施方式(参照图14A及图14B)同样地,也可以不在素体2的外表面配置连接导体。
在上述实施方式中,以在第一内部电极12和第二内部电极14之间设有分离部D的方式为一例进行了说明。但是,如图20所示,分离部D可以设置于在第一方向D1上相对的一对第三内部电极16之间。在具有该构成的层叠电容器1I中,由于在相互电连接的第三内部电极16之间配置有分离部D,因此,可以使分离部中的电场强度为“0(零)”。因此,在层叠电容器1I中,可以更进一步抑制在第一电容部C1和第二电容部C2之间产生绝缘破坏等。其结果,可以更进一步谋求耐电压性的提高。
在上述实施方式中,以分离部D通过层叠多个电介质层10而构成的方式为一例进行了说明。但是,分离部的构成并不限定于此。例如分离部也可以通过由与电介质层10的电介质材料相比相对介电常数小的材料形成在素体中设有分离部的部分而构成。
以上,对本发明的实施方式进行了说明,但本发明不一定限定于上述的实施方式,可以在不脱离其要旨的范围内进行各种各样的变更。
在上述实施方式中,第一外部电极3的电极部分3c和焊盘电极L1以相对的方式配置,第二外部电极4的电极部分4c和焊盘电极L2以相对的方式配置,从而用焊料S1将第一外部电极3和焊盘电极L1接合,用焊料S2将第二外部电极4和焊盘电极L2接合,以上述方式为一例进行了说明。但是,第一外部电极3和焊盘电极L1可以经由例如呈L字形状的金属端子而电连接。同样地,第二外部电极4和焊盘电极L2可以经由金属端子而电连接。
在上述实施方式中,第一内部电极12、12A、第二内部电极14、14A及第三内部电极16相对于作为安装面的素体2的侧面2e、2f正交,并且沿一对端面2a、2b的相对方向而延伸,以这样的方式为一例进行了说明。即,以电介质层10的层叠方向为一对主面2c、2d的相对方向的方式为一例进行了说明。但是,第一内部电极、第二内部电极及第三内部电极可以与素体2的主面2c、2d正交,并且沿一对端面2a、2b的相对方向而延伸。
在上述实施方式中,以第一外部电极3具有电极部分3a~3e的方式为一例进行了说明。但是,第一外部电极3可以至少具有电极部分3a、3c。同样地,第二外部电极4可以至少具有电极部分4a、4c。
在上述实施方式中,以电子部件装置具备层叠电容器的形态为一例进行了说明。但是,本发明可以仅为层叠电容器。
Claims (15)
1.一种层叠电容器,其具备:
具有相互相对的一对端面、相互相对的一对主面和相互相对的一对侧面的素体;
分别配置于一对所述端面侧的第一外部电极及第二外部电极;和
配置于所述素体内的多个内部电极,
多个所述内部电极含有:电连接于所述第一外部电极的第一内部电极、电连接于所述第二外部电极的第二内部电极、和多个第三内部电极,
多个所述第三内部电极分别通过配置于所述素体的外表面的连接导体或者配置于所述素体内的通孔导体电连接,
由在所述素体内配置于一个所述主面侧的所述第一内部电极和所述第三内部电极在一个所述主面侧构成第一电容部,
由在所述素体内配置于另一个所述主面侧的所述第二内部电极和所述第三内部电极在另一个所述主面侧构成第二电容部,
所述第一电容部和所述第二电容部被串联地电连接。
2.根据权利要求1所述的层叠电容器,其中,
所述第三内部电极在所述第一内部电极和所述第二内部电极之间相互相对而配置有一对。
3.根据权利要求2所述的层叠电容器,其中,
所述第三内部电极进一步配置于相互相对而配置的一对所述第三内部电极之间。
4.根据权利要求1所述的层叠电容器,其中,
具备虚设电极,所述虚设电极在与所述第一内部电极、所述第二内部电极及所述第三内部电极中的至少1个内部电极相同的层中与该内部电极分开而配置,并且连接于与连接有该内部电极的所述第一外部电极或所述第二外部电极不同的外部电极。
5.根据权利要求1所述的层叠电容器,其中,
具有在一对所述主面的相对方向设置于所述第一电容部和所述第二电容部之间并将所述第一电容部和所述第二电容部分离的分离部,
所述分离部中的电场强度比所述第一电容部中的所述第一内部电极和所述第三内部电极的电场强度、以及所述第二电容部中的所述第二内部电极和所述第三内部电极的电场强度小。
6.根据权利要求5所述的层叠电容器,其中,
所述分离部配置于在所述相对方向相对的一对所述第三内部电极之间。
7.根据权利要求5所述的层叠电容器,其中,
所述素体的另一个所述主面为安装面,
所述连接导体配置于所述素体的一对所述侧面侧,
所述第一外部电极、所述第二外部电极及所述连接导体各自具有配置于所述安装面的电极部分,
所述连接导体中的所述电极部分的所述相对方向上的厚度比所述第一外部电极及所述第二外部电极各自中的所述电极部分的所述相对方向上的厚度小。
8.根据权利要求7所述的层叠电容器,其中,
将在所述第一外部电极及所述第二外部电极各自的所述电极部分在一对所述端面的相对方向上位于内侧的边缘和配置有具有该电极部分的所述第一外部电极或所述第二外部电极的所述端面之间的距离设为BL、将所述安装面和所述第一电容部之间的距离设为GL时,满足以下的关系:
BL<GL×0.36。
9.根据权利要求1所述的层叠电容器,其中,
所述连接导体包含第一连接导体以及第二连接导体,
多个所述第三内部电极分别包含连接于所述第一连接导体的连接部以及连接于所述第二连接导体的连接部,并经由两个所述连接部连接于所述第一连接导体以及所述第二连接导体。
10.一种电子部件装置,其中,
具备:
具有电路的电路基板、以及
安装于所述电路基板的层叠电容器,
所述层叠电容器具备:
具有相互相对的一对端面、相互相对的一对主面和相互相对的一对侧面的素体;
分别配置于一对所述端面侧的第一外部电极及第二外部电极;以及
配置于所述素体内的多个内部电极,
多个所述内部电极含有:电连接于所述第一外部电极的第一内部电极、电连接于所述第二外部电极的第二内部电极、以及多个第三内部电极,
多个所述第三内部电极分别通过配置于所述素体的外表面的连接导体或者配置于所述素体内的通孔导体电连接,
由在所述素体内配置于一个所述主面侧的所述第一内部电极和所述第三内部电极在一个所述主面侧构成第一电容部,
由在所述素体内配置于另一个所述主面侧的所述第二内部电极和所述第三内部电极在另一个所述主面侧构成第二电容部,
仅所述层叠电容器的所述第一外部电极及所述第二外部电极与所述电路基板的所述电路电连接,
在所述层叠电容器中,将所述第一电容部和所述第二电容部串联地电连接。
11.根据权利要求10所述的电子部件装置,其中,
所述素体的另一个所述主面为安装面,
所述连接导体配置于所述素体的至少一个所述侧面侧,
所述第一外部电极、所述第二外部电极及所述连接导体各自具有配置于所述安装面的电极部分,
所述第一外部电极及所述第二外部电极各自中的所述电极部分的一对所述主面的相对方向上的厚度比所述连接导体中的所述电极部分的所述相对方向上的厚度大。
12.根据权利要求10所述的电子部件装置,其中,
所述素体的另一个所述主面为安装面,
所述连接导体配置于所述素体的至少一个所述侧面。
13.一种层叠电容器,其具备:
具有相互相对的一对端面、相互相对的一对主面和相互相对的一对侧面的素体;
分别配置于一对所述端面侧的第一外部电极及第二外部电极;和
配置于所述素体内的多个内部电极,
多个所述内部电极含有:电连接于所述第一外部电极的第一内部电极、电连接于所述第二外部电极的第二内部电极、和多个第三内部电极,
多个所述第三内部电极分别通过连接导体电连接,
由所述第一内部电极和所述第三内部电极构成第一电容部,
由所述第二内部电极和所述第三内部电极构成第二电容部,
所述第一电容部由在所述素体内配置于一个所述主面侧的区域的所述第一内部电极和所述第三内部电极构成,
所述第二电容部由在所述素体内配置于另一个所述主面侧的区域的所述第二内部电极和所述第三内部电极构成,
具有在一对所述主面的相对方向设置于所述第一电容部和所述第二电容部之间并将所述第一电容部和所述第二电容部分离的分离部,
所述分离部中的电场强度比所述第一电容部中的所述第一内部电极和所述第三内部电极的电场强度、以及所述第二电容部中的所述第二内部电极和所述第三内部电极的电场强度小。
14.一种层叠电容器,其具备:
具有相互相对的一对端面、相互相对的一对主面和相互相对的一对侧面的素体;
分别配置于一对所述端面侧的第一外部电极及第二外部电极;和
配置于所述素体内的多个内部电极,
多个所述内部电极含有:电连接于所述第一外部电极的第一内部电极、电连接于所述第二外部电极的第二内部电极、和多个第三内部电极,
多个所述第三内部电极分别通过连接导体电连接,
由所述第一内部电极和所述第三内部电极构成第一电容部,
由所述第二内部电极和所述第三内部电极构成第二电容部,
所述第一电容部和所述第二电容部被串联地电连接,
所述素体的另一个所述主面为安装面,
所述第一外部电极、所述第二外部电极及所述连接导体各自具有配置于所述安装面的电极部分,
将在所述第一外部电极及所述第二外部电极各自的所述电极部分在一对所述端面的相对方向上位于内侧的边缘和配置有具有该电极部分的所述第一外部电极或所述第二外部电极的所述端面之间的距离设为BL、将所述安装面和所述第一电容部之间的距离设为GL时,满足以下的关系:
BL<GL×0.36。
15.一种层叠电容器,其具备:
具有相互相对的一对端面、相互相对的一对主面和相互相对的一对侧面的素体;
分别配置于一对所述端面侧的第一外部电极及第二外部电极;和
配置于所述素体内的多个内部电极,
多个所述内部电极含有:电连接于所述第一外部电极的第一内部电极、电连接于所述第二外部电极的第二内部电极、和多个第三内部电极,
多个所述第三内部电极分别通过连接导体电连接,
由所述第一内部电极和所述第三内部电极构成第一电容部,
由所述第二内部电极和所述第三内部电极构成第二电容部,
所述第一电容部和所述第二电容部被串联地电连接,
具备虚设电极,所述虚设电极在与所述第一内部电极、所述第二内部电极及所述第三内部电极中的至少1个内部电极相同的层中与该内部电极分开而配置,并且连接于与连接有该内部电极的所述第一外部电极或所述第二外部电极不同的外部电极。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-008638 | 2017-01-20 | ||
JP2017008638A JP6930114B2 (ja) | 2017-01-20 | 2017-01-20 | 電子部品装置 |
JP2017-166022 | 2017-08-30 | ||
JP2017166022A JP7003496B2 (ja) | 2017-08-30 | 2017-08-30 | 電子部品装置 |
JP2017166020A JP7003495B2 (ja) | 2017-08-30 | 2017-08-30 | 積層コンデンサ |
JP2017-166020 | 2017-08-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108364785A CN108364785A (zh) | 2018-08-03 |
CN108364785B true CN108364785B (zh) | 2020-05-01 |
Family
ID=63006637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810048637.6A Active CN108364785B (zh) | 2017-01-20 | 2018-01-18 | 层叠电容器及电子部件装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10847314B2 (zh) |
CN (1) | CN108364785B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10461040B2 (en) * | 2017-06-28 | 2019-10-29 | Apple Inc. | Matched ceramic capacitor structures |
KR102067174B1 (ko) * | 2017-11-10 | 2020-01-15 | 삼성전기주식회사 | 3단자 적층형 커패시터 |
JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
JP2021022588A (ja) * | 2019-07-24 | 2021-02-18 | 株式会社村田製作所 | コンデンサ素子 |
KR20220072411A (ko) * | 2020-11-25 | 2022-06-02 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR20240045633A (ko) * | 2022-09-30 | 2024-04-08 | 삼성전기주식회사 | 적층형 커패시터 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02172207A (ja) * | 1988-12-23 | 1990-07-03 | Murata Mfg Co Ltd | 積層型インダクター |
JPH0373421U (zh) | 1989-07-20 | 1991-07-24 | ||
JP2539367Y2 (ja) * | 1991-01-30 | 1997-06-25 | 株式会社村田製作所 | 積層型電子部品 |
JPH07135124A (ja) | 1993-11-09 | 1995-05-23 | Kyocera Corp | 積層型セラミックコンデンサ |
JPH08279437A (ja) | 1995-04-06 | 1996-10-22 | Mitsubishi Materials Corp | チップ型積層セラミックスコンデンサ |
US6336365B1 (en) * | 1999-08-24 | 2002-01-08 | Personal Electronic Devices, Inc. | Low-cost accelerometer |
JP2000223348A (ja) | 1998-11-26 | 2000-08-11 | Tokin Corp | 積層セラミックコンデンサ |
JP3903757B2 (ja) | 2001-09-05 | 2007-04-11 | 株式会社村田製作所 | チップ状電子部品の製造方法およびチップ状電子部品 |
WO2009016937A1 (ja) * | 2007-07-30 | 2009-02-05 | Murata Manufacturing Co., Ltd. | チップ型コイル部品 |
US8159813B2 (en) | 2008-04-01 | 2012-04-17 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network |
US8056199B2 (en) * | 2008-10-21 | 2011-11-15 | Tdk Corporation | Methods of producing multilayer capacitor |
JP2012199353A (ja) * | 2011-03-22 | 2012-10-18 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP5870674B2 (ja) | 2011-12-20 | 2016-03-01 | Tdk株式会社 | 積層コンデンサアレイ |
JP5900373B2 (ja) * | 2013-02-15 | 2016-04-06 | 株式会社村田製作所 | 電子部品 |
KR102061504B1 (ko) * | 2013-04-22 | 2020-02-17 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
JP6137047B2 (ja) * | 2014-05-09 | 2017-05-31 | 株式会社村田製作所 | 積層コンデンサ及びその使用方法 |
-
2018
- 2018-01-18 CN CN201810048637.6A patent/CN108364785B/zh active Active
- 2018-01-19 US US15/875,617 patent/US10847314B2/en active Active
-
2019
- 2019-01-23 US US16/255,041 patent/US10622146B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180226191A1 (en) | 2018-08-09 |
CN108364785A (zh) | 2018-08-03 |
US10847314B2 (en) | 2020-11-24 |
US20190189344A1 (en) | 2019-06-20 |
US10622146B2 (en) | 2020-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108364785B (zh) | 层叠电容器及电子部件装置 | |
JP6107080B2 (ja) | 積層コンデンサ | |
US8526162B2 (en) | Feedthrough multilayer capacitor | |
US10755859B2 (en) | Electronic component | |
JP2014036214A (ja) | 積層コンデンサ | |
US8068330B2 (en) | Multilayer capacitor | |
JP4428446B2 (ja) | 積層コンデンサ | |
JP6273672B2 (ja) | 積層貫通コンデンサ | |
JP6142650B2 (ja) | 積層貫通コンデンサ | |
JP2014207407A (ja) | 積層コンデンサアレイ | |
JP5042892B2 (ja) | 貫通コンデンサ | |
JP2015041735A (ja) | コンデンサ素子 | |
JP6115276B2 (ja) | 積層コンデンサ | |
CN109473280B (zh) | 层叠电容器 | |
JP4412386B2 (ja) | 貫通型積層コンデンサ | |
JP7003496B2 (ja) | 電子部品装置 | |
JP7003495B2 (ja) | 積層コンデンサ | |
JP6930114B2 (ja) | 電子部品装置 | |
JP7000938B2 (ja) | 積層コンデンサ、電子部品装置及び積層コンデンサの実装方法 | |
JP6958429B2 (ja) | 積層コンデンサ | |
JP5857871B2 (ja) | 積層コンデンサ | |
CN117809980A (zh) | 电子部件 | |
JP2019062022A (ja) | 電子部品装置 | |
CN114823143A (zh) | 层叠电容器 | |
KR20190121221A (ko) | 전자 부품 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |