JPH08279437A - チップ型積層セラミックスコンデンサ - Google Patents
チップ型積層セラミックスコンデンサInfo
- Publication number
- JPH08279437A JPH08279437A JP7081225A JP8122595A JPH08279437A JP H08279437 A JPH08279437 A JP H08279437A JP 7081225 A JP7081225 A JP 7081225A JP 8122595 A JP8122595 A JP 8122595A JP H08279437 A JPH08279437 A JP H08279437A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- bare chip
- dielectric layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【構成】 層表面に内部電極４，５を有した第１のセラ
ミックス誘電体層１を複数層積層すると共に、この積層
体に対しさらに内部電極を有しない第２のセラミックス
誘電体層２を積層してベアチップ３とする。このベアチ
ップ３の一対の端面に形成された端子電極６，７に対し
内部電極が導通されている。第１のセラミックス誘電体
層１の層表面のうち内部電極４，５が形成されていない
部分に、ベアチップの機械的強度を増大させるための金
属層８，９が形成されている。 【効果】 静電容量に全く又は殆ど影響を与えずに、チ
ップの強度を増大できる。誘電体材料、内部電極材料、
金属層材料、端子電極材料に従来のものを使用でき、製
造工程も金属層を印刷形成することを除いて従来の工程
と同一であるため、低コストで量産することができる。
ミックス誘電体層１を複数層積層すると共に、この積層
体に対しさらに内部電極を有しない第２のセラミックス
誘電体層２を積層してベアチップ３とする。このベアチ
ップ３の一対の端面に形成された端子電極６，７に対し
内部電極が導通されている。第１のセラミックス誘電体
層１の層表面のうち内部電極４，５が形成されていない
部分に、ベアチップの機械的強度を増大させるための金
属層８，９が形成されている。 【効果】 静電容量に全く又は殆ど影響を与えずに、チ
ップの強度を増大できる。誘電体材料、内部電極材料、
金属層材料、端子電極材料に従来のものを使用でき、製
造工程も金属層を印刷形成することを除いて従来の工程
と同一であるため、低コストで量産することができる。
Description
【０００１】
【産業上の利用分野】本発明は面実装用のチップ型積層
セラミックスコンデンサに関する。
セラミックスコンデンサに関する。
【０００２】
【従来の技術】チップ型積層セラミックスコンデンサ
は、基板等の表面に直接実装される面実装用電子部品と
して広く用いられている。このコンデンサは、内部電極
が印刷形成されたセラミックス誘電体層を積層すること
によりベアチップを形成し、このベアチップの端面に外
部接続用の端子電極を形成したものである。
は、基板等の表面に直接実装される面実装用電子部品と
して広く用いられている。このコンデンサは、内部電極
が印刷形成されたセラミックス誘電体層を積層すること
によりベアチップを形成し、このベアチップの端面に外
部接続用の端子電極を形成したものである。
【０００３】
【発明が解決しようとする課題】基板に実装されたチッ
プコンデンサは基板のたわみなどにより応力を受け、微
妙なクラックの発生やひどい場合にはチップが破壊にい
たる場合がある。チップの機械的強度が低いほどクラッ
クが入りやすく、破損しやすく信頼性が低くなる。
プコンデンサは基板のたわみなどにより応力を受け、微
妙なクラックの発生やひどい場合にはチップが破壊にい
たる場合がある。チップの機械的強度が低いほどクラッ
クが入りやすく、破損しやすく信頼性が低くなる。
【０００４】本発明は、かかる問題点を解決し、チップ
型積層セラミックスコンデンサの機械的強度を増大させ
ることを目的とする。
型積層セラミックスコンデンサの機械的強度を増大させ
ることを目的とする。
【０００５】
【課題を解決するための手段】請求項１のチップ型積層
セラミックスコンデンサは、層表面に内部電極を有した
複数のセラミックス誘電体層を積層してなるベアチップ
と、該ベアチップの一対の端面に形成され、該内部電極
に導通された一対の端子電極とを備えたチップ型積層セ
ラミックスコンデンサにおいて、各セラミックス誘電体
層の層表面のうち、該内部電極が形成されていない部分
に、該ベアチップの機械的強度を増大させるための金属
層を該内部電極と接することなしに形成したことを特徴
とするものである。
セラミックスコンデンサは、層表面に内部電極を有した
複数のセラミックス誘電体層を積層してなるベアチップ
と、該ベアチップの一対の端面に形成され、該内部電極
に導通された一対の端子電極とを備えたチップ型積層セ
ラミックスコンデンサにおいて、各セラミックス誘電体
層の層表面のうち、該内部電極が形成されていない部分
に、該ベアチップの機械的強度を増大させるための金属
層を該内部電極と接することなしに形成したことを特徴
とするものである。
【０００６】請求項２のチップ型積層セラミックスコン
デンサは、層表面に内部電極を有した複数の第１のセラ
ミックス誘電体層を積層すると共に、層表面に内部電極
を有しない第２のセラミックス誘電体層をさらにこの積
層体に積層してなるベアチップと、該ベアチップの一対
の端面に形成され、該内部電極に導通された一対の端子
電極とを有するチップ型積層セラミックスコンデンサに
おいて、該第２のセラミックス誘電体層の層表面に、該
ベアチップの機械的強度を増大させるための金属層を形
成したことを特徴とするものである。
デンサは、層表面に内部電極を有した複数の第１のセラ
ミックス誘電体層を積層すると共に、層表面に内部電極
を有しない第２のセラミックス誘電体層をさらにこの積
層体に積層してなるベアチップと、該ベアチップの一対
の端面に形成され、該内部電極に導通された一対の端子
電極とを有するチップ型積層セラミックスコンデンサに
おいて、該第２のセラミックス誘電体層の層表面に、該
ベアチップの機械的強度を増大させるための金属層を形
成したことを特徴とするものである。
【０００７】請求項３のチップ型積層セラミックスコン
デンサは、請求項２において、さらに、前記第１のセラ
ミックス誘電体層の層表面のうち前記内部電極が形成さ
れていない部分にも、該内部電極と接することなしに、
ベアチップの機械的強度を増大させるための金属層が形
成されていることを特徴とするものである。
デンサは、請求項２において、さらに、前記第１のセラ
ミックス誘電体層の層表面のうち前記内部電極が形成さ
れていない部分にも、該内部電極と接することなしに、
ベアチップの機械的強度を増大させるための金属層が形
成されていることを特徴とするものである。
【０００８】請求項４のチップ型積層セラミックスコン
デンサは、請求項２又は３において、前記第２のセラミ
ックス誘電体層の層表面に形成された前記金属層は、一
方の端子電極に近い領域に配置された金属層と、他方の
端子電極に近い領域に配置された金属層とからなること
を特徴とするものである。
デンサは、請求項２又は３において、前記第２のセラミ
ックス誘電体層の層表面に形成された前記金属層は、一
方の端子電極に近い領域に配置された金属層と、他方の
端子電極に近い領域に配置された金属層とからなること
を特徴とするものである。
【０００９】請求項５のチップ型積層セラミックスコン
デンサは、請求項４において、前記端子電極は、ベアチ
ップの前記一対の端面から、該内部電極と平行な一対の
端面に回り込んでおり、該一対の平行な端面の該端子電
極の回り込んだ先端同士を結ぶ線分と前記第２のセラミ
ックス誘電体層との交叉領域を覆うように前記金属層が
該第２のセラミックス誘電体層表面に配置されているこ
とを特徴とするものである。
デンサは、請求項４において、前記端子電極は、ベアチ
ップの前記一対の端面から、該内部電極と平行な一対の
端面に回り込んでおり、該一対の平行な端面の該端子電
極の回り込んだ先端同士を結ぶ線分と前記第２のセラミ
ックス誘電体層との交叉領域を覆うように前記金属層が
該第２のセラミックス誘電体層表面に配置されているこ
とを特徴とするものである。
【００１０】
【作用】ベアチップの機械的強度を増大させるための金
属層をセラミックス誘電体層の層表面に形成することに
よりチップ型積層セラミックスコンデンサの強度とくに
該層表面方向の引張強度が増大する。これにより、該層
表面方向に引張応力を生じさせる曲げ応力に対するチッ
プの強度も増大する。
属層をセラミックス誘電体層の層表面に形成することに
よりチップ型積層セラミックスコンデンサの強度とくに
該層表面方向の引張強度が増大する。これにより、該層
表面方向に引張応力を生じさせる曲げ応力に対するチッ
プの強度も増大する。
【００１１】
【実施例】図１及び図４は請求項１の実施例に係るチッ
プ型積層セラミックスコンデンサの断面図と分解斜視図
である。
プ型積層セラミックスコンデンサの断面図と分解斜視図
である。
【００１２】このチップ型積層セラミックスコンデンサ
は、層表面に内部電極４，５を有した第１のセラミック
ス誘電体層１を複数層積層すると共に、この積層体に対
しさらに内部電極を有しない第２のセラミックス誘電体
層２を積層したベアチップ３を備える。このベアチップ
３の一対の端面に内部電極４，５が到達しており、該一
対の端面に形成された端子電極６，７に対し内部電極が
導通されている。なお、内部電極４は図の左側の端面に
到達し、左側の端子電極６に導通している。内部電極５
は図の右側の端面に到達し、右側の端子電極７に導通し
ている。内部電極４，５は一層毎に交互に配設されてい
る。
は、層表面に内部電極４，５を有した第１のセラミック
ス誘電体層１を複数層積層すると共に、この積層体に対
しさらに内部電極を有しない第２のセラミックス誘電体
層２を積層したベアチップ３を備える。このベアチップ
３の一対の端面に内部電極４，５が到達しており、該一
対の端面に形成された端子電極６，７に対し内部電極が
導通されている。なお、内部電極４は図の左側の端面に
到達し、左側の端子電極６に導通している。内部電極５
は図の右側の端面に到達し、右側の端子電極７に導通し
ている。内部電極４，５は一層毎に交互に配設されてい
る。
【００１３】第１のセラミックス誘電体層１の層表面の
うち内部電極４，５が形成されていない部分にベアチッ
プの機械的強度を増大させるための金属層８，９が形成
されている。
うち内部電極４，５が形成されていない部分にベアチッ
プの機械的強度を増大させるための金属層８，９が形成
されている。
【００１４】本実施例では、金属層８は内部電極４と同
一の層表面に形成され、金属層９は内部電極５と同一の
層表面に形成されている。この金属層９は内部電極４と
端子電極７との間に配置され、金属層８は内部電極５と
端子電極６との間に配置されている。また、金属層８は
端子電極６に接するようにセラミックス誘電体層１の端
縁に到達しており、金属層９は端子電極７に接するよう
にセラミックス誘電体層１の端縁に到達している。
一の層表面に形成され、金属層９は内部電極５と同一の
層表面に形成されている。この金属層９は内部電極４と
端子電極７との間に配置され、金属層８は内部電極５と
端子電極６との間に配置されている。また、金属層８は
端子電極６に接するようにセラミックス誘電体層１の端
縁に到達しており、金属層９は端子電極７に接するよう
にセラミックス誘電体層１の端縁に到達している。
【００１５】端子電極６，７を結ぶ方向と直交方向にお
いて、内部電極４，５及び金属層８，９はそれぞれほぼ
同一の幅員を有している。内部電極４と金属層８との間
隔及び内部電極５と金属層９との間隔は、それぞれ誘電
体層１の厚さと同一とするのが好適である。
いて、内部電極４，５及び金属層８，９はそれぞれほぼ
同一の幅員を有している。内部電極４と金属層８との間
隔及び内部電極５と金属層９との間隔は、それぞれ誘電
体層１の厚さと同一とするのが好適である。
【００１６】かかる金属層８，９を設けることにより、
チップ型積層セラミックスコンデンサの機械的強度が増
大する。
チップ型積層セラミックスコンデンサの機械的強度が増
大する。
【００１７】図２，５は、請求項２，４，５の実施例に
係るチップ型積層セラミックスコンデンサの断面図及び
分解斜視図である。
係るチップ型積層セラミックスコンデンサの断面図及び
分解斜視図である。
【００１８】本実施例では、最上層のセラミックス誘電
体層２Ａ以外の各第２のセラミックス誘電体層２の層表
面にベアチップの機械的強度を増大させるための金属層
１０，１１が形成されている。金属層１０は端子電極６
側に配置され、且つ誘電体層２の端縁に到達し、該端子
電極６に接している。金属層１１は端子電極７側に配置
され、且つ誘電体層２の端縁に到達し、該端子電極７に
接している。端子電極６，７を結ぶ方向と垂直方向にお
ける金属層１０，１１の幅員は内部電極４，５と略同一
である。
体層２Ａ以外の各第２のセラミックス誘電体層２の層表
面にベアチップの機械的強度を増大させるための金属層
１０，１１が形成されている。金属層１０は端子電極６
側に配置され、且つ誘電体層２の端縁に到達し、該端子
電極６に接している。金属層１１は端子電極７側に配置
され、且つ誘電体層２の端縁に到達し、該端子電極７に
接している。端子電極６，７を結ぶ方向と垂直方向にお
ける金属層１０，１１の幅員は内部電極４，５と略同一
である。
【００１９】本実施例では、端子電極６，７はベアチッ
プ３の図の上面及び下面に回り込んでいる。この回り込
んだ先端６ａ，６ｂ同士を結ぶ線分が誘電体層２と交わ
る領域を覆うように金属層１０が形成されている。ま
た、端子電極７の先端７ａ，７ｂ同士を結ぶ線分が誘電
体層２と交わる領域を覆うように金属層１１が形成され
ている。
プ３の図の上面及び下面に回り込んでいる。この回り込
んだ先端６ａ，６ｂ同士を結ぶ線分が誘電体層２と交わ
る領域を覆うように金属層１０が形成されている。ま
た、端子電極７の先端７ａ，７ｂ同士を結ぶ線分が誘電
体層２と交わる領域を覆うように金属層１１が形成され
ている。
【００２０】端子電極６，７を結ぶ方向（誘電体層２の
層表面方向）における金属層１０の長さ及び金属層１１
の長さは、それぞれ誘電体層２の該方向の長さの１０〜
９５％とりわけ６０〜９０％が好適である。
層表面方向）における金属層１０の長さ及び金属層１１
の長さは、それぞれ誘電体層２の該方向の長さの１０〜
９５％とりわけ６０〜９０％が好適である。
【００２１】なお、本実施例では、金属層８，９は形成
されていない。その他の構成は図１，４と同様である。
されていない。その他の構成は図１，４と同様である。
【００２２】かかる金属層１０，１１を設けたことによ
り、チップ型積層セラミックスコンデンサの機械的強度
が増大する。
り、チップ型積層セラミックスコンデンサの機械的強度
が増大する。
【００２３】図３，６は請求項３，４，５の実施例に係
るチップ型積層セラミックスコンデンサの断面図及び分
解斜視図である。本実施例では、図２，５の実施例にお
いてさらに金属層８，９を形成している。金属層８，９
の配置、形状、大きさは図１，２の金属層８，９と同じ
である。その他の構成は図２，５の実施例と同一であ
る。
るチップ型積層セラミックスコンデンサの断面図及び分
解斜視図である。本実施例では、図２，５の実施例にお
いてさらに金属層８，９を形成している。金属層８，９
の配置、形状、大きさは図１，２の金属層８，９と同じ
である。その他の構成は図２，５の実施例と同一であ
る。
【００２４】かかる金属層８，９，１０，１１を設けた
ことにより、チップ型積層セラミックスコンデンサの機
械的強度が著しく高いものとなる。
ことにより、チップ型積層セラミックスコンデンサの機
械的強度が著しく高いものとなる。
【００２５】なお、図示の実施例における誘電体層１，
２の積層数は本発明の一例であり、図示以外の積層数と
しても良いことは明らかである。
２の積層数は本発明の一例であり、図示以外の積層数と
しても良いことは明らかである。
【００２６】図示はしないが、内部電極の取り出し部を
誘電体層の積層順にベアチップの一方の端部の左側部分
及び右側部分に交互に設け、左側部分及び右側部分をそ
れぞれ包み込むように一対の端子電極を形成したタイプ
のコンデンサにも本発明を適用できる。
誘電体層の積層順にベアチップの一方の端部の左側部分
及び右側部分に交互に設け、左側部分及び右側部分をそ
れぞれ包み込むように一対の端子電極を形成したタイプ
のコンデンサにも本発明を適用できる。
【００２７】誘電体層の材料としては、鉛ペロブスカイ
ト系、チタン酸バリウム系などが好適である。内部電
極、端子電極及び金属層は、Ａｇ，Ａｇ／Ｐｄ，Ｐｄ，
Ｐｔなどの貴金属、あるいはＮｉ，Ｆｅ，Ｃｏなどの卑
金属が好適である。内部電極及び金属層は、この金属を
含む導電性ペーストの印刷により形成される。
ト系、チタン酸バリウム系などが好適である。内部電
極、端子電極及び金属層は、Ａｇ，Ａｇ／Ｐｄ，Ｐｄ，
Ｐｔなどの貴金属、あるいはＮｉ，Ｆｅ，Ｃｏなどの卑
金属が好適である。内部電極及び金属層は、この金属を
含む導電性ペーストの印刷により形成される。
【００２８】本発明のコンデンサを製造するに際して
は、必要とする内部電極又は金属層を印刷したセラミッ
クス誘電体層を所定の大きさに打ち抜き、圧着する。圧
着体を所定のチップサイズに切断した後、焼成してベア
チップとする。このベアチップの端部を、端子電極が確
実に接続されるようにするためにバレル研磨する。研磨
後、端部を包み込むように導電ペーストを付着し、焼き
付けすることにより端子電極を形成する。端子電極の表
面には必要に応じて電気めっき層、例えばＮｉめっき
層、Ｓｎ／Ｐｂめっき層を形成しても良い。
は、必要とする内部電極又は金属層を印刷したセラミッ
クス誘電体層を所定の大きさに打ち抜き、圧着する。圧
着体を所定のチップサイズに切断した後、焼成してベア
チップとする。このベアチップの端部を、端子電極が確
実に接続されるようにするためにバレル研磨する。研磨
後、端部を包み込むように導電ペーストを付着し、焼き
付けすることにより端子電極を形成する。端子電極の表
面には必要に応じて電気めっき層、例えばＮｉめっき
層、Ｓｎ／Ｐｂめっき層を形成しても良い。
【００２９】次に本発明の具体的な実施例を比較例とと
もに説明する。
もに説明する。
【００３０】実施例１ 図１，４に示したチップ型積層セラミックスコンデンサ
を製造し、強度試験としてたわみ限界試験をＪＩＳ Ｃ
６４２９に示される耐基板曲げ性の試験方法に準拠し
た方法で行なった。
を製造し、強度試験としてたわみ限界試験をＪＩＳ Ｃ
６４２９に示される耐基板曲げ性の試験方法に準拠し
た方法で行なった。
【００３１】セラミックス誘電体層を構成する誘電体と
していずれも鉛ペロブスカイト系のものを用いた。セラ
ミックス誘電体層は１９層で層間が１５μｍになるよう
に構成した。内部電極及び金属層はＡｇ／Ｐｄペースト
を図４に示すように各誘電体層の表面に印刷して形成し
た。また、ベアチップの両端部にＡｇペーストを図１に
示すように塗布、焼き付け後、Ｎｉめっき層を形成し、
端子電極を形成した。このセラミックスコンデンサの長
さは４．５ｍｍ、幅は３．２ｍｍ、厚みは０．９ｍｍで
ある。
していずれも鉛ペロブスカイト系のものを用いた。セラ
ミックス誘電体層は１９層で層間が１５μｍになるよう
に構成した。内部電極及び金属層はＡｇ／Ｐｄペースト
を図４に示すように各誘電体層の表面に印刷して形成し
た。また、ベアチップの両端部にＡｇペーストを図１に
示すように塗布、焼き付け後、Ｎｉめっき層を形成し、
端子電極を形成した。このセラミックスコンデンサの長
さは４．５ｍｍ、幅は３．２ｍｍ、厚みは０．９ｍｍで
ある。
【００３２】試験ではＪＩＳ Ｃ ６４２９に示されて
いる装置を用いた。ＪＩＳ Ｃ ６４２９に示す方法で
コンデンサを基板に取り付け、前処理後に初期測定を行
なった後に、コンデンサを実装した基板面を下側とし
て、ＪＩＳ Ｃ ６４２９に示されるように支持台の中
心にコンデンサの中心をあわせるように基板を置き、基
板中央部を加圧棒で１０ｍｍ／ｍｉｎの速さで加圧し、
容量が落ちた時点でのたわみ量を調べた。結果を表１に
示す。
いる装置を用いた。ＪＩＳ Ｃ ６４２９に示す方法で
コンデンサを基板に取り付け、前処理後に初期測定を行
なった後に、コンデンサを実装した基板面を下側とし
て、ＪＩＳ Ｃ ６４２９に示されるように支持台の中
心にコンデンサの中心をあわせるように基板を置き、基
板中央部を加圧棒で１０ｍｍ／ｍｉｎの速さで加圧し、
容量が落ちた時点でのたわみ量を調べた。結果を表１に
示す。
【００３３】実施例２ 図２，５に示すチップ型積層セラミックスコンデンサを
製造し、実施例１と同様な方法で限界たわみ量を測定し
た。
製造し、実施例１と同様な方法で限界たわみ量を測定し
た。
【００３４】セラミックス誘電体層を構成する誘電体と
していずれも鉛ペロブスカイト系のものを用いた。セラ
ミックス誘電体層は１９層で層間が１５μｍになるよう
に構成した。内部電極及び金属層はＡｇ／Ｐｄペースト
を図５に示すように各誘電体層の表面に印刷して形成し
た。内部電極は１５層の誘電体層に印刷形成した。ま
た、ベアチップの両端部にはＡｇペーストを図２に示す
ように塗布、焼き付け後、Ｎｉめっき層を形成し、端子
電極を形成した。このコンデンサの寸法は図１，２のも
のと同一である。測定結果を表１に示す。
していずれも鉛ペロブスカイト系のものを用いた。セラ
ミックス誘電体層は１９層で層間が１５μｍになるよう
に構成した。内部電極及び金属層はＡｇ／Ｐｄペースト
を図５に示すように各誘電体層の表面に印刷して形成し
た。内部電極は１５層の誘電体層に印刷形成した。ま
た、ベアチップの両端部にはＡｇペーストを図２に示す
ように塗布、焼き付け後、Ｎｉめっき層を形成し、端子
電極を形成した。このコンデンサの寸法は図１，２のも
のと同一である。測定結果を表１に示す。
【００３５】実施例３ 図３，６に示すチップ型積層セラミックスコンデンサを
実施例１，２の製造方法に従って製造し、実施例１と同
様な方法で限界たわみ量を測定した。このコンデンサの
寸法は実施例１，２と同一である。測定結果を表１に示
す。
実施例１，２の製造方法に従って製造し、実施例１と同
様な方法で限界たわみ量を測定した。このコンデンサの
寸法は実施例１，２と同一である。測定結果を表１に示
す。
【００３６】比較例 ベアチップの機械的強度を増大させるための金属層を設
けない以外は実施例１と同様にしてコンデンサを製造
し、限界たわみ量を測定した。結果を表１に示す。
けない以外は実施例１と同様にしてコンデンサを製造
し、限界たわみ量を測定した。結果を表１に示す。
【００３７】
【表１】
【００３８】
【発明の効果】以上述べたように、本発明によれば、静
電容量に全く又は殆ど影響を与えずに、チップの強度を
増大できる。本発明のコンデンサはその誘電体材料、内
部電極材料、金属層材料、端子電極材料に従来のものを
使用でき、製造工程も金属層を印刷形成することを除い
て従来の工程と同一であるため、低コストで量産するこ
とができる。
電容量に全く又は殆ど影響を与えずに、チップの強度を
増大できる。本発明のコンデンサはその誘電体材料、内
部電極材料、金属層材料、端子電極材料に従来のものを
使用でき、製造工程も金属層を印刷形成することを除い
て従来の工程と同一であるため、低コストで量産するこ
とができる。
【図１】請求項１の実施例に係るチップ型積層セラミッ
クスコンデンサの断面図である。
クスコンデンサの断面図である。
【図２】請求項２の実施例に係るチップ型積層セラミッ
クスコンデンサの断面図である。
クスコンデンサの断面図である。
【図３】請求項３の実施例に係るチップ型積層セラミッ
クスコンデンサの断面図である。
クスコンデンサの断面図である。
【図４】図１のチップ型積層セラミックスコンデンサの
分解斜視図である。
分解斜視図である。
【図５】図２のチップ型積層セラミックスコンデンサの
分解斜視図である。
分解斜視図である。
【図６】図３のチップ型積層セラミックスコンデンサの
分解斜視図である。
分解斜視図である。
１ 第１のセラミックス誘電体層 ２ 第２のセラミックス誘電体層 ３ ベアチップ ４，５ 内部電極 ６，７ 端子電極 ８，９，１０，１１ 金属層
Claims (5)
- 【請求項１】 層表面に内部電極を有した複数のセラミ
ックス誘電体層を積層してなるベアチップと、 該ベアチップの一対の端面に形成され、該内部電極に導
通された一対の端子電極とを備えたチップ型積層セラミ
ックスコンデンサにおいて、 各セラミックス誘電体層の層表面のうち、該内部電極が
形成されていない部分に、該ベアチップの機械的強度を
増大させるための金属層を該内部電極と接することなし
に形成したことを特徴とするチップ型積層セラミックス
コンデンサ。 - 【請求項２】 層表面に内部電極を有した複数の第１の
セラミックス誘電体層を積層すると共に、層表面に内部
電極を有しない第２のセラミックス誘電体層をさらにこ
の積層体に積層してなるベアチップと、 該ベアチップの一対の端面に形成され、該内部電極に導
通された一対の端子電極とを有するチップ型積層セラミ
ックスコンデンサにおいて、 該第２のセラミックス誘電体層の層表面に、該ベアチッ
プの機械的強度を増大させるための金属層を形成したこ
とを特徴とするチップ型積層セラミックスコンデンサ。 - 【請求項３】 請求項２において、さらに、前記第１の
セラミックス誘電体層の層表面のうち前記内部電極が形
成されていない部分にも、該内部電極と接することなし
に、ベアチップの機械的強度を増大させるための金属層
が形成されていることを特徴とするチップ型積層セラミ
ックスコンデンサ。 - 【請求項４】 請求項２又は３において、前記第２のセ
ラミックス誘電体層の層表面に形成された前記金属層
は、一方の端子電極に近い領域に配置された金属層と、
他方の端子電極に近い領域に配置された金属層とからな
ることを特徴とするチップ型積層セラミックスコンデン
サ。 - 【請求項５】 請求項４において、前記端子電極は、ベ
アチップの前記一対の端面から、該内部電極と平行な一
対の端面に回り込んでおり、 該一対の平行な端面の該端子電極の回り込んだ先端同士
を結ぶ線分と前記第２のセラミックス誘電体層との交叉
領域を覆うように前記金属層が該第２のセラミックス誘
電体層表面に配置されていることを特徴とするチップ型
積層セラミックスコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7081225A JPH08279437A (ja) | 1995-04-06 | 1995-04-06 | チップ型積層セラミックスコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7081225A JPH08279437A (ja) | 1995-04-06 | 1995-04-06 | チップ型積層セラミックスコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279437A true JPH08279437A (ja) | 1996-10-22 |
Family
ID=13740541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7081225A Withdrawn JPH08279437A (ja) | 1995-04-06 | 1995-04-06 | チップ型積層セラミックスコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279437A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358032A (ja) * | 2000-06-12 | 2001-12-26 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
| JP2002015941A (ja) * | 2000-06-28 | 2002-01-18 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
| JP2006128282A (ja) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | 積層型電子部品およびその製法 |
| JP2013539605A (ja) * | 2010-09-09 | 2013-10-24 | エプコス アーゲー | 抵抗素子及びその製造方法 |
| JP2013225715A (ja) * | 2011-03-09 | 2013-10-31 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
| US20130341082A1 (en) * | 2012-06-22 | 2013-12-26 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and ceramic electronic apparatus |
| JP2014165489A (ja) * | 2013-02-25 | 2014-09-08 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
| US20150041197A1 (en) * | 2013-08-08 | 2015-02-12 | Samsung Electro-Mechanics Co., Ltd. | Embedded multilayer ceramic electronic component and printed circuit board having the same |
| JP2015211209A (ja) * | 2014-04-30 | 2015-11-24 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品 |
| JP2018117098A (ja) * | 2017-01-20 | 2018-07-26 | Tdk株式会社 | 積層コンデンサ及び電子部品装置 |
| US10847314B2 (en) | 2017-01-20 | 2020-11-24 | Tdk Corporation | Multilayer capacitor and electronic component device |
-
1995
- 1995-04-06 JP JP7081225A patent/JPH08279437A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358032A (ja) * | 2000-06-12 | 2001-12-26 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
| JP2002015941A (ja) * | 2000-06-28 | 2002-01-18 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
| JP2006128282A (ja) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | 積層型電子部品およびその製法 |
| US8947193B2 (en) | 2010-09-09 | 2015-02-03 | Epcos Ag | Resistance component and method for producing a resistance component |
| JP2013539605A (ja) * | 2010-09-09 | 2013-10-24 | エプコス アーゲー | 抵抗素子及びその製造方法 |
| US9779873B2 (en) | 2011-03-09 | 2017-10-03 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing multilayer ceramic capacitor having groove portion on top and/or bottom surface |
| US9196422B2 (en) | 2011-03-09 | 2015-11-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having high capacity and method of manufacturing the same |
| JP2013225715A (ja) * | 2011-03-09 | 2013-10-31 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
| US10431379B2 (en) | 2011-03-09 | 2019-10-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a multilayer ceramic capacitor |
| US20130341082A1 (en) * | 2012-06-22 | 2013-12-26 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and ceramic electronic apparatus |
| US9646767B2 (en) * | 2012-06-22 | 2017-05-09 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and ceramic electronic apparatus including a split inner electrode |
| JP2014165489A (ja) * | 2013-02-25 | 2014-09-08 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
| US20150041197A1 (en) * | 2013-08-08 | 2015-02-12 | Samsung Electro-Mechanics Co., Ltd. | Embedded multilayer ceramic electronic component and printed circuit board having the same |
| JP2015211209A (ja) * | 2014-04-30 | 2015-11-24 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品 |
| JP2018006781A (ja) * | 2014-04-30 | 2018-01-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品 |
| JP2018117098A (ja) * | 2017-01-20 | 2018-07-26 | Tdk株式会社 | 積層コンデンサ及び電子部品装置 |
| US10847314B2 (en) | 2017-01-20 | 2020-11-24 | Tdk Corporation | Multilayer capacitor and electronic component device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2187411B1 (en) | Ceramic electronic component terminals | |
| JP6351159B2 (ja) | 積層セラミック電子部品及びその実装基板並びに製造方法 | |
| TWI739987B (zh) | 積層陶瓷電子零件 | |
| CN108288544B (zh) | 多层陶瓷电容器及安装有该多层陶瓷电容器的板 | |
| CN108364789B (zh) | 层叠陶瓷电子部件 | |
| CN110729129A (zh) | 层叠陶瓷电子部件 | |
| JP2019024077A (ja) | 積層セラミックコンデンサ | |
| US11784007B2 (en) | Capacitor component including reinforcing pattern in a margin/cover portion | |
| US11646160B2 (en) | Electronic component | |
| JPH08279437A (ja) | チップ型積層セラミックスコンデンサ | |
| KR101292776B1 (ko) | 대용량 패키지형 적층 박막 커패시터 | |
| JPH11251204A (ja) | セラミック電子部品およびその製造方法 | |
| US20240153712A1 (en) | Multilayer ceramic electronic component | |
| US20230386742A1 (en) | Multilayer capacitor and board having the same mounted thereon | |
| JP2001015371A (ja) | チップ型セラミック電子部品及びその製造方法 | |
| CN114823145A (zh) | 多层电容器及其制造方法 | |
| CN111223667B (zh) | 层叠陶瓷电子部件和安装基板 | |
| KR20230079891A (ko) | 세라믹 전자부품 | |
| KR20220084603A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| US11521799B2 (en) | Supporting-terminal-equipped capacitor chip and mounted structure thereof | |
| CN216773070U (zh) | 层叠陶瓷电容器 | |
| KR20220081258A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP2022076995A (ja) | 積層型キャパシタ及びその実装基板 | |
| KR20220092139A (ko) | 적층형 전자 부품 | |
| JPH04278508A (ja) | チップ型積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |