JP2002075780A - チップ型電子部品 - Google Patents
チップ型電子部品Info
- Publication number
- JP2002075780A JP2002075780A JP2000252100A JP2000252100A JP2002075780A JP 2002075780 A JP2002075780 A JP 2002075780A JP 2000252100 A JP2000252100 A JP 2000252100A JP 2000252100 A JP2000252100 A JP 2000252100A JP 2002075780 A JP2002075780 A JP 2002075780A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- electronic component
- type electronic
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 曲げや引っ張り等の機械的応力やさらに熱応
力に対する耐久性が高く、チップ型電子部品として重要
な評価項目であるたわみ強度の向上を図り、電気特性の
安定性と信頼性に優れた高性能のチップ型電子部品を提
供することを目的とするものである。 【解決手段】 ＢａＴｉＯ3質セラミック層１３とＮｉ
を含む内部電極１２ａ，１２ｂ，１２ｃとを交互に積層
して形成した静電容量取得層となる有効層の上下に無効
層としてＢａＴｉＯ3質セラミック層１３を積層して積
層体１１を形成し、該無効層中に複数のＮｉ質補強層１
４を形成したチップ型電子部品において、無効層中の複
数のＮｉ質補強層１４を、該チップ型電子部品の側面に
設けられた外部電極端部１７の真下に位置するように構
成した。
力に対する耐久性が高く、チップ型電子部品として重要
な評価項目であるたわみ強度の向上を図り、電気特性の
安定性と信頼性に優れた高性能のチップ型電子部品を提
供することを目的とするものである。 【解決手段】 ＢａＴｉＯ3質セラミック層１３とＮｉ
を含む内部電極１２ａ，１２ｂ，１２ｃとを交互に積層
して形成した静電容量取得層となる有効層の上下に無効
層としてＢａＴｉＯ3質セラミック層１３を積層して積
層体１１を形成し、該無効層中に複数のＮｉ質補強層１
４を形成したチップ型電子部品において、無効層中の複
数のＮｉ質補強層１４を、該チップ型電子部品の側面に
設けられた外部電極端部１７の真下に位置するように構
成した。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
回路、ＤＣ−ＤＣコンバータ回路、照明用インバータ回
路用としてプリント基板等に表面実装される例えば積層
セラミックコンデンサ等のチップ型電子部品に関するも
のである。
回路、ＤＣ−ＤＣコンバータ回路、照明用インバータ回
路用としてプリント基板等に表面実装される例えば積層
セラミックコンデンサ等のチップ型電子部品に関するも
のである。
【０００２】
【従来の技術】従来より、プリント基板に表面実装され
る種々のチップ型電子部品が知られているが、例えばそ
の一例として積層セラミックコンデンサがある。以下に
この積層セラミックコンデンサの従来の技術について図
面を用いて説明する。
る種々のチップ型電子部品が知られているが、例えばそ
の一例として積層セラミックコンデンサがある。以下に
この積層セラミックコンデンサの従来の技術について図
面を用いて説明する。
【０００３】従来の積層セラミックコンデンサとして、
例えば特開平９−２５１９０３号公報に開示されている
ようなものがある。それによると、図５に示すように、
まずセラミック層５３と内部電極５２ａ，５２ｂ，５２
ｃとを交互に積層して有効層を形成し、該有効層の上下
に設けられた無効層中に補強層５４が、その一方の端部
が内部電極５２ｂ，５２ｃの露出した両端面に設けられ
た外部電極５０と接続されるように構成されていた。
例えば特開平９−２５１９０３号公報に開示されている
ようなものがある。それによると、図５に示すように、
まずセラミック層５３と内部電極５２ａ，５２ｂ，５２
ｃとを交互に積層して有効層を形成し、該有効層の上下
に設けられた無効層中に補強層５４が、その一方の端部
が内部電極５２ｂ，５２ｃの露出した両端面に設けられ
た外部電極５０と接続されるように構成されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では積層体５１の上下の無効層中に設け
られた補強層５４が１層のみであるため、積層体５１の
曲げや引っ張り等の機械的応力に対する強度が弱く、場
合によっては破壊に至ることがあり、さらには熱応力に
対する耐久性が不足しているという問題点を有してい
た。また、一般的に上記のような補強層が形成された積
層セラミックコンデンサにおいて、補強層と外部電極端
部５５との位置関係において場合によっては期待通りの
結果が得られず、曲げや引っ張り等の機械的応力に対す
る耐久性が不足して積層体の表面に亀裂が発生したり、
或いは積層体の機械的強度の向上に全く効果がないなど
の問題点を有していた。
うな従来の構成では積層体５１の上下の無効層中に設け
られた補強層５４が１層のみであるため、積層体５１の
曲げや引っ張り等の機械的応力に対する強度が弱く、場
合によっては破壊に至ることがあり、さらには熱応力に
対する耐久性が不足しているという問題点を有してい
た。また、一般的に上記のような補強層が形成された積
層セラミックコンデンサにおいて、補強層と外部電極端
部５５との位置関係において場合によっては期待通りの
結果が得られず、曲げや引っ張り等の機械的応力に対す
る耐久性が不足して積層体の表面に亀裂が発生したり、
或いは積層体の機械的強度の向上に全く効果がないなど
の問題点を有していた。
【０００５】そこで本発明は以上の様な課題を解決し、
曲げや引っ張り等の機械的応力やさらに熱応力に対する
耐久性が高く、チップ型電子部品として重要な評価項目
であるたわみ強度の向上を図り、電気特性の安定性と信
頼性に優れた高性能のチップ型電子部品を提供すること
を目的とするものである。
曲げや引っ張り等の機械的応力やさらに熱応力に対する
耐久性が高く、チップ型電子部品として重要な評価項目
であるたわみ強度の向上を図り、電気特性の安定性と信
頼性に優れた高性能のチップ型電子部品を提供すること
を目的とするものである。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明のチップ型電子部品は、第１の複数のセラミッ
ク層の間に内部電極層を設けた有効層及び第２の複数の
セラミック層の間に設けられ所定間隔で配置された複数
の補強層を備えた無効層を有した基体と、基体の両端部
に設けられ、内部電極層と電気的に接合された一対の外
部電極とを備えたチップ型電子部品であって、前記無効
層中に備えられた複数の補強層を前記基体の側面に設け
られた外部電極の端部の真下に存在するように設けた。
に本発明のチップ型電子部品は、第１の複数のセラミッ
ク層の間に内部電極層を設けた有効層及び第２の複数の
セラミック層の間に設けられ所定間隔で配置された複数
の補強層を備えた無効層を有した基体と、基体の両端部
に設けられ、内部電極層と電気的に接合された一対の外
部電極とを備えたチップ型電子部品であって、前記無効
層中に備えられた複数の補強層を前記基体の側面に設け
られた外部電極の端部の真下に存在するように設けた。
【０００７】
【発明の実施の形態】請求項１記載の発明は、第１の複
数のセラミック層の間に内部電極層を設けた有効層及び
第２の複数のセラミック層の間に設けられ所定間隔で配
置された複数の補強層を備えた無効層を有した基体と、
前記基体の両端部から側部に至るように設けられ、前記
内部電極層と電気的に接合された一対の外部電極とを備
えたチップ型電子部品であって、前記無効層中に備えら
れた複数の補強層は前記基体の側面に設けられた外部電
極の端部の真下に存在することを特徴とするチップ型電
子部品である。無効層中の補強層を複数とすることで曲
げや引っ張り等の機械的応力に対する耐久性が向上し、
亀裂の発生を防止できる。また、たわみ強度の測定で亀
裂が発生する箇所を調査すると、基体と該基体の側面に
設けられた外部電極の端部との界面が多く、この界面か
ら基体の真下に向かって亀裂が進展する。従って、この
亀裂の進展方向に複数の補強層を設けることにより、た
とえ亀裂が発生したとしても、発生した亀裂の進展が複
数の補強層により止められるため、亀裂が有効層内部に
まで達することがなく、また無効層中の補強層が複数で
あるため、仮に亀裂の進展を最も外側の補強層が止めら
れなくても、次の補強層が存在するためチップ型電子部
品の信頼性が確保される。
数のセラミック層の間に内部電極層を設けた有効層及び
第２の複数のセラミック層の間に設けられ所定間隔で配
置された複数の補強層を備えた無効層を有した基体と、
前記基体の両端部から側部に至るように設けられ、前記
内部電極層と電気的に接合された一対の外部電極とを備
えたチップ型電子部品であって、前記無効層中に備えら
れた複数の補強層は前記基体の側面に設けられた外部電
極の端部の真下に存在することを特徴とするチップ型電
子部品である。無効層中の補強層を複数とすることで曲
げや引っ張り等の機械的応力に対する耐久性が向上し、
亀裂の発生を防止できる。また、たわみ強度の測定で亀
裂が発生する箇所を調査すると、基体と該基体の側面に
設けられた外部電極の端部との界面が多く、この界面か
ら基体の真下に向かって亀裂が進展する。従って、この
亀裂の進展方向に複数の補強層を設けることにより、た
とえ亀裂が発生したとしても、発生した亀裂の進展が複
数の補強層により止められるため、亀裂が有効層内部に
まで達することがなく、また無効層中の補強層が複数で
あるため、仮に亀裂の進展を最も外側の補強層が止めら
れなくても、次の補強層が存在するためチップ型電子部
品の信頼性が確保される。
【０００８】請求項２記載の発明は、有効層を挟むよう
に前記有効層の両側に無効層を設けたことを特徴とする
請求項１記載のチップ型電子部品とすることで、更に機
械的な強度を向上させることができる。
に前記有効層の両側に無効層を設けたことを特徴とする
請求項１記載のチップ型電子部品とすることで、更に機
械的な強度を向上させることができる。
【０００９】請求項３記載の発明は、複数の補強層の内
少なくとも一層の補強層はセラミック層の表面において
複数に分割されていることを特徴とする請求項１記載の
チップ型電子部品とすることで、分割された補強層の配
置を様々換えることで、仕様に応じた機械的強度を得る
ことができる。
少なくとも一層の補強層はセラミック層の表面において
複数に分割されていることを特徴とする請求項１記載の
チップ型電子部品とすることで、分割された補強層の配
置を様々換えることで、仕様に応じた機械的強度を得る
ことができる。
【００１０】請求項４記載の発明は、複数の補強層の内
少なくとも一層の補強層はセラミック層の表面において
連続した一つの補強層であることを特徴とする請求項１
記載のチップ型電子部品とすることで、補強層の作製が
容易になり生産性が向上する。
少なくとも一層の補強層はセラミック層の表面において
連続した一つの補強層であることを特徴とする請求項１
記載のチップ型電子部品とすることで、補強層の作製が
容易になり生産性が向上する。
【００１１】請求項５記載の発明は、全ての補強層が外
部電極とは非接触となるように構成されたことを特徴と
する請求項１記載のチップ型電子部品とすることで、複
数の補強層と外部電極を非接触としているため積層セラ
ミックコンデンサとして余分な静電容量成分が発生する
ことがなく、また機械的応力に対し十分な耐久性を有す
る信頼性に優れたチップ型電子部品を実現できるという
作用を有する。
部電極とは非接触となるように構成されたことを特徴と
する請求項１記載のチップ型電子部品とすることで、複
数の補強層と外部電極を非接触としているため積層セラ
ミックコンデンサとして余分な静電容量成分が発生する
ことがなく、また機械的応力に対し十分な耐久性を有す
る信頼性に優れたチップ型電子部品を実現できるという
作用を有する。
【００１２】請求項６記載の発明は、全ての補強層が外
部電極と接触するように構成されたことを特徴とする請
求項１記載のチップ型電子部品とすることで、最も応力
のかかりやすい補強層の他方の端部が対向する外部電極
と物理的に接合されている為、機械的応力や熱応力に対
し高度な耐久性を有し、信頼性に優れたチップ型電子部
品を実現できるという作用を有する。
部電極と接触するように構成されたことを特徴とする請
求項１記載のチップ型電子部品とすることで、最も応力
のかかりやすい補強層の他方の端部が対向する外部電極
と物理的に接合されている為、機械的応力や熱応力に対
し高度な耐久性を有し、信頼性に優れたチップ型電子部
品を実現できるという作用を有する。
【００１３】請求項７記載の発明は、複数の補強層の内
一部の補強層は外部電極と非接触に設けられており、他
の補強層は外部電極と接触していることを特徴とする請
求項１記載のチップ型電子部品とすることで、最も応力
のかかりやすい補強層の他方の端部が対向する外部電極
と物理的に接合されている為、機械的応力や熱応力に対
し高度な耐久性を有し、信頼性に優れたチップ型電子部
品を実現できるという作用を有するとともに、補強層と
外部電極を非接触としているため積層セラミックコンデ
ンサとして余分な静電容量成分が発生することがなく、
また機械的応力に対し十分な耐久性を有する信頼性に優
れたチップ型電子部品を実現できるという作用を有す
る。
一部の補強層は外部電極と非接触に設けられており、他
の補強層は外部電極と接触していることを特徴とする請
求項１記載のチップ型電子部品とすることで、最も応力
のかかりやすい補強層の他方の端部が対向する外部電極
と物理的に接合されている為、機械的応力や熱応力に対
し高度な耐久性を有し、信頼性に優れたチップ型電子部
品を実現できるという作用を有するとともに、補強層と
外部電極を非接触としているため積層セラミックコンデ
ンサとして余分な静電容量成分が発生することがなく、
また機械的応力に対し十分な耐久性を有する信頼性に優
れたチップ型電子部品を実現できるという作用を有す
る。
【００１４】請求項８記載の発明は、補強層と外部電極
のそれぞれの構成材料は、同一元素を含むことを特徴と
する請求項１記載のチップ型電子部品とすることで、補
強層と外部電極の物理的接合を容易に行うことができる
という作用を有する。
のそれぞれの構成材料は、同一元素を含むことを特徴と
する請求項１記載のチップ型電子部品とすることで、補
強層と外部電極の物理的接合を容易に行うことができる
という作用を有する。
【００１５】請求項９記載の発明は、同一元素はＮｉで
あることを特徴とする請求項８に記載のチップ型電子部
品とすることで、周波数特性に優れた、高性能のチップ
型電子部品を実現できるという作用を有する。
あることを特徴とする請求項８に記載のチップ型電子部
品とすることで、周波数特性に優れた、高性能のチップ
型電子部品を実現できるという作用を有する。
【００１６】請求項１０記載の発明は、補強層を構成す
る金属と外部電極を構成する金属とは合金を形成するこ
とを特徴とする請求項１記載のチップ型電子部品とする
ことによって、補強層を構成する金属と外部電極を構成
する金属が合金を形成することで、補強層と外部電極の
物理的及び電気的接合が容易になり、引っ張りや曲げ等
の機械的応力を分散することができるため、機械的応力
に対する耐久性が高いチップ型電子部品を実現できると
いう作用を有する。
る金属と外部電極を構成する金属とは合金を形成するこ
とを特徴とする請求項１記載のチップ型電子部品とする
ことによって、補強層を構成する金属と外部電極を構成
する金属が合金を形成することで、補強層と外部電極の
物理的及び電気的接合が容易になり、引っ張りや曲げ等
の機械的応力を分散することができるため、機械的応力
に対する耐久性が高いチップ型電子部品を実現できると
いう作用を有する。
【００１７】請求項１１記載の発明は、外部電極は上
層、下層の二層構造であり、下層は積層体の端面のみに
設けたことを特徴とする請求項１記載のチップ型電子部
品とすることで、外部電極を２層構造にすることにより
外部電極側に分散された引っ張りや曲げ等の機械的応力
をさらに分散できるため、亀裂などの発生を防止でき
る。
層、下層の二層構造であり、下層は積層体の端面のみに
設けたことを特徴とする請求項１記載のチップ型電子部
品とすることで、外部電極を２層構造にすることにより
外部電極側に分散された引っ張りや曲げ等の機械的応力
をさらに分散できるため、亀裂などの発生を防止でき
る。
【００１８】請求項１２記載の発明は、外部電極の下層
と内部電極のそれぞれの構成材料は、同一元素を含むこ
とを特徴とする請求項１１に記載のチップ型電子部品と
するものであり、外部電極の下層と内部電極との物理的
接合が容易になり引っ張りや曲げ等の機械的応力が外部
電極側に分散され易くなり、また外部電極の下層と内部
電極との電気的接続が完璧なものとなるため、機械的耐
久性及び電気特性に優れた高信頼性のチップ型電子部品
を実現できるという作用を有する。
と内部電極のそれぞれの構成材料は、同一元素を含むこ
とを特徴とする請求項１１に記載のチップ型電子部品と
するものであり、外部電極の下層と内部電極との物理的
接合が容易になり引っ張りや曲げ等の機械的応力が外部
電極側に分散され易くなり、また外部電極の下層と内部
電極との電気的接続が完璧なものとなるため、機械的耐
久性及び電気特性に優れた高信頼性のチップ型電子部品
を実現できるという作用を有する。
【００１９】請求項１３記載の発明は、請求項１〜１２
いずれか１記載のチップ型電子部品と、前記チップ型電
子部品の外部電極それぞれに接合されたリード端子と、
前記リード端子の一部と前記チップ型電子部品を覆う外
装材とを備えたことを特徴とする面実装型電子部品とす
ることで、小型でしかも回路基板のたわみなどによっ
て、回路基板等との接続不良が発生することなく、しか
も小型でありながら耐電圧が高く、しかも容量の範囲を
広くすることができる。更に請求項１〜１２のチップ型
電子部品を用いることで、外装材でチップ型電子部品を
モ−ルドする時に印加される機械的応力が静電容量取得
層にまで至る前に補強層により止められる為、電気特性
が変化する事がなく、積層構造を採用している電子部品
の信頼性が大幅に向上する。
いずれか１記載のチップ型電子部品と、前記チップ型電
子部品の外部電極それぞれに接合されたリード端子と、
前記リード端子の一部と前記チップ型電子部品を覆う外
装材とを備えたことを特徴とする面実装型電子部品とす
ることで、小型でしかも回路基板のたわみなどによっ
て、回路基板等との接続不良が発生することなく、しか
も小型でありながら耐電圧が高く、しかも容量の範囲を
広くすることができる。更に請求項１〜１２のチップ型
電子部品を用いることで、外装材でチップ型電子部品を
モ−ルドする時に印加される機械的応力が静電容量取得
層にまで至る前に補強層により止められる為、電気特性
が変化する事がなく、積層構造を採用している電子部品
の信頼性が大幅に向上する。
【００２０】本発明のチップ型電子部品において、セラ
ミック層を構成する主成分化合物としては主にＢａＴｉ
Ｏ3，ＳｒＴｉＯ3，ＭｇＴｉＯ3等のチタン酸塩系が適
用され、内部電極層を構成する金属としては、Ｎｉの他
に場合によってはＡｇ−Ｐｄ系，Ｃｕ系を使用しても差
し支えない。また、工法上積層体と同時に焼成される下
層外部電極としては上記したようにＮｉが適用できる
が、その場合上層外部電極には、主としてＡｇ系が用い
られる。また、外部電極にＣｕを適用しても差し支えな
い。
ミック層を構成する主成分化合物としては主にＢａＴｉ
Ｏ3，ＳｒＴｉＯ3，ＭｇＴｉＯ3等のチタン酸塩系が適
用され、内部電極層を構成する金属としては、Ｎｉの他
に場合によってはＡｇ−Ｐｄ系，Ｃｕ系を使用しても差
し支えない。また、工法上積層体と同時に焼成される下
層外部電極としては上記したようにＮｉが適用できる
が、その場合上層外部電極には、主としてＡｇ系が用い
られる。また、外部電極にＣｕを適用しても差し支えな
い。
【００２１】また、本発明のチップ型電子部品におい
て、積層体の無効層中に設けられる補強層としてはセラ
ミック層よりも展性や延性に富む金属が好ましく、Ｎ
ｉ，Ｃｕ，Ａｇ−Ｐｄ系等が用いられる。
て、積層体の無効層中に設けられる補強層としてはセラ
ミック層よりも展性や延性に富む金属が好ましく、Ｎ
ｉ，Ｃｕ，Ａｇ−Ｐｄ系等が用いられる。
【００２２】以下、実施の形態において、本発明のチッ
プ型電子部品について、当該電子部品の一つである積層
セラミックコンデンサを用いて、図面を参照しながら詳
しく説明する。
プ型電子部品について、当該電子部品の一つである積層
セラミックコンデンサを用いて、図面を参照しながら詳
しく説明する。
【００２３】（実施の形態１）図１は本発明の実施の形
態１におけるチップ型電子部品を示す断面図であり、１
１は積層体、１２ａ，１２ｂ，１２ｃは内部電極、１３
はセラミック層、１４は補強層、１５は下層外部電極、
１６は上層外部電極である。
態１におけるチップ型電子部品を示す断面図であり、１
１は積層体、１２ａ，１２ｂ，１２ｃは内部電極、１３
はセラミック層、１４は補強層、１５は下層外部電極、
１６は上層外部電極である。
【００２４】ここで、該積層セラミックコンデンサの製
造方法を説明する。
造方法を説明する。
【００２５】主成分であるＢａＴｉＯ3粉末と添加剤の
各粉末を電子天秤で所定量を秤量し、焼結助剤成分と共
にボールミル中で２０時間混合した。混合物はシルクス
クリーンで濾過して、テフロン（登録商標）シートを敷
いたステンレスバット中に投入し乾燥させた。乾燥した
塊状物はアルミナ乳鉢中で解砕した後、熱処理してスラ
リー用粉末とした。
各粉末を電子天秤で所定量を秤量し、焼結助剤成分と共
にボールミル中で２０時間混合した。混合物はシルクス
クリーンで濾過して、テフロン（登録商標）シートを敷
いたステンレスバット中に投入し乾燥させた。乾燥した
塊状物はアルミナ乳鉢中で解砕した後、熱処理してスラ
リー用粉末とした。
【００２６】次に、スラリー用粉末の所定量を溶剤及び
可塑剤と共に混合することにより湿潤した。湿潤後、ポ
リビニルブチラール樹脂より成るビヒクルを使用してシ
ート成形用スラリーを作製した。
可塑剤と共に混合することにより湿潤した。湿潤後、ポ
リビニルブチラール樹脂より成るビヒクルを使用してシ
ート成形用スラリーを作製した。
【００２７】次に、該スラリーを１５０メッシュのシル
クスクリーンで濾過した後、成膜してセラミック生シー
トを得た。そして、該セラミック生シートと、Ｎｉペー
ストより作製した内部電極シート及び補強層となるシ−
トを用いて転写工法により所定の積層仕様に基づいて積
層した後、切断してグリーンチップを得た。ここで、セ
ラミック生シート、内部電極シート及び補強層となるシ
−トは、焼成後の構造において、無効層中に形成される
複数の補強層が積層セラミックコンデンサの側面に設け
られた外部電極の端部の真下に位置するように所定の仕
様に基づいて積層した。
クスクリーンで濾過した後、成膜してセラミック生シー
トを得た。そして、該セラミック生シートと、Ｎｉペー
ストより作製した内部電極シート及び補強層となるシ−
トを用いて転写工法により所定の積層仕様に基づいて積
層した後、切断してグリーンチップを得た。ここで、セ
ラミック生シート、内部電極シート及び補強層となるシ
−トは、焼成後の構造において、無効層中に形成される
複数の補強層が積層セラミックコンデンサの側面に設け
られた外部電極の端部の真下に位置するように所定の仕
様に基づいて積層した。
【００２８】次に、得られたグリーンチップを面取りし
た後、その両端面に下層外部電極となるＮｉペーストを
塗布し乾燥した後、脱脂した。そして、回転式雰囲気炉
により還元雰囲気焼成を実施した。グリーンガス、ＣＯ
2及びＮ2により調整したＮｉの平衡酸素分圧よりも２桁
程度低い酸素分圧雰囲気中で１２５０゜Ｃの温度で２時
間保持した。そして、焼成したチップの両端面に上層外
部電極となるＡｇを塗布して大気中で焼き付けた後、Ｎ
ｉ鍍金及びその上にＳｎ鍍金を施して本実施の形態の積
層セラミックコンデンサを完成させた。
た後、その両端面に下層外部電極となるＮｉペーストを
塗布し乾燥した後、脱脂した。そして、回転式雰囲気炉
により還元雰囲気焼成を実施した。グリーンガス、ＣＯ
2及びＮ2により調整したＮｉの平衡酸素分圧よりも２桁
程度低い酸素分圧雰囲気中で１２５０゜Ｃの温度で２時
間保持した。そして、焼成したチップの両端面に上層外
部電極となるＡｇを塗布して大気中で焼き付けた後、Ｎ
ｉ鍍金及びその上にＳｎ鍍金を施して本実施の形態の積
層セラミックコンデンサを完成させた。
【００２９】該積層セラミックコンデンサは、図１に示
したようにＢａＴｉＯ3質セラミック層１３とＮｉを含
む内部電極層１２ａ，１２ｂ，１２ｃとを交互に積層し
て形成された静電容量取得層となる有効層の上下に無効
層としてＢａＴｉＯ3質セラミック層１３が積層されて
積層体１１が形成されており、該無効層中に複数のＮｉ
質補強層１４が形成されていた。そして、該複数のＮｉ
質補強層１４は同一平面上でギャップを隔てて一方の端
部同士が向かい合い、他方の端部は対向するＮｉ質下層
外部電極１５と接合されており、該Ｎｉ質下層外部電極
１５の上にＡｇ質上層外部電極１６が設けられていた。
さらに、無効層中の複数のＮｉ質補強層１４は、該積層
セラミックコンデンサの側面に設けられた外部電極端部
１７の真下に位置していた。
したようにＢａＴｉＯ3質セラミック層１３とＮｉを含
む内部電極層１２ａ，１２ｂ，１２ｃとを交互に積層し
て形成された静電容量取得層となる有効層の上下に無効
層としてＢａＴｉＯ3質セラミック層１３が積層されて
積層体１１が形成されており、該無効層中に複数のＮｉ
質補強層１４が形成されていた。そして、該複数のＮｉ
質補強層１４は同一平面上でギャップを隔てて一方の端
部同士が向かい合い、他方の端部は対向するＮｉ質下層
外部電極１５と接合されており、該Ｎｉ質下層外部電極
１５の上にＡｇ質上層外部電極１６が設けられていた。
さらに、無効層中の複数のＮｉ質補強層１４は、該積層
セラミックコンデンサの側面に設けられた外部電極端部
１７の真下に位置していた。
【００３０】次に、本実施の形態の積層セラミックコン
デンサを図５に示した従来の構造より成る積層セラミッ
クコンデンサと共にたわみ試験に供した。なお、試験に
供した積層セラミックコンデンサは定格電圧が６３０Ｖ
ＤＣで３２１６サイズの１００００ＰＦ品として作製し
たものであり、各々２０個試験した。たわみ試験はチッ
プ型電子部品の信頼性を判断する為の重要な評価項目で
あり、専用のプリント基板に被試験品を半田付けした
後、専用の治具で３点曲げを付加させながら静電容量を
測定し、静電容量値が急激に低下した時点での基板のた
わみ幅（ｍｍ）をたわみ強度とするものである。通常、
静電容量値が急激に低下した時点で被試験品に亀裂が発
生している。図５に示した従来の構造より成る積層セラ
ミックコンデンサは、たわみ幅（ｍｍ）が３ｍｍで静電
容量値が急激に低下して亀裂が発生した被試験品が見ら
れ、平均値が４．２ｍｍであったのに対して、本発明の
積層セラミックコンデンサは、最小値が６．６ｍｍで平
均値が７．４ｍｍと高く、たわみ強度の優れたものであ
った。
デンサを図５に示した従来の構造より成る積層セラミッ
クコンデンサと共にたわみ試験に供した。なお、試験に
供した積層セラミックコンデンサは定格電圧が６３０Ｖ
ＤＣで３２１６サイズの１００００ＰＦ品として作製し
たものであり、各々２０個試験した。たわみ試験はチッ
プ型電子部品の信頼性を判断する為の重要な評価項目で
あり、専用のプリント基板に被試験品を半田付けした
後、専用の治具で３点曲げを付加させながら静電容量を
測定し、静電容量値が急激に低下した時点での基板のた
わみ幅（ｍｍ）をたわみ強度とするものである。通常、
静電容量値が急激に低下した時点で被試験品に亀裂が発
生している。図５に示した従来の構造より成る積層セラ
ミックコンデンサは、たわみ幅（ｍｍ）が３ｍｍで静電
容量値が急激に低下して亀裂が発生した被試験品が見ら
れ、平均値が４．２ｍｍであったのに対して、本発明の
積層セラミックコンデンサは、最小値が６．６ｍｍで平
均値が７．４ｍｍと高く、たわみ強度の優れたものであ
った。
【００３１】本実施の形態の積層セラミックコンデンサ
は、補強層１４と下層外部電極１５は共にＮｉ質である
ため、物理的接合が完璧になり機械的応力を外部電極側
に分散する事が可能で、たわみ強度が向上し、さらに良
好な周波数特性を有するものである。また、外部電極を
２層構造とすることにより、機械的応力の外部電極側分
散効果が更に高くなる。
は、補強層１４と下層外部電極１５は共にＮｉ質である
ため、物理的接合が完璧になり機械的応力を外部電極側
に分散する事が可能で、たわみ強度が向上し、さらに良
好な周波数特性を有するものである。また、外部電極を
２層構造とすることにより、機械的応力の外部電極側分
散効果が更に高くなる。
【００３２】以上の様に本実施の形態によれば、機械的
応力に対し高度な耐久性を有し、たわみ強度に優れたチ
ップ型電子部品を実現できるという作用を有する。
応力に対し高度な耐久性を有し、たわみ強度に優れたチ
ップ型電子部品を実現できるという作用を有する。
【００３３】（実施の形態２）図２は本発明の実施の形
態２におけるチップ型電子部品を示す断面図であり、２
１は積層体、２２ａ，２２ｂ，２２ｃは内部電極、２３
はセラミック層、２４は補強層、２５は下層外部電極、
２６は上層外部電極である。
態２におけるチップ型電子部品を示す断面図であり、２
１は積層体、２２ａ，２２ｂ，２２ｃは内部電極、２３
はセラミック層、２４は補強層、２５は下層外部電極、
２６は上層外部電極である。
【００３４】実施の形態１と同様の方法で作製した該積
層セラミックコンデンサは、図２に示したようにＢａＴ
ｉＯ3質セラミック層２３とＮｉ質内部電極層２２ａ，
２２ｂ，２２ｃとを交互に積層して形成された静電容量
取得層となる有効層の上下に無効層としてＢａＴｉＯ3
質セラミック層２３が積層されて積層体２１が形成され
ており、該無効層中に複数のＮｉ質補強層２４形成され
ていた。そして、該複数のＮｉ質補強層２４は同一平面
上でギャップを隔てて一方の端部同士が向かい合い、他
方の端部の内少なくとも１層は対向するＮｉ質下層外部
電極と物理的に非接触であり、該Ｎｉ質下層外部電極２
５の上にＡｇ質上層外部電極が設けられていた。
層セラミックコンデンサは、図２に示したようにＢａＴ
ｉＯ3質セラミック層２３とＮｉ質内部電極層２２ａ，
２２ｂ，２２ｃとを交互に積層して形成された静電容量
取得層となる有効層の上下に無効層としてＢａＴｉＯ3
質セラミック層２３が積層されて積層体２１が形成され
ており、該無効層中に複数のＮｉ質補強層２４形成され
ていた。そして、該複数のＮｉ質補強層２４は同一平面
上でギャップを隔てて一方の端部同士が向かい合い、他
方の端部の内少なくとも１層は対向するＮｉ質下層外部
電極と物理的に非接触であり、該Ｎｉ質下層外部電極２
５の上にＡｇ質上層外部電極が設けられていた。
【００３５】さらに、無効層中の複数のＮｉ質補強層２
４は、該積層セラミックコンデンサの側面に設けられた
外部電極端部２７の真下に位置していた。
４は、該積層セラミックコンデンサの側面に設けられた
外部電極端部２７の真下に位置していた。
【００３６】本実施の形態の積層セラミックコンデンサ
も実施の形態１と同様に機械的耐久性に優れ、たわみ強
度の良好なものであった。
も実施の形態１と同様に機械的耐久性に優れ、たわみ強
度の良好なものであった。
【００３７】（実施の形態３）図３は本発明の実施の形
態３におけるチップ型電子部品を示す断面図であり、３
１は積層体、３２ａ，３２ｂ，３２ｃは内部電極、３３
はセラミック層、３４は補強層、３５は下層外部電極、
３６は上層外部電極である。
態３におけるチップ型電子部品を示す断面図であり、３
１は積層体、３２ａ，３２ｂ，３２ｃは内部電極、３３
はセラミック層、３４は補強層、３５は下層外部電極、
３６は上層外部電極である。
【００３８】実施の形態１と同様の方法で作製した該積
層セラミックコンデンサは、図３に示したようにＢａＴ
ｉＯ3質セラミック層３３とＮｉ質内部電極層３２ａ，
３２ｂ，３２ｃとを交互に積層して形成された静電容量
取得層となる有効層の上下に無効層としてＢａＴｉＯ3
質セラミック層３３が積層されて積層体３１が形成され
ており、該無効層中に複数のＮｉ質補強層３４形成され
ていた。そして、該複数のＮｉ質補強層３４は同一平面
上でギャップを隔てて一方の端部同士が向かい合い、他
方の端部は対向する下層外部電極３５と物理的に非接触
であり、該Ｎｉ質下層外部電極３５の上にＡｇ質上層外
部電極３６が設けられていた。
層セラミックコンデンサは、図３に示したようにＢａＴ
ｉＯ3質セラミック層３３とＮｉ質内部電極層３２ａ，
３２ｂ，３２ｃとを交互に積層して形成された静電容量
取得層となる有効層の上下に無効層としてＢａＴｉＯ3
質セラミック層３３が積層されて積層体３１が形成され
ており、該無効層中に複数のＮｉ質補強層３４形成され
ていた。そして、該複数のＮｉ質補強層３４は同一平面
上でギャップを隔てて一方の端部同士が向かい合い、他
方の端部は対向する下層外部電極３５と物理的に非接触
であり、該Ｎｉ質下層外部電極３５の上にＡｇ質上層外
部電極３６が設けられていた。
【００３９】さらに、無効層中の複数のＮｉ質補強層３
４は、該積層セラミックコンデンサの側面に設けられた
外部電極端部３７の真下に位置していた。
４は、該積層セラミックコンデンサの側面に設けられた
外部電極端部３７の真下に位置していた。
【００４０】本実施の形態の積層セラミックコンデンサ
は、複数の補強層と外部電極を非接触としているため積
層セラミックコンデンサとして余分な静電容量成分が発
生することがなく、また機械的応力に対し十分な耐久性
を有する信頼性に優れたものであった。
は、複数の補強層と外部電極を非接触としているため積
層セラミックコンデンサとして余分な静電容量成分が発
生することがなく、また機械的応力に対し十分な耐久性
を有する信頼性に優れたものであった。
【００４１】（実施の形態４）図４は本発明の実施の形
態４におけるチップ型電子部品を示す断面図であり、４
１は積層体、４２ａ，４２ｂ，４２ｃは内部電極、４３
はセラミック層、４４は補強層、４５は下層外部電極、
４６は上層外部電極である。
態４におけるチップ型電子部品を示す断面図であり、４
１は積層体、４２ａ，４２ｂ，４２ｃは内部電極、４３
はセラミック層、４４は補強層、４５は下層外部電極、
４６は上層外部電極である。
【００４２】実施の形態１と同様の方法で作製した該積
層セラミックコンデンサは、図４に示したようにＢａＴ
ｉＯ3質セラミック層４３とＮｉ質内部電極層４２ａ，
４２ｂ，４２ｃとを交互に積層して形成された静電容量
取得層となる有効層の上下に無効層としてＢａＴｉＯ3
質セラミック層４３が積層されて積層体４１が形成され
ており、無効層中に複数のＮｉ質補強層４４形成されて
いた。そして、該複数のＮｉ質補強層４４は一方の端部
及び他方の端部共に対向する外部電極と物理的に非接触
であり、該Ｎｉ質下層外部電極４５の上にＡｇ質上層外
部電極４６が設けられていた。
層セラミックコンデンサは、図４に示したようにＢａＴ
ｉＯ3質セラミック層４３とＮｉ質内部電極層４２ａ，
４２ｂ，４２ｃとを交互に積層して形成された静電容量
取得層となる有効層の上下に無効層としてＢａＴｉＯ3
質セラミック層４３が積層されて積層体４１が形成され
ており、無効層中に複数のＮｉ質補強層４４形成されて
いた。そして、該複数のＮｉ質補強層４４は一方の端部
及び他方の端部共に対向する外部電極と物理的に非接触
であり、該Ｎｉ質下層外部電極４５の上にＡｇ質上層外
部電極４６が設けられていた。
【００４３】さらに、無効層中の複数のＮｉ質補強層４
４は、該積層セラミックコンデンサの側面に設けられた
外部電極端部４７の真下に位置していた。
４は、該積層セラミックコンデンサの側面に設けられた
外部電極端部４７の真下に位置していた。
【００４４】本実施の形態の積層セラミックコンデンサ
は、余分な静電容量成分が発生することがなく、また引
っ張りや曲げ等の機械的応力や熱的応力に対し十分な耐
久性を有するものであった。
は、余分な静電容量成分が発生することがなく、また引
っ張りや曲げ等の機械的応力や熱的応力に対し十分な耐
久性を有するものであった。
【００４５】なお、上記実施の形態においては内部電極
層が直列構造を有する積層セラミックコンデンサについ
て説明したが、内部電極層が並列構造を有する積層セラ
ミックコンデンサはもちろん、セラミック層と内部電極
層とを交互に積層したチップ型電子部品全般において本
発明は同様の効果が得られるものである。
層が直列構造を有する積層セラミックコンデンサについ
て説明したが、内部電極層が並列構造を有する積層セラ
ミックコンデンサはもちろん、セラミック層と内部電極
層とを交互に積層したチップ型電子部品全般において本
発明は同様の効果が得られるものである。
【００４６】（比較例）図６は本発明の比較例における
チップ型電子部品を示す断面図であり、６１は積層体、
６２ａ，６２ｂ，６２ｃは内部電極、６３はセラミック
層、６４は補強層、６５は下層外部電極、６６は上層外
部電極である。
チップ型電子部品を示す断面図であり、６１は積層体、
６２ａ，６２ｂ，６２ｃは内部電極、６３はセラミック
層、６４は補強層、６５は下層外部電極、６６は上層外
部電極である。
【００４７】該積層セラミックコンデンサの基本的な作
製方法は実施の形態１と同様であるが、焼成後の構造に
おいて、無効層中に形成される複数の補強層が、該積層
セラミックコンデンサの側面に設けられた外部電極の端
部の真下から外れるように所定の仕様に基づいて積層し
た。
製方法は実施の形態１と同様であるが、焼成後の構造に
おいて、無効層中に形成される複数の補強層が、該積層
セラミックコンデンサの側面に設けられた外部電極の端
部の真下から外れるように所定の仕様に基づいて積層し
た。
【００４８】作製した該積層セラミックコンデンサは、
図６に示したようにＢａＴｉＯ3質セラミック層６３と
Ｎｉ質内部電極層６２ａ，６２ｂ，６２ｃとを交互に積
層して形成された静電容量取得層となる有効層の上下に
無効層としてＢａＴｉＯ3質セラミック層６３が積層さ
れて積層体６１が形成されており、無効層中に複数のＮ
ｉ質補強層６４形成されていた。そして、該複数のＮｉ
質補強層６４は同一平面上でギャップを隔てて一方の端
部同士が向かい合い、他方の端部は対向するＮｉ質下層
外部電極６５と接合されており、該Ｎｉ質下層外部電極
６５の上にＡｇ質上層外部電極６６が設けられていた。
そして、無効層中の複数のＮｉ質補強層６４は、該積層
セラミックコンデンサの側面に設けられた外部電極端部
６７の真下から外れた位置関係を有していた。
図６に示したようにＢａＴｉＯ3質セラミック層６３と
Ｎｉ質内部電極層６２ａ，６２ｂ，６２ｃとを交互に積
層して形成された静電容量取得層となる有効層の上下に
無効層としてＢａＴｉＯ3質セラミック層６３が積層さ
れて積層体６１が形成されており、無効層中に複数のＮ
ｉ質補強層６４形成されていた。そして、該複数のＮｉ
質補強層６４は同一平面上でギャップを隔てて一方の端
部同士が向かい合い、他方の端部は対向するＮｉ質下層
外部電極６５と接合されており、該Ｎｉ質下層外部電極
６５の上にＡｇ質上層外部電極６６が設けられていた。
そして、無効層中の複数のＮｉ質補強層６４は、該積層
セラミックコンデンサの側面に設けられた外部電極端部
６７の真下から外れた位置関係を有していた。
【００４９】次に、実施の形態１と同様に本比較例の積
層セラミックコンデンサをたわみ試験に供した。なお、
試験に供した積層セラミックコンデンサは定格電圧が６
３０ＶＤＣで３２１６サイズの１００００ＰＦ品として
作製したものであり、各々２０個試験した。その結果、
本比較例の積層セラミックコンデンサは複数の補強層を
有しているにもかかわらず、中にはたわみ幅（ｍｍ）が
３．３ｍｍで静電容量値が急激に低下して亀裂が発生し
た被試験品が見られ、平均値が４．１ｍｍであり、実施
の形態１の複数のＮｉ質補強層１４が、積層セラミック
コンデンサの側面に設けられた外部電極端部１７の真下
に位置するように構成したものと比べて、チップ型電子
部品としての信頼性が低いものであることが判明した。
層セラミックコンデンサをたわみ試験に供した。なお、
試験に供した積層セラミックコンデンサは定格電圧が６
３０ＶＤＣで３２１６サイズの１００００ＰＦ品として
作製したものであり、各々２０個試験した。その結果、
本比較例の積層セラミックコンデンサは複数の補強層を
有しているにもかかわらず、中にはたわみ幅（ｍｍ）が
３．３ｍｍで静電容量値が急激に低下して亀裂が発生し
た被試験品が見られ、平均値が４．１ｍｍであり、実施
の形態１の複数のＮｉ質補強層１４が、積層セラミック
コンデンサの側面に設けられた外部電極端部１７の真下
に位置するように構成したものと比べて、チップ型電子
部品としての信頼性が低いものであることが判明した。
【００５０】なお、実施の形態１〜実施の形態４で説明
した「無効層中の補強層は、積層セラミックコンデンサ
の側面に設けられた外部電極端部の真下に位置してい
た」というのは、外部電極端部からセラミックシート及
び内部電極を積層した方向に沿って電子部品内部に進ん
でいくと、補強層が存在するということである。
した「無効層中の補強層は、積層セラミックコンデンサ
の側面に設けられた外部電極端部の真下に位置してい
た」というのは、外部電極端部からセラミックシート及
び内部電極を積層した方向に沿って電子部品内部に進ん
でいくと、補強層が存在するということである。
【００５１】（実施の形態５）図７は本発明の実施の形
態５におけるチップ型電子部品を示す断面図であり、図
７において、７０は実施の形態１〜実施の形態４に記載
のチップ型電子部品で、チップ型電子部品７０の両端に
設けられた外部電極７１，７２にはそれぞれリード端子
７３，７４が電気的に接合されている。７５はリード端
子７３，７４の一部及びチップ型電子部品７０の全てを
埋設した外装材であり、外装材７５としては、絶縁性を
有するエポキシ樹脂などが好適に用いられる。外装材７
５の外形形状は略直方体形状に形成されている。
態５におけるチップ型電子部品を示す断面図であり、図
７において、７０は実施の形態１〜実施の形態４に記載
のチップ型電子部品で、チップ型電子部品７０の両端に
設けられた外部電極７１，７２にはそれぞれリード端子
７３，７４が電気的に接合されている。７５はリード端
子７３，７４の一部及びチップ型電子部品７０の全てを
埋設した外装材であり、外装材７５としては、絶縁性を
有するエポキシ樹脂などが好適に用いられる。外装材７
５の外形形状は略直方体形状に形成されている。
【００５２】リード端子７３，７４は外装材７５の対向
する側面からそれぞれ一部が導出されており、導出され
た一部分は側面及び底面に沿って曲げられ、外装材７５
の底面において、リード端子７３，７４の端部が対向す
るように構成されている。この外装材の側面及び底面に
沿って設けられたリード端子７３，７４が直接或いはは
んだなどの導電材料を介して、回路基板等の上に設けら
れたランドなどと接合することになり、面実装用の電子
部品とすることができる。
する側面からそれぞれ一部が導出されており、導出され
た一部分は側面及び底面に沿って曲げられ、外装材７５
の底面において、リード端子７３，７４の端部が対向す
るように構成されている。この外装材の側面及び底面に
沿って設けられたリード端子７３，７４が直接或いはは
んだなどの導電材料を介して、回路基板等の上に設けら
れたランドなどと接合することになり、面実装用の電子
部品とすることができる。
【００５３】この様に構成することで、小型でしかも回
路基板のたわみなどが生じても、外装材７５に露出した
部分がそのたわみを吸収し、回路基板などとの接合部分
にクラックなどが生じるのを抑えることができるので、
回路基板等との接続不良が発生することなく、しかも小
型でありながら耐電圧が高く、しかも容量の範囲を広く
することができる。更に実施の形態１〜実施の形態４に
示すように、補強層を所定の位置に設けたチップ型電子
部品７０を用いることで、外装材７５でチップ型電子部
品７０をモ−ルドする時に印加される機械的応力が静電
容量取得層にまで至る前に補強層により止められる為、
電気特性が変化する事がなく、積層構造を採用している
電子部品の信頼性が大幅に向上する。
路基板のたわみなどが生じても、外装材７５に露出した
部分がそのたわみを吸収し、回路基板などとの接合部分
にクラックなどが生じるのを抑えることができるので、
回路基板等との接続不良が発生することなく、しかも小
型でありながら耐電圧が高く、しかも容量の範囲を広く
することができる。更に実施の形態１〜実施の形態４に
示すように、補強層を所定の位置に設けたチップ型電子
部品７０を用いることで、外装材７５でチップ型電子部
品７０をモ−ルドする時に印加される機械的応力が静電
容量取得層にまで至る前に補強層により止められる為、
電気特性が変化する事がなく、積層構造を採用している
電子部品の信頼性が大幅に向上する。
【００５４】
【発明の効果】以上のように本発明によれば、セラミッ
ク層と内部電極層とを交互に積層して形成した有効層の
上下にセラミック層のみを積層して形成した無効層中に
複数の補強層を設け、且つ設けられた複数の補強層を基
体の側面の外部電極端部の真下に位置させることによ
り、曲げや引っ張り等の機械的応力や熱応力に対する耐
久性が高く、特にたわみ強度に優れた信頼性が高いチッ
プ型電子部品を提供することができる。
ク層と内部電極層とを交互に積層して形成した有効層の
上下にセラミック層のみを積層して形成した無効層中に
複数の補強層を設け、且つ設けられた複数の補強層を基
体の側面の外部電極端部の真下に位置させることによ
り、曲げや引っ張り等の機械的応力や熱応力に対する耐
久性が高く、特にたわみ強度に優れた信頼性が高いチッ
プ型電子部品を提供することができる。
【図１】本発明の実施の形態１におけるチップ型電子部
品を示す断面図
品を示す断面図
【図２】本発明の実施の形態２におけるチップ型電子部
品を示す断面図
品を示す断面図
【図３】本発明の実施の形態３におけるチップ型電子部
品を示す断面図
品を示す断面図
【図４】本発明の実施の形態４におけるチップ型電子部
品を示す断面図
品を示す断面図
【図５】従来のチップ型電子部品を示す断面図
【図６】本発明の比較例におけるチップ型電子部品を示
す断面図
す断面図
【図７】本発明の実施の形態５におけるチップ型電子部
品を示す断面図
品を示す断面図
１１，２１，３１，４１ 積層体 １２ａ，２２ａ，３２ａ，４２ａ 内部電極 １２ｂ，２２ｂ，３２ｂ，４２ｂ 内部電極 １２ｃ，２２ｃ，３２ｃ，４２ｃ 内部電極 １３，２３，３３，４３ セラミック層 １４，２４，３４，４４ 補強層 １５，２５，３５，４５ 下層外部電極 １６，２６，３６，４６ 上層外部電極 １７，２７，３７，４７ 外部電極端部 ５１ 積層体 ５２ａ 内部電極 ５２ｂ 内部電極 ５２ｃ 内部電極 ５３ セラミック層 ５４ 補強層 ５０ 外部電極 ５５ 外部電極端部 ６１ 積層体 ６２ａ 内部電極 ６２ｂ 内部電極 ６２ｃ 内部電極 ６３ セラミック層 ６４ 補強層 ６５ 下層外部電極 ６６ 上層外部電極 ６７ 外部電極端部 ７０ チップ型電子部品 ７１，７２ 外部電極 ７３，７４ リード端子 ７５ 外装材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 益裕 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E001 AB03 AC04 AC06 AC07 AD00 AF00 AF01 AF06 AG00 5E082 AA01 AA02 AB03 BC33 EE04 EE35 FG01 FG26 FG54 GG08 GG10 GG26 GG28 JJ03 JJ23 MM24
Claims (13)
- 【請求項１】第１の複数のセラミック層の間に内部電極
層を設けた有効層及び第２の複数のセラミック層の間に
設けられ所定間隔で配置された複数の補強層を備えた無
効層を有した基体と、前記基体の両端部から側部に至る
ように設けられ、前記内部電極層と電気的に接合された
一対の外部電極とを備えたチップ型電子部品であって、
前記無効層中に備えられた複数の補強層は前記基体の側
面に設けられた外部電極の端部の真下に存在することを
特徴とするチップ型電子部品。 - 【請求項２】有効層を挟むように前記有効層の両側に無
効層を設けたことを特徴とする請求項１記載のチップ型
電子部品。 - 【請求項３】複数の補強層の内少なくとも一層の補強層
はセラミック層の表面において複数に分割されているこ
とを特徴とする請求項１記載のチップ型電子部品。 - 【請求項４】複数の補強層の内少なくとも一層の補強層
はセラミック層の表面において連続した一つの補強層で
あることを特徴とする請求項１記載のチップ型電子部
品。 - 【請求項５】全ての補強層が外部電極とは非接触となる
ように構成されたことを特徴とする請求項１記載のチッ
プ型電子部品。 - 【請求項６】全ての補強層が外部電極と接触するように
構成されたことを特徴とする請求項１記載のチップ型電
子部品。 - 【請求項７】複数の補強層の内一部の補強層は外部電極
と非接触に設けられており、他の補強層は外部電極と接
触していることを特徴とする請求項１記載のチップ型電
子部品。 - 【請求項８】補強層と外部電極のそれぞれの構成材料
は、同一元素を含むことを特徴とする請求項１記載のチ
ップ型電子部品。 - 【請求項９】同一元素はＮｉであることを特徴とする請
求項８に記載のチップ型電子部品。 - 【請求項１０】補強層を構成する金属と外部電極を構成
する金属とは合金を形成することを特徴とする請求項１
記載のチップ型電子部品。 - 【請求項１１】外部電極は上層、下層の二層構造であ
り、下層は積層体の端面のみに設けたことを特徴とする
請求項１記載のチップ型電子部品。 - 【請求項１２】外部電極の下層と内部電極のそれぞれの
構成材料は、同一元素を含むことを特徴とする請求項１
１に記載のチップ型電子部品。 - 【請求項１３】請求項１〜１２いずれか１記載のチップ
型電子部品と、前記チップ型電子部品の外部電極それぞ
れに接合されたリード端子と、前記リード端子の一部と
前記チップ型電子部品を覆う外装材とを備えたことを特
徴とする面実装型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252100A JP2002075780A (ja) | 2000-08-23 | 2000-08-23 | チップ型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252100A JP2002075780A (ja) | 2000-08-23 | 2000-08-23 | チップ型電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002075780A true JP2002075780A (ja) | 2002-03-15 |
Family
ID=18741405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000252100A Pending JP2002075780A (ja) | 2000-08-23 | 2000-08-23 | チップ型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002075780A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147689A (ja) * | 2004-11-17 | 2006-06-08 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| WO2006129783A1 (ja) * | 2005-06-03 | 2006-12-07 | Murata Manufacturing Co., Ltd. | 積層セラミックコンデンサ |
| WO2009066507A1 (ja) * | 2007-11-22 | 2009-05-28 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品 |
| JP2010510644A (ja) * | 2006-11-16 | 2010-04-02 | エプコス アクチエンゲゼルシャフト | コンポーネント構造 |
| JP2011216638A (ja) * | 2010-03-31 | 2011-10-27 | Murata Mfg Co Ltd | 積層正特性サーミスタ及び積層正特性サーミスタの製造方法 |
| EP2410538A1 (en) * | 2010-07-21 | 2012-01-25 | Murata Manufacturing Co. Ltd. | Ceramic electronic component |
| JP2012044149A (ja) * | 2010-07-21 | 2012-03-01 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP5120450B2 (ja) * | 2008-05-16 | 2013-01-16 | 株式会社村田製作所 | 積層セラミック電子部品 |
| WO2013061677A1 (ja) * | 2011-10-24 | 2013-05-02 | デクセリアルズ株式会社 | 静電容量素子、及び共振回路 |
| JP2013191820A (ja) * | 2012-03-13 | 2013-09-26 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2013539605A (ja) * | 2010-09-09 | 2013-10-24 | エプコス アーゲー | 抵抗素子及びその製造方法 |
| US20140240897A1 (en) * | 2013-02-26 | 2014-08-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic device |
| DE102013102278A1 (de) * | 2013-03-07 | 2014-09-11 | Epcos Ag | Kondensatoranordnung |
| KR101472659B1 (ko) * | 2013-02-18 | 2014-12-12 | 삼성전기주식회사 | 다층 세라믹 소자 |
| JP2015115518A (ja) * | 2013-12-13 | 2015-06-22 | Tdk株式会社 | 積層セラミック電子部品 |
| US20160099105A1 (en) * | 2014-10-06 | 2016-04-07 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board having the same |
| US20160111216A1 (en) * | 2014-10-15 | 2016-04-21 | Samsung Electro-Mechanics Co., Ltd. | Chip component |
-
2000
- 2000-08-23 JP JP2000252100A patent/JP2002075780A/ja active Pending
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4670321B2 (ja) * | 2004-11-17 | 2011-04-13 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2006147689A (ja) * | 2004-11-17 | 2006-06-08 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| WO2006129783A1 (ja) * | 2005-06-03 | 2006-12-07 | Murata Manufacturing Co., Ltd. | 積層セラミックコンデンサ |
| US7436650B2 (en) | 2005-06-03 | 2008-10-14 | Murata Manufacturing Co., Ltd. | Laminated ceramic capacitor |
| JP2010510644A (ja) * | 2006-11-16 | 2010-04-02 | エプコス アクチエンゲゼルシャフト | コンポーネント構造 |
| JP4929487B2 (ja) * | 2007-11-22 | 2012-05-09 | 株式会社村田製作所 | 積層セラミック電子部品 |
| WO2009066507A1 (ja) * | 2007-11-22 | 2009-05-28 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品 |
| US7859821B2 (en) | 2007-11-22 | 2010-12-28 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| DE112008003104B4 (de) * | 2007-11-22 | 2014-09-25 | Murata Mfg. Co., Ltd. | Keramische Mehrschichtkomponente |
| JP5120450B2 (ja) * | 2008-05-16 | 2013-01-16 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2011216638A (ja) * | 2010-03-31 | 2011-10-27 | Murata Mfg Co Ltd | 積層正特性サーミスタ及び積層正特性サーミスタの製造方法 |
| EP2410538A1 (en) * | 2010-07-21 | 2012-01-25 | Murata Manufacturing Co. Ltd. | Ceramic electronic component |
| KR101184150B1 (ko) | 2010-07-21 | 2012-09-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 |
| CN102403123A (zh) * | 2010-07-21 | 2012-04-04 | 株式会社村田制作所 | 陶瓷电子部件 |
| CN102403123B (zh) * | 2010-07-21 | 2015-04-08 | 株式会社村田制作所 | 陶瓷电子部件 |
| JP2012044149A (ja) * | 2010-07-21 | 2012-03-01 | Murata Mfg Co Ltd | セラミック電子部品 |
| US8630081B2 (en) | 2010-07-21 | 2014-01-14 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
| JP2013539605A (ja) * | 2010-09-09 | 2013-10-24 | エプコス アーゲー | 抵抗素子及びその製造方法 |
| US8947193B2 (en) | 2010-09-09 | 2015-02-03 | Epcos Ag | Resistance component and method for producing a resistance component |
| US9853619B2 (en) | 2011-10-24 | 2017-12-26 | Dexerials Corporation | Electrostatic capacitance element and resonance circuit |
| WO2013061677A1 (ja) * | 2011-10-24 | 2013-05-02 | デクセリアルズ株式会社 | 静電容量素子、及び共振回路 |
| JP2013191820A (ja) * | 2012-03-13 | 2013-09-26 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| US9349537B2 (en) | 2013-02-18 | 2016-05-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic device including crack guide patterns having different structures |
| KR101472659B1 (ko) * | 2013-02-18 | 2014-12-12 | 삼성전기주식회사 | 다층 세라믹 소자 |
| US20140240897A1 (en) * | 2013-02-26 | 2014-08-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic device |
| DE102013102278A1 (de) * | 2013-03-07 | 2014-09-11 | Epcos Ag | Kondensatoranordnung |
| US9905363B2 (en) | 2013-03-07 | 2018-02-27 | Epcos Ag | Capacitor arrangement |
| JP2015115518A (ja) * | 2013-12-13 | 2015-06-22 | Tdk株式会社 | 積層セラミック電子部品 |
| US20160099105A1 (en) * | 2014-10-06 | 2016-04-07 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board having the same |
| US9685271B2 (en) * | 2014-10-06 | 2017-06-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board having the same |
| US20160111216A1 (en) * | 2014-10-15 | 2016-04-21 | Samsung Electro-Mechanics Co., Ltd. | Chip component |
| US9646768B2 (en) * | 2014-10-15 | 2017-05-09 | Samsung Electro-Mechanics Co., Ltd. | Chip component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104517730B (zh) | 多层陶瓷电容器及具有该多层陶瓷电容器的板 | |
| JP4246716B2 (ja) | 積層型フィルタ | |
| JP2002075780A (ja) | チップ型電子部品 | |
| KR20150018650A (ko) | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 | |
| KR101792280B1 (ko) | 스택형 적층 세라믹 전자 부품, 스택형 적층 세라믹 전자 부품 모듈 및 그 제조 방법 | |
| US7211533B2 (en) | Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component | |
| KR102294680B1 (ko) | 적층 세라믹 전자부품 | |
| KR20170110467A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2002015941A (ja) | チップ型電子部品 | |
| JP3359522B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2002033236A (ja) | チップ型電子部品 | |
| CN117198753A (zh) | 多层电容器 | |
| KR102018310B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP3488811B2 (ja) | 積層セラミックコンデンサ | |
| JP2003309021A (ja) | 表面実装型素子 | |
| JPH03208323A (ja) | 積層コンデンサ | |
| JP2001060527A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP2000077260A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3085596B2 (ja) | 積層セラミックコンデンサ | |
| JP2002231558A (ja) | 積層セラミックコンデンサ | |
| JP3078375B2 (ja) | 積層セラミックコンデンサ | |
| CN217061784U (zh) | 多层电子组件 | |
| JP2012151243A (ja) | 多層セラミック基板 | |
| JP3383558B2 (ja) | 積層セラミックコンデンサ | |
| JPH08181032A (ja) | 積層セラミックコンデンサ |