JP3359522B2 - 積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサの製造方法

Info

Publication number
JP3359522B2
JP3359522B2 JP34902696A JP34902696A JP3359522B2 JP 3359522 B2 JP3359522 B2 JP 3359522B2 JP 34902696 A JP34902696 A JP 34902696A JP 34902696 A JP34902696 A JP 34902696A JP 3359522 B2 JP3359522 B2 JP 3359522B2
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
layer
multilayer ceramic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34902696A
Other languages
English (en)
Other versions
JPH10189385A (ja
Inventor
成一 小泉
伊藤  隆
努 家村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34902696A priority Critical patent/JP3359522B2/ja
Publication of JPH10189385A publication Critical patent/JPH10189385A/ja
Application granted granted Critical
Publication of JP3359522B2 publication Critical patent/JP3359522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサの製造方法に関し、特に、卑金属材料の内部電
極層に用いた積層セラミックコンデンサの製造方法に関
するものである。
【0002】
【従来技術】従来、積層セラミックコンデンサにおい
て、内部電極層にAg−Pd合金が使用されているが、
最近の低コスト化に対応するために、内部電極層にN
i、Cuなどの卑金属材料が使用されるようになってい
る。この卑金属であるNi、Cuなどは酸化され易い材
料であるため、特に内部電極層の形成にあたり、また、
形成した後の工程、例えば外部電極の形成工程で酸化を
防止することが重要である。例えば、内部電極層の焼成
工程、即ち、誘電体セラミック層と内部電極層とが交互
に積層された積層体の焼成工程やその後の外部電極の焼
成工程は、低酸素濃度(10-8〜10-12 atm)雰囲
気で焼成しなくてはならなかった。
【0003】
【発明が解決しようとする課題】内部電極層の焼成工程
や外部電極の形成工程で、上述のような低酸素濃度で焼
成処理すると、誘電体セラミック層が還元されてしま
い、誘電体セラミック材料の特性が変化してしまい、特
に、コンデンサとしての絶縁抵抗値が低下してしまうと
いう致命的な問題を誘発してしまう。
【0004】絶縁抵抗値が低下してしまった積層セラミ
ックコンデンサにおいては、絶縁抵抗値を回復するため
に、例えば、高い酸素濃度雰囲気で熱処理して酸素を補
うことが考えられる。
【0005】例えば、積層体焼結後の熱処理工程である
外部電極の焼きつけ工程を高い酸素分圧で熱処理を行う
と、外部電極を通して内部電極層が酸化され、内部電極
層と外部電極との接続部分が悪化する。結局、外部電極
は低い酸素分圧で焼成せざるを得ず、誘電体セラミック
層の絶縁抵抗値の改善は困難であった。
【0006】本発明は上述の課題に鑑みて案出されたも
のであり、その目的は、金属材料から成る内部電極層
と外部電極との安定した電気的な接続を達成するととも
に、同時に誘電体セラミック層の絶縁抵抗値の低下を改
善し得る積層セラミックコンデンサの製造方法を提供す
ることである。
【0007】
【課題を解決するための手段】本発明の積層セラミック
コンデンサは、誘電体セラミック層と卑金属材料から成
る内部電極層とを交互に積層した積層体と、該積層体の
端面に形成した前記内部電極層に接続する卑金属材料か
らなる下地導体膜とを、前記内部電極層及び前記下地導
体膜が酸化されない程度の低い酸素分圧中で焼成して、
再酸化処理する工程と、前記下地導体膜上に、熱硬化性
導電性樹脂膜、表面メッキ層を順次形成する工程とを具
備することを特徴とする。
【0008】ここで、卑金属材料とは、Ni、Cuが例
示できる。しかし、実際上、内部電極層、外部電極の下
地導体膜には、これら卑金属材料の酸化物も含有してし
まい、さらに、その他の酸化物等が意図的に、また不純
物として含まれる場合を含め、これらを総称して本発明
では「卑金属材料」という。
【0009】
【作用】本発明によれば、卑金属材料の内部電極層と誘
電体セラミック層とが交互に積層した焼成前の積層体の
端面に、外部電極の下地導体膜となる卑金属から成る導
体膜が塗布されて、内部電極層及び下地導体膜が酸化さ
れない程度の低い酸素分圧中で焼成処理されて、内部電
極層及び下地導体膜が一体的に形成されている。
【0010】その後、絶縁抵抗値の回復のために、高い
酸素濃度雰囲気で熱硬処理した後に、外部電極を構成す
る熱硬化性樹脂層を大気雰囲気中などで200〜300
℃程度の熱硬化処理を行って形成するが、内部電極層と
外部電極の下地導体膜との接続部分が非常に安定化して
いるため、接続部分で酸化されることがない。
【0011】これにより、本発明の積層セラミックコン
デンサは、絶縁抵抗値の低下を改善しても、内部電極層
と外部電極との接合信頼性は高く、しかも、内部電極層
に卑金属材料を用いた低コストの積層セラミックコンデ
ンサとなる。
【0012】
【発明の実施の形態】以下、本発明の積層セラミックコ
ンデンサを図面に基づいて説明する。
【0013】図におてい、1は誘電体セラミック層、2
は卑金属材料の内部電極層、3は外部電極である。
【0014】誘電体セラミック層1は、チタン酸バリウ
ムやチタン酸バリウムに酸化イトリッウム、酸化マグネ
シウム、炭酸マグネシウムなどを含有する誘電体磁器で
あり、焼成後の1層当たりの膜厚は5〜10μmであ
る。
【0015】内部電極層2は、NiやCuなどの卑金属
材料の概略矩形状の導体膜であり、例えば、第1層目、
第3層目、第5層目・・・の内部電極層2は、その一辺
が例えば積層体10の一方端面に延出するようになって
おり、例えば、第2層目、第4層目、第6層目・・・の
内部電極層2は、その一辺が例えば積層体10の他方端
面に延出するようになっている。
【0016】このような誘電体層1と内部電極層2とが
互いに積層されて成る積層体10の両端面には、外部電
極3が形成されている。
【0017】この外部電極3は、積層体10の端面側か
ら卑金属材料の下地導体膜41、熱硬化性の導電性樹脂
膜32、表面メッキ層33からなっている。
【0018】下地導体膜31は、焼成前の積層体10両
端面に、内部電極層2と同一の材料の卑金属導電性ペー
ストの塗布及び積層体10の焼成によって同時に形成さ
れるものである。その厚みは、5〜20μm程度であ
る。
【0019】また、熱硬化性の導電性樹脂膜32は、例
えばAg系(Ag単体またはAg合金)導体材料を含む
エポキシ系などの熱硬化性樹脂で構成され、このような
樹脂ペーストを塗布し、大気雰囲気中で200〜300
℃で熱処理されて形成される。
【0020】さらに、表面メッキ層33は、例えばNi
メッキ層、Snメッキ層、半田メッギ層などの積層構造
であり、導電性樹脂膜32の半田濡れ性を補い、また、
外部電極3の半田食われを防止するものである。
【0021】以上のように、本発明の積層セラミックコ
ンデンサは、内部電極層にNiやCuなどの卑金属材料
を用いている。しかも、外部電極3を構成し、且つ内部
電極層2と接続する下地導体膜31に、内部電極層2と
同一の卑金属材料で構成されている。
【0022】まず、内部電極層2に卑金属材料を用いて
いるため、積層セラミックコンデンサ全体として低コス
ト化が図れる。
【0023】また、内部電極層2と外部電極3の下地導
体膜31とが実質的に同一材料で構成されているため、
両者の安定した接合が達成される。
【0024】次に、本発明の積層セラミックコンデンサ
の製造方法を簡単に説明する。
【0025】チタン酸バリウム(BaTiO3 )とチタ
ン酸バリウム100重量部に対して酸化イットリウム
(Y2 3 )を1重量部、酸化マグネシウム(MgO)
を0.2重量部、炭酸マンガン(MnCO3 )0.1重
量部、Li−Si(50/50)を0.5重量部含有す
る誘電体磁器組成物に有機系粘結剤と媒体から成るバイ
ダーを添加・攪拌してセラミック泥漿を調製した後、得
られたセラミック泥漿を脱泡し、ドクターブレード法に
より厚さ7μmの誘電体セラミックグリーンシートを形
成する。得られた誘電体セラミックグリーンシート上
に、Ni粉末を含む内部電極層用ペーストを用いて、内
部電極層2となる導体膜を所定形状にスクリーン印刷す
る。その後、上述の誘電体セラミックと同一のセラミッ
クペーストを塗布し、誘電体セラミック層1となる誘電
体層を形成し、さらに、内部電極層2となる導体膜、誘
電体層を交互に塗布する。このようにして、それぞれ1
00回繰り返す。こうして得られた積層体を、所定寸法
(2125型)に切断してグリーンチップ(焼成前の積
層体)を作製した。作成した積層体10の端面に先の内
部電極層用ペーストを用いて積層体10の端面に下地導
体膜31となる導体膜を形成する。
【0026】その積層体10及び下地導体膜31を大気
中で400℃にて脱バインダーを行い、その後1250
℃(PO2 10-11 atm)で2時間焼成し、続いて大
気雰囲気中800℃で再酸化処理をする。これにより、
誘電体セラミック層1での絶縁抵抗値の低下を回復でき
る。
【0027】次に、焼成した下地導体膜31が形成され
た積層体10を、Agを含むエポキシ樹脂からなる導電
牲Agペーストに、その端面部の下地導体膜31上に塗
布し、200℃、30分で硬化させた。
【0028】その後、導電性樹脂膜32の表面に、Ni
メッキ、Snメッキを施し積層セラミックコンデンサを
作成した。
【0029】上述のように、内部電極層2と外部電極3
の下地導体膜31とが、同一材料で、同一焼成工程で形
成されている。このため、両者の接合状態が極めて安定
化した状態で形成することができる。即ち、内部電極層
2と下地導体膜31とを低酸素分圧の雰囲気で1250
℃で焼成処理するため、安定した状態の内部電極層2、
下地導体膜31とが達成される。
【0030】その直後に、800℃の大気雰囲気におけ
る熱処理を行っても、内部電極層2と下地導体膜31と
が一体的に形成されているため、両者の接合部分での酸
化反応が行われることがない。従って、この再酸化処理
によって、誘電体セラミック層1の低抵抗値化を防止で
きるとともに、特に、内部電極層2と下地導体膜31と
の安定な接合も同時に維持できる。
【0031】しかも、その後の熱処理である外部電極3
の導電性樹脂膜32の形成工程では、200〜300℃
程度の熱処理が施されるが、熱履歴的には、内部電極層
2と下地導体膜31との安定な接合が何等影響されるこ
とがない。しかも、誘電体セラミック層1での絶縁抵抗
の低下も発生することがない。
【0032】
【実験例】本発明者は、上述の積層セラミックコンデン
サと比較例として、外部電極の下地導体膜を形成せず、
焼成した後の積層体の端面にCuからなる導電性ペース
トを塗布し、2ppm、10ppm、50ppmの酸素
濃度900℃で焼成した後、Niメッキ、Snメッキを
施し、積層セラミックコンデンサを得た。
【0033】得られた積層セラミックコンデンサは、L
CRメーター4284Aを用い、周波数1KHz入力信
号1Vrmsにて静電容量、DFを測定した。また、1
50℃の絶縁抵抗を測定し、150℃40V負荷試験を
300個行い40時間以内に故障した個数を測定した。
その結果を表1に示す。
【0034】
【表1】
【0035】以上のように、本発明によれば、積層体1
0の内部電極層2と積層体10の端面に形成する外部電
極3の下地導体膜31とが同一材料で構成し、同一暁成
させることにより、内部電極層2と外部電極3の接合状
態がよい。また、その後に熱硬化性導電性樹脂32を用
いることにより、外部電極3の形成を大気雰囲気中で行
うことができ、セラミックの絶縁砥抗を劣化させること
がない。
【0036】その結果、絶嫁抵抗IRが1.0×105
MΩ以上を満足し、85℃で電界強度が1.2×104
V/mmの直流電圧を印加した高温負荷試験で40時間
以上不良が発生せず工業的にも製造し易くなる。
【0037】
【発明の効果】以上のように、本発明の積層セラミック
コンデンサの製造方法では、内部電極層と外部電極の下
地導体膜との接合が非常に安定し、セラミック焼成工程
中で生じた酸素不足を解消する酸化処理を施しても両者
の接合部分の酸化が進行することがなく、しかも、外部
電極を構成する導電性樹脂膜を低温の大気中で形成され
るため、熱履歴的な変動がなく、絶縁抵抗値の劣化及び
信頼牲の劣化が発生しない、安価な積層セラミックコン
デンサを作製することができる。
【図面の簡単な説明】
【図1】本発明の積層セラミックコンデンサの断面図で
ある。
【符号の説明】
1・・・・誘電体セラミック層 2・・・・内部電極層 4・・・・外部電極 31・・・下地導体膜 32・・・導電性樹脂膜 33・・・メッキ層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01G 4/12

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】誘電体セラミック層と卑金属材料から成る
    内部電極層とを交互に積層した積層体と、該積層体の端
    面に形成した前記内部電極層に接続する卑金属材料から
    なる下地導体膜とを、前記内部電極層及び前記下地導体
    膜が酸化されない程度の低い酸素分圧中で焼成する工程
    と、これを再酸化処理する工程と、前記下地導体膜上
    に、熱硬化性導電性樹脂膜、表面メッキ層を順次形成す
    る工程とを具備することを特徴とする積層セラミックコ
    ンデンサの製造方法
JP34902696A 1996-12-26 1996-12-26 積層セラミックコンデンサの製造方法 Expired - Fee Related JP3359522B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34902696A JP3359522B2 (ja) 1996-12-26 1996-12-26 積層セラミックコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34902696A JP3359522B2 (ja) 1996-12-26 1996-12-26 積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JPH10189385A JPH10189385A (ja) 1998-07-21
JP3359522B2 true JP3359522B2 (ja) 2002-12-24

Family

ID=18400994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34902696A Expired - Fee Related JP3359522B2 (ja) 1996-12-26 1996-12-26 積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JP3359522B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596602B1 (ko) * 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376971B2 (ja) * 1999-09-09 2003-02-17 株式会社村田製作所 セラミック電子部品
JP5006613B2 (ja) * 2006-02-09 2012-08-22 日本特殊陶業株式会社 多層配線基板内蔵用コンデンサ及びそのコンデンサを内蔵した多層配線基板
JP4983357B2 (ja) * 2007-04-11 2012-07-25 パナソニック株式会社 セラミック電子部品およびその製造方法
JP4853482B2 (ja) * 2008-03-10 2012-01-11 Tdk株式会社 表面実装型電子部品及び表面実装型電子部品アレイ
JP5266874B2 (ja) * 2008-05-23 2013-08-21 パナソニック株式会社 セラミック電子部品の製造方法
JP5246207B2 (ja) * 2010-06-04 2013-07-24 株式会社村田製作所 チップ型電子部品
KR20130037485A (ko) * 2011-10-06 2013-04-16 삼성전기주식회사 적층 세라믹 커패시터 및 이의 제조방법
JP6044153B2 (ja) * 2012-07-26 2016-12-14 Tdk株式会社 電子部品
KR20140046301A (ko) * 2012-10-10 2014-04-18 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP6623574B2 (ja) * 2015-06-24 2019-12-25 株式会社村田製作所 積層セラミックコンデンサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596602B1 (ko) * 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법

Also Published As

Publication number Publication date
JPH10189385A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
JP4310585B2 (ja) 積層型セラミック電子部品およびその製造方法
JPH113834A (ja) 積層セラミックコンデンサおよびその製造方法
JP3359522B2 (ja) 積層セラミックコンデンサの製造方法
JP4682426B2 (ja) 電子部品およびその製造方法
JP2002075780A (ja) チップ型電子部品
JP3924286B2 (ja) 積層セラミック電子部品の製造方法
JP3514117B2 (ja) 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト
JP2009182011A (ja) 積層セラミックコンデンサ及びその製造方法
JP3679529B2 (ja) 端子電極ペーストおよび積層セラミックコンデンサ
JPH11243029A (ja) 端子用導電性ペーストおよび積層セラミックコンデンサ
JP5251589B2 (ja) セラミックコンデンサの製造方法
JP3241054B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP4496639B2 (ja) 電子部品およびその製造方法
JP2002203736A (ja) 積層セラミックコンデンサの製造方法
JP2001217137A (ja) 積層セラミック電子部品およびその製造方法
JP2002033236A (ja) チップ型電子部品
JP3716746B2 (ja) 積層セラミック電子部品及びその製造方法
JP2000077260A (ja) 積層セラミック電子部品及びその製造方法
JPH1154358A (ja) 積層セラミックコンデンサ
JP2002329638A (ja) 積層型電子部品およびその製法
JP3554957B2 (ja) 積層セラミック電子部品及びその製造方法
JP2001023862A (ja) 積層セラミックコンデンサの製造方法
JP3142013B2 (ja) 積層型電子部品
JPH07201637A (ja) 積層セラミック電子部品
JP2001284162A (ja) 導電性ペーストおよび積層型電子部品並びにその製法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071011

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees