JP3679529B2 - 端子電極ペーストおよび積層セラミックコンデンサ - Google Patents
端子電極ペーストおよび積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP3679529B2 JP3679529B2 JP30448896A JP30448896A JP3679529B2 JP 3679529 B2 JP3679529 B2 JP 3679529B2 JP 30448896 A JP30448896 A JP 30448896A JP 30448896 A JP30448896 A JP 30448896A JP 3679529 B2 JP3679529 B2 JP 3679529B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- multilayer ceramic
- ceramic capacitor
- nickel
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Conductive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，ニッケルを内部電極とする積層セラミックコンデンサの内部電極と電気的導通を得るための端子電極用ペースト、およびそれを用いた積層セラミックコンデンサに関するものである。
【０００２】
【従来の技術】
積層セラミックコンデンサは、電極と誘電体材料とが層状に構成されているものであり、セラミック作製技術により一体化、固体化されるため、小型、大容量のものが得られる。さらに、積層セラミックコンデンサは、電極が内蔵されるため、磁気誘導成分が少なく高周波用途にも優れた性能を示す。また、チップ型積層セラミックコンデンサにはリード線がないため、部品実装の際、直付けが可能で電子機器の小型軽量化への要求にもマッチし、今後益々発展が期待される。
【０００３】
一方、コンデンサの材質における分類から、アルミ電解、タンタル電解、有機フィルムなどが上げられ、積層セラミックコンデンサの容量範囲からそれらのすべてと競合関係にある。したがって、積層セラミックコンデンサに対する今後の要求は、小型化、大容量化、低価格化である。
【０００４】
小型化に対しては、チップ形状が、３．２ｍｍ×１．６ｍｍから２．０ｍｍ×１．２５ｍｍや１．６ｍｍ×０．８ｍｍ、さらには、１．０ｍｍ×０．５ｍｍへという取り組みがなされている。大容量化に向けては、誘電体材料の高誘電率化、高積層化、誘電体層の薄層化に対する取り組みがなされている。一方、低価格化であるが、これが最も大きな要求である。なぜならば、小型大容量化は、低価格化と相反する要求ではなく、同時に取り組むべき課題だからである。
【０００５】
従来の積層セラミックコンデンサは、チタン酸バリウムを誘電体材料の主成分とし、内部電極に貴金属のパラジウム（Ｐｄ）を用いている。そのため、生産コストに占める内部電極材料コストの比率が極めて高く、７割以上とも言われている。特に静電容量の大きなものでは内部電極数が多くなるため、さらにコスト高となる。したがって、積層セラミックコンデンサは、容量効率が高く、誘電的特性に優れかつ高信頼性を有するにもかかわらず、価格面がその進展に大きな障害となっていた。
【０００６】
そのため、コストダウンを目指して各方面で種々の検討がなされている。たとえば、貴金属の中でも比較的コストの安い銀（Ａｇ）に着目し、Ａｇ−Ｐｄを内部電極材料とする方法が検討されている。
【０００７】
一方、Ａｇでもコストが高いとし、卑金属化を指向する方向もある。つまり、電極材料にニッケル（Ｎｉ）を用いるというものである。Ｎｉなどの卑金属を内部電極として使用すると、チタン酸バリウムを主成分とする誘電体と卑金属内部電極とを、Ｎｉが酸化されない非酸化性雰囲気中で同時焼成しなければならない。
【０００８】
しかし、この場合、従来のチタン酸バリウムまたはその固溶体からなる誘電体は容易に還元されてしまい絶縁性を失い、その結果、積層セラミックコンデンサとして実用的な誘電体特性が得られなくなるという欠点を有していた。そこで、中性または還元性雰囲気で焼成しても還元されない材料として、耐還元性セラミック誘電体材料の開発が行われている。
【０００９】
次に、従来の積層セラミックコンデンサの端子電極の構成について説明する。内部電極として、貴金属のＰｄが用いられている積層セラミックコンデンサの場合、素体焼成後、内部電極層と電気的導通を得るために、Ａｇを主成分とする端子電極（外部電極）用ペーストが、空気中６００℃から８００℃程度の温度で焼き付けられているのが一般的である。
【００１０】
一方、卑金属のＮｉを内部電極とする積層セラミックコンデンサにおいては、端子電極としてＡｇを用いることはほとんどない。なぜならば、ＡｇはＮｉと合金を作らないため、容量を得ることができなくなるからである。そのため、まず内部電極層と同じニッケルを主成分とするペーストを、第一の端子電極層として焼成前の未焼結チップ（生チップ）の端面に塗布して焼成した後、さらにその上に第二の端子電極層を焼き付けるという手法が用いられている。
【００１１】
このような構成の場合、第二の端子電極層には、Ａｇを用いることが可能である。それは、ＮｉとＡｇとが面接触をするため、容量抜けをおこすことはないからである。また、端子電極層を、内部電極層のニッケルと容易に電気的導通が得られる銅ペーストを用いて、本焼成後に窒素雰囲気中で焼き付けるという方法も知られている。
【００１２】
したがって、上記のいずれかの方法により形成された端子電極層を焼き付けた後、ニッケルメッキ、さらにははんだ付け性を良くするためのスズメッキまたはハンダメッキを施すことにより、積層セラミックコンデンサが得られる。
【００１３】
【発明が解決しようとする課題】
上記のように、Ｎｉを内部電極とする積層セラミックコンデンサは、小型大容量品を低価格で実現するために有効な方法である。しかし、内部電極に貴金属のＰｄを用いても、内部電極コストの占める割合の低い低容量品を、Ｎｉを内部電極とする製品に置き換えてもメリットは少ない。そのため、必然的にＮｉを内部電極とする積層セラミックコンデンサは、誘電体層が薄く、積層数の大きなものとなる。
【００１４】
一方、積層セラミックコンデンサに要望される性能には電気的特性、耐熱性、機械的強度、信頼性など多岐にわたる項目がある。電気的特性は、ほぼ誘電体材料組成によって決定されるものである。しかしながら、耐熱性、機械的強度、信頼性は、誘電体材料組成によるところもあるが、積層セラミックコンデンサの構造要因の占める割合が極めて高い。たとえば、デラミネーション、クラックなどの内部構造欠陥、内部電極と外部電極との接続状態、素体内部のマイクロクラックの有無、素体内部の残留応力などが、積層セラミックコンデンサの耐熱性、機械的強度、信頼性を弱くする決定的要因となる。
【００１５】
上述したように、Ｎｉを内部電極とする積層セラミックコンデンサの場合、まず、内部電極層と同じニッケルを主成分とするペーストを端子電極として、焼成前の未焼結チップ（生チップ）の端面に塗布して素体と一緒に焼成する。そのため、素体の焼結収縮のタイミングと端子電極部の焼結収縮のタイミングとが著しく異なる。すなわち、素体の焼結収縮より端子電極の焼結収縮が低い温度から開始されるのである。そして、そのタイミングのずれは、端子電極と素体端面との密着強度が得られない場合、端子電極剥離、端子強度不足、容量抜けなどの原因となっていた。
【００１６】
逆に、端子電極と素体端面との強度が十分に確保できた場合は、そのずれが原因となり、焼成後の素体に内部構造欠陥やマイクロクラックを発生させる。またこのように視覚的に確認できる欠陥でなくても、内部応力を素体に残すこととなる。これらは、初期の段階では性能に大きく影響を及ぼさない場合もあるが、ハンダディップなどの方法による基板への実装時や高温高湿度の下での使用においてクラックの発生やショートの要因となっていた。
【００１７】
本来、内部電極のＮｉと誘電体層の間には強固な接着性はない。そのため、誘電体層が薄く、積層数の大きなものが要望されるＮｉを内部電極とする積層セラミックコンデンサは、内部構造欠陥、内部電極と外部電極との接続不良、素体内部のマイクロクラック、素体内部の残留応力を焼成時に発生させないことが不可欠である。
【００１８】
一方、素体の焼成時に端子電極層を形成せず、焼成後に端子電極としてＣｕを窒素中で焼き付ける場合、端子電極形成が素体の内部構造欠陥を引き起こす原因となることは少ない。しかしながら、内部電極との電気的導通がとりにくく、設計通りの容量が得にくいという問題があった。それは、一般にＣｕを焼き付ける温度が７００℃から９００℃と低く、内部電極のＮｉと十分に合金化しないためである。また、合金化を優先して焼付温度を高くすると、やはり焼付時のＣｕペーストの焼結収縮により構造欠陥、マイクロクラック、残留応力を誘発するという問題があった。
【００１９】
本発明の目的は、内部電極層と端子電極層との電気的導通を確保し、設計容量が確実に得られるとともに、素体と同時に焼成しても、内部構造欠陥、マイクロクラックの発生を防止して焼成後の残留応力を低減し、素体端部と端子電極層との密着を完全にする端子電極ペースト、および、耐熱性、機械的強度、信頼性に優れ、薄層高積層で小型大容量のニッケルを内部電極とする積層セラミックコンデンサを提供することである。
【００２０】
【課題を解決するための手段】
上記課題を解決するために、本発明による第一の端子電極ペーストは、ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、共生地は、積層セラミックコンデンサの素体の耐還元性誘電体材料と同組成であり、かつ、共生地の粒子径は、素体の耐還元性誘電体材料の粒子径より大きく、両者の平均粒径の差は、０．２μｍ以上１μｍ以下の範囲であることを特徴とする。
【００２１】
次に、本発明による第二の端子電極ペーストは、ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、共生地は、積層セラミックコンデンサの素体の耐還元性誘電体材料と同組成であり、かつ、無機成分のニッケル粉末の粒子径は、内部電極に用いられるニッケルペーストのニッケル粉の粒子径より大きく、両者の平均粒径の差は、０．２μｍ以上１μｍ以下の範囲であることを特徴とする。
【００２２】
次に、本発明による第三の端子電極ペーストは、ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、共生地は、積層セラミックコンデンサの素体のチタン酸バリウム系耐還元性誘電体材料と同組成であり、かつ、共生地の耐還元性誘電体材料に用いられるチタン酸バリウムのＢａ／Ｔｉ比は、素体の耐還元性誘電体材料に用いられるチタン酸バリウムのＢａ／Ｔｉ比よりも大きく、両者の差は、０．００１以上０．０１以下の範囲であることを特徴とする。
【００２３】
次に、本発明による第四の端子電極ペーストは、ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、共生地は、積層セラミックコンデンサの素体のチタン酸バリウム系耐還元性誘電体材料と同組成であり、かつ、共生地のチタン酸バリウム系耐還元性誘電体材料のＡサイト／Ｂサイト比が、素体のチタン酸バリウム系耐還元性誘電体材料のＡサイト／Ｂサイト比よりも大きくなるように、Ｂａ、Ｃａ、Ｓｒ、Ｍｇ成分のうち少なくとも一つ以上を、共生地に対して０．２ｍｏｌ％以上３ｍｏｌ％以下の範囲で含有することを特徴とする。
【００２４】
上記の各端子電極ペーストは、端子電極層の焼結収縮を遅らせ、素体の焼結収縮のタイミングにできるだけ合わせ、内部構造欠陥等の耐熱性や機械的強度さらには信頼性を悪くする要因を取り除くことができる。したがって、内部電極層と端子電極層との電気的導通を確保し、設計容量が確実に得られるとともに、素体と同時に焼成しても、内部構造欠陥、マイクロクラックの発生を防止して焼成後の残留応力を低減し、素体端部と端子電極層との密着を完全にすることができる。
【００２５】
また、上記の各端子電極ペーストの各成分の重量割合は、共生地以外は特に制限するものではないが、端子電極ペースト全体に対して、無機成分が、４０〜８０重量％、有機バインダが、３〜１０重量％、溶剤が、１０〜５７重量％が好ましい。
【００２６】
次に、本発明による積層セラミックコンデンサは、上記のいずれかの端子電極ペーストにより形成される第一端子電極層と、第一端子電極層上に形成される第二端子電極層と、第二端子電極層上に形成されるニッケルメッキ層と、ニッケルメッキ層上に形成されるハンダメッキ層とを備え、第二端子電極層は、Ａｇ、Ｃｕ、およびそれらの合金のうちから選ばれた少なくとも一種以上の金属を主成分とする。この場合、内部電極層と端子電極層との電気的導通を確保し、素体端部と端子電極層との密着を完全にすることができるので、耐熱性、機械的強度、信頼性に優れた薄層高積層の小型大容量のＮｉを内部電極とする積層セラミックコンデンサを提供することができる。
【００２７】
【発明の実施の形態】
以下，本発明の実施の形態について詳しく説明する。
（実施の形態１）
まず、チタン酸バリウムを主成分とする耐還元性誘電体材料粉末と有機バインダと可塑剤からなる厚み１３μｍのグリーンシートを用意し、このグリーンシート上にニッケルを主成分とする導電性ペーストを用い、所望のパターンに印刷し、内部電極層を形成した。この内部電極層の乾燥厚みは、約２．５μｍであった。使用した内部電極用のＮｉ粉末および耐還元性誘電体粉末の平均粒径は、表１に示している。
【００２８】
このようにして得られたシートを誘電体有効層が１００層になるように積層、熱圧着し、さらに切断をして積層セラミックコンデンサ用生チップとした。なお、生チップは、焼成後に３．２ｍｍ×１．６ｍｍ（３２１６タイプまたは１３タイプ）の形状になるようにあらかじめ焼結収縮を計算して準備した。図２に生チップの断面図を簡略化して示す。ここで、誘電体層１は、上記のグリーンシートからなり、内部電極２は、上記の内部電極層からなる。
【００２９】
以上のようにして作製した生チップを用い、その両端面に端子電極ペーストを塗布する。端子電極ペーストに用いたＮｉ粉末および共生地の平均粒径、添加量もまた表１に示す。なお、共生地は、グリーンシートに用いたチタン酸バリウムを主成分とする耐還元性誘電体材料と同組成である。これらの無機成分と、あらかじめ調製しておいた有機バインダとしてのエチルセルロース、および溶剤としてのα−テルピネオールからなるビヒクルとを三本ロールミルで混練し、端子電極ペーストを得た。端子電極層の乾燥後の塗布厚みは約２０μｍである。 また、上記の端子電極ペーストの各成分の重量割合は、共生地以外は特に制限するものではないが、端子電極ペースト全体に対して、無機成分が、６０重量％、有機バインダが、４重量％、溶剤が、３６重量％である。
【００３０】
表１において＊印を付けたロット番号は、本発明の範囲外のものであり、比較例として記載したものである。また＃印を付けたロット番号は、端子電極ペーストを塗布せず焼成したもので、素体だけで焼成した場合の内部構造を確認するために用意したものである。
【００３１】
このようにして得られた端子電極付きの生チップを各ロット５００個ずつ窒素雰囲気中で４００℃で４時間保持することにより脱バインダし、さらに低酸素分圧雰囲気中にて１３００℃で２時間保持することにより、本焼成を行なった。焼成後の誘電体層の厚みは、約７μｍであった。図３に端子電極層を塗布して焼成した積層セラミックコンデンサの断面図を簡略化して示す。ここで、１は、誘電体層、２は、内部電極、３は、上記の端子電極層からなる第一端子電極層、４は、焼成後の生チップをそれぞれ示す。
【００３２】
まず、この段階で、焼成後の素体の中から無作為に選択したものをＬ（長さ）方向とＷ（幅）方向とに各５０個ずつ樹脂埋めし、研磨の後、光学顕微鏡により内部構造の確認を行った。具体的には、研磨をすすめ、Ｌ方向であれば、内部電極が見えはじめる位置（端部）と素体中央部との２点で確認した。また、Ｗ方向の場合は、対向電極が見えはじめる位置（端部）と素体中央部との２点で確認した。その結果を同じく表１に示す。
【００３３】
その後、焼成済の残りの素体を用い、端子電極部分全体を覆うように外部電極用銀ペーストを塗布乾燥し、ベルト炉で大気中にて６００℃で焼き付けを行い、第二端子電極層を形成した。さらに、第二端子電極層上にニッケルメッキ層およびハンダメッキ層を、電解メッキ法にて各４５分間メッキを行なうことにより形成し、Ｎｉを内部電極とする積層セラミックコンデンサ（以下、Ｎｉ内電積層セラミックコンデンサと称す）を得た。ここで、ニッケルメッキ層の厚みは約２μｍ、ハンダメッキ層の厚みは約１μｍであった。図１に上記のように形成されたＮｉ内電積層セラミックコンデンサの断面図を簡略化して示す。ここで、１は、誘電体層、２は、内部電極、３は、第一端子電極層、５は、第二端子電極層、６は、ニッケルメッキ層、７は、ハンダメッキ層、８は、積層セラミックコンデンサをそれぞれ示す。
【００３４】
以上のようにして作製した試料を用い、種々の評価を行った。まず、試料１００個について容量測定を行ない、設計どうりの容量が得られているかを確認した。そして、設計容量に対して１０％以上容量が低いものを容量抜け（Ｃ小品と示す）と判断し、その割合を表１のＣ小率の欄に示す。
【００３５】
次に、試料の耐熱性の評価を行った。評価は、ハンダ耐熱試験により行った。ハンダ耐熱試験は、銅張りの試験用樹脂基板に試料を熱硬化樹脂で固定した後、予熱無しでハンダ槽に５秒間ディップするという方法で行った。試験温度は、２７０℃、３００℃、３３０℃の３点とし、試料数は、各温度４０個とした。試験後、試料を試験用樹脂基板のまま研磨し、内部構造を試料のＬ方向から光学顕微鏡により確認し、その発生率を求めた。試験用樹脂基板は、周辺部にランドがあり、２０個の試料が配置でき、かつ側面を研磨すれば、ハンダ付けした試料がＬ方向に研磨されるように設計したものである。その結果もあわせて表１に示す。
【００３６】
表１の結果よりも明らかなように、本発明の端子電極ペーストを用いることにより、電気的導通が確実に得られ、内部構造欠陥が皆無の耐熱性の高いＮｉ内電積層セラミックコンデンサを実現することができた。
【００３７】
なお、本発明の範囲外の端子電極ペーストを用いた場合、焼成段階で既に内部構造欠陥を有するものがある。また、内部構造欠陥に問題がなくても、端子電極層の密着強度が弱い、容量が設計通りに得られない、耐熱性が悪いなどの理由により実用に供することができないという問題点があった。したがって、本発明における範囲限定は、上記の結果を根拠とするものである。また、表１において評価結果に空欄があるが、これは、その項目の評価に値しない状態にあると判断したためである。
【００３８】
【表１】
【００３９】
（実施の形態２）
生チップ、および端子電極ペーストは、実施の形態１と同様の手法で準備した。素体に使用した内部電極用のＮｉ粉末および耐還元性誘電体粉末の平均粒径は、表２に示す。端子電極ペーストに用いたＮｉ粉末や共生地の平均粒径、添加量もまた表２に示す。なお、表２において＊印を付けたロットは、本発明の範囲外のものであり、比較例として記載したものである。また、＃印を付けたロットは、端子電極ペーストを塗布せず焼成したもので、素体だけで焼成した場合の内部構造を確認するために用意したものである。
【００４０】
その後、実施の形態１に示した方法と同じ方法でＮｉ内電積層セラミックコンデンサを作製し、同様の評価を行った。その結果を表２に示す。表２の結果から明らかなように、本発明の端子電極ペーストを用いることにより、電気的導通が確実に得られ、内部構造欠陥が皆無の耐熱性の高いＮｉ内電積層セラミックコンデンサを実現することができる。
【００４１】
なお、本発明の範囲外の端子電極ペーストを用いた場合、焼成段階で既に内部構造欠陥を有するものがある。また、内部構造欠陥に問題がなくても、端子電極層の密着強度が弱い、容量が設計通りに得られない、耐熱性が悪いなどの理由により実用に供することができないという問題点がある。したがって、本発明における範囲限定は、上記の結果を根拠とするものである。また、表２において評価結果に空欄があるが、これはその項目の評価に値しない状態にあると判断したためである。
【００４２】
【表２】
【００４３】
（実施の形態３）
生チップ、および端子電極ペーストは、実施の形態１と同様の手法で準備した。素体に使用した内部電極用のＮｉ粉末の平均粒径は約０．３μｍ、耐還元性誘電体粉末の平均粒径は約１μｍである。素体の耐還元性誘電体材料の出発原料のチタン酸バリウムのＢａ／Ｔｉ比、および端子電極ペーストに用いた共生地のチタン酸バリウムのＢａ／Ｔｉ比、添加量を表３に示す。チタン酸バリウムのＢａ／Ｔｉ比は、蛍光Ｘ線によるＢａとＴｉとの強度比を基にしたものである。端子電極ペーストのＮｉ粉末としては、内部電極ペーストと同じものを使用した。また、共生地の平均粒子径は、素体と同じ約１μｍのものを用いた。なお、表３において、＊印を付けたロットは、本発明の範囲外のものであり、比較例として記載したものである。
【００４４】
その後、実施の形態１に示したと同じ方法でＮｉ内電積層セラミックコンデンサを作製し、同様の評価を行った。その結果を表３に示す。表３の結果から明らかなように、本発明の端子電極ペーストを用いることにより、電気的導通が確実に得られ、内部構造欠陥が皆無の耐熱性の高いＮｉ内電積層セラミックコンデンサを実現することができる。
【００４５】
なお、本発明の範囲外の端子電極ペーストを用いた場合、焼成段階で既に内部構造欠陥を有するものがある。また、内部構造欠陥に問題がなくても、端子電極層の密着強度が弱い、容量が設計通りに得られない、耐熱性が悪いなどの理由により実用に供することができないという問題点がある。したがって、本発明における範囲限定は、上記の結果を根拠とするものである。また、表３において評価結果に空欄があるが、これはその項目の評価に値しない状態にあると判断したためである。
【００４６】
【表３】
【００４７】
（実施の形態４）
生チップ、端子電極ペーストは実施の形態１と同様の手法で準備した。素体に使用した内部電極用のＮｉ粉末の平均粒径は約０．３μｍ、耐還元性誘電体粉末の平均粒径は約１μｍである。端子電極ペーストに用いた共生地の添加量、さらに添加物とした成分の種類と添加量を表４に示す。ここで、添加物としては、ＢａＣＯ3、ＣａＣＯ3、ＳｒＣＯ3 、ＭｇＯが用いられ、積層セラミックコンデンサの素体と同組成のペロブスカイト酸化物（ＡＢＯ3 ）であるチタン酸バリウム系耐還元性誘電体材料からなる共生地のＡサイト／Ｂサイト比が、素体のチタン酸バリウム系耐還元性誘電体材料のＡサイト／Ｂサイト比よりも大きくなるように、共生地は、Ｂａ、Ｃａ、Ｓｒ、Ｍｇ成分のうち少なくとも一つ以上を含有する。
【００４８】
また、端子電極ペーストのＮｉ粉末としては内部電極ペーストと同じものを使用した。共生地の平均粒子径も、素体と同じ約１μｍのものを用いた。なお、表４において、＊印を付けたロットは本発明の範囲外のものであり、比較例として記載したものである。
【００４９】
その後、実施の形態１に示した方法と同じ方法でＮｉ内電積層セラミックコンデンサを作製し、同様の評価を行った。その結果を表４に示す。表４の結果から明らかなように、本発明の端子電極ペーストを用いることにより、電気的導通が確実に得られ、内部構造欠陥が皆無の耐熱性の高いＮｉ内電積層セラミックコンデンサを実現することができる。
【００５０】
なお、本発明の範囲外の端子電極ペーストを用いた場合、焼成段階で既に内部構造欠陥を有するものがある。また、内部構造欠陥に問題がなくても、端子電極層の密着強度が弱い、容量が設計通りに得られない、耐熱性が悪いなどの理由により実用に供することができないという問題点がある。したがって、本発明における範囲限定は、上記の結果を根拠とするものである。表４において評価結果に空欄があるが、これは、その項目の評価に値しない状態にあると判断したためである。
【００５１】
【表４】
【００５２】
以上本発明の各実施の形態について説明した。なお、耐還元性誘電体材料の組成については特に言及しなかったが、それは、端子電極ペーストの共生地として、耐還元性誘電体材料の組成を限定することは重要でなく、その添加量と、素体の耐還元性誘電体材料との平均粒径、Ｂａ／Ｔｉ比、Ａサイト／Ｂサイト比の差が重要である。そのため、本発明の端子電極ペーストは、ＪＩＳ規格のＦ、Ｂ特性をはじめ種々の温度特性を満足するＮｉ内電積層セラミックコンデンサ用として適応可能である。
【００５３】
また、生チップの構成（有効層厚み、積層数、寸法）は一種類であったが、本発明の有効性は、この構成に対して限定されるものではなく、より有効層が薄く高積層なものになるほどその有効性が高くなる。
【００５４】
また、端子電極ペーストの有機成分についても、各実施の形態に限定されるものではなく、ペーストとして要求される粘度特性や分散性や安定性を満足するものであればよい。また、塗布方式についても特に限定されるものではなく、塗布厚みについても乾燥厚みが５μｍから５０μｍの範囲であればよい。
【００５５】
また、各実施の形態において、第二端子電極層としてＡｇを主成分とするペーストを用いたが、これはＡｇペーストに限定されるものではなく、Ｃｕを主成分とするＣｕペーストを窒素雰囲気中で焼き付けた第二端子電極層であっても良い。また、ＡｇとＣｕの合金からなるペーストであってもなんらさしつかえはない。すなわち、第二端子電極層は、Ａｇ、Ｃｕ、およびそれらの合金のうちから選ばれた少なくとも一種以上の金属を、ペースト中の無機成分中に８０〜９５重量％含有するものであればよい。
【００５６】
さらに、各実施の形態において、面取り工程については、全く言及しなかったが、面取り工程は、生チップの状態で行っても、端子電極を塗布して焼成した後に行ってもよい。この面取り工程によって本発明の端子電極ペーストの効果が失われることはない。また、本発明の実施の形態１から実施の形態４を任意に組み合わせた端子電極ペーストも本発明の目的を実現する上で極めて有効であることは言うまでもない。
【００５７】
【発明の効果】
本発明の端子電極ペーストは、内部電極層と端子電極層との電気的導通を確保し、設計容量が確実に得られるとともに、素体端部と端子電極層とが一体となって焼結するため、密着を確実にすることができる。さらに、本発明の端子電極ペーストは、端子電極層の焼結収縮を遅らせ、素体の焼結収縮のタイミングにできるだけ合わせ、内部構造欠陥等の耐熱性や機械的強度、さらには信頼性を悪くする要因を取り除くことができる。そのため、素体と同時に焼成しても内部構造欠陥、マイクロクラックの発生が無く、焼成後の残留応力を低減することができる。また、本発明の積層セラミックコンデンサは、市場の要望である小型大容量、低価格を実現することができ、ひいては電子機器の小型軽量化をも可能にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＮｉ内電積層セラミックコンデンサの断面を簡略化した図
【図２】本発明の一実施の形態において焼成前の生チップの断面を簡略化した図
【図３】本発明の一実施の形態において端子電極層を塗布して焼成した積層セラミックコンデンサの断面を簡略化した図
【符号の説明】
１ 誘電体層
２ 内部電極
３ 第一端子電極層
４ 焼成後の生チップ
５ 第二端子電極層
６ ニッケルメッキ層
７ ハンダメッキ層
８ 積層セラミックコンデンサ
【発明の属する技術分野】
本発明は，ニッケルを内部電極とする積層セラミックコンデンサの内部電極と電気的導通を得るための端子電極用ペースト、およびそれを用いた積層セラミックコンデンサに関するものである。
【０００２】
【従来の技術】
積層セラミックコンデンサは、電極と誘電体材料とが層状に構成されているものであり、セラミック作製技術により一体化、固体化されるため、小型、大容量のものが得られる。さらに、積層セラミックコンデンサは、電極が内蔵されるため、磁気誘導成分が少なく高周波用途にも優れた性能を示す。また、チップ型積層セラミックコンデンサにはリード線がないため、部品実装の際、直付けが可能で電子機器の小型軽量化への要求にもマッチし、今後益々発展が期待される。
【０００３】
一方、コンデンサの材質における分類から、アルミ電解、タンタル電解、有機フィルムなどが上げられ、積層セラミックコンデンサの容量範囲からそれらのすべてと競合関係にある。したがって、積層セラミックコンデンサに対する今後の要求は、小型化、大容量化、低価格化である。
【０００４】
小型化に対しては、チップ形状が、３．２ｍｍ×１．６ｍｍから２．０ｍｍ×１．２５ｍｍや１．６ｍｍ×０．８ｍｍ、さらには、１．０ｍｍ×０．５ｍｍへという取り組みがなされている。大容量化に向けては、誘電体材料の高誘電率化、高積層化、誘電体層の薄層化に対する取り組みがなされている。一方、低価格化であるが、これが最も大きな要求である。なぜならば、小型大容量化は、低価格化と相反する要求ではなく、同時に取り組むべき課題だからである。
【０００５】
従来の積層セラミックコンデンサは、チタン酸バリウムを誘電体材料の主成分とし、内部電極に貴金属のパラジウム（Ｐｄ）を用いている。そのため、生産コストに占める内部電極材料コストの比率が極めて高く、７割以上とも言われている。特に静電容量の大きなものでは内部電極数が多くなるため、さらにコスト高となる。したがって、積層セラミックコンデンサは、容量効率が高く、誘電的特性に優れかつ高信頼性を有するにもかかわらず、価格面がその進展に大きな障害となっていた。
【０００６】
そのため、コストダウンを目指して各方面で種々の検討がなされている。たとえば、貴金属の中でも比較的コストの安い銀（Ａｇ）に着目し、Ａｇ−Ｐｄを内部電極材料とする方法が検討されている。
【０００７】
一方、Ａｇでもコストが高いとし、卑金属化を指向する方向もある。つまり、電極材料にニッケル（Ｎｉ）を用いるというものである。Ｎｉなどの卑金属を内部電極として使用すると、チタン酸バリウムを主成分とする誘電体と卑金属内部電極とを、Ｎｉが酸化されない非酸化性雰囲気中で同時焼成しなければならない。
【０００８】
しかし、この場合、従来のチタン酸バリウムまたはその固溶体からなる誘電体は容易に還元されてしまい絶縁性を失い、その結果、積層セラミックコンデンサとして実用的な誘電体特性が得られなくなるという欠点を有していた。そこで、中性または還元性雰囲気で焼成しても還元されない材料として、耐還元性セラミック誘電体材料の開発が行われている。
【０００９】
次に、従来の積層セラミックコンデンサの端子電極の構成について説明する。内部電極として、貴金属のＰｄが用いられている積層セラミックコンデンサの場合、素体焼成後、内部電極層と電気的導通を得るために、Ａｇを主成分とする端子電極（外部電極）用ペーストが、空気中６００℃から８００℃程度の温度で焼き付けられているのが一般的である。
【００１０】
一方、卑金属のＮｉを内部電極とする積層セラミックコンデンサにおいては、端子電極としてＡｇを用いることはほとんどない。なぜならば、ＡｇはＮｉと合金を作らないため、容量を得ることができなくなるからである。そのため、まず内部電極層と同じニッケルを主成分とするペーストを、第一の端子電極層として焼成前の未焼結チップ（生チップ）の端面に塗布して焼成した後、さらにその上に第二の端子電極層を焼き付けるという手法が用いられている。
【００１１】
このような構成の場合、第二の端子電極層には、Ａｇを用いることが可能である。それは、ＮｉとＡｇとが面接触をするため、容量抜けをおこすことはないからである。また、端子電極層を、内部電極層のニッケルと容易に電気的導通が得られる銅ペーストを用いて、本焼成後に窒素雰囲気中で焼き付けるという方法も知られている。
【００１２】
したがって、上記のいずれかの方法により形成された端子電極層を焼き付けた後、ニッケルメッキ、さらにははんだ付け性を良くするためのスズメッキまたはハンダメッキを施すことにより、積層セラミックコンデンサが得られる。
【００１３】
【発明が解決しようとする課題】
上記のように、Ｎｉを内部電極とする積層セラミックコンデンサは、小型大容量品を低価格で実現するために有効な方法である。しかし、内部電極に貴金属のＰｄを用いても、内部電極コストの占める割合の低い低容量品を、Ｎｉを内部電極とする製品に置き換えてもメリットは少ない。そのため、必然的にＮｉを内部電極とする積層セラミックコンデンサは、誘電体層が薄く、積層数の大きなものとなる。
【００１４】
一方、積層セラミックコンデンサに要望される性能には電気的特性、耐熱性、機械的強度、信頼性など多岐にわたる項目がある。電気的特性は、ほぼ誘電体材料組成によって決定されるものである。しかしながら、耐熱性、機械的強度、信頼性は、誘電体材料組成によるところもあるが、積層セラミックコンデンサの構造要因の占める割合が極めて高い。たとえば、デラミネーション、クラックなどの内部構造欠陥、内部電極と外部電極との接続状態、素体内部のマイクロクラックの有無、素体内部の残留応力などが、積層セラミックコンデンサの耐熱性、機械的強度、信頼性を弱くする決定的要因となる。
【００１５】
上述したように、Ｎｉを内部電極とする積層セラミックコンデンサの場合、まず、内部電極層と同じニッケルを主成分とするペーストを端子電極として、焼成前の未焼結チップ（生チップ）の端面に塗布して素体と一緒に焼成する。そのため、素体の焼結収縮のタイミングと端子電極部の焼結収縮のタイミングとが著しく異なる。すなわち、素体の焼結収縮より端子電極の焼結収縮が低い温度から開始されるのである。そして、そのタイミングのずれは、端子電極と素体端面との密着強度が得られない場合、端子電極剥離、端子強度不足、容量抜けなどの原因となっていた。
【００１６】
逆に、端子電極と素体端面との強度が十分に確保できた場合は、そのずれが原因となり、焼成後の素体に内部構造欠陥やマイクロクラックを発生させる。またこのように視覚的に確認できる欠陥でなくても、内部応力を素体に残すこととなる。これらは、初期の段階では性能に大きく影響を及ぼさない場合もあるが、ハンダディップなどの方法による基板への実装時や高温高湿度の下での使用においてクラックの発生やショートの要因となっていた。
【００１７】
本来、内部電極のＮｉと誘電体層の間には強固な接着性はない。そのため、誘電体層が薄く、積層数の大きなものが要望されるＮｉを内部電極とする積層セラミックコンデンサは、内部構造欠陥、内部電極と外部電極との接続不良、素体内部のマイクロクラック、素体内部の残留応力を焼成時に発生させないことが不可欠である。
【００１８】
一方、素体の焼成時に端子電極層を形成せず、焼成後に端子電極としてＣｕを窒素中で焼き付ける場合、端子電極形成が素体の内部構造欠陥を引き起こす原因となることは少ない。しかしながら、内部電極との電気的導通がとりにくく、設計通りの容量が得にくいという問題があった。それは、一般にＣｕを焼き付ける温度が７００℃から９００℃と低く、内部電極のＮｉと十分に合金化しないためである。また、合金化を優先して焼付温度を高くすると、やはり焼付時のＣｕペーストの焼結収縮により構造欠陥、マイクロクラック、残留応力を誘発するという問題があった。
【００１９】
本発明の目的は、内部電極層と端子電極層との電気的導通を確保し、設計容量が確実に得られるとともに、素体と同時に焼成しても、内部構造欠陥、マイクロクラックの発生を防止して焼成後の残留応力を低減し、素体端部と端子電極層との密着を完全にする端子電極ペースト、および、耐熱性、機械的強度、信頼性に優れ、薄層高積層で小型大容量のニッケルを内部電極とする積層セラミックコンデンサを提供することである。
【００２０】
【課題を解決するための手段】
上記課題を解決するために、本発明による第一の端子電極ペーストは、ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、共生地は、積層セラミックコンデンサの素体の耐還元性誘電体材料と同組成であり、かつ、共生地の粒子径は、素体の耐還元性誘電体材料の粒子径より大きく、両者の平均粒径の差は、０．２μｍ以上１μｍ以下の範囲であることを特徴とする。
【００２１】
次に、本発明による第二の端子電極ペーストは、ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、共生地は、積層セラミックコンデンサの素体の耐還元性誘電体材料と同組成であり、かつ、無機成分のニッケル粉末の粒子径は、内部電極に用いられるニッケルペーストのニッケル粉の粒子径より大きく、両者の平均粒径の差は、０．２μｍ以上１μｍ以下の範囲であることを特徴とする。
【００２２】
次に、本発明による第三の端子電極ペーストは、ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、共生地は、積層セラミックコンデンサの素体のチタン酸バリウム系耐還元性誘電体材料と同組成であり、かつ、共生地の耐還元性誘電体材料に用いられるチタン酸バリウムのＢａ／Ｔｉ比は、素体の耐還元性誘電体材料に用いられるチタン酸バリウムのＢａ／Ｔｉ比よりも大きく、両者の差は、０．００１以上０．０１以下の範囲であることを特徴とする。
【００２３】
次に、本発明による第四の端子電極ペーストは、ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、共生地は、積層セラミックコンデンサの素体のチタン酸バリウム系耐還元性誘電体材料と同組成であり、かつ、共生地のチタン酸バリウム系耐還元性誘電体材料のＡサイト／Ｂサイト比が、素体のチタン酸バリウム系耐還元性誘電体材料のＡサイト／Ｂサイト比よりも大きくなるように、Ｂａ、Ｃａ、Ｓｒ、Ｍｇ成分のうち少なくとも一つ以上を、共生地に対して０．２ｍｏｌ％以上３ｍｏｌ％以下の範囲で含有することを特徴とする。
【００２４】
上記の各端子電極ペーストは、端子電極層の焼結収縮を遅らせ、素体の焼結収縮のタイミングにできるだけ合わせ、内部構造欠陥等の耐熱性や機械的強度さらには信頼性を悪くする要因を取り除くことができる。したがって、内部電極層と端子電極層との電気的導通を確保し、設計容量が確実に得られるとともに、素体と同時に焼成しても、内部構造欠陥、マイクロクラックの発生を防止して焼成後の残留応力を低減し、素体端部と端子電極層との密着を完全にすることができる。
【００２５】
また、上記の各端子電極ペーストの各成分の重量割合は、共生地以外は特に制限するものではないが、端子電極ペースト全体に対して、無機成分が、４０〜８０重量％、有機バインダが、３〜１０重量％、溶剤が、１０〜５７重量％が好ましい。
【００２６】
次に、本発明による積層セラミックコンデンサは、上記のいずれかの端子電極ペーストにより形成される第一端子電極層と、第一端子電極層上に形成される第二端子電極層と、第二端子電極層上に形成されるニッケルメッキ層と、ニッケルメッキ層上に形成されるハンダメッキ層とを備え、第二端子電極層は、Ａｇ、Ｃｕ、およびそれらの合金のうちから選ばれた少なくとも一種以上の金属を主成分とする。この場合、内部電極層と端子電極層との電気的導通を確保し、素体端部と端子電極層との密着を完全にすることができるので、耐熱性、機械的強度、信頼性に優れた薄層高積層の小型大容量のＮｉを内部電極とする積層セラミックコンデンサを提供することができる。
【００２７】
【発明の実施の形態】
以下，本発明の実施の形態について詳しく説明する。
（実施の形態１）
まず、チタン酸バリウムを主成分とする耐還元性誘電体材料粉末と有機バインダと可塑剤からなる厚み１３μｍのグリーンシートを用意し、このグリーンシート上にニッケルを主成分とする導電性ペーストを用い、所望のパターンに印刷し、内部電極層を形成した。この内部電極層の乾燥厚みは、約２．５μｍであった。使用した内部電極用のＮｉ粉末および耐還元性誘電体粉末の平均粒径は、表１に示している。
【００２８】
このようにして得られたシートを誘電体有効層が１００層になるように積層、熱圧着し、さらに切断をして積層セラミックコンデンサ用生チップとした。なお、生チップは、焼成後に３．２ｍｍ×１．６ｍｍ（３２１６タイプまたは１３タイプ）の形状になるようにあらかじめ焼結収縮を計算して準備した。図２に生チップの断面図を簡略化して示す。ここで、誘電体層１は、上記のグリーンシートからなり、内部電極２は、上記の内部電極層からなる。
【００２９】
以上のようにして作製した生チップを用い、その両端面に端子電極ペーストを塗布する。端子電極ペーストに用いたＮｉ粉末および共生地の平均粒径、添加量もまた表１に示す。なお、共生地は、グリーンシートに用いたチタン酸バリウムを主成分とする耐還元性誘電体材料と同組成である。これらの無機成分と、あらかじめ調製しておいた有機バインダとしてのエチルセルロース、および溶剤としてのα−テルピネオールからなるビヒクルとを三本ロールミルで混練し、端子電極ペーストを得た。端子電極層の乾燥後の塗布厚みは約２０μｍである。 また、上記の端子電極ペーストの各成分の重量割合は、共生地以外は特に制限するものではないが、端子電極ペースト全体に対して、無機成分が、６０重量％、有機バインダが、４重量％、溶剤が、３６重量％である。
【００３０】
表１において＊印を付けたロット番号は、本発明の範囲外のものであり、比較例として記載したものである。また＃印を付けたロット番号は、端子電極ペーストを塗布せず焼成したもので、素体だけで焼成した場合の内部構造を確認するために用意したものである。
【００３１】
このようにして得られた端子電極付きの生チップを各ロット５００個ずつ窒素雰囲気中で４００℃で４時間保持することにより脱バインダし、さらに低酸素分圧雰囲気中にて１３００℃で２時間保持することにより、本焼成を行なった。焼成後の誘電体層の厚みは、約７μｍであった。図３に端子電極層を塗布して焼成した積層セラミックコンデンサの断面図を簡略化して示す。ここで、１は、誘電体層、２は、内部電極、３は、上記の端子電極層からなる第一端子電極層、４は、焼成後の生チップをそれぞれ示す。
【００３２】
まず、この段階で、焼成後の素体の中から無作為に選択したものをＬ（長さ）方向とＷ（幅）方向とに各５０個ずつ樹脂埋めし、研磨の後、光学顕微鏡により内部構造の確認を行った。具体的には、研磨をすすめ、Ｌ方向であれば、内部電極が見えはじめる位置（端部）と素体中央部との２点で確認した。また、Ｗ方向の場合は、対向電極が見えはじめる位置（端部）と素体中央部との２点で確認した。その結果を同じく表１に示す。
【００３３】
その後、焼成済の残りの素体を用い、端子電極部分全体を覆うように外部電極用銀ペーストを塗布乾燥し、ベルト炉で大気中にて６００℃で焼き付けを行い、第二端子電極層を形成した。さらに、第二端子電極層上にニッケルメッキ層およびハンダメッキ層を、電解メッキ法にて各４５分間メッキを行なうことにより形成し、Ｎｉを内部電極とする積層セラミックコンデンサ（以下、Ｎｉ内電積層セラミックコンデンサと称す）を得た。ここで、ニッケルメッキ層の厚みは約２μｍ、ハンダメッキ層の厚みは約１μｍであった。図１に上記のように形成されたＮｉ内電積層セラミックコンデンサの断面図を簡略化して示す。ここで、１は、誘電体層、２は、内部電極、３は、第一端子電極層、５は、第二端子電極層、６は、ニッケルメッキ層、７は、ハンダメッキ層、８は、積層セラミックコンデンサをそれぞれ示す。
【００３４】
以上のようにして作製した試料を用い、種々の評価を行った。まず、試料１００個について容量測定を行ない、設計どうりの容量が得られているかを確認した。そして、設計容量に対して１０％以上容量が低いものを容量抜け（Ｃ小品と示す）と判断し、その割合を表１のＣ小率の欄に示す。
【００３５】
次に、試料の耐熱性の評価を行った。評価は、ハンダ耐熱試験により行った。ハンダ耐熱試験は、銅張りの試験用樹脂基板に試料を熱硬化樹脂で固定した後、予熱無しでハンダ槽に５秒間ディップするという方法で行った。試験温度は、２７０℃、３００℃、３３０℃の３点とし、試料数は、各温度４０個とした。試験後、試料を試験用樹脂基板のまま研磨し、内部構造を試料のＬ方向から光学顕微鏡により確認し、その発生率を求めた。試験用樹脂基板は、周辺部にランドがあり、２０個の試料が配置でき、かつ側面を研磨すれば、ハンダ付けした試料がＬ方向に研磨されるように設計したものである。その結果もあわせて表１に示す。
【００３６】
表１の結果よりも明らかなように、本発明の端子電極ペーストを用いることにより、電気的導通が確実に得られ、内部構造欠陥が皆無の耐熱性の高いＮｉ内電積層セラミックコンデンサを実現することができた。
【００３７】
なお、本発明の範囲外の端子電極ペーストを用いた場合、焼成段階で既に内部構造欠陥を有するものがある。また、内部構造欠陥に問題がなくても、端子電極層の密着強度が弱い、容量が設計通りに得られない、耐熱性が悪いなどの理由により実用に供することができないという問題点があった。したがって、本発明における範囲限定は、上記の結果を根拠とするものである。また、表１において評価結果に空欄があるが、これは、その項目の評価に値しない状態にあると判断したためである。
【００３８】
【表１】
（実施の形態２）
生チップ、および端子電極ペーストは、実施の形態１と同様の手法で準備した。素体に使用した内部電極用のＮｉ粉末および耐還元性誘電体粉末の平均粒径は、表２に示す。端子電極ペーストに用いたＮｉ粉末や共生地の平均粒径、添加量もまた表２に示す。なお、表２において＊印を付けたロットは、本発明の範囲外のものであり、比較例として記載したものである。また、＃印を付けたロットは、端子電極ペーストを塗布せず焼成したもので、素体だけで焼成した場合の内部構造を確認するために用意したものである。
【００４０】
その後、実施の形態１に示した方法と同じ方法でＮｉ内電積層セラミックコンデンサを作製し、同様の評価を行った。その結果を表２に示す。表２の結果から明らかなように、本発明の端子電極ペーストを用いることにより、電気的導通が確実に得られ、内部構造欠陥が皆無の耐熱性の高いＮｉ内電積層セラミックコンデンサを実現することができる。
【００４１】
なお、本発明の範囲外の端子電極ペーストを用いた場合、焼成段階で既に内部構造欠陥を有するものがある。また、内部構造欠陥に問題がなくても、端子電極層の密着強度が弱い、容量が設計通りに得られない、耐熱性が悪いなどの理由により実用に供することができないという問題点がある。したがって、本発明における範囲限定は、上記の結果を根拠とするものである。また、表２において評価結果に空欄があるが、これはその項目の評価に値しない状態にあると判断したためである。
【００４２】
【表２】
（実施の形態３）
生チップ、および端子電極ペーストは、実施の形態１と同様の手法で準備した。素体に使用した内部電極用のＮｉ粉末の平均粒径は約０．３μｍ、耐還元性誘電体粉末の平均粒径は約１μｍである。素体の耐還元性誘電体材料の出発原料のチタン酸バリウムのＢａ／Ｔｉ比、および端子電極ペーストに用いた共生地のチタン酸バリウムのＢａ／Ｔｉ比、添加量を表３に示す。チタン酸バリウムのＢａ／Ｔｉ比は、蛍光Ｘ線によるＢａとＴｉとの強度比を基にしたものである。端子電極ペーストのＮｉ粉末としては、内部電極ペーストと同じものを使用した。また、共生地の平均粒子径は、素体と同じ約１μｍのものを用いた。なお、表３において、＊印を付けたロットは、本発明の範囲外のものであり、比較例として記載したものである。
【００４４】
その後、実施の形態１に示したと同じ方法でＮｉ内電積層セラミックコンデンサを作製し、同様の評価を行った。その結果を表３に示す。表３の結果から明らかなように、本発明の端子電極ペーストを用いることにより、電気的導通が確実に得られ、内部構造欠陥が皆無の耐熱性の高いＮｉ内電積層セラミックコンデンサを実現することができる。
【００４５】
なお、本発明の範囲外の端子電極ペーストを用いた場合、焼成段階で既に内部構造欠陥を有するものがある。また、内部構造欠陥に問題がなくても、端子電極層の密着強度が弱い、容量が設計通りに得られない、耐熱性が悪いなどの理由により実用に供することができないという問題点がある。したがって、本発明における範囲限定は、上記の結果を根拠とするものである。また、表３において評価結果に空欄があるが、これはその項目の評価に値しない状態にあると判断したためである。
【００４６】
【表３】
（実施の形態４）
生チップ、端子電極ペーストは実施の形態１と同様の手法で準備した。素体に使用した内部電極用のＮｉ粉末の平均粒径は約０．３μｍ、耐還元性誘電体粉末の平均粒径は約１μｍである。端子電極ペーストに用いた共生地の添加量、さらに添加物とした成分の種類と添加量を表４に示す。ここで、添加物としては、ＢａＣＯ3、ＣａＣＯ3、ＳｒＣＯ3 、ＭｇＯが用いられ、積層セラミックコンデンサの素体と同組成のペロブスカイト酸化物（ＡＢＯ3 ）であるチタン酸バリウム系耐還元性誘電体材料からなる共生地のＡサイト／Ｂサイト比が、素体のチタン酸バリウム系耐還元性誘電体材料のＡサイト／Ｂサイト比よりも大きくなるように、共生地は、Ｂａ、Ｃａ、Ｓｒ、Ｍｇ成分のうち少なくとも一つ以上を含有する。
【００４８】
また、端子電極ペーストのＮｉ粉末としては内部電極ペーストと同じものを使用した。共生地の平均粒子径も、素体と同じ約１μｍのものを用いた。なお、表４において、＊印を付けたロットは本発明の範囲外のものであり、比較例として記載したものである。
【００４９】
その後、実施の形態１に示した方法と同じ方法でＮｉ内電積層セラミックコンデンサを作製し、同様の評価を行った。その結果を表４に示す。表４の結果から明らかなように、本発明の端子電極ペーストを用いることにより、電気的導通が確実に得られ、内部構造欠陥が皆無の耐熱性の高いＮｉ内電積層セラミックコンデンサを実現することができる。
【００５０】
なお、本発明の範囲外の端子電極ペーストを用いた場合、焼成段階で既に内部構造欠陥を有するものがある。また、内部構造欠陥に問題がなくても、端子電極層の密着強度が弱い、容量が設計通りに得られない、耐熱性が悪いなどの理由により実用に供することができないという問題点がある。したがって、本発明における範囲限定は、上記の結果を根拠とするものである。表４において評価結果に空欄があるが、これは、その項目の評価に値しない状態にあると判断したためである。
【００５１】
【表４】
以上本発明の各実施の形態について説明した。なお、耐還元性誘電体材料の組成については特に言及しなかったが、それは、端子電極ペーストの共生地として、耐還元性誘電体材料の組成を限定することは重要でなく、その添加量と、素体の耐還元性誘電体材料との平均粒径、Ｂａ／Ｔｉ比、Ａサイト／Ｂサイト比の差が重要である。そのため、本発明の端子電極ペーストは、ＪＩＳ規格のＦ、Ｂ特性をはじめ種々の温度特性を満足するＮｉ内電積層セラミックコンデンサ用として適応可能である。
【００５３】
また、生チップの構成（有効層厚み、積層数、寸法）は一種類であったが、本発明の有効性は、この構成に対して限定されるものではなく、より有効層が薄く高積層なものになるほどその有効性が高くなる。
【００５４】
また、端子電極ペーストの有機成分についても、各実施の形態に限定されるものではなく、ペーストとして要求される粘度特性や分散性や安定性を満足するものであればよい。また、塗布方式についても特に限定されるものではなく、塗布厚みについても乾燥厚みが５μｍから５０μｍの範囲であればよい。
【００５５】
また、各実施の形態において、第二端子電極層としてＡｇを主成分とするペーストを用いたが、これはＡｇペーストに限定されるものではなく、Ｃｕを主成分とするＣｕペーストを窒素雰囲気中で焼き付けた第二端子電極層であっても良い。また、ＡｇとＣｕの合金からなるペーストであってもなんらさしつかえはない。すなわち、第二端子電極層は、Ａｇ、Ｃｕ、およびそれらの合金のうちから選ばれた少なくとも一種以上の金属を、ペースト中の無機成分中に８０〜９５重量％含有するものであればよい。
【００５６】
さらに、各実施の形態において、面取り工程については、全く言及しなかったが、面取り工程は、生チップの状態で行っても、端子電極を塗布して焼成した後に行ってもよい。この面取り工程によって本発明の端子電極ペーストの効果が失われることはない。また、本発明の実施の形態１から実施の形態４を任意に組み合わせた端子電極ペーストも本発明の目的を実現する上で極めて有効であることは言うまでもない。
【００５７】
【発明の効果】
本発明の端子電極ペーストは、内部電極層と端子電極層との電気的導通を確保し、設計容量が確実に得られるとともに、素体端部と端子電極層とが一体となって焼結するため、密着を確実にすることができる。さらに、本発明の端子電極ペーストは、端子電極層の焼結収縮を遅らせ、素体の焼結収縮のタイミングにできるだけ合わせ、内部構造欠陥等の耐熱性や機械的強度、さらには信頼性を悪くする要因を取り除くことができる。そのため、素体と同時に焼成しても内部構造欠陥、マイクロクラックの発生が無く、焼成後の残留応力を低減することができる。また、本発明の積層セラミックコンデンサは、市場の要望である小型大容量、低価格を実現することができ、ひいては電子機器の小型軽量化をも可能にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＮｉ内電積層セラミックコンデンサの断面を簡略化した図
【図２】本発明の一実施の形態において焼成前の生チップの断面を簡略化した図
【図３】本発明の一実施の形態において端子電極層を塗布して焼成した積層セラミックコンデンサの断面を簡略化した図
【符号の説明】
１ 誘電体層
２ 内部電極
３ 第一端子電極層
４ 焼成後の生チップ
５ 第二端子電極層
６ ニッケルメッキ層
７ ハンダメッキ層
８ 積層セラミックコンデンサ
Claims (5)
- ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、
ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、
前記共生地は、前記積層セラミックコンデンサの素体の耐還元性誘電体材料と同組成であり、かつ、前記共生地の粒子径は、前記素体の耐還元性誘電体材料の粒子径より大きく、両者の平均粒径の差は、０．２μｍ以上１μｍ以下の範囲であることを特徴とする端子電極ペースト。 - ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、
ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、
前記共生地は、前記積層セラミックコンデンサの素体の耐還元性誘電体材料と同組成であり、かつ、前記無機成分のニッケル粉末の粒子径は、前記内部電極に用いられるニッケルペーストのニッケル粉の粒子径より大きく、両者の平均粒径の差は、０．２μｍ以上１μｍ以下の範囲であることを特徴とする端子電極ペースト。 - ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、
ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、
前記共生地は、前記積層セラミックコンデンサの素体のチタン酸バリウム系耐還元性誘電体材料と同組成であり、かつ、前記共生地の耐還元性誘電体材料に用いられるチタン酸バリウムのＢａ／Ｔｉ比は、前記素体の耐還元性誘電体材料に用いられるチタン酸バリウムのＢａ／Ｔｉ比よりも大きく、両者の差は、０．００１以上０．０１以下の範囲であることを特徴とする端子電極ペースト。 - ニッケルを内部電極とする積層セラミックコンデンサの未焼結体と同時焼成可能な端子電極ペーストであって、
ニッケル粉末に添加物として共生地を５重量％以上５０重量％以下の範囲で加えた無機成分と、有機バインダと、溶剤とを混練してなり、
前記共生地は、前記積層セラミックコンデンサの素体のチタン酸バリウム系耐還元性誘電体材料と同組成であり、かつ、前記共生地のチタン酸バリウム系耐還元性誘電体材料のＡサイト／Ｂサイト比が、前記素体のチタン酸バリウム系耐還元性誘電体材料のＡサイト／Ｂサイト比よりも大きくなるように、Ｂａ、Ｃａ、Ｓｒ、Ｍｇ成分のうち少なくとも一つ以上を、前記共生地に対して０．２ｍｏｌ％以上３ｍｏｌ％以下の範囲で含有することを特徴とする端子電極ペースト。 - 請求項１から請求項４項までのいずれか一項記載の端子電極ペーストにより形成される第一端子電極層と、前記第一端子電極層上に形成される第二端子電極層と、前記第二端子電極層上に形成されるニッケルメッキ層と、前記ニッケルメッキ層上に形成されるハンダメッキ層とを備え、
前記第二端子電極層は、Ａｇ、Ｃｕ、およびそれらの合金のうちから選ばれた少なくとも一種以上の金属を主成分とする積層セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30448896A JP3679529B2 (ja) | 1996-11-15 | 1996-11-15 | 端子電極ペーストおよび積層セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30448896A JP3679529B2 (ja) | 1996-11-15 | 1996-11-15 | 端子電極ペーストおよび積層セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10144561A JPH10144561A (ja) | 1998-05-29 |
| JP3679529B2 true JP3679529B2 (ja) | 2005-08-03 |
Family
ID=17933643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30448896A Expired - Fee Related JP3679529B2 (ja) | 1996-11-15 | 1996-11-15 | 端子電極ペーストおよび積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3679529B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000100647A (ja) * | 1998-09-24 | 2000-04-07 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
| JP3905994B2 (ja) * | 1999-03-31 | 2007-04-18 | 京セラ株式会社 | 積層セラミックコンデンサの製法 |
| JP4853048B2 (ja) * | 2006-03-02 | 2012-01-11 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
| CN102105954B (zh) * | 2009-01-28 | 2014-04-09 | 株式会社村田制作所 | 层叠型电子零件 |
| JP2010238742A (ja) * | 2009-03-30 | 2010-10-21 | Fdk Corp | チップ型電子部品の製造方法、チップ型電子部品 |
| WO2011162260A1 (ja) * | 2010-06-24 | 2011-12-29 | Tdk株式会社 | チップサーミスタ及びその製造方法 |
| JP5899609B2 (ja) * | 2010-08-06 | 2016-04-06 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
| JP2014143220A (ja) * | 2011-03-28 | 2014-08-07 | Ngk Insulators Ltd | セラミックスデバイス、及び圧電デバイス |
| JP2014143219A (ja) * | 2011-03-28 | 2014-08-07 | Ngk Insulators Ltd | セラミックスデバイス、及び圧電デバイス |
| JP2018032788A (ja) * | 2016-08-25 | 2018-03-01 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| CN111180209A (zh) * | 2020-02-28 | 2020-05-19 | 国巨电子（中国）有限公司 | 一种高压贴片陶瓷电容及其制作方法 |
-
1996
- 1996-11-15 JP JP30448896A patent/JP3679529B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10144561A (ja) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2852372B2 (ja) | 積層セラミックコンデンサ | |
| JP6020503B2 (ja) | 積層セラミック電子部品 | |
| JP2007281400A (ja) | 表面実装型セラミック電子部品 | |
| JP2001307947A (ja) | 積層チップ部品及びその製造方法 | |
| JP3535998B2 (ja) | 積層セラミック電子部品 | |
| JP7587445B2 (ja) | セラミック電子部品 | |
| JP2007036003A (ja) | 積層コンデンサ | |
| JP2020167231A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| JP3679529B2 (ja) | 端子電極ペーストおよび積層セラミックコンデンサ | |
| JP4463045B2 (ja) | セラミック電子部品及びコンデンサ | |
| JP2012182355A (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
| JP2943380B2 (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP2012009556A (ja) | セラミック電子部品及びその製造方法 | |
| KR101532149B1 (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
| CN111755248B (zh) | 层叠陶瓷电容器 | |
| JP5498973B2 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
| JP2001237137A (ja) | 積層コンデンサ及びそのための外部電極導体ペースト | |
| JP3544569B2 (ja) | 積層セラミックコンデンサ | |
| JPH07201636A (ja) | 積層電子部品及びその製造方法 | |
| JP3716746B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR100809214B1 (ko) | 도전성 입자, 이를 포함하는 전자부품의 도전체층 형성용도전성 페이스트 및 이를 이용하여 제조된 전자부품 | |
| JPH0684693A (ja) | 積層セラミックコンデンサ | |
| JP2022166463A (ja) | セラミック電子部品および実装基板 | |
| JP2003347148A (ja) | 導電性ペースト及び積層セラミック電子部品 | |
| JPH07201637A (ja) | 積層セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050513 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |