JP4853048B2 - 積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP4853048B2
JP4853048B2 JP2006055837A JP2006055837A JP4853048B2 JP 4853048 B2 JP4853048 B2 JP 4853048B2 JP 2006055837 A JP2006055837 A JP 2006055837A JP 2006055837 A JP2006055837 A JP 2006055837A JP 4853048 B2 JP4853048 B2 JP 4853048B2
Authority
JP
Japan
Prior art keywords
multilayer ceramic
firing
thickness
ceramic capacitor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006055837A
Other languages
English (en)
Other versions
JP2007234924A (ja
Inventor
淳美 伊藤
朋一 山口
淳夫 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006055837A priority Critical patent/JP4853048B2/ja
Publication of JP2007234924A publication Critical patent/JP2007234924A/ja
Application granted granted Critical
Publication of JP4853048B2 publication Critical patent/JP4853048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサの製造方法に関するものである。
従来の積層セラミック電子部品の製造方法について積層セラミックコンデンサを例に説明する。
図3は、一般的な積層セラミックコンデンサ31の一部切欠斜視図であり、誘電体層32と内部電極33とが交互に積層されて積層体を構成し、内部電極33はその端面が積層体の対向する両端面に交互に露出するよう積層されており、積層体の両端面に形成された一対の外部電極34に交互に接続されている。
このような積層セラミックコンデンサの焼成においては、量産性や焼成に使用される焼成炉の性能などを考慮して決められた速度で所定の焼成温度まで昇温し、その温度で一定時間保って焼成して所望の機能をもたせている。
所定の焼成温度とは、積層セラミックコンデンサに用いられるセラミック(誘電体材料)により異なるが、おおむね1000℃〜1350℃程度の温度である。
またNiあるいはNiを主成分とする金属を内部電極となる導電体層として持つ場合においては、焼成は雰囲気を制御した状態において行われているが、Ni金属などの導電体層の焼結は一般的に誘電体層の焼結よりも早く、導電体層の焼結が過度に進行した場合には積層セラミックコンデンサの内部構造欠陥につながりやすいため、誘電体層と導電体層の焼結をコントロールすることが重要である。
このため、例えば特許文献1には積層セラミックコンデンサ焼成時の平衡酸素分圧を適正に設定することによりNi内部電極の酸化による構造欠陥を生じさせることなく、またNi内部電極の玉化を抑制する焼成方法が提案されている。
特開2003−217965号公報
しかし、市場の要求により、セラミック電子部品の中でも特に積層セラミックコンデンサにおいては小型化、高性能化にますます拍車がかかる中で、より誘電体層の薄層化及び多層化が進展するにつれ、更に内部電極となる導電体層の焼結を精密にコントロールし、より信頼性の高い積層セラミックコンデンサを作製するための製造方法が必要になっている。
そこで本発明は、内部電極の焼結を最適な状態に止め、薄層多層であっても焼成に起因する内部電極のショート不良が少なく、信頼性に優れた積層セラミックコンデンサの製造方法を提供することを目的とする。
この目的を達成するために本発明は、少なくともセラミックス粉体と、有機結合材成分とを含有するグリーンシートを準備する工程と、NiあるいはNiを主成分とする金属よりなる導電体層と前記グリーンシートとを交互に積層して積層セラミックグリーンチップを作製する積層工程と、前記積層セラミックグリーンチップを焼成炉内で焼成して焼成温度に対する前記積層セラミックグリーンチップの厚み方向寸法を測定し前記積層セラミックグリーンチップの厚み寸法が最小になる温度域を決定する工程と、前記積層セラミックグリーンチップを焼成炉内で焼成する焼成工程とを含み、前記焼成工程は前記積層セラミックグリーンチップの厚み寸法が最小になる前記温度域で焼成することを特徴とするものであり、内部電極の焼結を最適な状態に止め、過焼結を防ぐことにより、薄層多層であってもショート不良が少なく、信頼性に優れた積層セラミックコンデンサを提供することができる。
さらに、本発明は、焼成温度に対する積層セラミックグリーンチップの厚み寸法が最小になる焼成温度をt℃とした場合に、t±10℃の温度域で焼成することを特徴とするものであり、量産性の高い方法で内部電極の焼結を最適な状態に止め、過焼結を防ぐことにより、薄層多層であってもショート不良が少なく、信頼性に優れた積層セラミックコンデンサを提供することができる。
本発明によると、セラミックス粉体と、有機結合材成分等を含有するグリーンシートと、NiあるいはNiを主成分とする金属よりなる導電体層とを交互に積層した積層セラミックグリーンチップを焼成炉内で焼成する際に、あらかじめ焼成温度に対する積層セラミックグリーンチップの厚み方向寸法を測定し、積層セラミックグリーンチップの厚み寸法が最小になる温度域を決定し、この温度域で焼成することを特徴とするものであり、内部電極の焼結を最適な状態に止め、過焼結を防ぐことにより、薄層多層であってもショート不良が少なく、信頼性に優れた積層セラミックコンデンサを提供することができるという効果を有する。
以下、本発明の積層セラミック電子部品の製造方法について実施の形態および図1〜図2を用いて、積層セラミックコンデンサを例に説明する。
図1は積層セラミックコンデンサを焼成する際に、焼成温度に対して焼成して得られた積層セラミックコンデンサの焼成後の厚み寸法、積層セラミックコンデンサ内部の誘電体層一層の厚み及び内部電極一層の厚みをプロットした図であり、図中の矢印は上記おのおのの厚みが左右どちらのY軸の目盛に該当するかを示す。
即ち、焼成後の積層体厚み寸法は左側のY軸目盛、誘電体層と内部電極の厚みは右側のY軸目盛が該当する。
なお誘電体層および内部電極の一層当りの厚みは、焼成後の積層セラミックコンデンサの破断面を電子顕微鏡で観察し、おのおの100箇所の厚みを測定した平均値である。
一般に積層セラミックコンデンサの焼成において、内部電極となる導電体層の焼結は、誘電体層となるグリーンシートの焼結よりも早く焼結が進む。
導電体層となるNi金属などは焼結が進むに従ってその表面積を減少させようとするため、焼結が進み過ぎた場合には、内部電極の連続性が少なくなるとともに厚みが増加し、最後には球形に近い形状に至る。
一方、誘電体層となるグリーンシートは、焼結するにしたがってその厚みが減少していく。
以上の理由により、積層セラミックコンデンサ全体として見た場合、グリーンシートの収縮が支配的な温度域では積層セラミックコンデンサの厚みは減少方向であり、一方内部電極の厚みは過焼結になった状態の温度域で増加することになる。
従って、積層セラミックコンデンサの焼成後の厚みを焼成温度に対してプロットした図1では、積層セラミックコンデンサの厚みが最小値を持つ焼成温度域が存在することになる。
ここで、図1において、内部電極の焼結が過度に進み過ぎた場合、上記のように内部電極の厚みが増大し、かつ誘電体層の厚みが減少するため、誘電体層を挟む内部電極どうしが接触しやすくなり、ショート不良などの信頼性に影響を及ぼすことになると考えられる。
本発明人らは前記図1のプロット図を始めとして薄層多層の積層セラミックコンデンサにおける焼成温度と、焼成によって得られる積層セラミックコンデンサの状態や信頼性を詳しく検討した結果、積層セラミックコンデンサの厚み寸法が最小になる温度域で焼成を行うことによって、信頼性に優れた積層セラミックコンデンサが得られることを見いだし、本発明を成すに至ったものである。
図2は、本一実施の形態による積層セラミックコンデンサ21の一部切欠斜視図であり、誘電体層22と内部電極23とが交互に積層されて積層体を構成し、内部電極23はその端面が積層体の対向する両端面に交互に露出するよう積層されており、積層体の両端面に形成された一対の外部電極24に交互に接続されている。
次に、本発明に係る積層セラミックコンデンサの製造方法について詳細に説明する。
まず、チタン酸バリウムを主成分とするセラミック粉末と、有機結合材成分としてポリビニルブチラール樹脂と、溶剤、可塑剤、分散剤等を混合してセラミックスラリーを作製し、ドクターブレード法を用いて焼成により誘電体層22となるグリーンシートを作製する。
一方、Ni単独、あるいはNiを主成分としてCuなどの添加物を含む金属粉末と、溶剤、樹脂、可塑剤等よりなるビヒクルとを混合して電極ペーストを作製し、この電極ペーストをスクリーン印刷法によりグリーンシート上に塗布して内部電極23となる導電体層を形成する。
次いで、この導電体層を形成したグリーンシートを80枚積層した後、その上段と下段に電極ペーストを塗布していないグリーンシートを1枚または複数枚積層して上下の保護層を形成し、積層体グリーンブロック(図示せず)を作製した。
次いで、この積層体グリーンブロックを長さ1.7mm×幅1.1mm×厚み1.0mmの寸法に切断して、焼成により積層セラミックコンデンサ21となる積層セラミックグリーンチップ(図示せず)を作製した。このとき積層セラミックグリーンチップの両端面は導電体層の一方の端部がグリーンシートを挟んで一層おきに交互に相対向する異なる端面に露出した構造とした。
次いで、前記積層セラミックグリーンチップをバッチ式雰囲気焼成炉に投入し、脱バインダーを行った後、窒素ガスと水素ガスの混合ガスによる還元性雰囲気下で1200℃〜1250℃の範囲で温度を変えながら焼成を繰返して、(表1)に示す試料番号1〜試料番号6の積層セラミックコンデンサを得た。
焼成後の試料番号1〜6の積層セラミックコンデンサの厚みを(表1)に示す。
Figure 0004853048
その後試料番号1〜6の積層セラミックコンデンサおのおの100個に一対の外部電極24を形成した。外部電極を形成した積層セラミックコンデンサ100個について、静電容量を測定し、静電容量の平均値と標準偏差を算出した結果を(表1)に示す。
静電容量の測定は、静電容量計を用いて、周波数1.0kHz、入力信号レベル1.0Vrmsにて測定した。
次に、静電容量測定後の試料番号1〜6の積層セラミックコンデンサを湿度65%、温度40℃の雰囲気下で、所定の電圧(積層セラミックコンデンサの定格電圧)を印加しながら信頼性試験を1000時間行った。
1000時間の信頼性試験終了後の各試料について、ショート率を算出した結果を(表1)に合わせて示す。
ここでショート率とは、信頼性試験終了後の積層セラミックコンデンサ試料100個を測定し、ショート状態(抵抗値が1000Ω以下)の個数を百分率で表したものである。
(表1)の試料番号1〜6の結果から明らかなように、焼成後の積層体厚みが最も小さくなる焼成温度t℃((表1)では1220℃)で焼成した試料番号3と、t℃(1220℃)±10℃の温度範囲において焼成した試料番号2(焼成温度1210℃)および試料番号4(焼成温度1230℃)では信頼性試験におけるショート率が0%となり、また標準偏差の結果からわかるように静電容量のばらつきも小さくなっている。
しかしながら、(表1)に*印で示した試料番号1および5、6は信頼性試験の結果ショート不良を示し、また静電容量のばらつきも大きくなっている。
これは、試料番号1では、焼成温度が1200℃と低く、誘電体層内部にバインダーが脱したあとの微小な空孔が多数残るため、焼成後の厚みが厚くなるとともに、内部に多くの空孔を持つため高電圧および長時間の電圧印加により内部破壊を起こしやすくショート不良となるためである。また、焼成が不十分なため誘電体層の厚みがばらつきやすくなるとともに、空孔の分布が不均一であり、誘電率に影響する空孔の寄与度がばらつくため、静電容量のばらつきも大きくなる。
一方、試料番号5及び6では焼成温度が高くなるにつれて内部電極の厚みが増加するため、焼成後の積層体厚みも厚くなる。
ところが、試料番号5及び6では内部電極の焼結が進み過ぎた過焼結の状態であり、内部電極が玉化することにより内部電極同士が接触し、ショート不良を引き起こしやすくなる。
さらに、内部電極の玉化により、静電容量に寄与する内部電極の面積がばらつくため、静電容量のばらつきも大きくなる。
このように積層セラミックコンデンサの焼結はセラミックである誘電体層とNi内部電極の異なる二相の複合的な焼結反応であり、この二相は互いに複雑な相互作用を及ぼしあいながら焼結反応が進むと考えられる。従って、この誘電体層と内部電極の焼結反応が最適な温度域で焼成を行うべきであり、本発明を用いることにより段階的に焼成温度を変化させ、焼成後の積層セラミックコンデンサの厚みを測定するという平易な手段によりあらかじめ適正な焼成温度を決定することが可能となり、この適正な焼成温度で焼成することにより信頼性や静電容量の均一性に優れた積層セラミックコンデンサを得ることができる。
なお、本一実施の形態においては最適焼成温度範囲が1220℃を中心として1210℃〜1230℃の範囲となった例を示したが、この温度にとらわれるものではなく、誘電体材料や内部電極材料、積層数などの積層体の条件によってその最適焼成温度が決定され、最適焼成温度の上下10℃の温度範囲内で焼成することにより本発明の効果が得られるものである。
また、本一実施の形態では積層セラミックコンデンサを例に説明したが、これに限定されるものではなく、他のセラミック電子部品、例えば積層チップバリスタや積層チップサーミスタ、積層チップコイル、セラミック多層基板等においても同様の効果が得られるものである。
本発明にかかる積層セラミック電子部品の製造方法は、セラミックス粉体と、有機結合材成分等を含有するグリーンシートと、NiあるいはNiを主成分とする金属よりなる導電体層とを交互に積層した積層セラミックグリーンチップを焼成炉内で焼成する際に、あらかじめ焼成温度に対する積層セラミックグリーンチップの厚み方向寸法を測定し、積層セラミックグリーンチップの厚み寸法が最小になる温度域を決定し、この温度域で焼成することを特徴とするものであり、内部電極の焼結を最適な状態に止め、過焼結を防ぐことにより、薄層多層であってもショート不良が少なく、信頼性に優れた積層セラミック電子部品を提供することができ、積層セラミック電子部品の製造方法等に有用である。
本発明の一実施の形態における焼成温度に対する積層セラミックコンデンサの厚み変化を説明するための図 同積層セラミックコンデンサの一部切欠斜視図 一般的な積層セラミックコンデンサの一部切欠斜視図
符号の説明
21 積層セラミックコンデンサ
22 誘電体層
23 内部電極
24 外部電極

Claims (2)

  1. 少なくともセラミックス粉体と、有機結合材成分とを含有するグリーンシートを準備する工程と、
    NiあるいはNiを主成分とする金属よりなる導電体層と前記グリーンシートとを交互に積層して積層セラミックグリーンチップを作製する積層工程と、
    前記積層セラミックグリーンチップを焼成炉内で焼成して焼成温度に対する前記積層セラミックグリーンチップの厚み方向寸法を測定し前記積層セラミックグリーンチップの厚み寸法が最小になる温度域を決定する工程と、
    前記積層セラミックグリーンチップを焼成炉内で焼成する焼成工程とを含み、
    前記セラミック粉体は、チタン酸バリウムを主成分とし、
    前記焼成工程において、前記積層セラミックグリーンチップの厚み寸法が最小になる前記温度域で焼成する積層セラミックコンデンサの製造方法。
  2. 焼成温度に対する前記積層セラミックグリーンチップの厚み寸法が最小になる温度をt℃とした場合に、前記温度域がt±10℃である請求項1に記載の積層セラミックコンデンサの製造方法。
JP2006055837A 2006-03-02 2006-03-02 積層セラミックコンデンサの製造方法 Expired - Fee Related JP4853048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006055837A JP4853048B2 (ja) 2006-03-02 2006-03-02 積層セラミックコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006055837A JP4853048B2 (ja) 2006-03-02 2006-03-02 積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2007234924A JP2007234924A (ja) 2007-09-13
JP4853048B2 true JP4853048B2 (ja) 2012-01-11

Family

ID=38555192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006055837A Expired - Fee Related JP4853048B2 (ja) 2006-03-02 2006-03-02 積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JP4853048B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992513A (ja) * 1982-11-18 1984-05-28 松下電器産業株式会社 積層セラミツクコンデンサの製造方法
JP3679529B2 (ja) * 1996-11-15 2005-08-03 松下電器産業株式会社 端子電極ペーストおよび積層セラミックコンデンサ
JP3161355B2 (ja) * 1997-02-28 2001-04-25 株式会社村田製作所 絶縁セラミック組成物およびそれを用いたセラミックインダクタ
JP3417911B2 (ja) * 2000-08-21 2003-06-16 ティーディーケイ株式会社 誘電体磁器組成物の製造方法と誘電体層含有電子部品の製造方法
JP3775366B2 (ja) * 2001-09-27 2006-05-17 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2003317542A (ja) * 2002-02-22 2003-11-07 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2004146635A (ja) * 2002-10-25 2004-05-20 Murata Mfg Co Ltd 積層セラミック電子部品および積層セラミック複合部品
JP2005162557A (ja) * 2003-12-04 2005-06-23 Tdk Corp 誘電体磁器組成物の製造方法、誘電体層含有電子部品の製造方法および誘電体層含有電子部品
JP2006156838A (ja) * 2004-11-30 2006-06-15 Tdk Corp 積層型電子部品用素子本体の焼成温度の予測方法

Also Published As

Publication number Publication date
JP2007234924A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
KR100800220B1 (ko) 적층형 세라믹 전자 부품의 제조 방법
JP6812677B2 (ja) 積層電子部品
KR20210001952A (ko) 적층형 전자부품 및 적층형 전자부품의 제조 방법
JP5293951B2 (ja) 電子部品
JP5772255B2 (ja) 積層電子部品
US10658115B1 (en) Capacitor component and method for manufacturing the same
JP5527404B2 (ja) 積層セラミック電子部品
JP2007234588A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2008085041A (ja) 積層セラミックコンデンサおよびその製法
JP5527405B2 (ja) 積層セラミック電子部品
JP4853048B2 (ja) 積層セラミックコンデンサの製造方法
JP2009266716A (ja) 導電性ペーストおよび積層セラミックコンデンサの製造方法
US7605051B2 (en) Method for forming internal electrode pattern and method for manufacturing multilayer ceramic electronic component using same
JP5527401B2 (ja) 積層セラミック電子部品
JP5527403B2 (ja) 積層セラミック電子部品
JP5527400B2 (ja) 積層セラミック電子部品
JP6193778B2 (ja) コンデンサ
JP2013173626A (ja) 誘電体磁器組成物及びセラミック電子部品
JP6117557B2 (ja) 積層型電子部品
JP3720550B2 (ja) 積層セラミックコンデンサの製法
JPH07106187A (ja) 積層セラミック電子部品の製造方法
JP2024068110A (ja) 積層型電子部品
JP5887919B2 (ja) 電極焼結体および積層電子部品
JP5527402B2 (ja) 積層セラミック電子部品
JP2006156838A (ja) 積層型電子部品用素子本体の焼成温度の予測方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090302

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090414

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4853048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees