JP6812677B2 - 積層電子部品 - Google Patents

Description

本発明は、積層電子部品に関する。

近年、携帯電話などのデジタル電子機器に使用される電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、当該回路を構成する積層電子部品の小型化、大容量化が急速に進んでいる。

特許文献１では、電極材料の使用効率を高めたり、静電容量の増大や精度などを高めたりするために、サイドギャップをなくした構造の積層セラミックコンデンサが提案されている。しかし、内部電極がセラミック焼結体の側面に露出することになるため、耐電圧が低いという問題があった。

また、誘電体層を薄層化すると、内部電極層の端部において電界が集中し易くなり、絶縁抵抗が低下する傾向となる。

また、特許文献２に示すように、サイドギャップを設けた積層セラミック電子部品も知られている。しかしながら、サイドギャップを有する積層セラミック電子部品の従来技術において、絶縁耐圧を高めるためには、導体層をセラミック焼結体の側面からより内側に入り込ませる必要があり、その入り込み量を均一にしようとしている。ところが、セラミック層の薄層化に伴い、導体層が存在しないセラミック層の機械的強度が低下し、絶縁層形成工程において構造欠陥（クラックまたはデラミネーション）を発生し易くなり、結果的に、絶縁抵抗の低下を抑制することは困難であるという問題が発生することが本発明者等により見出された。

特公平２−３０５７０号公報 特開平１１−３４００８１号公報

本発明は、上記の実状に鑑みてなされたものであり、絶縁抵抗が良好な積層電子部品を提供することを目的とする。

上記目的を達成するため、本発明の積層電子部品は、以下の通りである。

［１］第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の端面（側面）にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記内部電極層の前記第１軸方向の端部は、前記誘電体層の前記第１軸方向の端部から第１軸の方向に沿って内側に、所定の引込み距離で引き込んでおり、
前記内部電極層の各層にて、前記引込み距離が所定範囲で分散していることを特徴とする積層電子部品。

本発明によれば、内部電極層の各層にて、内部電極層の引込み距離が所定範囲で分散していることから、内部電極層の第１軸方向の両端部において、異なる層の内部電極層が接触することを有効に防止することが可能になり、異なる層の内部電極層の距離を十分なものにすることができる。このため、誘電体層を、仮に薄層化したとしても、絶縁抵抗が良好な積層電子部品を提供できる。

上記［１］の具体的態様として、下記の態様が例示される。

［２］前記引込み距離の分散度合いを示すＣＶ値が０．０５〜１．０である前記［１］に記載の積層電子部品。

［３］ｋ層目の前記内部電極層とｋ＋１層目の前記内部電極層の間の前記誘電体層の厚みをｔｄ_ｋとし、
ｋ層目の前記内部電極層の引込み距離をｄ_ｋとし、
ｋ＋１層目の前記内部電極層の引込み距離をｄ_ｋ＋１として、
Ｑ値＝ｔｄ_ｋ ^２／（ｔｄ_ｋ ^２＋｜ｄ_ｋ＋１−ｄ_ｋ｜^２）とした場合、
Ｑ値は０．００４〜０．３００である前記［１］または［２］に記載の積層電子部品。

［４］前記絶縁層は、ＳｉおよびＢａを含む前記［１］〜［３］のいずれかに記載の積層電子部品。

［５］前記内部電極層の前記第１軸方向の端部と前記絶縁層の間に非導体部が存在する前記［１］〜［４］のいずれかに記載の積層電子部品。

［６］前記非導体部が前記内部電極層を構成する元素の酸化物を含む前記［５］に記載の積層電子部品。

［７］第１軸の方向に連続し、第１軸および第２軸を含む平面に実質的に平行な内部電極パターン層が形成されたグリーンシートを第３軸の方向に積層してグリーン積層体を得る工程と、
前記グリーン積層体を第２軸および第３軸を含む平面に平行な切断面が得られるように切断してグリーンチップを得る工程と、
前記グリーンチップを焼成して、内部電極層と誘電体層とが交互に積層した素子本体を得る工程と、
前記素子本体の第１軸方向の端面に絶縁層用ペーストを塗布して、焼き付けることにより、絶縁層が形成されたセラミック焼結体を得る工程と、
前記セラミック焼結体の第２軸方向の端面に外部電極用ペーストを焼き付けることにより、外部電極が形成された積層電子部品を得る工程と、を有し、
前記内部電極層の前記第１軸方向の端部は、前記誘電体層の前記第１軸方向の端部から第１軸の方向に沿って内側に、所定の引込み距離で引き込んでおり、
前記内部電極層の各層にて、前記引込み距離が所定範囲で分散している積層電子部品の製造方法。

図１は、本発明の実施形態に係る積層セラミックコンデンサの概略断面図である。 図２は、図１に示すII‐II線に沿う断面図である。 図３Ａは、図２の要部拡大図である。 図３Ｂは、図２の要部拡大図である。 図３Ｃは、図２の要部拡大図である。 図４は、図１に示す積層セラミックコンデンサの製造過程におけるグリーンシートの積層工程を示す概略断面図である。 図５Ａ（ａ）は、図４に示すＶ‐Ｖ線に沿うｎ層目の内部電極パターン層の一部を示す平面図であり、図５Ａ（ｂ）は、ｎ＋１層目の内部電極パターン層の一部を示す平面図である。 図５Ｂは、図４に示すＶ‐Ｖ線に沿う内部電極パターン層の一部を示す平面図である。 図６Ａは図４に示すグリーンシートを積層後の積層体のＸ‐Ｚ軸平面に平行な概略断面図である。 図６Ｂは図４に示すグリーンシートを積層後の積層体のＹ‐Ｚ軸平面に平行な概略断面図である。 図７は本実施例のたわみ強度の測定方法を説明するための模式図である。

本実施形態に基づき、図面を参照しつつ詳細に説明するが、本発明は以下に説明する実施形態のみに限定されない。

また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。

以下、本発明を、図面に示す実施形態に基づき説明する。

積層セラミックコンデンサの全体構成
本実施形態に係る積層電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。

図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、セラミック焼結体４と、第１外部電極６と、第２外部電極８とを有する。また、図２に示すように、セラミック焼結体４は、素子本体３と絶縁層１６とを有する。

素子本体３は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層１０と内部電極層１２とを有し、内側誘電体層１０の間に内部電極層１２がＺ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層１２と内側誘電体層１０は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。

内側誘電体層１０と、内部電極層１２とが交互に積層される部分が内装領域１３である。

また、素子本体３は、その積層方向Ｚ（Ｚ軸）の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層を複数積層して形成してある。

なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。

内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでも異なっていても良く、特に限定されず、たとえば、ＡＢＯ_３などのペロブスカイト構造の誘電体材料やニオブ酸アルカリ系セラミックを主成分として構成される。

ＡＢＯ_３において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．０２０である。

このほか、副成分として、二酸化珪素、酸化アルミニウム、酸化マグネシウム、アルカリ金属化合物、アルカリ土類金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等が挙げられるがこれらに限定されない。その含有量も組成等に応じて適宜決定すればよい。

なお、副成分として、二酸化珪素、酸化アルミニウムを用いることで、焼成温度を低下させることができる。また、副成分として、酸化マグネシウム、アルカリ金属化合物、アルカリ土類金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等を用いることで、寿命を改善できる。

内側誘電体層１０および外側誘電体層の積層数は、用途等に応じて適宜決定すればよい。

交互に積層される一方の内部電極層１２は、セラミック焼結体４のＹ軸方向第１端部の外側に形成してある第１外部電極６の内側に対して電気的に接続してある引出部１２Ａを有する。また、交互に積層される他方の内部電極層１２は、セラミック焼結体４のＹ軸方向第２端部の外側に形成してある第２外部電極８の内側に対して電気的に接続してある引出部１２Ｂを有する。

内装領域１３は、容量領域１４と引出領域１５Ａ，１５Ｂとを有する。容量領域１４は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域１５Ａは、外部電極６に接続する内部電極層１２の引出部１２Ａの間に位置する領域である。引出領域１５Ｂは、外部電極８に接続する内部電極層１２の引出部１２Ｂの間に位置する領域である。

内部電極層１２に含有される導電材は特に限定されず、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌ、Ｐｔなどの金属、またはそれらの合金を用いることができる。Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていてもよい。

内部電極層１２は、市販の電極用ペーストを使用して形成してもよく、内部電極層１２の厚みは用途等に応じて適宜決定すればよい。

図２に示すように、セラミック焼結体４のＸ軸方向の両端面には、素子本体３の内部電極層１２の端面を覆う絶縁層１６が備えられている。

また本実施形態では、積層方向（Ｚ軸方向）に隣接する内側誘電体層１０で挟まれる内部電極層１２のＸ軸方向端部は、素子本体３のＸ軸方向端面、すなわち、内側誘電体層１０のＸ軸方向端部からＸ軸方向に沿って内側に、所定の引込み距離で引き込んでおり、内部電極層１２の各層にて、引込み距離が所定範囲で分散している。

ここで、引込み距離とは、内側誘電体層１０のＸ軸方向端部から内部電極層１２のＸ軸方向端部までの距離を言う。また、内部電極層１２のＸ軸方向端部と絶縁層１６の間に後述する非導体部１８が存在する場合にも、引込み距離は、内側誘電体層１０のＸ軸方向端部から内部電極層１２のＸ軸方向端部までの距離を言う。

なお、内側誘電体層１０および内部電極層１２の端部は凹凸がある場合があるため、この場合は、内側誘電体層１０および内部電極層１２の最も外側の部分を基準とする。すなわち、一つの内側誘電体層１０のＸ軸方向の端部において、内側誘電体層１０のＸ軸方向の最も外側の部分から内部電極層１２のＸ軸方向の最も外側の部分までの距離を引込み距離とする。

なお、本実施形態では、全ての内部電極層１２が内側に所定範囲で引き込んでいる必要はなく、素子本体３のＸ軸方向の端面において一部の内部電極層１２が露出していてもよい。

例えば、引込み距離の分散度合いはＣＶ値で表される。ＣＶ値は、標準偏差と平均の比率（標準偏差／平均）である。引込み距離の分散度合いのＣＶ値の算出方法は下記の通りである。

図３Ａに示すようにｋ層目における引込み距離をｄ_ｋμｍとし、Ｎ層の内部電極層を有する素子本体３の引込み距離の平均値をｄ_ａμｍとして、Δｄ_ｋ＝｜ｄ_ｋ−ｄ_ａ｜とする。そうすると、引込み距離の標準偏差は、（Δｄ_１ ^２＋Δｄ_２ ^２＋・・・Δｄ_ｋ ^２＋・・・Δｄ_Ｎ ^２）^１／２で表される。以上をまとめると、ＣＶ値は、下記式（１）で表される。

本実施形態では、ＣＶ値が好ましくは１．０以下であり、さらに好ましくは０．０５〜１．０である。これにより、絶縁抵抗が良好な積層電子部品を得ることができる。

本発明者らは、このような効果が得られる要因を次のように考えている。素子本体３から内側に入り込んだ内部電極層１２は、一般的に、内側誘電体層１０の薄層化に伴って、内側誘電体層１０同士の接触による内部電極層１２の途切れ、または、絶縁層１６の形成工程のハンドリング等による内部電極層１２の伸びまたは構造欠陥を引き起こし易い。このように、内部電極層１２のＸ軸方向の端部が絶縁抵抗の低下の原因となっている。

ここで、「内部電極層１２の伸び」とは、素子本体３の内部電極層１２が露出した側面に余計な外力が加わると、内部電極層１２が伸びる現象である。余計な外力としては、大量の素子本体３を扱う時に素子本体３同士が衝突する際の外力や、素子本体３をピンセットで持った場合に素子本体３の側面に加わる外力などが挙げられる。この内部電極層１２の伸びによって、隣接する内部電極層１２同士がつながり、ショートを引き起こす可能性がある。

本実施形態では、内部電極層１２の伸びまたは構造欠陥の要因となる内部電極層１２のＸ軸方向の端部に対して、内部電極層１２の引込み距離をあえて分散させているところに特徴がある。この内部電極層１２のＸ軸方向の端部の引込み距離の分散は、内部電極層１２の伸びや構造欠陥を抑制するため、絶縁抵抗の低下の抑制が可能になったと考えている。

また、内部電極層１２のＸ軸方向の端部の引込み距離の分散は、内部電極層１２のＸ軸方向の端部に電界が集中するのを防ぐことにも役立っている。特に、内側誘電体層１０がたとえば０．５μｍ以下程度に薄層化された場合でも、絶縁抵抗の低下の抑制が可能になると共に、電界集中を抑制することができる。

また、本実施形態のように、内部電極層１２のＸ軸方向の端部の引込み距離が分散していることで、内部電極層１２のＸ軸方向の両端部において、異なる層の内部電極層１２が接触することを防ぎ、異なる層の内部電極層１２の距離を十分なものにすることができる。このため、内側誘電体層１０を薄層化した際の絶縁抵抗の低下の抑制が可能になると共に、ショート不良率を低下できると考えられる。

内部電極層１２のＸ軸方向の端部の引き込みは、例えば、内部電極層１２を形成する材料と内側誘電体層１０を形成する材料との焼結収縮率の違いによって形成される。また、絶縁層１６を形成する前の素子本体３のＸ軸方向の端面を、バレル研磨などで研磨することによっても、内部電極層１２のＸ軸方向の端部の引き込み距離を調整できる。

内部電極層１２の引込み距離を分散させる方法は特に限定されないが、例えば、後述するように、内部電極層１２毎に、共材の含有量を変えて、素子本体３をエッチングすることにより内部電極層１２の引込み距離を分散できる。

すなわち、共材の含有量が多い内部電極層１２では、エッチングにより内部電極層１２が削れにくいが、共材の含有量が少ない内部電極層１２では、エッチングにより内部電極層１２が削れ易い。このように、内部電極層１２毎にエッチングによる内部電極層１２の削れ易さが異なることにより、内部電極層１２の各層にて、内部電極層１２の引込み距離を分散させることができる。

また、エッチング溶液の濃度やエッチング時間を変化させることによって、内部電極層１２のＸ軸方向の端部の引込み距離の分散度合いを変化させることができる。

他にもイオンミリングのエッチングレートを変化させることで、内部電極層１２のＸ軸方向の端部の引込み距離を分散させたり、分散度合いを変化させることができる。

また、内部電極層１２のＸ軸方向の端部に、後述する非導体部１８を形成することによっても、内部電極層１２のＸ軸方向の端部の引込み距離を分散させたり、分散度合いを変化させることができる。

本実施形態では、図３Ｂに示すように、内部電極層１２のＸ軸方向の端部と絶縁層１６の間に非導体部１８が存在することが好ましい。これにより、内部電極層１２の各層にて、内部電極層１２の引込み距離を分散させることができ、内部電極層１２のＸ軸方向の両端部において、異なる層の内部電極層１２が接触することを防ぎ、異なる層の内部電極層１２の距離を十分なものにすることができる。このため、内側誘電体層１０を薄層化した際のショート不良率を低下できる。

本実施形態では、全ての内部電極層１２のＸ軸方向の端部と絶縁層１６の間に非導体部１８が存在することが好ましいが、非導体部が存在しない層があっても良い。

非導体部１８を構成する成分は特に限定されず、例えば、内部電極層１２を構成する元素の酸化物、窒化物もしくは合金またはこれらの混合物であってもよいが、内部電極層１２を構成する元素の酸化物を含むことがより好ましい。これにより、内部電極層１２の両端部と絶縁層１６の密着性が向上するため、絶縁耐圧がより良好になる。例えば、内部電極層１２がＮｉを含む場合には、非導体部１８にはＮｉＯが含まれることが好ましい。

本実施形態の絶縁層１６は、素子本体３のＺ軸方向の端面（主面）のＸ軸方向の両端部および／または素子本体３のＹ軸方向の端面のＸ軸方向の両端部を覆う絶縁層延長部１６ａを一体的に有することが好ましい。図示省略してあるが、外部電極６，８のＺ軸方向の両端部は、絶縁層延長部１６ａのＹ軸方向の両端部を覆っている。

また、本実施形態では、図１に示す外部電極６，８のＸ軸方向の両端部は、図２に示す絶縁層１６のＹ軸方向の両端部をＸ軸方向の両側からは覆ってはいないが、覆うように構成しても良い。

絶縁層１６の軟化点は５００℃〜１０００℃であることが好ましい。これにより、前後の工程で発生しうる構造欠陥の影響を減らすことができる。

本実施形態の絶縁層１６を構成する成分は、特に限定されず、例えば、セラミック、アルミニウム、ガラス、チタン、樹脂などが挙げられるが、ＳｉおよびＢａを含むことが好ましい。絶縁層１６にＳｉおよびＢａが含まれることにより、素子本体３と絶縁層１６の接着強度が良好になる。その結果、内側誘電体層１０の厚みを薄層化してもたわみによる外部応力に対して抵抗を持つことができる。これは、絶縁層１６と素子本体３との界面に反応相が形成されるためであると考えられる。ここで反応相とは、絶縁層１６の構成成分の少なくとも一つが内側誘電体層１０に拡散した部分をいう。

反応相の認定については、例えば、セラミック焼結体４の誘電体層と絶縁層１６の界面について、Ｓｉ元素のＳＴＥＭ−ＥＤＳ分析を行い、Ｓｉ元素のマッピングデータを得て、Ｓｉ元素が存在する箇所を反応相と認定できる。

素子本体３のＸ軸方向の端面を絶縁層１６で被覆することにより、絶縁性が高められるだけでなく、外部からの環境負荷に対して、耐久性、耐湿性が増す。また、焼成後の素子本体３のＸ軸方向の端面を絶縁層１６が被覆するため、ギャップ部（サイドギャップ）の幅が小さく、かつ、均一な絶縁層１６を形成することができる。

外部電極６，８の材質も特に限定されないが、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の少なくとも１種、もしくはそれらの合金または導電性樹脂などの公知の導電材を用いることができる。外部電極６，８の厚さは用途等に応じて適宜決定すればよい。

なお、図１において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が、引出領域１５Ａ，１５Ｂ（引出部１２Ａ，１２Ｂ）が形成される方向に一致する。

本実施形態では、図２に示すように、絶縁層１６のうち、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６の外面までの区間をギャップ部としている。

本実施形態では、ギャップ部のＸ軸方向の幅Ｗｇａｐは、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６のＸ軸方向の端面までの寸法に一致するが、幅Ｗｇａｐは、Ｚ軸方向に沿って均一である必要はなく、多少変動していても良い。幅Ｗｇａｐは、好ましくは０．１μｍ〜４０μｍであり、素子本体３の幅Ｗ０に比較すれば、きわめて小さい。

本実施形態では、従来に比較して、幅Ｗｇａｐをきわめて小さくすることが可能になり、しかも、内部電極層１２の引込み距離が十分に小さい。そのため、本実施形態では、小型でありながら、大きな容量の積層コンデンサを得ることができる。

なお、素子本体３の幅Ｗ０は、内側誘電体層１０のＸ軸方向に沿う幅に一致する。

Ｗｇａｐを上記の範囲内とすることで、クラックが発生しにくくなると共に、セラミック焼結体４がより小型化されても、静電容量の低下が少ない。

本実施形態では、図２に示すように、絶縁層１６のＺ軸方向の両端部において、素子本体３のＺ軸方向の両端面のＸ軸方向端部を覆う絶縁層延長部１６ａが絶縁層１６に一体的に形成していてもよい。素子本体３のＸ軸方向の両端面からの絶縁層延長部１６ａのＸ軸方向のそれぞれの幅Ｗ１とＷ０の比は、好ましくは１／３０≦Ｗ１／Ｗ０＜１／２である。

図３Ｃに示すように、ｋ層目の内部電極層１２とｋ＋１層目の内部電極層１２の間の内側誘電体層１０の厚みをｔｄ_ｋとし、ｋ層目の内部電極層１２の引込み距離をｄ_ｋとし、ｋ＋１層目の内部電極層１２の引込み距離をｄ_ｋ＋１とする。本実施形態では、ｋ層目の内部電極層１２のＸ軸方向の端部とｋ＋１層目の内部電極層１２のＸ軸方向の端部の距離が、適度な距離であることが好ましい。この点を定量化するための式としては、下記式（２）が挙げられる。
Ｑ値＝ｔｄ_ｋ ^２／（ｔｄ_ｋ ^２＋｜ｄ_ｋ＋１−ｄ_ｋ｜^２） （２）

式（２）のＱ値は「ｋ層目の内部電極層とｋ＋１層目の内部電極層の間の誘電体層の厚み」の２乗と、「ｋ層目の内部電極層のＸ軸方向の端部とｋ＋１層目の内部電極層のＸ軸方向の端部の距離」の２乗の比である。本実施形態では、Ｑ値は、０．００４〜０．３００であることが好ましく、０．０１５〜０．３００であることがより好ましい。

Ｑ値が０．００４以上である場合、Ｑ値が０．００４未満の場合に比べて、内側誘電体層１０の厚みに対して内部電極層１２の端部間の距離が長過ぎず、容量面積が十分となり、静電容量が良好になる。Ｑ値が０．０１５以上である場合には、静電容量がより良好になる。また、Ｑ値が０．３００以下である場合、Ｑ値が０．３００より大きい場合に比べて、内側誘電体層１０の厚みに対して内部電極層１２の端部間の距離が短過ぎず、内部電極層１２のＸ軸方向端部において電界が集中しにくく、絶縁破壊電圧不良率が良好となる。

本実施形態のように、内部電極層１２の各層にて、内部電極層１２のＸ軸方向の端部の引込み距離が分散しており、Ｑ値が上記の範囲に含まれることで、内部電極層１２のＸ軸方向の両端部において、異なる層の内部電極層１２が接触することを防ぎ、異なる層の内部電極層１２の距離を十分なものにすることができる。このため、内側誘電体層１０を薄層化した際のショート不良率を低下できる。

図３Ｂにおいて、非導体部１８は、各内部電極層１２のＸ軸方向の端部に、内部電極層１２のＸ軸方向の端部から所定の幅ＷＵの範囲で形成してある。なお、図３Ｂに示すように、非導体部１８の端部は凹凸がある場合があるが、１箇所の非導体部１８において最も幅のある部分を幅ＷＵとする。

また、非導体部１８の幅ＷＵは、各内部電極層１２毎にばらつく可能性もある。

本実施形態の非導体部１８は、内部電極層１２の端部を酸化処理したり、窒化処理したり、スパッタリングによる合金化処理をすることにより得られる。また、非導体部１８の幅ＷＵは、内部電極層１２の端部を酸化処理または窒化処理する際の保持時間やスパッタ時間等を変化させることにより制御できる。

セラミック焼結体４のＸ軸方向の両側の幅Ｗｇａｐは相互に同じでも異なっていてもよい。また、セラミック焼結体４のＸ軸方向の両側の幅Ｗ１も相互に同じでも異なっていてもよい。さらに、素子本体３の引込み距離の平均値ｄ_ａも相互に同じでも異なっていてもよい。

絶縁層１６は、図１に示す素子本体３のＹ軸方向の両端面を広く覆っていないことが好ましい。素子本体３のＹ軸方向の両端面には、外部電極６，８が形成されて内部電極層１２と接続される必要があるからである。また、本実施形態の外部電極６，８は、絶縁層延長部１６ａを覆う構成となっていてもよい。

内側誘電体層１０の厚みｔｄは特に限定されず、好ましくは０．１μｍ〜５．０μｍである。

内部電極層１２の厚みｔｅは特に限定されず、好ましくは０．１μｍ〜５．０μｍである。

外装領域１１の厚みｔｏは特に限定されず、好ましくは０．１〜５．０μｍである。

積層セラミックコンデンサの製造方法
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。本実施形態に係る積層セラミックコンデンサ２は、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、絶縁層用ペーストを塗布・焼き付けし、絶縁層１６を形成し、外部電極６，８を印刷または転写して焼き付けることにより製造される。

まず、焼成後に図１に示す内側誘電体層１０を構成することになる内側グリーンシート１０ａおよび外側誘電体層を構成することとなる外側グリーンシート１１ａを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。

内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。

セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉体の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１〜０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アルコール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。

また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。

可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。

次に、焼成後に図１に示す内部電極層１２を構成することになる内部電極パターン層１２ａを製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。

導電材としてＮｉを用いる場合は、例えば、市販のＣＶＤ法、湿式化学還元法等を用いて作製したＮｉの粉体を用いてもよい。

本実施形態では、まず、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して内部電極層用ペーストを作製する。

次に、内部電極層用ペーストに共材を添加して、混練してｎ層目用の内部電極層用ペーストを作製する。

また、上記とは別に、内部電極層用ペーストに共材を添加して、混練してｎ＋１層目用の内部電極層用ペーストを作製する。

共材の量で内部電極層１２の端部の引込み距離の分散を制御する場合には、ｎ層目用の内部電極層用ペーストの共材の含有量とｎ＋１層目用の内部電極層用ペーストの共材の含有量は異なる。

共材の成分は特に限定されず、例えば、誘電体層の主成分を構成する成分と同じ成分を用いることができる。

次に、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシート１０ａを形成する。内側グリーンシート１０ａは、キャリアシート上に形成された後に乾燥される。

次に、図４に示すように内側グリーンシート１０ａの表面に、ｎ層目用の内部電極層用ペーストを用いてｎ層目の内部電極パターン層１２ａを形成する。また、上記と同様に内側グリーンシート１０ａを形成し、その表面にｎ＋１層目用の内部電極層用ペーストを用いてｎ＋１層目の内部電極パターン層を形成する。

このように、ｎ層目の内部電極パターン層が形成された内側グリーンシート１０ａと、ｎ＋１層目の内部電極パターン層が形成された内側グリーンシート１０ａを交互に積層し、図４に示す内部積層体１３ａを製造する。

そして、内部積層体１３ａを製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得る。

このようにすることで、グリーン積層体を焼成後、ｎ層目の内部電極層１２に含まれる共材の含有量とｎ＋１層目の内部電極層１２に含まれる共材の含有量が異なる素子本体３が得られる。すなわち、素子本体３には共材の含有量が異なる２種類の内部電極層１２が内側誘電体層１０を挟んで交互に積層されることになる。なお、共材の量以外の方法で、引込み距離の分散を制御する場合には、共材の量は、同じで良い。

また、グリーン積層体の製造方法としては、上記の他、外側グリーンシート１１ａに直接内側グリーンシート１０ａと内部電極パターン層１２ａとを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。

また、内部積層体１３ａを製造する際、図５Ａ（ａ）に示すように、ｎ層目において、Ｙ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。

次に、図５Ａ（ｂ）に示すように、ｎ＋１層目においてもＹ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。この際、ｎ層目とｎ＋１層目の内部電極パターン層１２ａの隙間３２は積層方向であるＺ軸方向において、重ならないように形成される。

このようにして、内部電極パターン層１２ａを有する内側グリーンシート１０ａを複数積層して、内部積層体１３ａを製造し、上記の方法によりグリーン積層体を得る。

次に、図５Ａ（ａ）、図５Ａ（ｂ）、図６Ａ、図６ＢのＣ１切断面およびＣ２切断面に沿って、グリーン積層体を切断してグリーンチップを得る。Ｃ１は、Ｙ‐Ｚ軸平面に平行な切断面であり、Ｃ２は、Ｚ‐Ｘ軸平面に平行な切断面である。

図５Ａ（ａ）に示すように、ｎ層目において内部電極パターン層１２ａを切断するＣ２切断面の両隣のＣ２切断面は、内部電極パターン層１２ａの隙間３２を切断する。また、ｎ層目において内部電極パターン層１２ａを切断したＣ２切断面は、ｎ＋１層目においては内部電極パターン層１２ａの隙間３２を切断する。

このような切断方法によりグリーンチップを得ることで、グリーンチップのｎ層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、一の切断面では露出し、他の切断面では露出しない構成となる。また、グリーンチップのｎ＋１層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、ｎ層目で内部電極パターン層１２ａが露出した方の切断面では、内部電極パターン層１２ａは露出せず、ｎ層目で内部電極パターン層１２ａが露出していない方の切断面では、内部電極パターン層１２ａが露出する構成となる。

さらに、グリーンチップのＣ１切断面においては、全ての層で内部電極パターン層１２ａが露出する構成となる。

なお、内部電極パターン層１２ａの形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。

また、内部電極パターン層１２ａの隙間３２に段差吸収層２０を形成してもよい。段差吸収層２０を形成することで、グリーンシート１０ａの表面で内部電極パターン層１２ａによる段差がなくなり、最終的に得られるセラミック焼結体４の変形防止に寄与する。

段差吸収層２０は、たとえば内部電極パターン層１２ａと同様にして、印刷法などで形成される。段差吸収層２０は、グリーンシート１０ａと同様なセラミック粉末と有機ビヒクルを含むが、グリーンシート１０ａと異なり、印刷により形成されるために、印刷し易いように調整してある。印刷法としては、スクリーン印刷、グラビア印刷などが例示される。

グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体３が得られる。

脱バインダ工程は、公知の条件とすればよく、たとえば、保持温度を２００℃〜４００℃とすればよい。

本実施形態において、焼成工程およびアニール工程は、還元雰囲気で行う。その他の焼成条件またはアニール条件は、公知の条件とすればよく、たとえば、焼成の保持温度は１０００℃〜１３００℃であり、アニールの保持温度は５００℃〜１０００℃である。

脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。

アニール後、内部電極層のＸ軸方向の端部を絶縁化処理する。絶縁化処理の方法としては、ウェットエッチング、酸化処理、イオンミリング、窒化処理、合金化などが挙げられる。

例えば、素子本体３のＸ軸方向の端面に対して、ＦｅＣｌ_３によるウェットエッチングを行って、大気雰囲気で焼成する酸化処理を行うことにより、Ｎｉを含む内部電極層１２のＸ軸方向の端部を引き込ませて、内部電極層１２のＸ軸方向の端部を絶縁化できる。

上記の通り、本実施形態の素子本体３は、ｎ層目の内部電極層１２に含まれる共材の含有量とｎ＋１層目の内部電極層１２に含まれる共材の含有量が異なる。したがって、ＦｅＣｌ_３によるウェットエッチングを行うことにより、共材が多い内部電極層１２は削れにくく、共材が少ない内部電極層１２はより削れ易い傾向にあることから、内部電極層１２の各層にて、内部電極層１２の引込み距離が分散する。

ウェットエッチングおよび酸化処理の条件は特に限定されないが、下記の条件で行うことが好ましい。
＜ウェットエッチング＞
ＦｅＣｌ_３エッチング液：エッチング液１００重量部に対して、ＦｅＣｌ_３を１０〜３０重量部添加する。
エッチング時間：５〜７２０ｓｅｃ。
＜酸化処理＞
昇温（降温）速度：１０℃〜５０００℃／時間
保持温度：５００℃〜１０００℃
雰囲気：大気中

次に、上記素子本体３のＸ軸方向の両端面に、絶縁層用ペーストを塗布し、焼き付けることにより、絶縁層１６を形成し、図１および図２に示すセラミック焼結体４を得る。この絶縁層１６により、絶縁性が高められるたけでなく、耐湿性も良好とされる。

絶縁層用ペーストを塗布する場合には、ペーストが、素子本体３のＸ軸方向の両端部のみではなく、素子本体３のＺ軸方向の両端面のＸ軸方向の両端部および／またはＹ軸方向の両端面のＸ軸方向の両端部にも塗布されるようにしてもよい。

絶縁層１６をガラスで構成する場合には、この絶縁層用ペーストは、例えばガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。

絶縁層１６を樹脂で構成する場合には、絶縁層用ペーストを用いず、樹脂を素子本体３のＸ軸方向の両端面と、素子本体３のＺ軸方向の両端面のＸ軸方向の両端部および／またはＹ軸方向の両端面のＸ軸方向の両端部に塗布する。

素子本体３への絶縁層用ペーストの塗布方法は特に限定されず、例えば、ディップ、印刷、塗布、蒸着、スパッタリング等が挙げられる。

素子本体３に絶縁層用ペーストを塗布して、乾燥、脱バインダ処理、焼き付けを行い、セラミック焼結体４を得る。

焼き付け時に液状化したガラス成分は、内側誘電体層１０の端部から内部電極層１２の端部までの空隙に毛細管現象により容易に入り込む。従って、絶縁層１６により、上記空隙が確実に満たされ、絶縁性が高められるだけでなく、耐湿性も良好とされる。

なお、絶縁層１６が樹脂の場合には、素子本体３の所定の箇所に樹脂を塗布した後、乾燥のみを行う。

上記のようにして得られたセラミック焼結体４３のＹ軸方向の両端面および／またはＺ軸方向の両端面に、必要に応じて、例えばバレル研磨やサンドブラストなどにより端面研磨を施す。

次に、絶縁層１６が焼き付けられたセラミック焼結体のＹ軸方向の両端面に、外部電極用ペーストを塗布して焼き付けし、外部電極６，８を形成する。外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。

なお、内部電極層１２の端部に対して、酸化処理を行った場合、外部電極６，８が形成されることになるセラミック焼結体４のＹ軸方向の両端面に露出している内部電極層１２の端部も酸化されていることがある。したがって、酸化処理を行った場合は、外部電極用ペーストを塗布する前または、外部電極用ペーストの焼き付けの際にセラミック焼結体４のＹ軸方向の両端面を還元処理することが好ましい。

外部電極６，８の形成については、絶縁層１６の形成に先立ち行っても良く、絶縁層１６の形成後に行っても良く、絶縁層１６の形成と同時に行ってもよいが、好ましくは、絶縁層１６を形成した後が良い。

また、外部電極６，８の形成方法についても特に限定されず、外部電極用ペーストの塗布・焼き付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。

そして、必要に応じ、外部電極６，８表面に、めっき等により被覆層を形成する。

このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。

従来は、誘電体層の一部をギャップ部としていたため、グリーンシートの表面のうち、焼成後にギャップ部となる部分には、Ｘ軸方向に沿って所定間隔で内部電極パターン層を形成しない余白パターンを形成していた。

これに対して、本実施形態では、内部電極パターン層はＸ軸方向に沿って連続して形成され、ギャップ部は、素子本体に絶縁層を形成することにより得られる。このため、ギャップ部を形成するための余白パターンを形成しない。したがって、従来の方法とは異なり、グリーンシートに平坦な内部電極パターン層の膜が形成される。このため、グリーンシートの面積当りのグリーンチップの取得個数が従来に比べて増加できる。

また、本実施形態では、従来と異なり、グリーン積層体の切断時に余白パターンを気にせずに済むため、従来に比べて、切断歩留まりが改善されている。

さらに、従来は、グリーンシートを積層すると、余白パターン部分は、内部電極パターン層が形成されている部分に比べて厚みが薄く、切断する際に、グリーンチップの切断面付近が湾曲してしまう問題があった。また、従来は内部電極パターン層の余白パターン部分近くに、盛り上がりが形成されるため、内部電極層に凹凸が生じ、これらを積層することで、内部電極またはグリーンシートが変形するおそれがあった。これに対して、本実施形態では、余白パターンを形成せず、内部電極パターン層の盛り上がりも形成されない。

さらに、本実施形態は、内部電極パターン層が平坦な膜であり、内部電極パターン層の盛り上がりが形成されず、また、ギャップ部付近において、内部電極パターン層の滲みやカスレが生じないため、取得容量を向上できる。この効果は、素子本体が小さければ小さいほど顕著である。

以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。

たとえば、内部電極層１２の各層にて、内部電極層１２のＸ軸方向の端部の引込み距離を分散させたり、分散度合いを変化させる方法としては、上記では、所定の内部電極パターン層を用いて、ウェットエッチングを行う方法を示したが、上記の方法に限定されない。

上記の方法の他、内部電極層１２のＸ軸方向の端部に非導体部１８を形成することによっても、内部電極層１２の各層にて、内部電極層１２のＸ軸方向の端部の引込み距離を分散させたり、分散度合いを変化させることができる。

具体的には、内部電極層１２のＸ軸方向の端部を酸化したり、窒化したり、合金化することにより、非導体部１８を形成できる。

この場合、用いられる素子本体３は、上記の共材の含有量が異なる２種類の内部電極層１２が内側誘電体層１０を挟んで交互に積層された素子本体３を用いてもよいし、共材の含有量が同じ内部電極層１２が内側誘電体層１０を挟んで交互に積層された素子本体３を用いてもよいし、内部電極層１２が共材を含んでいなくてもよい。

また、内部電極層１２のＸ軸方向の端部を酸化する方法としては、特に限定されず、上記の酸化処理の条件で酸化してもよいし、素子本体３のＸ軸方向の端部にガスレーザーを当てて、レーザーで高温にするすることにより酸化させてもよいし、内部電極層１２のＸ軸方向の端部に酸化ニッケルをスパッタリングなどによって塗布してもよい。

また、内部電極パターン層１２ａは、図５Ａ（ａ）、図５Ａ（ｂ）に示したパターンの他、図５Ｂに示すように、格子状の内部電極パターン層１２ａの隙間３２を有するパターンであってもよい。

また、本発明の積層電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、チップインダクタ、積層三端子フィルタ、圧電素子、チップサーミスタ、チップバリスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品などが例示される。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。

実施例１
下記の通り、試料番号１〜試料番号１０のコンデンサ試料を作製して、内部電極層の引込み距離の分散度合いを示すＣＶ値の測定と絶縁抵抗不良率の評価を行った。

まず、ＢａＴｉＯ_３系セラミック粉末：１００重量部と、ポリビニルブチラール樹脂：１０重量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５重量部と、溶媒としてのアルコール：１００重量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。

また、上記とは別に、Ｎｉ粒子４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。

さらに、内部電極層用ペースト１００重量部に対して、共材としてＢａＴｉＯ_３を１５．０重量部添加して、３本ロールによって混練したｎ層目用の内部電極層用ペーストを作製した。

また、内部電極層用ペースト１００重量部に対して、共材としてＢａＴｉＯ_３を３０．０重量部添加して、３本ロールによって混練したｎ＋１層目用の内部電極層用ペーストを作製した。

このように、ｎ層目用の内部電極層用ペーストとｎ＋１層目用の内部電極層用ペーストの２種類の内部電極層用ペーストを作製した。

上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが７μｍとなるように内側グリーンシートを形成した。次に、この上にｎ層目用の内部電極層用ペーストを用いて、ｎ層目の内部電極パターン層１２ａを所定パターンで形成した後、ＰＥＴフィルムからシートを剥離し、ｎ層目の内部電極パターン層１２ａを有する内側グリーンシート１０ａを得た。

また、上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが７μｍとなるように内側グリーンシート１０ａを形成した。次に、この上にｎ＋１層目用の内部電極層用ペーストを用いて、ｎ＋１層目の内部電極パターン層１２ａを所定パターンで形成した後、ＰＥＴフィルムからシートを剥離し、ｎ＋１層目の内部電極パターン層１２ａを有する内側グリーンシート１０ａを得た。

このように、共材の含有量が異なる内部電極パターン層１２ａを有する２種類の内側グリーンシートを交互に積層し、図４に示す内部積層体１３ａを製造した。

次に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧接着してグリーン積層体を得た。外側グリーンシート用ペーストは、内側グリーンシート用ペーストと同様の方法により得た。

次に、図５Ａ（ａ）、図５Ａ（ｂ）、図６Ａ、図６Ｂに示すように、グリーン積層体をＣ１切断面およびＣ２切断面に沿って切断してグリーンチップを得た。

次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体３を得た。

脱バインダ処理条件は、昇温速度６０℃／時間、保持温度：２６０℃、保持時間：８時間、雰囲気：空気中とした。

焼成条件は、昇温速度２００℃／時間、保持温度１０００℃〜１２００℃とし、温度保持時間を２時間とした。冷却速度は２００℃／時間とした。なお、雰囲気ガスは、加湿したＮ_２＋Ｈ_２混合ガスとした。

アニール条件は、昇温速度：２００℃／時間、保持温度：５００℃〜１０００℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ_２ガスとした。

なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。

アニール後、内部電極層のＸ軸端部の絶縁化処理を行った。ＦｅＣｌ_３濃度１５重量％のエッチング溶液にてウェットエッチングを行うことで、内部電極層のＸ軸端部を内側に引き込ませるとともに、絶縁化を行った。エッチング時間は表１の通りであった。

次に、ガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピオネールおよびアセトンとをミキサーで混練し、絶縁層用ペーストを調製した。

素子本体３のＸ軸方向の端面の全面とＹ軸方向の端面のＸ軸方向の端部とＺ軸方向の端面のＸ軸方向の端部に絶縁層用ペーストをディップにより塗布した後、乾燥させ、得られたチップについて、ベルトコンベア炉を用いて、脱バインダ処理、焼き付けを行い、素子本体３に絶縁層１６を形成してセラミック焼結体４を得た。絶縁層用ペーストの乾燥、脱バインダ処理、焼き付け条件は以下の通りとした。
乾燥
温度：１８０℃
脱バインダ処理
昇温速度：１０００℃／時間
保持温度：５００℃
温度保持時間：０．２５時間
雰囲気：空気中
焼き付け
昇温速度：７００℃／時間
保持温度：７００℃〜１０００℃
温度保持時間：０．５時間
雰囲気：加湿したＮ_２ガス

得られたセラミック焼結体４のＹ軸方向の端面をバレル処理により研磨した。

次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００重量部と、有機ビヒクル（エチルセルロース樹脂５重量部をブチルカルビトール９５重量部に溶解したもの）３０重量部、およびブチルカルビトール６重量部とを混練し、ペースト化した外部電極用ペーストを得た。

得られた外部電極用ペーストをセラミック焼結体４のＹ軸方向の端面に転写し、Ｎ_２雰囲気で８５０℃にて１０分間焼成して外部電極を形成し、積層セラミックコンデンサ２を得た。

上記のようにして製造したコンデンサ試料（積層セラミックコンデンサ２）のサイズは、３．２ｍｍ×２．５ｍｍ×１．５ｍｍであり、内側誘電体層１０は１０層であった。なお、内側誘電体層１０の厚みは５．０μｍであり、内部電極層１２の厚みは約１．２μｍであり、絶縁層１６で構成されるギャップ部のＸ軸方向の幅Ｗｇａｐは約２０．０μｍであった。

得られたコンデンサ試料等を下記の方法で測定または評価した。

＜ＣＶ値＞
コンデンサ試料がＹ軸方向の端面を下にして立つように樹脂埋めを行い、他方の端面を積層セラミックコンデンサ２のＹ軸方向に沿って研磨し、素子本体３のＹ軸方向の長さが、１／２Ｌ０となる研磨断面を得た。次に、この研磨断面に対しイオンミリングを行い、研磨によるダレを除去した。このようにして、観察用の断面を得た。

次に、１つの試料の断面につき２０箇所において、図３Ａに示す内部電極層１２のＸ軸方向の端部の引込み距離を測定した。この作業を１０個のコンデンサ試料に対して行った。測定された２００箇所の引込み距離の平均値ｄ_ａを求めて、上記式（１）によりＣＶ値を求めた。なお、内部電極層１２が欠損している箇所についてはカウントしなかった。

引込み距離の測定には、デジタルマイクロスコープ（キーエンス社製ＶＨＸマイクロスコープ）を使用し、５０００倍レンズで観察および測定を行った。なおデジタルスコープで観察する際に、内光モードで観察することで、明度の低い絶縁層１６と明度の高いＮｉとの間に明確な差が現れることから、絶縁層１６とＮｉを含む内部電極層１２の境界を判断できる。結果を表１に示す。

＜絶縁抵抗不良率＞
コンデンサ試料に対し、室温において、デジタル抵抗メータ（ＡＤＶＡＮＴＥＳＴ社製Ｒ８３４０）にて、測定電圧４Ｖ、測定時間３０秒の条件で１００個のコンデンサ試料の絶縁抵抗を測定した。コンデンサ試料の電極面積および内側誘電体層１０の厚みから平均の比抵抗の値を算出した。結果を表１に示す。比抵抗は高いほうが好ましく、全測定サンプルに対して、比抵抗の値が１．０×１０^９Ωｃｍ未満であるサンプルが２５％以下であれば良好と判断し、１５％以下であればさらに良好と判断した。表１では、絶縁抵抗不良率が良好である方から順に○，△，×と記載した。

試料番号１〜試料番号１０より、ＣＶ値が１．０以下の場合は、ＣＶ値が１．１９８の場合（試料番号９）およびＣＶ値が２．２４１の場合（試料番号１０)に比べて、絶縁抵抗不良率が良好であることが確認できた。さらに、ＣＶ値が０．０５以上１．０以下の場合は、ＣＶ値が０．０２３の場合（試料番号１）に比べて、絶縁抵抗不良率がさらに良好であることが確認できた。

試料番号１の場合は、ＣＶ値が比較的低く、すなわち引込み距離が分散していないため、内側誘電体層を薄層化すると内部電極層のＸ軸方向の端部に電界が集中し易い傾向があることにより、絶縁抵抗不良率が試料番号２〜８の場合と比較して高くなったと考えられる。

試料番号９および試料番号１０の場合は、ＣＶ値が高過ぎる、すなわち引込み距離の分散が大き過ぎるため、構造欠陥が発生し易く、結果として、絶縁抵抗不良率が試料番号１〜８の場合と比較して高くなったと考えられる。

実施例２
エッチング溶液のＦｅＣｌ_３濃度とエッチング時間を表２に記載の通りに変えた以外は、実施例１と同様にして試料番号１１〜試料番号２４のコンデンサ試料を作製して、Ｑ値の測定ならびに絶縁抵抗不良率、静電容量比（Ｃ／Ｃ４０）および絶縁破壊電圧不良率の評価を行った。結果を表２に示す。また、試料番号１３については、さらにＣＶ値も測定した。結果を表３に示す。

なお、試料番号１１〜試料番号２４の絶縁抵抗不良率と試料番号１３のＣＶ値の測定は実施例１と同様にして行った。Ｑ値の測定方法ならびに静電容量比および絶縁破壊電圧不良率の評価方法は以下の通りである。

＜Ｑ値＞
コンデンサ試料を用意し、ＣＶ値の場合と同様にして、観察用の断面を得た。
次に、１つの試料の断面につき２０箇所において、図３Ｃに示す内部電極層１２のＸ軸方向の端部の引込み距離を測定し、測定した内部電極層１２の間の内側誘電体層１０の厚みｔｄ_ｋを測定した。この作業を１０個のコンデンサ試料に対して行った。測定された２００箇所の引込み距離を基に｜ｄ_ｋ＋１−ｄ_ｋ｜の平均を求めると共に、内側誘電体層１０の厚みｔｄ_ｋの平均ｔｄ_ａを求めて、上記式（２）によりＱ値を求めた。なお、内部電極層１２が欠損している箇所についてはカウントしなかった。

引込み距離および内側誘電体層１０の厚みの測定には、デジタルマイクロスコープ（キーエンス社製ＶＨＸマイクロスコープ）を使用し、上記ＣＶ値の場合と同様の方法で観察および測定を行った。結果を表２に示す。

＜静電容量比（Ｃ／Ｃ４０）＞
２５℃においてデジタルＬＣＲメータにて１ｋＨｚ、５．０Ｖｒｍｓの条件で、１００個のコンデンサ試料の静電容量を測定し、その平均値（Ｃ）を求めた。また、同じ条件下で、本実施例と同じチップサイズであり、ギャップ部の幅Ｗｇａｐ（サイドギャップ）が４０μｍの１００個の従来品の静電容量を測定し、その平均値（Ｃ４０）を求め、静電容量比（Ｃ／Ｃ４０）を求めた。結果を表２に示す。静電容量比（Ｃ／Ｃ４０）が１．２以上の場合を特に良好、１．０〜１．１の場合を良好、１．０未満の場合を不良と判断した。なお、表２では、静電容量比（Ｃ／Ｃ４０）が良好である方から順に○，△，×と記載した。

＜絶縁破壊電圧不良率＞
破壊電圧の測定機により、コンデンサ試料に１０Ｖ／ｓｅｃで昇圧して、電圧を連続印加して、１０ｍＡの電流が流れた電圧を破壊電圧とし、さらに内側誘電体層１０の厚みで割った値を破壊電圧値とした。４０Ｖ／μｍ以下で絶縁破壊したコンデンサ試料を不良とし、コンデンサ試料１００個中の不良率を求めた。結果を表２に示す。絶縁破壊電圧不良率が２０％以下の場合を良好、１５％以下の場合をさらに良好、３％以下の場合を非常に良好と判断した。なお、表２では絶縁破壊電圧不良率が良好である方から順に◎、○、△、×と記載した。

試料番号１１〜試料番号２４より、Ｑ値が０．００４以上０．３００以下の場合（試料番号１３、１４、１６、１７、１８、２１、２２、２３）は、Ｑ値が０．００４未満の場合（試料番号１９および２４）に比べて静電容量比（Ｃ／Ｃ４０）が良好であることが確認できた。

また、試料番号１１〜試料番号２４より、Ｑ値が０．００４以上０．３００以下の場合（試料番号１３、１４、１６、１７、１８、２１、２２、２３）は、Ｑ値が０．３００超の場合（試料番号１１、１２、１５および２０）に比べて絶縁破壊電圧不良率が良好であることが確認できた。

Ｑ値が０．００４未満の場合（試料番号１９および２４）は、隣接する内部電極層の引込み距離の分散が大き過ぎることを意味し、これにより、Ｑ値が０．００４以上の試料と比較して静電容量に不良が出ていると考えられる。

Ｑ値が０．３００超の場合（試料番号１１、１２、１５および２０）は、隣接する内部電極層の引込み距離の分散が小さ過ぎることを意味し、これによりＱが０．３００以下の場合と比較して絶縁破壊電圧不良率が悪化すると考えられる。

実施例３
絶縁層１６に含まれるガラスの組成および軟化点を表４に示すものとし、絶縁層用ペーストの焼き付けの際の保持温度を７００℃とし、内側誘電体層の厚みを１．６μｍとした以外は実施例１と同様にして試料番号２５〜試料番号２９のコンデンサ試料を作製して、Ｑ値の測定ならびに絶縁抵抗不良率、静電容量比（Ｃ／Ｃ４０）、絶縁破壊電圧不良率およびたわみ強度を評価した。結果を表５に示す。

なお、表４の試料番号２５〜試料番号２９のガラス中のＢａＯ、ＳｉＯ_２、Ｎａ_２Ｏ、Ｂｉ_２Ｏ_３の組成は、合計が１００質量％になっていないが、これは、ガラス粉末がＢａＯ、ＳｉＯ_２、Ｎａ_２Ｏ、Ｂｉ_２Ｏ_３以外の微少成分を含むためである。

また、試料番号２５〜試料番号２９のＱ値の測定ならびに絶縁抵抗不良率、静電容量比（Ｃ／Ｃ４０）および絶縁破壊電圧不良率の評価は実施例１または実施例２と同様にして行った。たわみ強度の評価方法は以下の通りである。

＜たわみ強度＞
コンデンサ試料１０２をガラスエポキシ基板１０４上に実装し（図７）、押し棒１０６により、矢印Ｐ１方向から、たわみ量が１．０ｍｍになるように所定の荷重を５ｓｅｃ加えた。そして、静電容量が初期容量と比べて±１０％以上変化したものをたわみ不良品として、コンデンサ試料１００個のたわみ不良品の割合を求めた。本実施例では、１５％未満を良好と判断し、○をつけている。また、１５％以上の場合に×をつけている。なお、本実施例に係るコンデンサ試料１０２の内部構造は、図１および図２に示す積層セラミックコンデンサ２と同様である。

試料番号２５〜試料番号２９より、ガラス成分としてＢａＯおよびＳｉＯ_２の両方が含まれている場合（試料番号２８および試料番号２９）は、ＢａＯおよびＳｉＯ_２のいずれか一方を含む場合（試料番号２５〜試料番号２７）に比べて、たわみ強度が良好であることが確認できた。

絶縁層にＳｉおよびＢａの両方を含む場合（試料番号２８および試料番号２９）、絶縁層が誘電体層と同じ組成を含むため、絶縁層と誘電体層の間に反応相が形成され易くなり、絶縁層と素子本体の密着性が強くなる。その結果、内側誘電体層の厚みを１．６μｍに薄層化しても、たわみによる外部応力に対して抵抗を持つことができ、たわみ強度に対して良好な結果を得ることができたと考えられる。

実施例４
内側誘電体層１０の厚みｔｄ_ａを表６に記載の通りに変えた以外は、実施例１と同様にして試料番号３０〜試料番号３２を作製して、非導体部１８の有無の確認、ｔｄ_ａの測定ならびに絶縁抵抗不良率、絶縁破壊電圧不良率およびショート不良率の評価を行った。結果を表６に示す。なお、「非導体部有無」の欄については、非導体部が有る場合を○、非導体部が無い場合を×と記載している。

また、内側誘電体層１０の厚みｔｄ_ａを表６に記載の通りに変えて、素子本体３をウェットエッチングした後、下記の条件で酸化処理した以外は、実施例１と同様にして試料番号３３〜試料番号３５を作製して、非導体部１８の有無の確認、非導体部１８の平均の幅（ＷＵ_ａ）およびｔｄ_ａの測定ならびに絶縁抵抗不良率、絶縁破壊電圧不良率およびショート不良率の評価を行った。結果を表６に示す。

なお、試料番号３０〜試料番号３５のｔｄ_ｋの測定ならびに絶縁抵抗不良率および絶縁破壊電圧不良率の評価は実施例１および実施例２と同様にして行った。非導体部１８の有無の確認方法、非導体部１８の幅（ＷＵ）の測定方法およびショート不良率の評価方法は後述の通りである。

＜酸化処理条件＞
昇温速度：２５０℃／時間
保持温度：６００℃
温度保持時間：１２時間
雰囲気：大気中

＜非導体部の幅（ＷＵ）＞
コンデンサ試料を用意し、ＣＶ値の場合と同様にして、観察用の断面を得た。
次に、１つの試料の断面につき２０箇所において、図３Ｂに示す非導体部１８の幅ＷＵを測定した。なお、図３Ｂに示すように１箇所の非導体部１８において、最も幅のある部分を幅ＷＵとした。この作業を１０個のコンデンサ試料に対して行った。測定された２００箇所の幅ＷＵを基に幅ＷＵの平均値（幅ＷＵ_ａ）を求めた。なお、内部電極層１２が欠損している箇所についてはカウントしなかった。

幅ＷＵの測定には、デジタルマイクロスコープ（キーエンス社製ＶＨＸマイクロスコープ）を使用し、５０００倍レンズで観察および測定を行った。なおデジタルスコープで観察する際に、内光モードで観察することで、明度の低いＮｉＯと明度の高いＮｉとの間に明確な差が現れることから、ＮｉＯで構成される非導体部１８の幅ＷＵを測定できる。結果を表６に示す。

＜ショート不良率＞
各コンデンサ試料の抵抗値を絶縁抵抗計（ＨＥＷＬＥＴＴ ＰＡＣＫＡＲＤ社製Ｅ２３７７Ａ）を使用して測定し、抵抗値が１００ｋΩ以下になったサンプルを、ショート不良サンプルとした。１００個のコンデンサ試料について上記の測定を行い、全測定サンプルに対する、ショート不良を起こしたサンプルの比率を、ショート不良率とした。結果を表６に示す。本実施例では、１５％以下を良好と判断した。また、表６ではショート不良率が１５％以下である場合を○、１５％超である場合を×と記載した。

試料番号３０〜試料番号３５より、非導体部を有する場合（試料番号３３〜試料番号３５）は、非導体部が無い場合（試料番号３０〜試料番号３２）に比べて、内側誘電体層を薄層化してもショート不良率が良好であることが確認できた。

ショートの大きな原因は絶縁物を塗布する際のハンドリングであり、内側誘電体層が薄いほどショート不良率が増大する傾向にあるが（試料番号３０〜試料番号３２）、非導体部を持たせることで（試料番号３３〜試料番号３５）、ショート不良率が激減することが確認できた。

実施例５
内側誘電体層１０の厚みｔｄ_ａを表７に記載の通りに変えて、素子本体３をウェットエッチングした後、下記の条件で内部電極層１２の端部を処理した以外は、実施例１と同様にして試料番号３６〜試料番号３８を作製して、非導体部１８の平均の幅ＷＵ_ａおよびｔｄ_ａの測定ならびに絶縁抵抗不良率および絶縁破壊電圧不良率の評価を行った。結果を表７に示す。なお、試料番号３６〜試料番号３８のｔｄ_ａの測定ならびに絶縁抵抗不良率および絶縁破壊電圧不良率の評価は実施例１および実施例２と同様にして行った。

＜試料番号３６の内部電極層の端部の処理＞
内部電極層１２の端部の酸化条件：箱型炉
昇温速度：２５０℃／時間
保持温度：６００℃
温度保持時間：１２時間
雰囲気：大気中

＜試料番号３７の内部電極層の端部の処理＞
内部電極層１２の端部の窒化条件：窒化炉
昇温速度：２５０℃／時間
保持温度：６００℃
温度保持時間：１２時間
雰囲気：ＮＨ_３中

＜試料番号３８の内部電極層の端部の処理＞
内部電極層１２の端部の合金条件はスパッタリングとした。具体的には、素子本体３のＸ軸方向の端面にＣｒをターゲットとしてスパッタリングを行った。条件は以下の通りとした。
電流値：４０ｍＡ
スパッタ時間：６０ｓ×３回
その後、試料番号３６の内部電極層１２の端部の処理条件と同じ熱処理を行うことで、Ｎｉ−Ｃｒの不導体被膜が形成された。

試料番号３６〜試料番号３８より、非導体部を酸化物とした場合（試料番号３６）、非導体部を窒化物とした場合（試料番号３７）または非導体部をＮｉ−Ｃｒ合金とした場合（試料番号３８）は、内側誘電体層を薄層化しても絶縁抵抗不良率および絶縁破壊電圧不良率が良好であることが確認できた。試料番号３６〜試料番号３８では、非導体部の存在により、絶縁層と素子本体の接着性が強固なものとなり、破壊電圧が起こりにくくなっていると考えられる。

また、非導体部を酸化物とした場合（試料番号３６）は、非導体部を窒化物とした場合（試料番号３７）または非導体部をＮｉ−Ｃｒ合金とした場合（試料番号３８）に比べて、絶縁破壊電圧不良率が良好であることが確認できた。

以上のように、本発明に係る積層電子部品は、小型高容量で使用されることが多いノートパソコンやスマートフォンに用いる電子部品として有用である。

２，１０２… 積層セラミックコンデンサ
３… 素子本体
４… セラミック焼結体
６… 第１外部電極
８… 第２外部電極
１０… 内側誘電体層
１０ａ… 内側グリーンシート
１１… 外装領域
１１ａ… 外側グリーンシート
１２… 内部電極層
１２Ａ，１２Ｂ… 引出部
１２ａ… 内部電極パターン層
１３… 内装領域
１３ａ… 内部積層体
１４… 容量領域
１５Ａ，１５Ｂ…引出領域
１６… 絶縁層
１６ａ… 絶縁層延長部
１８… 非導体部
２０… 段差吸収層
３２… 内部電極パターン層の隙間
１０４… 基板
１０６… 押し棒

Claims (4)

1. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
   前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
   前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
   一方の前記外部電極を第１外部電極とし、他方の前記外部電極を第２外部電極としたとき、
   ｋ層目の前記内部電極層は、前記第１外部電極と接続し、
   ｋ＋１層目の前記内部電極層は、前記第２外部電極と接続し、
   前記内部電極層の前記第１軸方向の端部は、前記誘電体層の前記第１軸方向の端部から第１軸の方向に沿って内側に、所定の引込み距離で引き込んでおり、
   前記内部電極層の各層にて、前記引込み距離が所定範囲で分散しており、
   前記引込み距離の分散度合いを示すＣＶ値が０．０５〜１．０であり、
   ｋ層目の前記内部電極層とｋ＋１層目の前記内部電極層の間の前記誘電体層の厚みをｔｄ _ｋ とし、
   ｋ層目の前記内部電極層の引込み距離をｄ _ｋ とし、
   ｋ＋１層目の前記内部電極層の引込み距離をｄ _ｋ＋１ として、
   Ｑ値＝ｔｄ _ｋ ^２ ／（ｔｄ _ｋ ^２ ＋｜ｄ _ｋ＋１ −ｄ _ｋ ｜ ^２ ）とした場合、
   Ｑ値は０．００４〜０．３００であり、
   前記絶縁層の軟化点は５００℃〜１０００℃であることを特徴とする積層電子部品。
2. 前記絶縁層は、ＳｉおよびＢａを含む請求項１に記載の積層電子部品。
3. 前記内部電極層の前記第１軸方向の端部と前記絶縁層の間に非導体部が存在する請求項１または２に記載の積層電子部品。
4. 前記非導体部が前記内部電極層を構成する元素の酸化物を含む請求項３に記載の積層電子部品。

Images