JP4497203B2 - 積層セラミック電子部品およびその製造方法 - Google Patents
積層セラミック電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP4497203B2 JP4497203B2 JP2007517738A JP2007517738A JP4497203B2 JP 4497203 B2 JP4497203 B2 JP 4497203B2 JP 2007517738 A JP2007517738 A JP 2007517738A JP 2007517738 A JP2007517738 A JP 2007517738A JP 4497203 B2 JP4497203 B2 JP 4497203B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode layer
- exposed
- ceramic
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 224
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000011521 glass Substances 0.000 claims description 182
- 238000000034 method Methods 0.000 claims description 19
- 238000003475 lamination Methods 0.000 claims description 16
- 238000010304 firing Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 description 44
- 239000003985 ceramic capacitor Substances 0.000 description 19
- 239000000243 solution Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000008595 infiltration Effects 0.000 description 3
- 238000001764 infiltration Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229940116411 terpineol Drugs 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本願発明は、積層セラミック電子部品およびその製造方法に関し、詳しくは、セラミック層間に、一部が端面に導出されるような態様で内部電極層が配設され、セラミック積層体の端面に内部電極層と導通するように外部電極が配設された構造を有する積層セラミック電子部品およびその製造方法に関する。
代表的な積層セラミック電子部品の１つである、表面実装型の積層セラミックコンデンサは通常、図１５に示すように、複数の内部電極層５２（５２ａ，５２ｂ）がセラミック層５３を介して互いに対向するように配設され、かつ、交互に逆側の端面５４（５４ａ，５４ｂ）に引き出されたセラミック積層体５１の両端部に、内部電極層５２（５２ａ，５２ｂ）と導通するように一対の外部電極５５（５５ａ，５５ｂ）が配設された構造を有している。
そして、このような外部電極を備えた積層セラミック電子部品（この例では積層セラミックコンデンサ）を製造する場合において、外部電極は、通常は、以下に説明するような手順で形成される（特許文献１参照）。
(１)まず、図１６(ａ)に示すように、平面テーブル６１上に、導電性ペースト６２を所定の厚みで塗布する。
(２)次に、図１６(ｂ)に示すように、導電性ペースト６２にセラミック積層体５１の端面５４を浸漬する。
(３)それから、図１６(ｃ)に示すように、セラミック積層体５１を導電性ペースト６２から引き上げる。これにより、セラミック積層体５１の端面５４に外部電極５５（図１５）となる厚膜（導電性ペースト膜）６３が形成される。
(４)厚膜（導電性ペースト膜）６３が形成されたセラミック積層体５１を焼成して、外部電極５５を形成する。
(２)次に、図１６(ｂ)に示すように、導電性ペースト６２にセラミック積層体５１の端面５４を浸漬する。
(３)それから、図１６(ｃ)に示すように、セラミック積層体５１を導電性ペースト６２から引き上げる。これにより、セラミック積層体５１の端面５４に外部電極５５（図１５）となる厚膜（導電性ペースト膜）６３が形成される。
(４)厚膜（導電性ペースト膜）６３が形成されたセラミック積層体５１を焼成して、外部電極５５を形成する。
なお、このようにして形成された外部電極には、通常、耐はんだ喰われ性、はんだ付け性などを向上させるため、めっき処理が施され、その表面にＮｉめっき膜やＳｎめっき膜などが形成される。
ところで、上述のようにして形成される外部電極は、耐候性、内部電極層との導通信頼性、製品の形状・寸法安定性、などの見地から、全体的に均一の厚みを有していることが望ましい。しかしながら、上記(３)のセラミック積層体５１を導電性ペースト６２から引き上げる段階で、セラミック積層体５１の端面５４に付着した導電性ペースト６２が、自らの重力や引き上げ時に生じる応力などとの関係により、セラミック積層体５１の端面５４の中央領域Ｘに引き寄せられ、図１６(ｃ)に示すように、端面５４の周辺領域Ｙにおいては、中心領域Ｘに比べて外部電極５５の厚みが薄くなる。
その結果、外部電極にＮｉめっきやＳｎめっきを施す際に、厚みの薄い周辺領域Ｙから、めっき液がセラミック積層体内に侵入しやすくなり、絶縁抵抗劣化や耐候性劣化が起こりやすくなる。
また、一般に、内部電極層を構成するＮｉやＣｕなどの金属成分は周囲のセラミック層よりも焼結温度が低く、焼成時に、内部電極層が先に収縮を開始する。そのため、図１７に模式的に示すように、内部電極層５２の端部にはポア６５が発生しやすい。そして、このようなポア６５が発生している場合には、めっき液が侵入することによる影響はさらに大きくなる。
また、一般に、内部電極層を構成するＮｉやＣｕなどの金属成分は周囲のセラミック層よりも焼結温度が低く、焼成時に、内部電極層が先に収縮を開始する。そのため、図１７に模式的に示すように、内部電極層５２の端部にはポア６５が発生しやすい。そして、このようなポア６５が発生している場合には、めっき液が侵入することによる影響はさらに大きくなる。
このようなめっき液の侵入に起因する問題を解消するために、外部電極形成用の導電性ペーストにガラスを添加して、焼成時にセラミック積層体との界面付近に形成されるガラス膜によりセラミック積層体をシールし、めっき液の侵入を抑制、防止する方法が提案されている。
しかしながら、めっき液の侵入を完全に防止するためには、ペースト中に多量のガラスを添加したり、導電性ペーストの焼き付け温度を高く設定したりすることが必要になる。そして、外部電極形成用の導電性ペーストのガラスの添加量を増やすと、外部電極の表面へのガラスの浮き出し（過剰析出）に起因するめっき付き不良などが発生するという問題点がある。
特開２００３−３３１６４９号公報
本願発明は、めっき液のセラミック積層体への侵入を抑制、防止することが可能で、絶縁抵抗の低下や耐候性の劣化を招くようなことがなく、かつ、外部電極と内部電極層の電気的な接続信頼性や、外部電極のはんだ付き性が良好な積層セラミック電子部品およびその製造方法を提供することを目的とする。
上記課題を解決するために、本願発明（請求項１）の積層セラミック電子部品は、
複数のセラミック層と、
前記セラミック層間に、一部が端面に導出されるような態様で配設された内部電極層とを備えたセラミック積層体と、
前記内部電極層が導出された端面に、前記内部電極層と導通するように配設された外部電極とを備えた積層セラミック電子部品であって、
前記セラミック積層体の端面の、前記内部電極層が導出されて露出した露出部分のうち、少なくとも長手方向の一方の端部がガラス膜で覆われており、かつ、
前記内部電極層の前記露出部分のうち、前記ガラス膜で覆われていない部分において、前記内部電極層と前記外部電極とが電気的に接続されているとともに、
前記セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域がガラス膜で覆われていること
を特徴としている。
複数のセラミック層と、
前記セラミック層間に、一部が端面に導出されるような態様で配設された内部電極層とを備えたセラミック積層体と、
前記内部電極層が導出された端面に、前記内部電極層と導通するように配設された外部電極とを備えた積層セラミック電子部品であって、
前記セラミック積層体の端面の、前記内部電極層が導出されて露出した露出部分のうち、少なくとも長手方向の一方の端部がガラス膜で覆われており、かつ、
前記内部電極層の前記露出部分のうち、前記ガラス膜で覆われていない部分において、前記内部電極層と前記外部電極とが電気的に接続されているとともに、
前記セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域がガラス膜で覆われていること
を特徴としている。
また、本願発明（請求項２）の積層セラミック電子部品は、
複数のセラミック層と、
複数のセラミック層間に、一部が端面に導出されるような態様で配設された複数の内部電極層とを備えたセラミック積層体と、
前記複数の内部電極層が導出された端面に、前記複数の内部電極層と導通するように配設された外部電極とを備えた積層セラミック電子部品であって、
前記セラミック積層体の端面に導出されて露出した前記複数の内部電極層のうち、最上層の内部電極層と最下層の内部電極層の少なくとも一方の内部電極層の、少なくとも長手方向の一方の端部がガラス膜で覆われており、かつ、
前記複数の内部電極層の前記露出部分のうち、前記ガラス膜で覆われていない部分において、前記複数の内部電極層と前記外部電極とが電気的に接続されているとともに、
前記セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域がガラス膜で覆われていること
を特徴としている。
複数のセラミック層と、
複数のセラミック層間に、一部が端面に導出されるような態様で配設された複数の内部電極層とを備えたセラミック積層体と、
前記複数の内部電極層が導出された端面に、前記複数の内部電極層と導通するように配設された外部電極とを備えた積層セラミック電子部品であって、
前記セラミック積層体の端面に導出されて露出した前記複数の内部電極層のうち、最上層の内部電極層と最下層の内部電極層の少なくとも一方の内部電極層の、少なくとも長手方向の一方の端部がガラス膜で覆われており、かつ、
前記複数の内部電極層の前記露出部分のうち、前記ガラス膜で覆われていない部分において、前記複数の内部電極層と前記外部電極とが電気的に接続されているとともに、
前記セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域がガラス膜で覆われていること
を特徴としている。
また、請求項３の積層セラミック電子部品は、請求項２記載の発明の構成において、前記最上層の内部電極層と、最下層の内部電極層の両方の内部電極層の、長手方向の両端部がガラス膜で覆われていることを特徴としている。
また、請求項４の積層セラミック電子部品は、請求項２記載の発明の構成において、前記セラミック積層体の端面に露出した、複数の内部電極層のうちのすべての内部電極層の、少なくとも長手方向の両端部が前記ガラス膜で覆われていることを特徴としている。
また、請求項５の積層セラミック電子部品は、請求項１〜４のいずれかに記載の発明の構成において、前記セラミック積層体の、内部電極層が露出した端面には、前記内部電極層の露出部分の長手方向の両端部を覆う前記ガラス膜が、該端面が有する稜線のうち、積層方向に直交する一方の稜線から、該一方の稜線に対向する他方の稜線に達するように形成されているとともに、積層方向に平行な稜線から、前記内部電極層の露出部分の長手方向の両端部を覆う位置まで形成されており、かつ、前記内部電極層の長手方向の中央部の、前記ガラス膜に覆われていない部分において、前記内部電極層と前記外部電極とが電気的に接続されていることを特徴としている。
また、請求項６の積層セラミック電子部品は、請求項１〜５のいずれかに記載の発明の構成において、前記セラミック積層体の端面の、前記内部電極層の露出部分のうち、長手方向の両端部を覆うガラス膜により覆われていない部分の前記内部電極層の長手方向に沿う方向の距離が０．１mm以上であることを特徴としている。
また、本願発明（請求項７）の積層セラミック電子部品の製造方法は、
セラミック層間に、一部が端面に導出されるような態様で内部電極層が配設されたセラミック積層体と、前記内部電極層が導出された端面に内部電極層と導通するように配設された外部電極とを備え、前記セラミック積層体の端面に露出した前記内部電極層の露出部分のうち、少なくとも長手方向の一方の端部がガラス膜で覆われた構造を有する積層セラミック電子部品の製造方法であって、
(ａ)セラミック層間に、一部が端面に導出されるような態様で配設された内部電極層を備えたセラミック積層体を形成する工程と、
(ｂ)保持体上に、ガラスペーストを塗布する工程と、
(ｃ)前記セラミック積層体を傾けて、前記内部電極層が露出した前記端面が有する稜線のうち、積層方向に平行な稜線が、前記保持体上に塗布されたガラスペーストの表面に略平行になるような姿勢で、前記端面の一方の端部を前記ガラスペーストに浸漬して、前記内部電極層の露出部分のうち、少なくとも長手方向の一方の端部にガラスペーストを付着させるガラスペースト付与工程と、
(ｄ)前記セラミック積層体の、前記内部電極層の露出部分のうち、少なくとも長手方向の一方の端部にガラスペーストを付着させた端面に、外部電極形成用の導電性ペーストを塗布する工程と、
(ｅ)前記セラミック積層体を熱処理して、前記ガラスペーストおよび前記導電性ペーストを焼き付けて、前記ガラス膜および外部電極を焼成する工程と
を具備することを特徴としている。
セラミック層間に、一部が端面に導出されるような態様で内部電極層が配設されたセラミック積層体と、前記内部電極層が導出された端面に内部電極層と導通するように配設された外部電極とを備え、前記セラミック積層体の端面に露出した前記内部電極層の露出部分のうち、少なくとも長手方向の一方の端部がガラス膜で覆われた構造を有する積層セラミック電子部品の製造方法であって、
(ａ)セラミック層間に、一部が端面に導出されるような態様で配設された内部電極層を備えたセラミック積層体を形成する工程と、
(ｂ)保持体上に、ガラスペーストを塗布する工程と、
(ｃ)前記セラミック積層体を傾けて、前記内部電極層が露出した前記端面が有する稜線のうち、積層方向に平行な稜線が、前記保持体上に塗布されたガラスペーストの表面に略平行になるような姿勢で、前記端面の一方の端部を前記ガラスペーストに浸漬して、前記内部電極層の露出部分のうち、少なくとも長手方向の一方の端部にガラスペーストを付着させるガラスペースト付与工程と、
(ｄ)前記セラミック積層体の、前記内部電極層の露出部分のうち、少なくとも長手方向の一方の端部にガラスペーストを付着させた端面に、外部電極形成用の導電性ペーストを塗布する工程と、
(ｅ)前記セラミック積層体を熱処理して、前記ガラスペーストおよび前記導電性ペーストを焼き付けて、前記ガラス膜および外部電極を焼成する工程と
を具備することを特徴としている。
また、請求項８の積層セラミック電子部品の製造方法は、請求項１０記載の発明の構成において、前記(ｃ)のガラスペースト付与工程で、内部電極層の露出部分の、少なくとも長手方向の一方の端部にガラスペーストを付着させた後、さらに、前記セラミック積層体を傾けて、前記内部電極層が露出した前記端面が有する、積層方向に直交する稜線が、前記保持体上に塗布されたガラスペーストの表面に略平行になるような姿勢で、前記端面の端部を前記ガラスペーストに浸漬し、前記セラミック積層体の、内部電極層が露出した端面の、前記積層方向に直交する一方および他方の稜線から内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域にガラスペーストを付着させることを特徴としている。
本願発明（請求項１）の積層セラミック電子部品は、セラミック層間に内部電極層が配設されたセラミック積層体の端面に、露出した内部電極層と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、セラミック積層体の端面の、内部電極層が導出されて露出した露出部分のうち、少なくとも長手方向の一方の端部をガラス膜で覆い、かつ、内部電極層の露出部分のうち、ガラス膜で覆われていない部分において、内部電極層と外部電極とを電気的に接続するとともに、セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域がガラス膜で覆われるようにしているので、セラミック積層体の端面の周辺領域に、中心領域よりも厚みの薄い外部電極が形成されることになった場合にも、めっき工程において、セラミック積層体の端面の内部電極層の端部からセラミック積層体にめっき液が浸入することを抑制、防止して、絶縁抵抗の低下や耐候性の劣化のない、信頼性の高い積層セラミック電子部品を得ることが可能になる。
さらに、外部電極のガラス成分の含有量を過度に高くする必要がないことから、はんだ付き性の良好な積層セラミック電子部品を得ることが可能になる。
また、セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域をガラス膜で覆うようにしているので、セラミック積層体の端面の、内部電極層の露出部分の両端部以外の、めっき液の浸入しやすい領域（外部電極の厚みが薄い領域に対応する領域）をより確実にガラス膜でシールすることが可能になる。
さらに、外部電極のガラス成分の含有量を過度に高くする必要がないことから、はんだ付き性の良好な積層セラミック電子部品を得ることが可能になる。
また、セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域をガラス膜で覆うようにしているので、セラミック積層体の端面の、内部電極層の露出部分の両端部以外の、めっき液の浸入しやすい領域（外部電極の厚みが薄い領域に対応する領域）をより確実にガラス膜でシールすることが可能になる。
また、請求項２の積層セラミック電子部品は、複数のセラミック層と、複数のセラミック層間に複数の内部電極層が配設されたセラミック積層体の端面に、露出した複数の内部電極層と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、セラミック積層体の端面に導出されて露出した複数の内部電極層のうち、最上層の内部電極層と最下層の内部電極層の少なくとも一方の内部電極層の、少なくとも長手方向の一方の端部をガラス膜で覆い、かつ、複数の内部電極層の露出部分のうち、ガラス膜で覆われていない部分において、複数の内部電極層と外部電極とを電気的に接続するとともに、セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域がガラス膜で覆われるようにしているので、外部電極が最も薄くなりやすい領域に対応する領域を、ガラス膜によりシールすることが可能になる。すなわち、内部電極層が多数配設されている場合にも、最上層の内部電極層と最下層の内部電極層の少なくとも一方の内部電極層の、少なくとも長手方向の一方の端部をガラス膜で覆うだけで、めっき工程においてセラミック積層体へのめっき液の浸入を抑制することが可能になり、信頼性の高い積層セラミック電子部品を得ることが可能になる。
また、セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域をガラス膜で覆うようにしているので、セラミック積層体の端面の、内部電極層の露出部分の両端部以外の、めっき液の浸入しやすい領域（外部電極の厚みが薄い領域に対応する領域）をより確実にガラス膜でシールすることが可能になる。
また、セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域をガラス膜で覆うようにしているので、セラミック積層体の端面の、内部電極層の露出部分の両端部以外の、めっき液の浸入しやすい領域（外部電極の厚みが薄い領域に対応する領域）をより確実にガラス膜でシールすることが可能になる。
また、請求項３の積層セラミック電子部品のように、請求項２記載の発明の構成において、最上層の内部電極層と、最下層の内部電極層の両方の内部電極層の、長手方向の両端部をガラス膜で覆うようにした場合、めっき工程においてセラミック積層体へのめっき液の浸入を抑制することが可能な、信頼性の高い積層セラミック電子部品を確実に得ることが可能になる。
また、請求項４の積層セラミック電子部品のように、請求項２記載の発明の構成において、セラミック積層体の端面に露出した、複数の内部電極層のうちのすべての内部電極層の、少なくとも長手方向の両端部をガラス膜で覆うようにした場合、さらに確実に、セラミック積層体へのめっき液の浸入を抑制、防止することが可能になり、本願発明を実効あらしめることができる。
また、請求項５の積層セラミック電子部品のように、請求項１〜４のいずれかに記載の発明の構成において、内部電極層の露出部分の長手方向の両端部を覆うガラス膜を、セラミック積層体の端面が有する稜線のうち、積層方向に直交する一方の稜線から、該一方の稜線に対向する他方の稜線に達するように形成するとともに、積層方向に平行な稜線から、内部電極層の露出部分の長手方向の両端部を覆う位置まで形成し、かつ、内部電極層の長手方向の中央部の、ガラス膜に覆われていない部分において、内部電極層と外部電極とを電気的に接続するようにした場合、セラミック積層体の、めっき液の浸入しやすい領域をより確実にガラス膜でシールすることが可能になり、本願発明をさらに実効あらしめることができる。
また、請求項６の積層セラミック電子部品のように、請求項１〜５のいずれかに記載の発明の構成において、セラミック積層体の端面の、内部電極層の露出部分のうち、長手方向の両端部を覆うガラス膜により覆われていない部分の前記内部電極層の長手方向に沿う方向の距離を０．１mm以上とすることにより、内部電極層と外部電極との電気的な導通を確保することが可能になり、信頼性の高い積層セラミック電子部品を得ることが可能になる。
また、本願発明（請求項７）の積層セラミック電子部品の製造方法は、(ａ)セラミック層間に、一部が端面に導出されるような態様で配設された内部電極層を備えたセラミック積層体を形成する工程と、(ｂ)保持体上に、ガラスペーストを塗布する工程と、(ｃ)セラミック積層体を傾けて、内部電極層が露出した端面が有する稜線のうち、積層方向に平行な稜線が、保持体上に塗布されたガラスペーストの表面に略平行になるような姿勢で、端面の一方の端部をガラスペーストに浸漬して、内部電極層の露出部分のうち、少なくとも長手方向の一方の端部にガラスペーストを付着させるガラスペースト付与工程と、(ｄ)セラミック積層体の、内部電極層の露出部分のうち、少なくとも長手方向の一方の端部にガラスペーストを付着させた端面に、外部電極形成用の導電性ペーストを塗布する工程と、(ｅ)セラミック積層体を熱処理して、ガラスペーストおよび導電性ペーストを焼き付けて、ガラス膜および外部電極を焼成する工程とを備えているので、セラミック層間に、一部が端面に導出されるような態様で内部電極層が配設されたセラミック積層体と、内部電極層が導出された端面に内部電極層と導通するように配設された外部電極とを備え、セラミック積層体の端面に露出した内部電極層の露出部分のうち、少なくとも長手方向の一方の端部がガラス膜で覆われた構造を有する、絶縁抵抗の低下や耐候性の劣化のない、信頼性の高い積層セラミック電子部品を効率よく製造することができる。
また、請求項８の積層セラミック電子部品の製造方法のように、請求項１０に記載の発明の構成において、(ｃ)のガラスペースト付与工程で、内部電極層の露出部分の、少なくとも長手方向の一方の端部にガラスペーストを付着させた後、さらに、セラミック積層体を傾けて、内部電極層が露出した端面が有する、積層方向に直交する稜線が、保持体上に塗布されたガラスペーストの表面に略平行になるような姿勢で、端面の端部をガラスペーストに浸漬し、セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域にガラスペーストを付着させるようにした場合、セラミック積層体の端面の、内部電極層の露出部分の両端部以外の、めっき液の浸入しやすい領域（外部電極の厚みが薄い領域に対応する領域）をより確実にガラス膜でシールすることが可能になり、本願発明をさらに実効あらしめることができる。
１ セラミック積層体
２（２ａ，２ｂ） 内部電極層
３ セラミック層
４（４ａ，４ｂ） 端面
５（５ａ，５ｂ） 外部電極
１０ 保持体（テーブル）
１１ ガラスペースト
１１ａ，１１ｂ ガラスペーストパターン
１４ 内部電極層が露出した端面が有する稜線
１４ａ，１４ｂ 積層方向に平行な稜線
１４ｃ，１４ｄ 積層方向に直交する稜線
２１ ガラスペースト膜
２４ａ，２４ｂ 端部側領域
２４ｃ 上端側領域
２４ｄ 下端側領域
３１ ガラス膜
３４ａ 端面の一方の端部
３４ｂ 端面の一方の端部と対向する端部
３４ｃ 上側端部
３４ｄ 下側端部
１０２ａ 最上層の内部電極層
１０２ｂ 最下層の内部電極層
Ａ 内部電極層の露出部分
Ａ１，Ａ２ 内部電極層の露出部分の両端部
ＡL 内部電極層の露出部分の長手方向の寸法
Ｂ 内部電極層が露出していない部分（余白）
ＢL 内部電極層が露出していない部分の寸法
Ｋ ガラスペーストの間隔
Ｓ 内部電極層の露出部分のガラスペースト膜により覆われていない領域の長さ
２（２ａ，２ｂ） 内部電極層
３ セラミック層
４（４ａ，４ｂ） 端面
５（５ａ，５ｂ） 外部電極
１０ 保持体（テーブル）
１１ ガラスペースト
１１ａ，１１ｂ ガラスペーストパターン
１４ 内部電極層が露出した端面が有する稜線
１４ａ，１４ｂ 積層方向に平行な稜線
１４ｃ，１４ｄ 積層方向に直交する稜線
２１ ガラスペースト膜
２４ａ，２４ｂ 端部側領域
２４ｃ 上端側領域
２４ｄ 下端側領域
３１ ガラス膜
３４ａ 端面の一方の端部
３４ｂ 端面の一方の端部と対向する端部
３４ｃ 上側端部
３４ｄ 下側端部
１０２ａ 最上層の内部電極層
１０２ｂ 最下層の内部電極層
Ａ 内部電極層の露出部分
Ａ１，Ａ２ 内部電極層の露出部分の両端部
ＡL 内部電極層の露出部分の長手方向の寸法
Ｂ 内部電極層が露出していない部分（余白）
ＢL 内部電極層が露出していない部分の寸法
Ｋ ガラスペーストの間隔
Ｓ 内部電極層の露出部分のガラスペースト膜により覆われていない領域の長さ
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
積層セラミック電子部品として、以下に説明するような積層セラミックコンデンサ（試料１〜１１）を作製し、その特性を調べた。
なお、この実施例１で作製した積層セラミックコンデンサは、図１および図２に示すように、複数の内部電極層２（２ａ，２ｂ）がセラミック層３を介して互いに対向するように配設され、かつ、交互に逆側の端面４（４ａ，４ｂ）に引き出されたセラミック積層体１の両端部に、内部電極層２（２ａ，２ｂ）と導通するように一対の外部電極５（５ａ，５ｂ）が配設された構造を基本構造とする積層セラミックコンデンサである。
以下、各試料（積層セラミックコンデンサ）の作製方法や構造、特性の評価などについて説明する。
［試料１〜４の作製］
(１)セラミック積層体の作製
ＢａＴｉＯ3を主成分とするセラミックグリーンシートを準備し、所定枚数のセラミックグリーンシートの表面上に、一方の端縁がセラミックグリーンシートの何れかの端面側に露出するように、焼成後に内部電極層となる導体膜（導電性ペースト）を印刷した。これら複数のセラミックグリーンシートを、静電容量の目標値が１０μＦとなるよう所定枚数積層し、圧着して、未焼成のセラミック積層体を形成した。このセラミック積層体について、脱脂・焼成・表面処理を順次行って、寸法が、長さ（Ｌ）２mm×幅（Ｗ）１．２mm×高さ（Ｔ）１．２mmのセラミック積層体を作製した。
(１)セラミック積層体の作製
ＢａＴｉＯ3を主成分とするセラミックグリーンシートを準備し、所定枚数のセラミックグリーンシートの表面上に、一方の端縁がセラミックグリーンシートの何れかの端面側に露出するように、焼成後に内部電極層となる導体膜（導電性ペースト）を印刷した。これら複数のセラミックグリーンシートを、静電容量の目標値が１０μＦとなるよう所定枚数積層し、圧着して、未焼成のセラミック積層体を形成した。このセラミック積層体について、脱脂・焼成・表面処理を順次行って、寸法が、長さ（Ｌ）２mm×幅（Ｗ）１．２mm×高さ（Ｔ）１．２mmのセラミック積層体を作製した。
なお、この実施例では、セラミック積層体１の、内部電極層２がセラミック積層体１の端面４に露出している露出部分Ａ（図１参照）の長手方向の寸法（長さ）ＡLが１．０mm、露出部分Ａの両側の、内部電極層が露出していない部分（余白）Ｂ（図１参照）の寸法ＢLがそれぞれ０．１mmとなるように、内部電極層用の導体膜（導電性ペースト）の印刷位置を調整した。
(２)ガラスペーストおよび導電性ペーストの作製
ホウ珪酸系ガラスフリットに、テルピネオールに対してアクリル樹脂を２５重量％添加した有機ビヒクルを３０：７０の割合で加え、３本ロールで混合および分散を行い、ガラスペーストを作製した。
ホウ珪酸系ガラスフリットに、テルピネオールに対してアクリル樹脂を２５重量％添加した有機ビヒクルを３０：７０の割合で加え、３本ロールで混合および分散を行い、ガラスペーストを作製した。
また、平均粒径２μmのＣｕ粉末（導電性粉末）と、ホウ珪酸系ガラスフリットと、テルピネオールに対してアクリル樹脂を２５重量％添加した有機ビヒクルを２０：５：７５の割合で加え、３本ロールで混合および分散を行い、導電性ペーストを作製した。
なお、この実施例１で用いたガラスペーストは上述のようにガラスフリットと有機ビヒクルとを混合したものであり、後工程における外部電極の焼成時に有機ビヒクル成分は消失し、ガラス成分だけが残存することになる。このように焼成後にガラス成分だけが残存するようなガラスペースト（残存成分がガラス１００％のガラスペースト）を用いた場合、確実に内部電極層の端部を覆うことができるため好ましいが、内部電極層の端部を実質的に覆うことが可能であれば、他の成分が混合されていてもよい。
具体的には、ガラスペーストに含まれる、焼成後にも残存する成分に占めるガラス成分の体積比率が４０％以上、さらに好ましくは６０％以上であれば、残りの成分が有機ビヒクル以外に導電成分などが混合されていたとしても、実質的にガラス成分が内部電極層の端部を覆うことになるため、本願発明の効果を損なうことはない。
(３)ガラス膜の形成
図３(ａ)，(ｂ)に示すように、保持体（テーブル）１０上にガラスペースト１１を、所定間隔Ｋをおいて帯状に塗布して２つのガラスペーストパターン１１ａ，１１ｂを形成した。なお、保持体としては、直接にガラスペースト１１が塗布されるテーブル１０を用いる場合に限らず、表面にフィルムが配設された台（テーブルなど）を用いることも可能であり、その具体的な構成に特別の制約はない。
図３(ａ)，(ｂ)に示すように、保持体（テーブル）１０上にガラスペースト１１を、所定間隔Ｋをおいて帯状に塗布して２つのガラスペーストパターン１１ａ，１１ｂを形成した。なお、保持体としては、直接にガラスペースト１１が塗布されるテーブル１０を用いる場合に限らず、表面にフィルムが配設された台（テーブルなど）を用いることも可能であり、その具体的な構成に特別の制約はない。
それから、図４(ａ)に示すように、テーブル１０上に塗布されたガラスペースト１１にセラミック積層体１の端面４を浸漬した後、図４(ｂ)に示すように、セラミック積層体１を引き上げ、乾燥させることにより、端面４に露出した内部電極層２の両端がガラスペースト膜２１により覆われた４種類の試料（試料１〜４）を作製した。
なお、ここでは、４種類の試料の、内部電極層が露出した端面のガラスペースト膜２１により覆われていない領域の長さ（すなわち、内部電極層２の露出部分Ａのガラスペースト膜２１により覆われていない部分の長さ）Ｓ（図１(ａ)，図４(ｂ)）が、焼成後の値として、０．１mm（試料１）、０．２mm（試料２）、０．４mm（試料３）、０．８mm（試料４）となるように、テーブル１０上に塗布されるガラスペースト１１の間隔Ｋ（図３(ａ)）を調整した。
この内部電極層が露出した端面のガラスペースト膜２１により覆われていない領域の長さＳは、テーブル１０上に塗布されるガラスペースト１１の間隔Ｋを調整して行う方法以外にも、例えば、セラミック積層体１の引き上げ速度を調整することによっても行うことが可能である。セラミック積層体１の引き上げ速度を速くすることにより、ガラスペースト１１がセラミック積層体１の端面４の中央部に向かって濡れ拡がることを抑制して、セラミック積層体１１の端面４のガラスペースト膜２１により覆われていない領域の長さＳを大きくすることができる。
また、セラミック積層体１１の端面４のガラスペースト膜２１により覆われていない領域の長さＳは、ガラスペースト１１の粘度を調整することによっても行うことが可能である。ガラスペースト１１の粘度を低くすることにより、ガラスペースト１１がセラミック積層体１の端面４の中央部に向かって濡れ拡がりやすくなり、セラミック積層体１１の端面４のガラスペースト膜２１により覆われていない領域の長さＳを小さくすることができる。
(４)外部電極の形成
次に、端面４に露出した内部電極層２の両端がガラスペースト膜２１により覆われたセラミック積層体１の端面４に導電性ペーストを塗布した後、１５０℃で１５分間の乾燥を行った。
その後、中性雰囲気中、８５０℃、１０分キープの条件で焼成した。
次に、端面４に露出した内部電極層２の両端がガラスペースト膜２１により覆われたセラミック積層体１の端面４に導電性ペーストを塗布した後、１５０℃で１５分間の乾燥を行った。
その後、中性雰囲気中、８５０℃、１０分キープの条件で焼成した。
これにより、図１(ａ)、図５(ａ)，(ｂ)に示すように、セラミック積層体１の端面の両端側部分（内部電極層２の露出部分Ａの両端部Ａ１，Ａ２を含む領域）を覆うガラス膜３１を形成するとともに、ガラス膜３１も含めて端面４の全体を覆う外部電極５（５ａ，５ｂ）を形成した。なお、ガラス膜３１の形成領域の、内部電極層２の露出部分Ａの長さ方向の距離は、図５(ａ)のように小さくすることも、図５(ｂ)に示すように大きくすることも可能である。
(５)めっき膜の形成
上述のようにして形成した外部電極５（５ａ，５ｂ）上に、電解めっきによりＮｉめっき膜を形成し、さらにＮｉめっき膜上に電解めっきによりＳｎめっき膜を形成することにより、試料１〜４の積層セラミックコンデンサを得た。
なお、ＮｉめっきおよびＳｎめっきを行うにあたっては、めっき浴中の錯化剤としては、クエン酸を用いた。なお、Ｎｉめっき膜厚は約３μm、Ｓｎめっき膜厚は約３μmとなるようにめっき条件を調製して電解めっきを行った。
上述のようにして形成した外部電極５（５ａ，５ｂ）上に、電解めっきによりＮｉめっき膜を形成し、さらにＮｉめっき膜上に電解めっきによりＳｎめっき膜を形成することにより、試料１〜４の積層セラミックコンデンサを得た。
なお、ＮｉめっきおよびＳｎめっきを行うにあたっては、めっき浴中の錯化剤としては、クエン酸を用いた。なお、Ｎｉめっき膜厚は約３μm、Ｓｎめっき膜厚は約３μmとなるようにめっき条件を調製して電解めっきを行った。
これにより、表１の試料１〜４の積層セラミックコンデンサを得た。なお、この試料１〜４の積層セラミックコンデンサにおいて、セラミック積層体１の、内部電極層２が露出した端面４には、ガラス膜３１が、積層方向（図３(ａ)の矢印Ｄで示す方向）に直交する一方の稜線１４（１４ｃ）から、該一方の稜線１４（１４ｃ）に対向する他方の稜線１４（１４ｄ）に達するように形成されているとともに、積層方向に平行な稜線１４（１４ａ，１４ｂ）から、内部電極層２の露出部分Ａの長手方向の両端部Ａ１，Ａ２を覆う位置まで形成されており、かつ、内部電極層２の露出部分Ａの長手方向の中央部の、ガラス膜に覆われていない部分において、内部電極層２と外部電極５とが電気的に接続された構造を有している。
［試料５〜８の作製］
(１)セラミック積層体の作製
上記試料１〜４の場合と同じセラミック積層体（積層セラミックコンデンサとなる積層セラミック素子）を用意した。
(１)セラミック積層体の作製
上記試料１〜４の場合と同じセラミック積層体（積層セラミックコンデンサとなる積層セラミック素子）を用意した。
(２)ガラスペーストおよび導電性ペーストの作製
上記試料１〜４において用いたものと同じガラスペーストおよび導電性ペーストを作製した。
上記試料１〜４において用いたものと同じガラスペーストおよび導電性ペーストを作製した。
(３)ガラス膜の形成
図６(ａ)，(ｂ)に示すように、テーブル１０上にガラスペースト１１を、間隔を置かずに一体に塗布した。
それから、図７(ａ)に示すように、セラミック積層体１を傾けて、内部電極層２が露出した端面４の、積層方向（図６(ａ)の矢印Ｄで示す方向）に平行な２本の稜線１４ａ，１４ｂのうちの一方の稜線１４ａが、テーブル１０上に塗布されたガラスペースト１１の表面に略平行になるような姿勢で、端面４の一方の端部３４ａをガラスペースト１１に浸漬し、引き上げることにより、内部電極層２の露出部分Ａのうち、長手方向の一方の端部Ａ１が覆われるように、ガラスペースト１１を端面４の一方の端部側領域２４ａ（図８および図９参照）に付着させた。
図６(ａ)，(ｂ)に示すように、テーブル１０上にガラスペースト１１を、間隔を置かずに一体に塗布した。
それから、図７(ａ)に示すように、セラミック積層体１を傾けて、内部電極層２が露出した端面４の、積層方向（図６(ａ)の矢印Ｄで示す方向）に平行な２本の稜線１４ａ，１４ｂのうちの一方の稜線１４ａが、テーブル１０上に塗布されたガラスペースト１１の表面に略平行になるような姿勢で、端面４の一方の端部３４ａをガラスペースト１１に浸漬し、引き上げることにより、内部電極層２の露出部分Ａのうち、長手方向の一方の端部Ａ１が覆われるように、ガラスペースト１１を端面４の一方の端部側領域２４ａ（図８および図９参照）に付着させた。
それから、特に図示しないが、同様にして、セラミック積層体１を傾け、積層方向（図６(ａ)の矢印Ｄで示す方向）に平行な２本の稜線１４（１４ａ，１４ｂ）のうちの他方の稜線１４ｂが、テーブル１０上に塗布されたガラスペースト１１の表面に略平行になるような姿勢で、端面４の一方の端部３４ａと対向する端部３４ｂをガラスペースト１１に浸漬し、引き上げることにより、内部電極層２の露出部分Ａのうち、長手方向の他方の端部Ａ２が覆われるように、ガラスペースト１１を端面４の他方側の端部側領域２４ｂ側に付着させた。
さらに、セラミック積層体１を傾けて、内部電極層２が露出した端面４が有する、積層方向（図６(ａ)の矢印Ｄで示す方向）に直交する２本の稜線１４ｃ，１４ｄのうちの一方の稜線１４ｃが、テーブル１０上に塗布されたガラスペースト１１の表面に略平行になるような姿勢で、端面４の上側端部（図８および図９における上側の端部）３４ｃ（図６(ａ)）をガラスペースト１１に浸漬し、引き上げることにより、セラミック積層体１の、内部電極層２が露出した端面４の、積層方向（図６(ａ)の矢印Ｄで示す方向）に直交する一方の稜線１４ｃから内部電極層２の露出した領域に至る、内部電極層の露出していない上端側領域２４ｃ（図８）にガラスペースト１１を付着させた。
さらに、セラミック積層体１を傾けて、内部電極層２が露出した端面４が有する、積層方向（図６(ａ)の矢印Ｄで示す方向）に直交する２本の両線１４ｃ，１４ｄのうちの他方の稜線１４ｄが、テーブル１０上に塗布されたガラスペースト１１の表面に略平行になるような姿勢で、端面４の下側端部（図８および図９における下側の端部）３４ｄ（図６(ａ)）をガラスペースト１１に浸漬し、引き上げることにより、セラミック積層体１の、内部電極層２が露出した端面４の、積層方向（図６(ａ)の矢印Ｄで示す方向）に直交する一方の稜線１４ｄから内部電極層２の露出した領域に至る、内部電極層の露出していない下端側領域２４ｄ（図８）にガラスペースト１１を付着させた。
これにより、図８および図９に示すように、端面４の周縁部を周回する領域にロ字状にガラス膜３１が塗布され、端面４に露出した内部電極層２の両端部を含む端部側領域２４ａ，２４ｂと、内部電極層２の露出していない上端側領域２４ｃおよび下端側領域２４ｄがガラスペースト１１により覆われたセラミック積層体１を得た。
この実施例１では、内部電極層２の露出していない上端側領域２４ｃ、下端側領域２４ｄの幅（セラミック積層体１の最上層と最下層の厚み）は、焼成後の値において、それぞれ０．２mmであり、ガラスペースト１１は、この幅０．２mmの領域からはみ出さないように塗布されており、焼成後のガラス膜３１の幅も０．２mmとなる。
なお、端面４のガラスペースト１１の塗布領域の調節は、セラミック積層体１をガラスペースト１１に浸漬した後の、セラミック積層体１の引き上げ速度を制御することにより行うことができる。
また、セラミック積層体１の浸漬深さや浸漬時のセラミック積層体１の傾き（端面４の角度）を調整したり、ガラスペースト１１の粘度を調整したりすることによっても、端面４のガラスペースト１１の塗布領域の大きさを調整することができる。
また、セラミック積層体１の浸漬深さや浸漬時のセラミック積層体１の傾き（端面４の角度）を調整したり、ガラスペースト１１の粘度を調整したりすることによっても、端面４のガラスペースト１１の塗布領域の大きさを調整することができる。
(４)外部電極の形成
上述のようにして端面４にガラスペースト膜２１が形成されたセラミック積層体１の端面４に、上記試料１〜４の場合と同様の方法、条件で外部電極５（５ａ，５ｂ）を形成した。
上述のようにして端面４にガラスペースト膜２１が形成されたセラミック積層体１の端面４に、上記試料１〜４の場合と同様の方法、条件で外部電極５（５ａ，５ｂ）を形成した。
(５)めっき膜の形成
さらに、上述のようにして形成した外部電極５（５ａ，５ｂ）上に、上記試料１〜４の場合と同様の方法、条件でＮｉめっき、Ｓｎめっきを行って、外部電極５（５ａ，５ｂ）上に、Ｎｉめっき膜を形成し、さらにＮｉめっき膜上にＳｎめっき膜を形成した。
これにより、試料５〜８の積層セラミックコンデンサを得た。
さらに、上述のようにして形成した外部電極５（５ａ，５ｂ）上に、上記試料１〜４の場合と同様の方法、条件でＮｉめっき、Ｓｎめっきを行って、外部電極５（５ａ，５ｂ）上に、Ｎｉめっき膜を形成し、さらにＮｉめっき膜上にＳｎめっき膜を形成した。
これにより、試料５〜８の積層セラミックコンデンサを得た。
［試料（比較例の試料）９〜１１の作製］
比較のため、セラミック積層体の端面に、内部電極層の露出部分を覆うガラス膜をまったく形成していない試料９、積層方向と平行な一方と他方の稜線側に一対のガラス膜が形成されているが、内部電極層の露出部分の両端側がガラス膜に覆われていない構造の試料（すなわち、ガラス膜非形成領域の内部電極層の露出部分の長手方向に沿う方向の距離が１．０mmと大きい試料）１０、ガラス膜をセラミック積層体１の端面４の全体に配設した試料１１を作製した。
比較のため、セラミック積層体の端面に、内部電極層の露出部分を覆うガラス膜をまったく形成していない試料９、積層方向と平行な一方と他方の稜線側に一対のガラス膜が形成されているが、内部電極層の露出部分の両端側がガラス膜に覆われていない構造の試料（すなわち、ガラス膜非形成領域の内部電極層の露出部分の長手方向に沿う方向の距離が１．０mmと大きい試料）１０、ガラス膜をセラミック積層体１の端面４の全体に配設した試料１１を作製した。
［評価］
各試料について、内部電極層と外部電極との接続信頼性を調べるとともに、製品としての信頼を確認するため、高温負荷試験における不良発生率（高温負荷不良率）を測定した。
各試料について、内部電極層と外部電極との接続信頼性を調べるとともに、製品としての信頼を確認するため、高温負荷試験における不良発生率（高温負荷不良率）を測定した。
内部電極層と外部電極との接続信頼性については、静電容量を測定して平均値を求めることにより行った。なお、内部電極層と外部電極が接続されていない部分があると、静電容量の値が小さくなる。
また、製品としての信頼を確認するための高温負荷試験については、１０５℃、１００Ｈｒ後のＩＲ劣化率を求めた。なお、ＩＲの劣化が認められたものは、仮に他の特性が良好であっても、総合判定で不良と判定されることになる。
また、製品としての信頼を確認するための高温負荷試験については、１０５℃、１００Ｈｒ後のＩＲ劣化率を求めた。なお、ＩＲの劣化が認められたものは、仮に他の特性が良好であっても、総合判定で不良と判定されることになる。
なお、焼成工程を経て外部電極を形成した後のガラス膜の寸法や、内部電極層が露出した端面のガラス膜により覆われていない領域の長さＳは、外部電極を電解溶液中にて電解して溶解し、セラミック積層体の露出面と、そこに形成されているガラス膜をＳＥＭにより観察することにより測定した値である。
その結果を表１に示す。
その結果を表１に示す。
表１に示すように、本願発明の要件を備えた試料１〜８においては、内部電極層と外部電極との接続信頼性が高く、かつ、高温負荷不良の発生もなく、良好な特性を備えた信頼性の高い製品（積層セラミックコンデンサ）が得られることが確認された。
しかしながら、ガラス膜を備えていない試料９の場合、高温負荷不良の発生率が１００％と高く、実用性に欠けることが確認された。
また、積層方向と平行な一方と他方の稜線側に一対のガラス膜が形成されているが、内部電極層の露出部分の両端側がガラス膜に覆われていない構造の試料１０の場合も、高温負荷不良の発生率が８０％と高く、実用性に欠けることが確認された。
また、積層方向と平行な一方と他方の稜線側に一対のガラス膜が形成されているが、内部電極層の露出部分の両端側がガラス膜に覆われていない構造の試料１０の場合も、高温負荷不良の発生率が８０％と高く、実用性に欠けることが確認された。
また、ガラス膜をセラミック積層体の端面の全体に配設した試料１１の場合、当然ではあるが、外部電極と内部電極層の接続をほとんど確保することができなかった。なお、試料１１に関しては、高温負荷不良の発生率の評価は行わなかった。
図１０および図１１は、本願発明が関連する発明の実施例（実施例２）にかかる積層セラミック電子部品（積層セラミックコンデンサ）の要部を示す図である。
この実施例２の積層セラミック電子部品においては、図１０および図１１に示すように、セラミック積層体１の端面４に露出した複数の内部電極層２のうち、最上層の内部電極層１０２ａと、最下層の内部電極層１０２ｂの内部電極層の露出部分の、長手方向の両端部のみがガラス膜３１で覆われており、他の部分は特にガラス膜により覆われていない。
この実施例２の積層セラミック電子部品においては、図１０および図１１に示すように、セラミック積層体１の端面４に露出した複数の内部電極層２のうち、最上層の内部電極層１０２ａと、最下層の内部電極層１０２ｂの内部電極層の露出部分の、長手方向の両端部のみがガラス膜３１で覆われており、他の部分は特にガラス膜により覆われていない。
このように、最上層と最下層の内部電極層１０２ａ，１０２ｂの露出部分の、長手方向の両端部のみをガラス膜３１で覆うようにした実施例２の構成の場合にも、外部電極が最も薄くなりやすい、端面４の四隅近傍がガラス膜３１によりおおわれ、最上層の内部電極層１０２ａと、最下層の内部電極層１０２ｂの露出部分の両端部がガラス膜３１によりシールされるため、めっき工程においてセラミック積層体１へのめっき液の浸入を効率よく抑制することができる。
なお、この実施例２の積層セラミック電子部品は、図１２(ａ)，(ｂ)に示すように、テーブル１０上にガラスペースト１１を４分割して塗布し、これにセラミック積層体１を浸漬することにより、端面４の四隅近傍にガラスペーストを付着させ、乾燥させた後、上記実施例１の試料１〜４の場合と同様の手順で製造することができる。
また、図１３は、本願発明が関連する他の発明にかかる積層セラミック電子部品（積層セラミックコンデンサ）の構成を示すもので、セラミック積層体１の端面４をガラス膜３１で覆う態様の別の例を示している。
すなわち、図１３では複数の内部電極層２のそれぞれについて、露出部分の長手方向の両端部がガラス膜３１で覆われており、その点では、上記実施例１の試料１〜４の場合と同様であるが、ガラス膜３１は、端面４の各稜線１４にまでは至らないように配設されている。このような態様でガラス膜３１を配設するようにした場合にも、露出部分の長手方向の両端部がガラス膜３１により確実に覆われるため、めっき工程においてセラミック積層体１へのめっき液の浸入を抑制することができる。
すなわち、図１３では複数の内部電極層２のそれぞれについて、露出部分の長手方向の両端部がガラス膜３１で覆われており、その点では、上記実施例１の試料１〜４の場合と同様であるが、ガラス膜３１は、端面４の各稜線１４にまでは至らないように配設されている。このような態様でガラス膜３１を配設するようにした場合にも、露出部分の長手方向の両端部がガラス膜３１により確実に覆われるため、めっき工程においてセラミック積層体１へのめっき液の浸入を抑制することができる。
また、本願発明の積層セラミック電子部品において、ガラス膜の具体的なパターンに特別の制約はなく、例えば、図１４(ａ)に示すように、ガラス膜３１の端部が波形の形状であっていてもよい。
また、本願発明は、図１４(ｂ)に示すように、内部電極層２の露出部分の長さが異なっている場合にも適用することが可能である。
上述の図１４(ａ)，(ｂ)のいずれの場合にも、内部電極層２の露出部分の両端部がガラス膜３１により覆われているため、めっき工程においてセラミック積層体１へのめっき液の浸入を抑制することができる。
また、本願発明は、図１４(ｂ)に示すように、内部電極層２の露出部分の長さが異なっている場合にも適用することが可能である。
上述の図１４(ａ)，(ｂ)のいずれの場合にも、内部電極層２の露出部分の両端部がガラス膜３１により覆われているため、めっき工程においてセラミック積層体１へのめっき液の浸入を抑制することができる。
なお、本願発明は、上記実施例に限定されるものではなく、セラミック層を構成するセラミックの種類、内部電極層および外部電極を構成する金属材料の種類、ガラス膜を構成するガラスの種類、内部電極層焼付け外部電極の配設態様や、セラミック積層体の具体的な構造などに関し、発明の範囲内において種々の応用、変形を加えることが可能である。
上述のように、本願発明の積層セラミック電子部品においては、セラミック積層体の端面の、めっき液などが侵入しやすい領域をガラス膜で被覆してシールする一方、外部電極との電気的接続を確保することができるように、他の部分においては内部電極層を端面に露出させるようにしているので、耐候性などに優れた、信頼性の高い積層セラミック電子部品を提供することが可能になる。
したがって、本願発明は、積層セラミックコンデンサ、積層ＬＣ複合部品、積層基板などのような、セラミック積層体の内部電極層が露出した端面に外部電極が配設された構造を有する積層セラミック電子部品に広く適用することが可能である。
したがって、本願発明は、積層セラミックコンデンサ、積層ＬＣ複合部品、積層基板などのような、セラミック積層体の内部電極層が露出した端面に外部電極が配設された構造を有する積層セラミック電子部品に広く適用することが可能である。
Claims (8)
- 複数のセラミック層と、
前記セラミック層間に、一部が端面に導出されるような態様で配設された内部電極層とを備えたセラミック積層体と、
前記内部電極層が導出された端面に、前記内部電極層と導通するように配設された外部電極とを備えた積層セラミック電子部品であって、
前記セラミック積層体の端面の、前記内部電極層が導出されて露出した露出部分のうち、少なくとも長手方向の一方の端部がガラス膜で覆われており、かつ、
前記内部電極層の前記露出部分のうち、前記ガラス膜で覆われていない部分において、前記内部電極層と前記外部電極とが電気的に接続されているとともに、
前記セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域がガラス膜で覆われていること
を特徴とする積層セラミック電子部品。 - 複数のセラミック層と、
複数のセラミック層間に、一部が端面に導出されるような態様で配設された複数の内部電極層とを備えたセラミック積層体と、
前記複数の内部電極層が導出された端面に、前記複数の内部電極層と導通するように配設された外部電極とを備えた積層セラミック電子部品であって、
前記セラミック積層体の端面に導出されて露出した前記複数の内部電極層のうち、最上層の内部電極層と最下層の内部電極層の少なくとも一方の内部電極層の、少なくとも長手方向の一方の端部がガラス膜で覆われており、かつ、
前記複数の内部電極層の前記露出部分のうち、前記ガラス膜で覆われていない部分において、前記複数の内部電極層と前記外部電極とが電気的に接続されているとともに、
前記セラミック積層体の、内部電極層が露出した端面の、積層方向に直交する一方および他方の稜線から、内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域がガラス膜で覆われていること
を特徴とする積層セラミック電子部品。 - 前記最上層の内部電極層と、最下層の内部電極層の両方の内部電極層の、長手方向の両端部がガラス膜で覆われていることを特徴とする、請求項２記載の積層セラミック電子部品。
- 前記セラミック積層体の端面に露出した、複数の内部電極層のうちのすべての内部電極層の、少なくとも長手方向の両端部が前記ガラス膜で覆われていることを特徴とする、請求項２記載の積層セラミック電子部品。
- 前記セラミック積層体の、内部電極層が露出した端面には、前記内部電極層の露出部分の長手方向の両端部を覆う前記ガラス膜が、該端面が有する稜線のうち、積層方向に直交する一方の稜線から、該一方の稜線に対向する他方の稜線に達するように形成されているとともに、積層方向に平行な稜線から、前記内部電極層の露出部分の長手方向の両端部を覆う位置まで形成されており、かつ、前記内部電極層の長手方向の中央部の、前記ガラス膜に覆われていない部分において、前記内部電極層と前記外部電極とが電気的に接続されていることを特徴とする、請求項１〜４のいずれかに記載の積層セラミック電子部品。
- 前記セラミック積層体の端面の、前記内部電極層の露出部分のうち、長手方向の両端部を覆うガラス膜により覆われていない部分の前記内部電極層の長手方向に沿う方向の距離が０．１mm以上であることを特徴とする、請求項１〜５のいずれかに記載の積層セラミック電子部品。
- セラミック層間に、一部が端面に導出されるような態様で内部電極層が配設されたセラミック積層体と、前記内部電極層が導出された端面に内部電極層と導通するように配設された外部電極とを備え、前記セラミック積層体の端面に露出した前記内部電極層の露出部分のうち、少なくとも長手方向の一方の端部がガラス膜で覆われた構造を有する積層セラミック電子部品の製造方法であって、
(ａ)セラミック層間に、一部が端面に導出されるような態様で配設された内部電極層を備えたセラミック積層体を形成する工程と、
(ｂ)保持体上に、ガラスペーストを塗布する工程と、
(ｃ)前記セラミック積層体を傾けて、前記内部電極層が露出した前記端面が有する稜線のうち、積層方向に平行な稜線が、前記保持体上に塗布されたガラスペーストの表面に略平行になるような姿勢で、前記端面の一方の端部を前記ガラスペーストに浸漬して、前記内部電極層の露出部分のうち、少なくとも長手方向の一方の端部にガラスペーストを付着させるガラスペースト付与工程と、
(ｄ)前記セラミック積層体の、前記内部電極層の露出部分のうち、少なくとも長手方向の一方の端部にガラスペーストを付着させた端面に、外部電極形成用の導電性ペーストを塗布する工程と、
(ｅ)前記セラミック積層体を熱処理して、前記ガラスペーストおよび前記導電性ペーストを焼き付けて、前記ガラス膜および外部電極を焼成する工程と
を具備することを特徴とする、積層セラミック電子部品の製造方法。 - 前記(ｃ)のガラスペースト付与工程で、内部電極層の露出部分の、少なくとも長手方向の一方の端部にガラスペーストを付着させた後、さらに、前記セラミック積層体を傾けて、前記内部電極層が露出した前記端面が有する、積層方向に直交する稜線が、前記保持体上に塗布されたガラスペーストの表面に略平行になるような姿勢で、前記端面の端部を前記ガラスペーストに浸漬し、前記セラミック積層体の、内部電極層が露出した端面の、前記積層方向に直交する一方および他方の稜線から内部電極層の露出した領域に至る、内部電極層の露出していない２つの領域の少なくとも１つの領域にガラスペーストを付着させることを特徴とする、請求項１０記載の積層セラミック電子部品の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005154533 | 2005-05-26 | ||
| JP2005154533 | 2005-05-26 | ||
| PCT/JP2006/307577 WO2006126333A1 (ja) | 2005-05-26 | 2006-04-10 | 積層セラミック電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006126333A1 JPWO2006126333A1 (ja) | 2008-12-25 |
| JP4497203B2 true JP4497203B2 (ja) | 2010-07-07 |
Family
ID=37451765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007517738A Expired - Fee Related JP4497203B2 (ja) | 2005-05-26 | 2006-04-10 | 積層セラミック電子部品およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7612983B2 (ja) |
| EP (1) | EP1884967A4 (ja) |
| JP (1) | JP4497203B2 (ja) |
| CN (1) | CN101128895B (ja) |
| WO (1) | WO2006126333A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088420A (ja) * | 2007-10-03 | 2009-04-23 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JP2010251584A (ja) * | 2009-04-17 | 2010-11-04 | Murata Mfg Co Ltd | 電子部品の外部電極形成方法 |
| KR101376828B1 (ko) * | 2012-03-20 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| KR101376921B1 (ko) * | 2012-12-11 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR101499717B1 (ko) * | 2013-05-21 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| KR101499723B1 (ko) * | 2013-08-14 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터의 실장 기판 |
| JP2015111652A (ja) * | 2013-10-31 | 2015-06-18 | 株式会社村田製作所 | 電子部品 |
| KR102139753B1 (ko) * | 2015-02-26 | 2020-07-31 | 삼성전기주식회사 | 세라믹 전자 부품 및 이의 제조방법 |
| KR20160108905A (ko) * | 2015-03-09 | 2016-09-21 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
| JP2017022232A (ja) | 2015-07-09 | 2017-01-26 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| JP6597008B2 (ja) * | 2015-07-16 | 2019-10-30 | 株式会社村田製作所 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
| JP6812677B2 (ja) * | 2015-09-15 | 2021-01-13 | Tdk株式会社 | 積層電子部品 |
| JP6302960B2 (ja) * | 2016-08-02 | 2018-03-28 | 太陽誘電株式会社 | 積層コンデンサ及びその製造方法 |
| KR102067176B1 (ko) * | 2017-10-19 | 2020-01-15 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
| JP2018117139A (ja) * | 2018-03-02 | 2018-07-26 | 太陽誘電株式会社 | 積層コンデンサ及びその製造方法 |
| KR102333093B1 (ko) | 2019-07-08 | 2021-12-01 | 삼성전기주식회사 | 커패시터 부품 |
| JP2022014533A (ja) * | 2020-07-07 | 2022-01-20 | 株式会社村田製作所 | 電子部品 |
| JP2022014534A (ja) * | 2020-07-07 | 2022-01-20 | 株式会社村田製作所 | 電子部品 |
| JP2022014535A (ja) * | 2020-07-07 | 2022-01-20 | 株式会社村田製作所 | 電子部品 |
| JP2022191910A (ja) * | 2021-06-16 | 2022-12-28 | 株式会社村田製作所 | 積層セラミック電子部品 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060708A (ja) * | 1983-09-14 | 1985-04-08 | 日本電気株式会社 | 積層セラミックコンデンサの製造方法 |
| JP2000200706A (ja) * | 1998-11-02 | 2000-07-18 | Ceratec Co Ltd | アレイ型多重チップ素子及びその製造方法 |
| JP2005079568A (ja) * | 2003-09-04 | 2005-03-24 | Murata Mfg Co Ltd | 電子部品の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193418A (ja) * | 1985-02-21 | 1986-08-27 | 株式会社村田製作所 | 積層セラミツクコンデンサ |
| US4701827A (en) * | 1986-02-10 | 1987-10-20 | Kyocera Corporation | Multilayer ceramic capacitor |
| US4953273A (en) * | 1989-05-25 | 1990-09-04 | American Technical Ceramics Corporation | Process for applying conductive terminations to ceramic components |
| JPH07120604B2 (ja) * | 1990-03-26 | 1995-12-20 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
| US5093774A (en) * | 1991-03-22 | 1992-03-03 | Thomas & Betts Corporation | Two-terminal series-connected network |
| JPH07288217A (ja) | 1994-04-18 | 1995-10-31 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサの製造方法 |
| JPH09260193A (ja) | 1996-03-26 | 1997-10-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JP2000150291A (ja) | 1998-11-17 | 2000-05-30 | Tokin Ceramics Corp | 積層セラミックコンデンサ及びその製造方法 |
| JP3466524B2 (ja) | 1999-11-30 | 2003-11-10 | 京セラ株式会社 | 積層型電子部品およびその製法 |
| JP3775366B2 (ja) * | 2001-09-27 | 2006-05-17 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法および積層セラミック電子部品 |
| JP3965075B2 (ja) | 2002-05-15 | 2007-08-22 | 京都エレックス株式会社 | 積層セラミックコンデンサー外部電極用銅ペースト組成物 |
| JP2005327999A (ja) | 2004-05-17 | 2005-11-24 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
-
2006
- 2006-04-10 JP JP2007517738A patent/JP4497203B2/ja not_active Expired - Fee Related
- 2006-04-10 CN CN2006800059422A patent/CN101128895B/zh not_active Expired - Fee Related
- 2006-04-10 EP EP06731524A patent/EP1884967A4/en not_active Withdrawn
- 2006-04-10 WO PCT/JP2006/307577 patent/WO2006126333A1/ja active Application Filing
-
2007
- 2007-08-28 US US11/845,965 patent/US7612983B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060708A (ja) * | 1983-09-14 | 1985-04-08 | 日本電気株式会社 | 積層セラミックコンデンサの製造方法 |
| JP2000200706A (ja) * | 1998-11-02 | 2000-07-18 | Ceratec Co Ltd | アレイ型多重チップ素子及びその製造方法 |
| JP2005079568A (ja) * | 2003-09-04 | 2005-03-24 | Murata Mfg Co Ltd | 電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1884967A1 (en) | 2008-02-06 |
| WO2006126333A1 (ja) | 2006-11-30 |
| US20070297119A1 (en) | 2007-12-27 |
| CN101128895A (zh) | 2008-02-20 |
| JPWO2006126333A1 (ja) | 2008-12-25 |
| EP1884967A4 (en) | 2011-11-16 |
| US7612983B2 (en) | 2009-11-03 |
| CN101128895B (zh) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4497203B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| KR101699388B1 (ko) | 적층 세라믹 콘덴서 | |
| JP6216085B2 (ja) | コンデンサおよびモジュール | |
| JP7544218B2 (ja) | 積層セラミックコンデンサ | |
| KR101953655B1 (ko) | 적층 세라믹 전자부품 | |
| KR101670980B1 (ko) | 적층 세라믹 전자부품 | |
| JP2006186316A (ja) | セラミック電子部品及び積層セラミックコンデンサ | |
| TW201740397A (zh) | 電子零件 | |
| US11264177B2 (en) | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor | |
| JP7151543B2 (ja) | 積層セラミックコンデンサ | |
| JP7196732B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| CN114334449A (zh) | 层叠陶瓷电容器 | |
| CN114334442A (zh) | 层叠陶瓷电容器 | |
| WO2013108533A1 (ja) | セラミック電子部品 | |
| CN114334441A (zh) | 层叠陶瓷电容器 | |
| CN114334443A (zh) | 层叠陶瓷电容器 | |
| WO2016035482A1 (ja) | セラミック電子部品およびその製造方法 | |
| JPH04320017A (ja) | 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト | |
| JP2005159121A (ja) | 積層セラミック電子部品 | |
| WO2021140894A1 (ja) | 電解コンデンサ及び電解コンデンサの製造方法 | |
| JP2019106443A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2023056764A (ja) | 積層セラミック電子部品及び回路基板 | |
| JP2002298649A (ja) | 導電性ペースト及びそれを用いたチップ型電子部品 | |
| US20240212935A1 (en) | Multilayer electronic component | |
| JP2005317776A (ja) | セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100405 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4497203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |