JP2018117139A - 積層コンデンサ及びその製造方法 - Google Patents
積層コンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2018117139A JP2018117139A JP2018037344A JP2018037344A JP2018117139A JP 2018117139 A JP2018117139 A JP 2018117139A JP 2018037344 A JP2018037344 A JP 2018037344A JP 2018037344 A JP2018037344 A JP 2018037344A JP 2018117139 A JP2018117139 A JP 2018117139A
- Authority
- JP
- Japan
- Prior art keywords
- terminal surface
- axial direction
- opening
- internal electrode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
Abstract
【課題】ESRの設定の自由度が高い積層コンデンサ及びその製造方法を提供する。
【解決手段】本発明の一実施形態に係る積層コンデンサ10は、第1の内部電極層111と第1の外部電極12aとの間の接続幅と、第2の内部電極層112と第2の外部電極12bとの間の接続幅とをそれぞれ制限する調整層13a,13bを有する。これにより上記各接続幅の大きさによって等価直列抵抗(ESR)を任意に調整することが可能となる。すなわち上記積層コンデンサによれば、ESRを高い自由度で調整することができるとともに、所望のESRを精度よく実現することができる。
【選択図】図7
【解決手段】本発明の一実施形態に係る積層コンデンサ10は、第1の内部電極層111と第1の外部電極12aとの間の接続幅と、第2の内部電極層112と第2の外部電極12bとの間の接続幅とをそれぞれ制限する調整層13a,13bを有する。これにより上記各接続幅の大きさによって等価直列抵抗(ESR)を任意に調整することが可能となる。すなわち上記積層コンデンサによれば、ESRを高い自由度で調整することができるとともに、所望のESRを精度よく実現することができる。
【選択図】図7
Description
本発明は、等価直列抵抗(ESR)の調整が可能な積層コンデンサに関する。
積層セラミックコンデンサは、典型的には、積層体と、一対の外部電極とを有する。積層体は、複数の内部電極層が誘電体層を介して積層され、各内部電極層の端部が長さ方向の両端面に交互に露出した構造を有する、直方体形状のセラミックチップで構成される。一対の外部電極は、内部電極層の露出した端部と導通するように、積層体の上記両端面にそれぞれ形成される(例えば下記特許文献1参照)。
その一方、電気回路の特性向上を目的として、所定の等価直列抵抗(ESR;Equivalent Series Resistance)を実現できる積層コンデンサが知られている。例えば下記特許文献2には、誘電体層と異極性の内部導体層を所定の順序で積層した積層体と、上記内部導体層と接続され積層体の表面に設けられた異極性の外部電極と、上記内部導体層と接続され積層体の表面に設けられた異極性の連結電極とを備えた積層コンデンサが記載されている。この積層コンデンサは、上記異極性の連結電極の抵抗率に基づいてその等価直列抵抗を設定可能とされている。
しかしながら特許文献2に記載の積層コンデンサは、電極材料の抵抗率でESRを設定するようにしているため、良好な電気的特性と所望とする抵抗率とを兼ね備えた電極材料の選定が困難であり、高い自由度でESRを設定することができない場合がある。
以上のような事情に鑑み、本発明の目的は、ESRの設定の自由度が高い積層コンデンサを提供することにある。
上記目的を達成するため、本発明の一形態に係る積層コンデンサは、積層体と、第1の外部電極と、第2の外部電極と、抵抗調整部とを具備する。
上記積層体は、第1の軸方向に相互に対向する第1の端子面及び第2の端子面を有する直方体形状に形成される。上記積層体は、第1の内部電極と、第2の内部電極と、誘電体層とを有する。上記第1の内部電極は、上記第1の端子面から露出する第1の引出端部を有する。上記第2の内部電極は、上記第1の軸方向と直交する第2の軸方向に上記第1の内部電極と対向し、上記第2の端子面から露出する第2の引出端部を有する。上記誘電体層は、上記第1の内部電極と上記第2の内部電極との間に配置される。
上記第1の外部電極は、上記第1の端子面に配置され、上記第1の引出端部と電気的に接続される第1の導体部を有する。
上記第2の外部電極は、上記第2の端子面に配置され、上記第2の引出端部と電気的に接続される第2の導体部を有する。
上記抵抗調整部は、第1の絶縁層と、第2の絶縁層とを有する。上記第1の絶縁層は、上記第1の端子面に配置され、上記第1の引出端部に対する上記第1の導体部の接続幅を制限する。上記第2の絶縁層は、上記第2の端子面に配置され、上記第2の引出端部に対する上記第2の導体部の接続幅を制限する。
上記積層体は、第1の軸方向に相互に対向する第1の端子面及び第2の端子面を有する直方体形状に形成される。上記積層体は、第1の内部電極と、第2の内部電極と、誘電体層とを有する。上記第1の内部電極は、上記第1の端子面から露出する第1の引出端部を有する。上記第2の内部電極は、上記第1の軸方向と直交する第2の軸方向に上記第1の内部電極と対向し、上記第2の端子面から露出する第2の引出端部を有する。上記誘電体層は、上記第1の内部電極と上記第2の内部電極との間に配置される。
上記第1の外部電極は、上記第1の端子面に配置され、上記第1の引出端部と電気的に接続される第1の導体部を有する。
上記第2の外部電極は、上記第2の端子面に配置され、上記第2の引出端部と電気的に接続される第2の導体部を有する。
上記抵抗調整部は、第1の絶縁層と、第2の絶縁層とを有する。上記第1の絶縁層は、上記第1の端子面に配置され、上記第1の引出端部に対する上記第1の導体部の接続幅を制限する。上記第2の絶縁層は、上記第2の端子面に配置され、上記第2の引出端部に対する上記第2の導体部の接続幅を制限する。
上記第1の絶縁層は、上記第1の軸方向及び上記第2の軸方向に各々直交する第3の軸方向に第1の間隙を介して相互に対向する一対の第1の端子被覆層を有する。
上記第2の絶縁層は、上記第3の軸方向に第2の間隙を介して相互に対向する一対の第2の端子被覆層を有する。
上記第1の引出端部及び上記第2の引出端部は、上記第1の間隙及び上記第2の間隙を介して上記第1の導体部及び上記第2の導体部にそれぞれ接続される。
上記積層体は、上記第3の軸方向に相互に対向する第1の側面及び第2の側面をさらに有する。
上記抵抗調整部は、上記第1の側面及び上記第2の側面にそれぞれ形成され上記第1の絶縁層と上記第2の絶縁層とを相互に接続する一対の絶縁性被覆層をさらに有する。
上記一対の第1の端子被覆層各々の上記第3の軸方向に沿った幅寸法、上記一対の第2の端子被覆層各々の上記第3の軸方向に沿った幅寸法、並びに、上記第1の間隙及び上記第2の間隙各々の上記第3の軸方向に沿った幅寸法のうち、少なくとも1つが相互に異なる。
上記第2の絶縁層は、上記第3の軸方向に第2の間隙を介して相互に対向する一対の第2の端子被覆層を有する。
上記第1の引出端部及び上記第2の引出端部は、上記第1の間隙及び上記第2の間隙を介して上記第1の導体部及び上記第2の導体部にそれぞれ接続される。
上記積層体は、上記第3の軸方向に相互に対向する第1の側面及び第2の側面をさらに有する。
上記抵抗調整部は、上記第1の側面及び上記第2の側面にそれぞれ形成され上記第1の絶縁層と上記第2の絶縁層とを相互に接続する一対の絶縁性被覆層をさらに有する。
上記一対の第1の端子被覆層各々の上記第3の軸方向に沿った幅寸法、上記一対の第2の端子被覆層各々の上記第3の軸方向に沿った幅寸法、並びに、上記第1の間隙及び上記第2の間隙各々の上記第3の軸方向に沿った幅寸法のうち、少なくとも1つが相互に異なる。
本発明の一実施形態に係る積層コンデンサは、積層体と、第1の外部電極と、第2の外部電極と、抵抗調整部とを具備する。
上記積層体は、第1の軸方向に相互に対向する第1の端子面及び第2の端子面を有する直方体形状に形成される。上記積層体は、第1の内部電極と、第2の内部電極と、誘電体層とを有する。上記第1の内部電極は、上記第1の端子面から露出する第1の引出端部を有する。上記第2の内部電極は、上記第1の軸方向と直交する第2の軸方向に上記第1の内部電極と対向し、上記第2の端子面から露出する第2の引出端部を有する。上記誘電体層は、上記第1の内部電極と上記第2の内部電極との間に配置される。
上記第1の外部電極は、上記第1の端子面に配置され、上記第1の引出端部と電気的に接続される第1の導体部を有する。
上記第2の外部電極は、上記第2の端子面に配置され、上記第2の引出端部と電気的に接続される第2の導体部を有する。
上記抵抗調整部は、第1の絶縁層と、第2の絶縁層とを有する。上記第1の絶縁層は、上記第1の端子面に配置され、上記第1の引出端部に対する上記第1の導体部の接続幅を制限する。上記第2の絶縁層は、上記第2の端子面に配置され、上記第2の引出端部に対する上記第2の導体部の接続幅を制限する。
上記積層体は、第1の軸方向に相互に対向する第1の端子面及び第2の端子面を有する直方体形状に形成される。上記積層体は、第1の内部電極と、第2の内部電極と、誘電体層とを有する。上記第1の内部電極は、上記第1の端子面から露出する第1の引出端部を有する。上記第2の内部電極は、上記第1の軸方向と直交する第2の軸方向に上記第1の内部電極と対向し、上記第2の端子面から露出する第2の引出端部を有する。上記誘電体層は、上記第1の内部電極と上記第2の内部電極との間に配置される。
上記第1の外部電極は、上記第1の端子面に配置され、上記第1の引出端部と電気的に接続される第1の導体部を有する。
上記第2の外部電極は、上記第2の端子面に配置され、上記第2の引出端部と電気的に接続される第2の導体部を有する。
上記抵抗調整部は、第1の絶縁層と、第2の絶縁層とを有する。上記第1の絶縁層は、上記第1の端子面に配置され、上記第1の引出端部に対する上記第1の導体部の接続幅を制限する。上記第2の絶縁層は、上記第2の端子面に配置され、上記第2の引出端部に対する上記第2の導体部の接続幅を制限する。
上記積層コンデンサは、第1の内部電極と第1の外部電極との間の接続幅と、第2の内部電極と第2の外部電極との間の接続幅とをそれぞれ制限する抵抗調整部を有するため、上記各接続幅の大きさによって等価直列抵抗(以下、ESRともいう。)を任意に調整することが可能となる。すなわち上記積層コンデンサによれば、ESRを高い自由度で調整することができるとともに、所望のESRを精度よく実現することができる。
上記接続幅は、典型的には、積層体の端子面から露出する内部電極の引出端部の幅方向に沿った接続長をいうが、引き出し端部の厚み方向に沿った接続長であってもよい。いずれの場合でも、内部電極と外部電極との間の接続部の断面積を制限できるため、ESRの調整が可能である。
第1の内部電極及び第2の内部電極は、典型的には、それぞれ複数の電極層で構成される。この場合、複数の第1の内部電極層の各々の間に、誘電体層を介して、複数の第2の内部電極層の各々が対向配置される。これにより大容量の積層コンデンサを容易に構成することができる。
上記第1及び第2の絶縁層は、上記第2の軸方向に長さ方向、上記第1及び第2の軸方向に各々直交する第3の軸方向に幅方向を有する開口部をそれぞれ有してもよい。この場合、上記第1及び第2の引出端部は、上記開口部を介して上記第1及び第2の導体部にそれぞれ接続される。
これにより上記開口部の幅を調整することで、第1及び第2の導体部と第1及び第2の引出端部とを所望の接続幅で接続することが可能となる。
これにより上記開口部の幅を調整することで、第1及び第2の導体部と第1及び第2の引出端部とを所望の接続幅で接続することが可能となる。
上記積層体は、上記第3の軸方向に相互に対向する第1及び第2の側面をさらに有してもよい。上記抵抗調整部は、上記第1及び第2の側面にそれぞれ形成され上記第1の絶縁層と上記第2の絶縁層とを相互に接続する一対の絶縁性被覆層をさらに有してもよい。
上記絶縁性被覆層は、積層体のサイドマージン層を構成し、これにより積層体の耐電圧を向上させることができる。
上記絶縁性被覆層は、積層体のサイドマージン層を構成し、これにより積層体の耐電圧を向上させることができる。
上記抵抗調整部は、セラミック材料で構成されてもよい。
これにより、積層体のデラミネーションやクラックの発生を抑制しつつ適正に抵抗調整部を形成することができる。
これにより、積層体のデラミネーションやクラックの発生を抑制しつつ適正に抵抗調整部を形成することができる。
上記一対の外部電極は、上記第1及び第2の絶縁層の上から上記第1及び第2の端子面をそれぞれ被覆する導電性被覆層をさらに有してもよい。
これにより外部電極の密着性が高まるとともに、積層コンデンサの実装信頼性を確保することができる。
これにより外部電極の密着性が高まるとともに、積層コンデンサの実装信頼性を確保することができる。
本発明の一実施形態に係る積層コンデンサの製造方法は、直方体形状の積層体を作製することを含む。
上記積層体は、第1の端子面から一端が露出する第1の内部電極と、上記第1の端子面と第1の軸方向に対向する第2の端子面から一端が露出する第2の内部電極とを、誘電体層を介して、上記第1の軸方向と直交する第2の軸方向に交互に積層することで、作製される。
上記第1の端子面には、上記第1の端子面から露出する上記第1の内部電極の幅を制限するための第1の開口部を有する第1の絶縁層が形成される。上記第2の端子面には、上記第2の端子面から露出する上記第2の内部電極の幅を制限する第2の開口部を有する第2の絶縁層が形成される。
上記第1の開口部を介して上記第1の内部電極と電気的に接続される第1の外部電極が上記第1の端子面に形成され、上記第2の開口部を介して上記第2の内部電極と電気的に接続される第2の外部電極が上記第2の端子面に形成される。
上記積層体は、第1の端子面から一端が露出する第1の内部電極と、上記第1の端子面と第1の軸方向に対向する第2の端子面から一端が露出する第2の内部電極とを、誘電体層を介して、上記第1の軸方向と直交する第2の軸方向に交互に積層することで、作製される。
上記第1の端子面には、上記第1の端子面から露出する上記第1の内部電極の幅を制限するための第1の開口部を有する第1の絶縁層が形成される。上記第2の端子面には、上記第2の端子面から露出する上記第2の内部電極の幅を制限する第2の開口部を有する第2の絶縁層が形成される。
上記第1の開口部を介して上記第1の内部電極と電気的に接続される第1の外部電極が上記第1の端子面に形成され、上記第2の開口部を介して上記第2の内部電極と電気的に接続される第2の外部電極が上記第2の端子面に形成される。
上記積層コンデンサの製造方法においては、第1及び第2の端子面から各々露出する第1及び第2の内部電極の幅を制限する第1及び第2の絶縁層が、第1及び第2の端子面にそれぞれ形成される。これにより、等価直列抵抗(ESR)を任意の値に調整することができる積層コンデンサを製造することができる。
上記第1及び第2の絶縁層を形成する工程は、上記第1及び上記第2の軸方向に各々直交する第3の軸方向に沿った、絶縁性ペースト材の浴中への上記積層体の両側面の浸漬処理を含んでもよい。
これにより、所望の開口幅を有する第1及び第2の絶縁層を第1及び第2の端子面に容易に形成することができる。
これにより、所望の開口幅を有する第1及び第2の絶縁層を第1及び第2の端子面に容易に形成することができる。
上記浴中への上記積層体の浸漬深さは、上記積層体の上記第3の軸方向に沿った幅寸法の1/2未満とすることができる。
これにより、第1及び第2の端子面の中央部に所望の開口幅を有する第1及び第2の絶縁層を、第1及び第2の端子面にそれぞれ形成することができる。
これにより、第1及び第2の端子面の中央部に所望の開口幅を有する第1及び第2の絶縁層を、第1及び第2の端子面にそれぞれ形成することができる。
あるいは、上記浴中への上記積層体の浸漬深さは、上記積層体の両側面において相互に異なっていてもよい。
この場合、第1及び第2の端子面の中央部よりも一方の側面側に偏った位置に、第1及び第2の内部電極の幅を制限するための第1及び第2の開口部がそれぞれ形成される。
この場合、第1及び第2の端子面の中央部よりも一方の側面側に偏った位置に、第1及び第2の内部電極の幅を制限するための第1及び第2の開口部がそれぞれ形成される。
以下、図面を参照しながら、本発明の実施形態を説明する。
<第1の実施形態>
[積層コンデンサの全体構成]
図1は、本発明の一実施形態に係る積層コンデンサを概略的に示す全体斜視図である。なお図においてX,Y及びZ軸は、相互に直交する3軸方向をそれぞれ示しており、本実施形態においてX軸方向は積層コンデンサの長さ方向、Y軸方向はその幅方向、Z軸方向はその高さ方向にそれぞれ対応する。
[積層コンデンサの全体構成]
図1は、本発明の一実施形態に係る積層コンデンサを概略的に示す全体斜視図である。なお図においてX,Y及びZ軸は、相互に直交する3軸方向をそれぞれ示しており、本実施形態においてX軸方向は積層コンデンサの長さ方向、Y軸方向はその幅方向、Z軸方向はその高さ方向にそれぞれ対応する。
本実施形態の積層コンデンサ10は、積層体11と、一対の外部電極12a,12bと、抵抗調整部13とを有する。
後述するように、積層体11は、内部電極と誘電体層とがZ軸方向に交互に積層された略直方体形状のセラミック部品で構成される。一対の外部電極12a,12bは、積層体11のX軸方向に相互に対向する2つの端子面にそれぞれ形成され、積層体11の内部電極と電気的に接続される。抵抗調整部13は、上記内部電極と外部電極12a,12bとの間の接続幅を制限する機能を有する。
以下、積層コンデンサ10の各部の詳細について説明する。
(積層体)
図2は積層体11を概略的に示す全体斜視図、図3はY軸方向から見た積層体11の断面構造を示す積層コンデンサ10の縦断面図、図4はX軸方向から見た積層体11の断面構造を示す積層コンデンサ10の縦断面図、図5は積層体11の構造を概略的に示す分解斜視図である。
図2は積層体11を概略的に示す全体斜視図、図3はY軸方向から見た積層体11の断面構造を示す積層コンデンサ10の縦断面図、図4はX軸方向から見た積層体11の断面構造を示す積層コンデンサ10の縦断面図、図5は積層体11の構造を概略的に示す分解斜視図である。
積層体11は、Z軸方向(高さ方向)に相互に対向する第1及び第2の主面M1,M2と、X軸方向(長さ方向)に相互に対向する第1及び第2の端子面T1,T2と、Y軸方向(幅方向)に相互に対向する第1及び第2の側面S1,S2とを有する直方体(六面体)で構成される。積層体11は、図3及び図4に示すように第1の内部電極層111と第2の内部電極層112とが誘電体層110を介して相互に対向するように配置された内部構造を有する。
積層体11は、図5に示すように、複数枚の第1のシート材11aと複数枚の第2のシート材11bとをZ軸方向に交互に積層することで作製される。第1のシート材11aは、誘電体シート110s上に第1の内部電極層111が形成された矩形状のセラミックシートで構成される。第2のシート材11bは、誘電体シート110s上に第2の内部電極層112が形成された矩形状のセラミックシートで構成され、第1のシート材11aと同一の形状・大きさを有している。
誘電体シート110sは、例えばチタン酸バリウム(BaTiO3)、チタン酸カルシウム(CaTiO3)、チタン酸ストロンチウム(SrTiO3)、ジルコン酸カルシウム(CaZrO3)等の強誘電体粉末を主成分として成形された矩形状のグリーンシートの焼結体で構成される。第1及び第2の内部電極層111,112は、例えばNi、Cu等の卑金属粉末を含有する導電性ペーストを焼結した幅W1の矩形状の金属薄膜で構成される。
積層体11の両主面M1,M2は、最上層の第2のシート材11bと最下層の第1のシート材11aとにそれぞれ積層された複数枚の誘電体シート110sで構成される。第1の内部電極層111の一端部111a(第1の引出端部)は、誘電体シート110sの一端側に引き出され、第2の内部電極層112の一端部112a(第2の引出端部)は、誘電体シート110sの他端側に引き出される。これにより積層体11の第1の端子面T1からは第1の内部電極層111の引出端部111aが露出し、第2の端子面T2からは第2の内部電極層111の引出端部112aが露出する。
誘電体シート110sの厚み、第1及び第2の内部電極層111,112の厚み等は、積層コンデンサ10の仕様等に応じて適宜設定される。また本実施形態では、第1及び第2の内部電極は、それぞれ複数の内部電極層111,112で構成され、複数の第1の内部電極層111の各々の間に、誘電体層110を介して、複数の第2の内部電極層112の各々が対向配置される。これにより大容量の積層コンデンサ10を容易に構成することができる。第1及び第2の内部電極層111,112の層数は図示の例に限定されず、それぞれ数十層以上で構成されてもよい。
(抵抗調整部)
図6は、積層体11に形成された抵抗調整部13を示す斜視図である。抵抗調整部13は、積層体11の第1の側面S1に形成された第1の調整層13aと、積層体11の第2の側面S2に形成された第2の調整層13bとを有する。
図6は、積層体11に形成された抵抗調整部13を示す斜視図である。抵抗調整部13は、積層体11の第1の側面S1に形成された第1の調整層13aと、積層体11の第2の側面S2に形成された第2の調整層13bとを有する。
各調整層13a,13bは、絶縁性のセラミック材料で構成される。各調整層13a,13bは、積層体11を構成する誘電体層110と同種の材料(例えばチタン酸バリウム系セラミック材料)で構成されることにより、熱膨張係数のミスマッチングによる積層体11のデラミネーションやクラックの発生を抑制することができる。また調整層13a,13bを適正に形成することができる。
本実施形態において第1及び第2の調整層13a,13bは、第1及び第2のサイドマージン層130a,130b(絶縁性被覆層)と、第1の端子被覆層131a,131b(第1の絶縁層)と、第2の端子被覆層132a,132b(第2の絶縁層)とをそれぞれ有する。
図6に示すように、第1の端子被覆層131a,131bは、積層体11の第1の端子面T1にそれぞれ配置され、第1の端子面T1の幅方向中央部において幅W2の間隙G1を介してY軸方向に相互に対向している。間隙G1の形成領域を除く第1の端子面T1上の領域は、第1の端子被覆層131a,131bで被覆される。
同様に、第2の端子被覆層132a,132bは、積層体11の第2の端子面T2にそれぞれ配置され、第2の端子面T2の幅方向中央部において幅W2の間隙G2を介してY軸方向に相互に対向している。間隙G2の形成領域を除く第2の端子面T2上の領域は、第2の端子被覆層132a,132bで被覆される。
第1及び第2のサイドマージン層130a,130bは、第1の端子被覆層131a,131bと第2の端子被覆層132a,132bとを第1及び第2の側面S1,S2及び第1及び第2の主面M1,M2を介して相互に接続するように、積層体11の第1及び第2の側面S1,S2、第1及び第2の主面M1,M2にそれぞれ配置される。第1及び第2の側面S1,S2の全域は、第1及び第2のサイドマージン層130a,130bでそれぞれ被覆され、サイドマージン層130a,130bは、各主面M1,M2上においてY軸方向に幅W2の間隙を介して相互に対向している。
各間隙G1,G2は、第1及び第2の端子被覆層131a,131b,132a,132bを介して第1及び第2の端子面T1,T2を露出させる「開口部」にそれぞれ相当する。上記開口部の縁部を形成する第1及び第2の端子被覆層131a,131b,132a,132bの端部Gaは、それぞれ曲面形状に形成されている。これにより、各間隙G1,G2は、端子面T1,T2から外方に向かって開口幅が広がるように形成される。
第1及び第2の端子被覆層131a,131b,132a,132bは、主として、積層体11と外部電極12a,12bとの接続幅を制限する機能を有し、第1及び第2のサイドマージン層130a,130bは、主として、積層コンデンサ10の絶縁耐圧を向上させる機能を有する。これら端子被覆層131a,131b,132a,132bおよびサイドマージン層130a,130bは、目的とする絶縁耐圧を確保できるのに十分な厚みでそれぞれ形成される。
(外部電極)
外部電極12a,12bは、第1及び第2の端子被覆層131a,131b,132a,132bを介して、積層体11の第1及び第2の端子面T1,T2にそれぞれ配置される。外部電極12a,12bは、第1及び第2の内部電極層111,112と同様の材料で形成され、例えばNi等の卑金属材料で形成される。また、外部電極12a,12bの表面には、回路基板上への実装時の半田濡れ性を良くするために、半田めっきが施されてもよい。
外部電極12a,12bは、第1及び第2の端子被覆層131a,131b,132a,132bを介して、積層体11の第1及び第2の端子面T1,T2にそれぞれ配置される。外部電極12a,12bは、第1及び第2の内部電極層111,112と同様の材料で形成され、例えばNi等の卑金属材料で形成される。また、外部電極12a,12bの表面には、回路基板上への実装時の半田濡れ性を良くするために、半田めっきが施されてもよい。
図7は、外部電極12a,12bと内部電極層111,112との接続状態を示す積層コンデンサ10の横断面図である。以下、図3及び図7を参照して、外部電極12a,12bの詳細について説明する。
第1の外部電極12aは、複数の第1の内部電極層111の引出端部111aと電気的に接続される第1の導体部121aと、第1の端子面T1を被覆する第1の導電性被覆層122aとを有する。
第1の導体部121aは、図7に示すように、第1の端子被覆層131a,131bによって第1の端子面T1からの露出幅がW1からW2に制限された第1の内部電極層111の引出端部111aに接続される。第1の導体部121aと引出端部111aとの接続幅は、外部電極12aと第1の内部電極層111との接続点の電気抵抗を決定し、接続幅が小さくなるほど上記接続点の断面積が小さくなるため電気抵抗は増加する。従って、間隙W2の大きさによって、第1の外部電極12aと第1の内部電極層111との接続抵抗を調整できることになる。
第1の導電性被覆層122aは、図3及び図7に示すように、第1の端子被覆層131a,131bの上から第1の端子面T1を被覆するように、第1の端子面T1の周囲に形成される。第1の導電性被覆層122aは、第1の導体部121aと一体的に接続され、第1及び第2のサイドマージン層130a,130bの上から積層体11の各主面M1,M2及び各側面S1,S2の一部をも被覆するように形成される。
第2の外部電極12bも同様に、複数の第2の内部電極層112の引出端部112aと電気的に接続される第2の導体部121bと、第2の端子面T2を被覆する第2の導電性被覆層122bとを有する。第2の導体部121b及び第2の導電性被覆層122bは、上述の第1の導体部121a及び第1の導電性被覆層122aと同様に構成される。
第2の導体部121bもまた、第2の端子被覆層132a,132bによって第2の端子面T2からの露出幅がW1からW2に制限された第2の内部電極層112の引出端部112aに接続される。従って、当該間隙W2の大きさによって、第2の外部電極12bと第2の内部電極層112との接続抵抗が調整されることになる。
本実施形態では、第1の端子被覆層131a,131bの間隙(開口部)と第2の端子被覆層132a,132bの間隙(開口部)とがそれぞれ同一の幅(W2)で形成される。これにより積層コンデンサ10の入力側及び出力側から見たときの等価直列抵抗(ESR)をそれぞれ同一にすることができる。なおこれに限られず、回路設計の仕様に応じて、第1の端子被覆層131a,131bの間隙と第2の端子被覆層132a,132bの間隙とがそれぞれ異なる幅で形成されてもよい。
[積層コンデンサの作用]
以上のように構成される本実施形態の積層コンデンサ10は、第1及び第2の外部電極12a,12bがそれぞれ回路基板上の接続ランドに半田付けされることで、所定容量の容量素子を構成する。
以上のように構成される本実施形態の積層コンデンサ10は、第1及び第2の外部電極12a,12bがそれぞれ回路基板上の接続ランドに半田付けされることで、所定容量の容量素子を構成する。
本実施形態においては、外部電極12a,12bが両主面M1,M2及び両側面S1,S2の各々の一部をも被覆しているため、実装の向きに関係なく積層コンデンサ10を実装でき、実装効率が高まる。また外部電極12a,12bが積層体11の主面M1,M2よりも外方へ突出しているため、実装時に積層体11が回路基板に接触することはなく、従って実装信頼性を高めることができる。
そして本実施形態の積層コンデンサ10によれば、第1の内部電極層111と第1の外部電極12aとの間の接続幅と、第2の内部電極層112と第2の外部電極12bとの間の接続幅とをそれぞれ制限する抵抗調整部13を有するため、上記各接続幅の大きさによって等価直列抵抗(以下、ESRともいう。)を任意に調整することができる。
すなわち本実施形態の積層コンデンサ10によれば、ESRを高い自由度で調整することができるとともに、上記各電極間の接続幅の大きさに対応したESR値が得られるため所望のESRに精度よく調整することができる。
さらに本実施形態によれば、抵抗調整部13は、積層体11の各側面S1,S2を被覆するサイドマージン層130a,130bを有するため、積層体11の耐電圧が向上し、これにより積層コンデンサ10の信頼性を高めることができる。
[積層コンデンサの製造方法]
本実施形態は、積層体11の作製工程と、抵抗調整部13の形成工程と、外部電極12a,12bの形成工程とを有する。なお以下の説明は一例であって、製造方法の説明は以下の説明に限られない。
本実施形態は、積層体11の作製工程と、抵抗調整部13の形成工程と、外部電極12a,12bの形成工程とを有する。なお以下の説明は一例であって、製造方法の説明は以下の説明に限られない。
(積層体の作製工程)
図5に示すように、誘電体シート110sを構成するグリーンシートの表面に内部電極層111,112の印刷パターンが印刷された所定枚数のシート材11a,11bが交互に重ね合わされた後、静水圧プレス法などにより積層、一体化される。積層後、所定サイズに裁断されることで、図2に示す積層体11が作製される。
図5に示すように、誘電体シート110sを構成するグリーンシートの表面に内部電極層111,112の印刷パターンが印刷された所定枚数のシート材11a,11bが交互に重ね合わされた後、静水圧プレス法などにより積層、一体化される。積層後、所定サイズに裁断されることで、図2に示す積層体11が作製される。
(抵抗調整部の形成工程)
続いて、積層体11に第1及び第2の調整層13a,13bがそれぞれ形成される。各調整層13a,13bの形成方法は特に限定されないが、本実施形態では浸漬法によって調整層13a,13bを形成する方法について説明する。
続いて、積層体11に第1及び第2の調整層13a,13bがそれぞれ形成される。各調整層13a,13bの形成方法は特に限定されないが、本実施形態では浸漬法によって調整層13a,13bを形成する方法について説明する。
図8は、調整層13a,13bの形成工程を示す工程図である。
まず図8(A),(B)に示すように、積層体11の一方の側面S1を下向きにし、積層体11をその幅方向に沿って絶縁性セラミックスのペースト材Pの浴中に浸漬させる。次に図8(C),(D),(E)に示すように、積層体の他方の側面S2を下向きにし、積層体11をその幅方向に沿ってペースト材Pの浴中に浸漬させる。その後、積層体11に付着したペースト材Pの乾燥、脱バインダ処理等を経て、調整層13a,13bがそれぞれ形成される。なお、ペースト材Pの脱バインダ処理は、積層体11の脱バインダ処理を兼ねてもよい。
以上のようにして、サイドマージン層130a,130bと端子被覆層131a,132a,131b,132bとを有する調整層13a,13bが形成される。本実施形態によれば、各調整層13a,13bを各々1回の浸漬処理によって形成することができるため、作業効率に優れるという利点がある。
また、ペースト材Pの浴中への浸漬量が各端子被覆層131a,132a,131b,132bの形成幅にそれぞれ対応する。このため、各端子面T1,T2上における調整層13a,13b間の間隙幅Waは、ペースト材Pの浴中への浸漬量(深さ)Wbで定まる(図8(E))。従って、各端子面T1,T2から露出する内部電極層111,112の電極幅をペースト材Pの浴中への浸漬量(深さ)Wbで調整できるため、所望のESR特性を有する積層コンデンサを安定かつ精度よく作製できることになる。浸漬量Wbは、一方の調整層13a側と他方の調整層13b側とで同一とされるが、相互に異なっていてもよい。
図9(A)〜(C)に、開口幅Waが異なる複数の端子被覆層131a,131bの構成を示す。間隙の開口幅がWa1のときの等価直列抵抗をESR1、開口幅がWa2のときの等価直列抵抗をESR2、開口幅がWa3ときの等価直列抵抗をESR3とすると、Wa1<Wa2<Wa3である場合、ESR3<ESR2<ESR1となる。
さらに本実施形態によれば、ペースト材Pの浴中への積層体11の浸漬量(深さ)を積層体11の幅寸法の1/2未満とすることにより、各端子面T1,T2の中央部に所望の開口幅を有する端子被覆層を、各端子面T1,T2にそれぞれ形成することができる。
(外部電極の形成)
抵抗調整部13(調整層13a,13b)の形成後、外部電極12a,12bがそれぞれ形成される。外部電極12a,12bは、典型的には、内部電極層111,112と同種の材料、例えばNi等の卑金属材料のペースト体を、積層体11の両端子面T1,T2を含む各端部に塗布後、焼成することで作製される。その後必要に応じて、外部電極12a,12bの表面に半田めっきが施される。
抵抗調整部13(調整層13a,13b)の形成後、外部電極12a,12bがそれぞれ形成される。外部電極12a,12bは、典型的には、内部電極層111,112と同種の材料、例えばNi等の卑金属材料のペースト体を、積層体11の両端子面T1,T2を含む各端部に塗布後、焼成することで作製される。その後必要に応じて、外部電極12a,12bの表面に半田めっきが施される。
本実施形態では、外部電極12a,12bの焼成処理は、積層体11及び抵抗調整部13の焼成処理と同一の工程で実施される。これにより工程数を削減して、生産性を向上させることができる。
さらに、調整層13a,13bを上述の浸漬法により形成することで、端子被覆層131a,131b,132a,132bの各端部Gaを、ペースト材の表面張力を利用して図6に示したような流線形状に形成することができる。これにより端子被覆層131a,131bと外部電極12aとの間の密着性、及び、端子被覆層132a,132bと外部電極12bとの間の密着性を確保できる。また、内部電極層111a,111bと外部電極12a,12bとの間の接続信頼性をも確保することができる。
<第2の実施形態>
図10は、本発明の第2の実施形態に係る積層コンデンサを概略的に示す全体斜視図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
図10は、本発明の第2の実施形態に係る積層コンデンサを概略的に示す全体斜視図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態の積層コンデンサ20は、積層体11と、第1及び第2の調整層13a,13bと、第1及び第2の外部電極22a,22bとを有する。積層体11、第1及び第2の調整層13a,13bは、上述の第1の実施形態と同様の構成を有する。
上述の第1の実施形態と異なる点は次の通りである。即ち第1の実施形態では、外部電極12a,12bの外表面が、下地(積層体11、第1及び第2の調整層13a,13b)の表面段差に対応した凹凸形状を有していた(図1参照)。これに対して本実施形態の積層コンデンサ20は、第1及び第2の外部電極22a,22bの外表面が平坦な平面で形成されている。これにより実装面が平坦な外部電極22a,22bを形成することができる。
外部電極22a,22bの下地の段差を埋める方法は特に限定されない。例えば、積層体11の主面M1,M2上の段差は、当該段差にセラミック誘電体等の絶縁材料を充填することで平坦化することができる。また、端子面T1,T2上の段差は、外部電極22a,22bを構成する導電性ペーストを、下地の段差の影響を受けないように比較的厚めに形成すればよい。
<第3の実施形態>
図11は、本発明の第3の実施形態に係る積層コンデンサを概略的に示す全体斜視図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
図11は、本発明の第3の実施形態に係る積層コンデンサを概略的に示す全体斜視図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態の積層コンデンサ30は、積層体11と、第1及び第2の調整層33a,33bとを有する抵抗調整部33と、第1及び第2の外部電極22a,22bとを有する。積層体11は、上述の第1の実施と同様の構成を有し、第1及び第2の外部電極22a,22bは、形態は異なるが上述の第2の実施形態と同様の構成を有する。
本実施形態の積層コンデンサ30は、抵抗調整部33を構成する第1及び第2の調整層33a,33bが、積層体11の両端子面T1,T2と両側面S1,S2とにのみ形成されている点で、上述の第1及び第2の実施形態と異なる。すなわち抵抗調整部33は、第1の側面S1上に形成された第1のサイドマージン層330aと、第2の側面S2上に形成された第2のサイドマージン層330bと、第1の端子面T1上に形成された第1の端子被覆層331a,331bと、第2の端子面T2上に形成された第2の端子被覆層332a,332bとを有する。
第1の端子被覆層331a,331bは、第1の実施形態において説明した第1の端子被覆層131a,131bに相当し、第1の内部電極層111の引出端部111aと第1の外部電極22aとの接続幅を規定する。第2の端子被覆層332a,332bは、第1の実施形態において説明した第2の端子被覆層132a,132bに相当し、第2の内部電極層112の引出端部112aと第2の外部電極22bとの接続幅を規定する。
調整層33a,33bは、図8に示した工程の後、積層体11の両主面M1,M2に付着したペースト材Pを研磨処理等によって除去することで形成される。これにより各主面M1,M2の平坦度を維持できるので、外部電極22a,22bの実装面を平坦に形成することが可能となる。
<第4の実施形態>
図12は、本発明の第4の実施形態に係る積層コンデンサを概略的に示す全体斜視図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
図12は、本発明の第4の実施形態に係る積層コンデンサを概略的に示す全体斜視図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態の積層コンデンサ40は、積層体11と、第1及び第2の調整層43a,43bとを有する抵抗調整部と、第1及び第2の外部電極22a,22bとを有する。積層体11は、上述の第1の実施と同様の構成を有し、第1及び第2の外部電極22a,22bは、形態は異なるが上述の第2の実施形態と同様の構成を有する。
本実施形態の積層コンデンサ40は、抵抗調整部を構成する第1及び第2の調整層43a,43bが、積層体11の両端子面T1,T2にのみ形成されている点で、上述の第1〜第3の実施形態と異なる。すなわち第1及び第2の調整層43a,43bは、内部電極の引出端部111a,112aと外部電極22a,22bとの間の接続幅を制限する抵抗調整部を構成する。本実施形態において第1の調整層43aは、積層体11の第1の端子面T1に形成された一対の端子被覆層431a,431bで構成され、第2の調整層43bは、積層体11の第2の端子面T2に形成された一対の端子被覆層432a,432bで構成される。
このように本実施形態の調整層43a,43bは、第1の実施形態で説明したサイドマージン層130a,130bに相当する構成は有しておらず、端子面T1,T2に形成される絶縁層のみでそれぞれ構成される。このような構成によっても、積層コンデンサ40の等価直列抵抗(ESR)を容易に調整することができる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば以上の第1の実施形態では、抵抗調整部13を構成する端子被覆層131a,131b,132a,132bを浸漬法で形成する例を説明したが、これに代えて、スプレー法やグリーンシートの積層等、他の工法が採用されてもよい。
また、内部電極層の引出端部111a,112aの露出幅を制限する開口部(間隙G1,G2)は、端子面T1,T2を被覆する絶縁層の形成後における機械加工等によって形成されてもよい。
さらに、上述の第1〜第3の実施形態に係る積層コンデンサ30を構成する積層体11として、図5に示した構成の第1及び第2のシート材11a,11bが採用された。ここで、調整層13a,13bは、サイドマージン層130a,130bを含むため、誘電体シート110s上に形成される内部電極層111,112は、誘電体シート110sの幅とほぼ同一の幅で形成することも可能である。図13に、誘電体シート110sの幅と同一幅で形成された内部電極層211,212を有する第1及び第2のシート材21a,21bの構成を示す。このように構成された第1及び第2のシート材21a,21bを複数枚交互に積層することで、積層体21が作製される。積層体21は、その側面に内部電極層211,212の両縁部がそれぞれ露出するが、図8に示した工程を経て作製される調整層13a,13b(サイドマージン層130a,130b)により、所定のサイドマージンを確保することができる。また、積層体21の両端子面から露出する内部電極層の端部211a,212a(第1及び第2の引出端部)は、誘電体シート110sと同一幅を有するため、調整層13a,13b(端子被覆層131a,131b,132a,132b)による外部電極との接続幅の調整自由度が高まる。これによりESRの調整範囲を広げることが可能となる。さらに誘電体シート110sに対する内部電極層211,212の幅方向の位置ズレによる容量のばらつきを防止することが可能となる。
さらに以上の実施形態では、ペースト材Pの浴中への積層体11の浸漬量(深さ)を積層体11の幅寸法の1/2未満とすることで、図14(A)に示すように端子面T1にその中央部が開口幅Waで開口する所定幅Wbの端子被覆層131a,131bが形成された。これに代えて、開口部が側面S1側あるいはS2側に偏るように端子被覆層131a,131bがそれぞれ形成されてもよい。この場合、ペースト材Pの浴中への積層体11の浸漬量(深さ)を、積層体11の両側面S1,S2において相互に異ならせることで、例えば図14(B)に示すように、側面S1側と側面S2側とで相互に異なる幅Wb1,Wb2を有する端子被覆層131a,131bを形成することができる。また、ペースト材の浴中への一方の側面側の浸漬量を積層体11の幅寸法の1/2以上とすることで、他方の側面側に偏って開口幅Waxで開口する端子被覆層を形成することができる。開口部の幅Waxの大きさも特に制限されず、目的とするESRの値に応じて適宜設定することが可能である。
10,20,30,40…積層コンデンサ
11,21…積層体
12a,12b,22a,22b…外部電極
13,33,43…抵抗調整部
13a,13b,33a,33b,43a,43b…調整層
110…誘電体層
111,112,211,212…内部電極層
111a,112a,211a,212a…引出端部
121a,121b…導体部
122a,122b…導電性被覆層
130a,130b,330a,330b…サイドマージン層
131a,131b,132a,132b,331a,331b,332a,332b,431a,431b,432a,432b…端子被覆層
M1,M2…主面
S1,S2…側面
T1,T2…端子面
11,21…積層体
12a,12b,22a,22b…外部電極
13,33,43…抵抗調整部
13a,13b,33a,33b,43a,43b…調整層
110…誘電体層
111,112,211,212…内部電極層
111a,112a,211a,212a…引出端部
121a,121b…導体部
122a,122b…導電性被覆層
130a,130b,330a,330b…サイドマージン層
131a,131b,132a,132b,331a,331b,332a,332b,431a,431b,432a,432b…端子被覆層
M1,M2…主面
S1,S2…側面
T1,T2…端子面
Claims (5)
- 第1の軸方向に相互に対向する第1の端子面及び第2の端子面を有する直方体形状に形成され、前記第1の端子面から露出する第1の引出端部を有する第1の内部電極と、前記第1の軸方向と直交する第2の軸方向に前記第1の内部電極と対向し前記第2の端子面から露出する第2の引出端部を有する第2の内部電極と、前記第1の内部電極と前記第2の内部電極との間に配置された誘電体層と、を有する積層体と、
前記第1の端子面に配置され前記第1の引出端部と電気的に接続される第1の導体部を有し、前記積層体の前記第2の軸方向外方へ突出する第1の外部電極と、
前記第2の端子面に配置され前記第2の引出端部と電気的に接続される第2の導体部を有する第2の外部電極と、
前記第1の端子面に配置され前記第1の引出端部に対する前記第1の導体部の接続幅を制限する第1の絶縁層と、前記第2の端子面に配置され前記第2の引出端部に対する前記第2の導体部の接続幅を制限する第2の絶縁層と、を有する抵抗調整部と
を具備し、
前記第1の絶縁層は、前記第2の軸方向に長さ方向、前記第1の軸方向及び前記第2の軸方向に各々直交する第3の軸方向に幅方向を有する第1の開口部を有し、
前記第2の絶縁層は、前記第2の軸方向に長さ方向、前記第3の軸方向に幅方向を有する第2の開口部を有し、
前記第1の引出端部は、前記第1の開口部を介して前記第1の導体部に接続され、
前記第2の引出端部は、前記第2の開口部を介して前記第2の導体部に接続され、
前記第1の開口部の形成領域を除く前記第1の端子面上の領域は、前記第1の絶縁層で被覆され、
前記第2の開口部の形成領域を除く前記第2の端子面上の領域は、前記第2の絶縁層で被覆される
積層コンデンサ。 - 請求項1に記載の積層コンデンサであって、
前記第1の絶縁層は、前記第3の軸方向に前記第1の開口部を介して相互に対向する一対の第1の端子被覆層を有し、
前記第2の絶縁層は、前記第3の軸方向に前記第2の開口部を介して相互に対向する一対の第2の端子被覆層を有し、
前記一対の第1の端子被覆層各々の前記第3の軸方向に沿った幅寸法、前記一対の第2の端子被覆層各々の前記第3の軸方向に沿った幅寸法、並びに、前記第1の開口部及び前記第2の開口部各々の前記第3の軸方向に沿った幅寸法のうち、少なくとも1つが相互に異なる
積層コンデンサ。 - 請求項1又は請求項2に記載の積層コンデンサであって、
前記抵抗調整部は、セラミック材料で構成される
積層コンデンサ。 - 請求項1から請求項3のいずれか1項に記載の積層コンデンサであって、
前記一対の外部電極は、前記第1の絶縁層及び前記第2の絶縁層の上から前記第1の端子面及び前記第2の端子面をそれぞれ被覆する導電性被覆層をさらに有する
積層コンデンサ。 - 第1の端子面から一端が露出する第1の内部電極と、前記第1の端子面と第1の軸方向に対向する第2の端子面から一端が露出する第2の内部電極とを、誘電体層を介して、前記第1の軸方向と直交する第2の軸方向に交互に積層することで、直方体形状の積層体を作製し、
前記第1の端子面から露出する前記第1の内部電極の幅を制限するための第1の開口部を有する第1の絶縁層を、前記第1の開口部の形成領域を除く前記第1の端子面上の領域を被覆するように前記第1の端子面に形成し、
前記第2の端子面から露出する前記第2の内部電極の幅を制限する第2の開口部を有する第2の絶縁層を、前記第2の開口部の形成領域を除く前記第2の端子面上の領域を被覆するように前記第2の端子面に形成し、
前記第1の開口部を介して前記第1の内部電極と電気的に接続され前記積層体の前記第2の軸方向外方へ突出する第1の外部電極を前記第1の端子面に形成し、前記第2の開口部を介して前記第2の内部電極と電気的に接続される第2の外部電極を前記第2の端子面に形成する
積層コンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037344A JP2018117139A (ja) | 2018-03-02 | 2018-03-02 | 積層コンデンサ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037344A JP2018117139A (ja) | 2018-03-02 | 2018-03-02 | 積層コンデンサ及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016152024A Division JP6302960B2 (ja) | 2016-08-02 | 2016-08-02 | 積層コンデンサ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018117139A true JP2018117139A (ja) | 2018-07-26 |
Family
ID=62985698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018037344A Pending JP2018117139A (ja) | 2018-03-02 | 2018-03-02 | 積層コンデンサ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018117139A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002015939A (ja) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | 積層型電子部品およびその製法 |
WO2006126333A1 (ja) * | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
JP2013004969A (ja) * | 2011-06-16 | 2013-01-07 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
-
2018
- 2018-03-02 JP JP2018037344A patent/JP2018117139A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002015939A (ja) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | 積層型電子部品およびその製法 |
WO2006126333A1 (ja) * | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
JP2013004969A (ja) * | 2011-06-16 | 2013-01-07 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5806960B2 (ja) | 積層コンデンサ及びその製造方法 | |
JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
TWI453777B (zh) | 積層晶片電子元件、用於嵌裝該積層晶片電子元件之板體,及其封裝單元 | |
US8824119B2 (en) | Multilayer ceramic capacitor having increased overlapping area between inner electrodes and method of manufacturing same | |
TWI754016B (zh) | 積層陶瓷電容器 | |
JP6058591B2 (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
KR100370670B1 (ko) | 인덕터 소자 및 그 제조방법 | |
JP7081543B2 (ja) | 積層セラミックコンデンサ | |
JP2020057738A (ja) | 電子部品、回路基板、および電子部品の回路基板への実装方法 | |
JP7234951B2 (ja) | 積層セラミックコンデンサ | |
JP2018107159A (ja) | 積層セラミック電子部品 | |
JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
JP2020053577A (ja) | 電子部品 | |
US20190066925A1 (en) | Electronic component | |
JP6302960B2 (ja) | 積層コンデンサ及びその製造方法 | |
JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
US9049798B2 (en) | Multilayered ceramic electronic component and board for mounting the same | |
CN107045936A (zh) | 层叠陶瓷电容器 | |
US10650972B2 (en) | Electronic component | |
JP2017118003A (ja) | 積層セラミック電子部品 | |
US20140285946A1 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP6784183B2 (ja) | 積層コイル部品 | |
JP5985023B2 (ja) | 積層コンデンサ | |
JP2018117139A (ja) | 積層コンデンサ及びその製造方法 | |
JP2007273728A (ja) | 積層セラミック電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190305 |