JP2013004969A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明は、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明による積層セラミック電子部品は、内部電極及び誘電体層を含み、上記内部電極の一部が露出する接続面を一つ以上有する本体部と、上記接続面に結合して上記内部電極と電気的に連結される外部電極と、上記接続面において露出する内部電極の少なくとも一部を遮蔽するように上記接続面に用意される保護層と、を含み、上記内部電極全体の幅に対して上記保護層によって遮蔽される内部電極の露出した幅の比率は、０．８から０．９倍を有する。本発明によると、内部電極が外部に露出する本体部の表面における外部電極との距離が相対的に近い領域に内部電極を遮蔽することができる保護層を用意することで、異物浸透による絶縁抵抗の劣化、信頼性の低下及び接触性の不良を防止することができる。
【選択図】図２

Description

本発明は、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。

積層セラミック電子部品は、複数のセラミック誘電体シートとその複数のセラミック誘電体シートとの間に挿入される内部電極を含むキャパシタの機能を提供できる部品であり、サイズが小型でありながら、高い静電容量を具現することができ、基板に容易に実装することができることから、多様な電子装置の容量性部品として広く使用されつつある。

最近、電子製品の小型化及び多機能化に伴い、チップ部品も小型化及び高機能化の趨勢にあるため、積層セラミック電子部品にも小型サイズで大きな容量を提供することができる製品が求められている。このような趨勢により、カバーの厚さ及びマージンの幅を最小限にして小型であっても大きな容量を提供することができる積層セラミック電子部品に対する研究が行われている。

しかしながら、小型でありながら大きな容量を提供するための積層セラミック電子部品を製造する場合、外部電極が形成された面における相対的に厚さが薄いコーナー部に伝導性異物、イオン等の不純物が浸透して絶縁抵抗の劣化及びそれによる信頼性の低下が発生するという問題点がある。このような問題点は、特に、カバーの厚さ及びマージンの幅を最小限にした積層セラミック電子部品においてさらに激しくなる。

本発明の課題は、上記した従来の技術的問題点を解決するためのもので、小型サイズで大きな容量を提供することができ、信頼性に優れた積層セラミック電子部品及びその製造方法を提供することにある。

本発明の第１技術的な側面によると、内部電極及び誘電体層を含み、上記内部電極の一部が露出する接続面を一つ以上有する本体部と、上記接続面に結合して上記内部電極と電気的に連結される外部電極と、上記接続面において露出する内部電極の少なくとも一部を遮蔽するように上記接続面に用意される保護層と、を含み、上記内部電極全体の幅に対して上記保護層によって遮蔽される内部電極の露出した幅の比率は、０．８から０．９倍を有する積層セラミック電子部品を提案する。

また、上記保護層は、上記接続面の角に隣接するように形成される積層セラミック電子部品を提案する。

また、上記接続面の上記角は、上記内部電極の幅方向と交差する角である積層セラミック電子部品を提案する。

また、上記保護層は、上記接続面の角点に隣接するように形成される積層セラミック電子部品を提案する。

また、上記保護層は、上記接続面と上記外部電極との間に形成される積層セラミック電子部品を提案する。

また、上記保護層と上記外部電極との間の距離は、上記接続面と上記外部電極との間の距離より小さい積層セラミック電子部品を提案する。

また、上記保護層は、上記誘電体層と同一の材料で形成される積層セラミック電子部品を提案する。

なお、本発明の第２技術的な側面によると、内部電極及び誘電体層を積層して本体部を製造する段階と、上記本体部における上記内部電極の少なくとも一部が露出する接続面の一部領域に上記接続面において露出する内部電極の少なくとも一部を遮蔽する保護層を形成する段階と、上記保護層が形成された上記接続面に外部電極を用意する段階と、を含み、上記保護層の形成段階は、上記内部電極全体の幅に対して上記保護層によって遮蔽される内部電極の露出した幅の比率が０．８から０．９倍を有するように上記保護層を形成する積層セラミック電子部品の製造方法を提案する。

また、上記保護層の形成段階は、上記誘電体層と同一の組成を有するスラリーを用いて上記保護層を形成する積層セラミック電子部品の製造方法を提案する。

また、上記保護層の形成段階は、上記接続面の角に隣接するように上記保護層を形成する積層セラミック電子部品の製造方法を提案する。

また、上記保護層の形成段階は、上記接続面の角のうち上記内部電極の幅方向と交差する角に隣接するように上記保護層を形成する積層セラミック電子部品の製造方法を提案する。

また、上記保護層の形成段階は、上記接続面の角点に隣接するように上記保護層を形成する積層セラミック電子部品の製造方法を提案する。

本発明によると、小型で大きな容量を提供する積層セラミック電子部品において内部電極が露出する面と外部電極との間に所定の保護層を提供することで、製造過程及び駆動環境等で湿気、イオン、導電性粒子等の異物が浸透することを防止して信頼性に優れた積層セラミック電子部品を提供することができる。

本発明の実施例による積層セラミック電子部品の外観を示した斜視図である。 本発明の第１実施例による積層セラミック電子部品の接続面が見えるように示した斜視図である。 図２に示される積層セラミック電子部品を正面から見た図である。 本発明の第２実施例による積層セラミック電子部品の接続面が見えるように示した斜視図である。 本発明の第２実施例による積層セラミック電子部品の内部構造を示した図である。 本発明の実施例による積層セラミック電子部品の製造方法を説明するための流れ図である。 本発明の実施例による積層セラミック電子部品の製造方法に含まれる工程を示した図である。 本発明の実施例による積層セラミック電子部品の製造方法に含まれる工程を示した図である。

後述する本発明に対する詳細な説明は、本発明が実施できる特定の実施例を例示として示す添付図面を参照する。これら実施例は当業者が本発明を実施することができるように十分に詳しく説明される。本発明の多様な実施例は互いに異なるが、相互排他的である必要はない。例えば、ここに記載されている特定の形状、構造及び特性は一実施例に関して本発明の精神及び範囲を超えず、その他の実施例で具現されることができる。また、それぞれ開示された実施例の個別構成要素の位置または配置は、本発明の精神及び範囲を超えずに変更されることが可能である。従って、後述する詳細な発明は、限定的な意味として解釈されるものではなく、本発明の範囲は、適切に説明されるのであれば、その請求項が主張することと均等な全ての範囲と共に、添付された請求項によってのみ限定される。図面で類似する参照符号は多様な側面において同一または類似する機能を示す。

以下では、本発明が属する技術分野における通常の知識を有する者が本発明を容易に実施することができるように、本発明の実施例について添付された図面を参照して詳細に説明する。

図１は、本発明の実施例による積層セラミック電子部品の外観を示した斜視図である。図１を参照すると、本発明の実施例による積層セラミック電子部品１００は、本体部１１０と、本体部１１０に結合する外部電極１４０と、を含む。本体部１１０は、内部電極（図示せず）及び誘電体層（図示せず）が積層されて形成され、外部電極１４０は、本体部の一部表面（図１において長さ方向Ｌに沿って相対する六面体状の本体部１１０の正面と裏面）に結合する。

外部電極１４０と内部電極とを電気的に連結するため、外部電極１４０に結合する本体部１１０の一部表面において内部電極の少なくとも一部領域が外部に露出する。即ち、図１には示されていないが、外部電極１４０が結合する本体部１１０の正面及び裏面において内部電極の一部が外部に露出して外部電極１４０と電気的に接続される。

以下、説明の便宜上、本体部１１０に含まれた内部電極の少なくとも一部が露出して外部電極１４０と電気的に連結される表面を接続面として定義する。図１において、本体部１１０の正面及び裏面が接続面に該当する。

図２は、本発明の第１実施例による積層セラミック電子部品の接続面が見えるように示した斜視図である。図２を参照すると、本実施例による積層セラミック電子部品１００は、本体部１１０と、外部電極１４０と、を含む。本体部１１０は、伝導性を有する内部電極１２０及び誘電体層１３０が積層されて形成され、内部電極１２０の少なくとも一部が外部に露出する本体部１１０の接続面に内部電極１２０と電気的に連結される外部電極１４０が用意される。

外部電極１４０は、直方体状の本体部１１０における相対する一組の接続面にそれぞれ用意されることができる。図２を参照すると、接続面Ａ及び接続面Ａと相対する本体部１１０の表面に外部電極１４０が結合することができる。接続面Ａには保護層１１５が用意されるが、図２には接続面Ａに用意される保護層１１５を示すため、接続面Ａに結合する外部電極１４０は示されていない。

保護層１１５は、本体部１１０の接続面Ａにおいて外部に露出する内部電極１２０の露出領域の一部を遮蔽する。図２を参照すると、保護層１１５は、本体部１１０の接続面Ａにおける内部電極１２０の積層方向に沿った縁に隣接するように用意され、外部に露出した内部電極１２０の両端一部がその幅方向に沿って遮蔽される。内部電極１２０の全体幅の長さをａとし、保護層１１５によって遮蔽されずに外部に露出する内部電極１２０の幅をｂとする際、ａに対してｂは０．８から０．９倍を有するように保護層１１５の幅が決定される。

図３は、図２に示される積層セラミック電子部品を正面から見た図である。即ち、図３は図２に示される積層セラミック電子部品１００を接続面Ａの方から見た図であり、縦方向に沿って積層される内部電極１２０が接続面Ａを通じて外部に露出する。接続面Ａの角に隣接するように用意される１１５は、露出した内部電極１２０の少なくとも一部領域（本実施例において内部電極１２０の幅方向の両端）を遮蔽する。

このように内部電極１２０の少なくとも一部が露出する本体部１１０の接続面Ａに保護層１１５を配置して露出した内部電極１２０の一部領域を遮蔽することで、露出した内部電極１２０のうち外部電極１１０との距離が相対的に近い内部電極１２０に湿気、イオン、導電性異物等が浸透することを防止することができる。

外部電極１４０は、多層構造を有することができ、接続面Ａにおいて露出する内部電極１２０と連結される第１層と、第１層の外側に用意される第２層と、を含むことができる。第１層は、内部電極１２０と電気的に連結されることができる金属材質（Ｃｕ、Ｎｉ等）で形成され、第２層は、スズ（Ｓｎ）で形成されることができる。

図４は、本発明の第２実施例による積層セラミック電子部品の接続面が見えるように示した斜視図である。図４を参照すると、外部電極１４０が結合する本体部１１０の接続面Ａに保護層１１５が形成されて接続面Ａにおいて外部に露出する内部電極１２０の一部を遮蔽する。図２と同様に、接続面Ａに用意される保護層１１５を示すため、接続面Ａに結合する外部電極１４０は省略した。

図２と異なって図４に示される保護層１１５は、接続面Ａの角点に隣接するように配置される。即ち、図２に示される第１実施例によると、本体部１１０の接続面の角に隣接して接続面一つ当たり２つの保護層が配置されるが、図４に示される第２実施例によると、接続面の角点に隣接して接続面一つ当たりそれぞれ４つの保護層が配置される。

図４には接続面Ａの角点に隣接して配置された保護層１１５によって上記接続面Ａにおいて外部に露出する内部電極１２０の一部のみが保護層１１５によって遮蔽される領域を有することが示されている。また、図４には外部に露出した内部電極１２０のうち積層方向に上側及び下側からそれぞれ３つの内部電極１２０が保護層１１５によって一部遮蔽されることが示されているが、必ずこのような形態に限定されるわけではなく、保護層１１５のサイズに応じて遮蔽される領域を有する内部電極１２０の数が増加または減少することができる。

外部電極１４０、内側に配置される第１電極層１４０ａと、第１電極層１４０ａの外側に配置される第２電極層１４０ｂと、を含むことができる。第１電極層１４０ａは、銅、ニッケル等のように導電性を有する金属物質を含むことができ、第２電極層１４０ｂは、スズを含むことができる。内側に配置される第１電極層１４０ａは、本体部１１０の接続面において露出する内部電極１２０と電気的に連結される。

また、図２の場合と類似して、内部電極１２０の全体幅の長さをａとし、保護層１１５によって遮蔽されずに外部に露出する内部電極１２０の幅ｂとする際、ａに対してｂは０．８から０．９倍を有する。

図５は、本発明の第２実施例による積層セラミック電子部品の内部構造を示した図である。図５を参照すると、本実施例による積層セラミック電子部品１００は、内部電極１２０が順次に積層されて形成される本体部１１０と、内部電極１２０の少なくとも一部が露出する本体部１１０の接続面Ａ、Ａ'に結合する外部電極１４０と、接続面Ａ、Ａ'に用意されて接続面Ａ、Ａ'において外部に露出する内部電極１２０の少なくとも一部を遮蔽する保護層１１５と、を含む。

図２及び図４に正面及び裏面に示される本体部１１０の接続面Ａ及びＡ'を通じて内部電極１２０の少なくとも一部が外部に露出する。即ち、図５において、左側の外部電極１４０と電気的に連結される内部電極１２０は接続面Ａ'を通じて、右側外部電極１４０と電気的に連結される内部電極１２０は接続面Ａを通じて外部に露出する。

外部電極１４０は、図４で説明されている通り、内側に配置される第１電極層１４０ａと、第１電極層１４０ａの外側に配置される第２電極層１４０ｂと、を含むことができる。第１電極層１４０ａは銅、ニッケル等のように導電性を有する金属物質を含むことができ、第２電極層１４０ｂはスズを含むことができる。接続面Ａ、Ａ'における各第１電極層１４０ａは、それぞれ内部電極１２０と電気的に連結される。

外部電極１４０は屈曲した表面を有することができ、この場合、積層方向に上下外側に配置された内部電極１２２の露出面は、内側に配置された内部電極１２４の露出面に比べて相対的に外部電極１４０と近い距離を有する。従って、外部電極１４０にクラック等の異常が発生した場合、伝導性異物が浸透して絶縁抵抗の低下、信頼性の低下等の問題が発生する可能性がある。積層方向に向かって外側に配置された内部電極１２２の露出面と外部電極１４０との間の距離（ｃ）は、内側に配置された内部電極１２２の露出面と外部電極１４０との間の距離（ｄ）において、（ｃ）＜（ｄ）の関係を有する。

従って、本発明においては、外側に配置された内部電極１２２の露出面と外部電極１４０との間に保護層１１５を配置することで、外部電極１４０のコーナー部を通じて外側の内部電極１２２に流入される可能性がある異物を遮断する。内部電極１２２が露出する本体部１１０の表面と外部電極１４０との間の距離を大きくすることで、異物の流入を遮断することもできるが、カバーの厚さ及びマージンの幅が狭い超高容量製品にこのような構造を適用することは困難である。本発明のように保護層１１５を含む構造を適用することで、カバーの厚さ及びマージンの幅が狭い積層セラミック電子部品においても異物の浸透による絶縁抵抗の劣化及び信頼性の低下等の問題を解決することができる。

表１は、積層セラミック電子部品１００のサイズや設計マージン比率、ラウンド摩耗率、実マージン比率、内部電極１２０の層数によって積層セラミック電子部品１００を区分し、それぞれの積層セラミック電子部品１００に対して接触面積比率（ａ／ｂ）を異なるようにしながら、容量百分率及び接触性発生頻度（ｐｐｍ、百万回のテストのうち不良が発生した頻度）を測定した結果である。表１を参照すると、接触面積比率（ａ／ｂ）が８５％である時、容量百分率及び接触性発生頻度に最も優れていることが確認できる。特に、５００μｍの幅を有する積層セラミック電子部品１００の場合、接触面積比率（ａ／ｂ）が８５％及び９０％であると、最も低い接触性発生頻度を得ることができ、接触面積比率が８０％より小さい場合、積層セラミック電子部品１００のサイズや設計マージン比率等に関係なく高い接触性発生頻度が示される。

図６は、本発明の実施例による積層セラミック電子部品の製造方法を説明するための流れ図である。図６を参照すると、本実施例による積層セラミック電子部品１００の製造方法は、内部電極１２０及び誘電体層１３０を積層して本体部１１０を製造することから始まる（Ｓ６０）。内部電極１２０は、導電性を有する金属物質、例えば、ニッケルで形成されることができ、誘電体層１３０は、チタン酸バリウム（ＢａＴｉＯ_３）で形成されることができる。

内部電極１２０及び誘電体層１３０が積層されて製造された本体部１１０は、直方体状を有することができ、本体部１１０の６つの面のうち少なくとも一部表面において内部電極１２０の一部が外部に露出する。また、外部に露出する内部電極１２０は、外部電極１４０と電気的に連結されなければならないため、外部電極１４０が結合する本体部１１０の接続面において外部に露出することができる。

内部電極１２０及び誘電体層１３０を積層して本体部１１０を製造した後、一部の内部電極１２０が露出した本体部１１０の接続面に保護層１１５を形成する（Ｓ６２）。保護層１１５の形成工程に対しては、以下で図７及び図８を参照して説明する。

図７及び図８は、本発明の実施例による積層セラミック電子部品の製造方法に含まれる工程を示した図である。図７を参照すると、内部電極１２０及び誘電体層１３０が積層された本体部１１０の接続面Ａ、Ａ'に保護層１１５を形成するために保護層１１５の材料物質をスラリー６２０で供給する。即ち、所定の容器にスラリー６２０を入れてゴムホイール６１０を回転させ、ゴムホイール６１０の表面にスラリー６２０が塗布されると、その後、ブレード６３０を用いて、スラリー６２０のうち保護層１１５の形成に必要な部分のみを残して除去する。

図７は、本体部１１０の接続面Ａ及びＡ'において内部電極１２０の幅方向と交差する角に隣接して保護層１１５が形成される場合を仮定しており、ブレード６３０によってゴムホイール６１０にひも（ｌｉｎｅ）状にスラリー６２０ａ、６２０ｂが配置される。また、回転するゴムホイール６１０の表面に配置されたひも状のスラリー６２０ａ、６２０ｂにそれぞれ本体部１１０の接続面Ａ及びＡ'を接触させることで、内部電極１２０の幅方向両端から一部領域が遮蔽されるように保護層１１５を形成することができる。

図８は、図４及び５に示されているように、本体部１１０の接続面Ａ及びＡ'の角点に隣接する４つの保護層１１５を形成するための工程を示した図である。図８を参照すると、図７と類似して所定の容器に保護層１１５の材料物質をスラリー６２０で加工したものを入れてからゴムホイール６１０を回転させることで、保護層１１５を形成するためのスラリー６２０がゴムホイール６１０の表面に塗布されて供給される。但し、図７と異なって本体部１１０の接続面Ａ及びＡ'の角点に隣接して４つの保護層１１５を形成しなければならないため、ブレード６３０の構造または動作方法は図７に示されるものとは異なる。

ゴムホイール６１０の表面にはパッチ状でスラリー６２０ｃ、６２０ｄ、６２０ｅ、６２０ｆが塗布されて供給される。各スラリーのパッチ６２０ｃ、６２０ｄ、６２０ｅ、６２０ｆ間の距離は、本体部１１０の正面及び裏面の横と縦の長さに対応することができ、本体部１１０の接続面Ａ及びＡ'をゴムホイール６１０の表面に適切に接触させて４つの保護層１１５を本体部１１０の正面及び裏面に形成することができる。

前述したように、内部電極１２０の全体幅の長さに対して保護層１１５によって遮蔽されない幅の長さは０．８から０．９倍であることができる。保護層１１５の厚さを調節して内部電極１２０の全体幅に対する露出する幅の比率を上記のように決めることで、接触性不良及び伝導性粒子等の異物浸透によるクラック発生等を抑制することができる。

以上、本発明は、具体的な構成要素等のような特定の事項、限定された実施例及び図面によって説明されたが、これは本発明のより全般的な理解を助けるために提供されるものに過ぎず、本発明が上記実施例に限定されるものではない。また、本発明が属する技術分野における通常的な知識を有する者であれば、このような記載から多様な修正及び変形を図ることができる。

従って、本発明の思想は、上記説明された実施例に限定されるものではなく、後述する特許請求の範囲のみならず、この特許請求の範囲と均等な、または等価的に変形された全てのものは、本発明の思想の範囲に属するものと言える。

１００ 積層セラミック電子部品
１１０ 本体部
１１５ 保護層
１２０ 内部電極
１３０ 誘電体層
１４０ 外部電極

Claims (12)

1. 内部電極及び誘電体層を含み、前記内部電極の一部が露出する接続面を一つ以上有する本体部と、
   前記接続面に結合して前記内部電極と電気的に連結される外部電極と、
   前記接続面において露出する内部電極の少なくとも一部を遮蔽するように前記接続面に用意される保護層と
   を含み、
   前記接続面において、前記内部電極全体の幅に対する上記保護層によって遮蔽されておらず露出した内部電極の部分の幅の比率は、０．８から０．９である、積層セラミック電子部品。
2. 前記保護層は、
   前記接続面の縁に隣接するように形成される、請求項１に記載の積層セラミック電子部品。
3. 前記接続面の前記縁は、前記内部電極の幅方向と交差する縁である、請求項２に記載の積層セラミック電子部品。
4. 前記保護層は、
   前記接続面の角点に隣接するように形成される、請求項１に記載の積層セラミック電子部品。
5. 前記保護層は、
   前記接続面と前記外部電極との間に形成される、請求項１から４の何れか１項に記載の積層セラミック電子部品。
6. 前記保護層と前記外部電極との間の距離は、前記接続面と前記外部電極との間の距離より小さい、請求項５に記載の積層セラミック電子部品。
7. 前記保護層は、
   前記誘電体層と同一の材料で形成される、請求項１から６の何れか１項に記載の積層セラミック電子部品。
8. 内部電極及び誘電体層を積層して本体部を製造する段階と、
   前記本体部における前記内部電極の少なくとも一部が露出する接続面の一部領域に前記接続面において露出する内部電極の少なくとも一部を遮蔽する保護層を形成する段階と、
   前記保護層が形成された前記接続面に外部電極を用意する段階と
   を含み、
   前記保護層の形成段階は、前記接続面において、前記内部電極全体の幅に対する上記保護層によって遮蔽されておらず露出した内部電極の部分の幅の比率は、０．８から０．９であるように前記保護層を形成する、積層セラミック電子部品の製造方法。
9. 前記保護層の形成段階は、
   前記誘電体層と同一の組成を有するスラリーを用いて前記保護層を形成する、請求項８に記載の積層セラミック電子部品の製造方法。
10. 前記保護層の形成段階は、
    前記接続面の縁に隣接するように前記保護層を形成する、請求項８または９に記載の積層セラミック電子部品の製造方法。
11. 前記保護層の形成段階は、
    前記接続面の縁のうち前記内部電極の幅方向と交差する縁に隣接するように前記保護層を形成する、請求項８から１０の何れか１項に記載の積層セラミック電子部品の製造方法。
12. 前記保護層の形成段階は、
    前記接続面の角点に隣接するように前記保護層を形成する、請求項８または９に記載の積層セラミック電子部品の製造方法。

Images