JP6714840B2

JP6714840B2 - 積層セラミック電子部品およびその製造方法

Info

Publication number: JP6714840B2
Application number: JP2016098484A
Authority: JP
Inventors: 康弘西坂; 真人木村
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-07-17
Filing date: 2016-05-17
Publication date: 2020-07-01
Anticipated expiration: 2036-05-17
Also published as: KR101925286B1; KR20170009724A; JP2017028253A

Description

この発明は、積層セラミック電子部品およびその製造方法に関し、特に、積層された複数の誘電体層および複数の内部電極層を有する積層体と、内部電極層に電気的に接続されるように積層体の端面に形成された外部電極とを備えた積層セラミックコンデンサなどのような積層セラミック電子部品およびその製造方法に関する。

小型の積層セラミック電子部品として、例えば積層セラミックコンデンサなどがある。積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層された素体を含む。内部電極層は、一対の内部電極層が交互に素体の両端面からそれぞれ露出するように形成される。交互に積層される一方の内部電極層は、素体の一方の端面を覆うように形成された端子電極の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層は、素体の他方の端面を覆うように形成された端子電極の内側に対して電気的に接続してある。このようにして、素体の両端に形成された端子電極間に静電容量が形成される（特許文献１参照）。

特開２０１５−６２２１６号公報

近年、積層セラミック電子部品の小型化がますます進んでいる。積層セラミックコンデンサなどのように、積層体内部の内部電極層と積層体の端面に形成された外部電極とが電気的に接続されたセラミック電子部品の場合、一般に、小型化が進むと、内部電極層と外部電極との接触面積が小さくなり、内部電極層と外部電極との接合性が悪くなる。また、外部電極と積層体との接触面積も小さくなり、外部電極と積層体との固着力が弱くなる。

それゆえに、この発明の主たる目的は、積層体内部の内部電極層と外部電極との接合性が良好であり、かつ、外部電極と積層体との間に強い固着力を確保することができる積層セラミック電子部品を提供することである。

この発明にかかる積層セラミック電子部品の製造方法は、積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体を準備する工程と、Ｚｒの酸化物でコーティングされ、液相還元法により形成されたＣｕ粒子およびガラスを含む導電性ペーストを準備する工程と、導電性ペーストを積層体の第１の端面および第２の端面に塗布して焼結することで下地電極層を形成する工程と、を備え、焼結後に下地電極層を走査イオン顕微鏡像で観察した場合、複数のＣｕ結晶はそれぞれ異なる結晶方位の異なるＣｕ結晶の平均結晶長が０．３μｍ以上３μｍ以下となる、積層セラミック電子部品の製造方法である。

この発明にかかる積層セラミック電子部品では、下地電極層に含まれるＣｕ結晶の境界線の長さの平均値を０．３μｍ以上３μｍ以下とすることにより、積層体内部で薄層化した内部電極層とＣｕ結晶との接触確率を向上し、内部電極との良好な導電性を得ることができる。また、積層体と第１の外部電極と第２の外部電極とを含む断面において、積層体と第１の外部電極との界面上および積層体と第２の外部電極との界面から２μｍ未満の外部電極の範囲で複数のＣｕ結晶とガラスとが積層体に複数箇所で接触しており、ガラスは５箇所以上で接触していることにより、外部電極と積層体との固着力を強化することができる。

この発明によれば、積層体内部の内部電極層と外部電極との接合性が良好であり、かつ、外部電極と積層体との間に強い固着力を確保することができる積層セラミック電子部品を得ることができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明にかかる積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。図１に示す積層セラミックコンデンサの線ＩＩ−ＩＩにおける断面図である。図１に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図である。この発明にかかる積層セラミックコンデンサの一例の断面の電子顕微鏡写真像を示す。

図１、図２および図３に示すように、積層セラミック電子部品の一例としての積層セラミックコンデンサ１０は、たとえば、直方体状の積層体１２を備える。積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。

積層体１２の誘電体層１４の誘電体材料としては、たとえば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃またはＣａＺｒＯ₃などの成分を含む誘電体セラミックを用いることができる。また、これらの成分に、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの化合物を主成分より少ない含有量範囲で添加したものを用いてもよい。また、誘電体層１４の積層方向ｘの寸法は、たとえば、０．３μｍ以上１．０μｍ以下であることが好ましい。

図２および図３に示すように、誘電体層１４は、外層部１４ａと内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する誘電体層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する誘電体層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。外層部１４ａの積層方向の寸法は、１５μｍ以上２０μｍ以下であることが好ましい。なお、積層体１２の寸法は、長さ方向Ｌの寸法が０．０５ｍｍ以上０．３２ｍｍ以下、幅方向Ｗの寸法が０．０２５ｍｍ以上０．１８ｍｍ以下、厚み方向Ｔの寸法が０．０２５ｍｍ以上０．２４０ｍｍ以下である。なお、各寸法の狙い値は、長さ方向Ｌの寸法が０．２５ｍｍ以下、幅方向Ｗの寸法が０．１２５ｍｍ以下、厚み方向Ｔの寸法が０．１２５ｍｍ以下である。なお、積層体の寸法は、マイクロスコープにより測定することができる。

図２および図３に示すように、積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極層１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された引出電極部１８ａを有する。第２の内部電極層１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された引出電極部１８ｂを有する。具体的には、第１の内部電極層１６ａの一端側の引出電極部１８ａは、積層体１２の第１の端面１２ｅに露出している。また、第２の内部電極層１６ｂの一端側の引出電極部１８ｂは、積層体１２の第２の端面１２ｆに露出している。

積層体１２は、誘電体層１４の内層部１４ｂにおいて、第１の内部電極層１６ａと第２の内部電極層１６ｂとが対向する対向電極部２０ａを含む。また、積層体１２は、対向電極部２０ａの幅方向Ｗの一端と第１の側面１２ｃとの間および対向電極部２０ａの幅方向Ｗの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２０ｂを含む。さらに、積層体１２は、第１の内部電極層１６ａの引出電極部１８ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの引出電極部１８ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２０ｃを含む。
ここで、積層体１２の端部のＬギャップ２０ｃの長さは、２０μｍ以上４０μｍ以下であることが好ましい。また、積層体１２の側部のＷギャップ２０ｂの長さは、１５μｍ以上２０μｍ以下であることが好ましい。

内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの金属を含有している。内部電極層１６は、さらに誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。内部電極層１６の枚数は、５０枚以下であることが好ましい。内部電極層１６の厚みは、１．２μｍ以上０．３μｍ以下であることが好ましい。

積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２が形成される。外部電極２２は、第１の外部電極２２ａおよび第２の外部電極２２ｂを有する。
積層体１２の第１の端面１２ｅ側には、第１の外部電極２２ａが形成される。第１の外部電極２２ａは、積層体１２の第１の端面１２ｅを覆い、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第１の外部電極２２ａは、第１の内部電極層１６ａの引出電極部１８ａと電気的に接続される。
積層体１２の第２の端面１２ｆ側には、第２の外部電極２２ｂが形成される。第２の外部電極２２ｂは、積層体１２の第２の端面１２ｆを覆い、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第２の外部電極２２ｂは、第２の内部電極層１６ｂの引出電極部１８ｂと電気的に接続される。

積層体１２内においては、各対向電極部２０ａで第１の内部電極層１６ａと第２の内部電極層１６ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２２ａと第２の内部電極層１６ｂが接続された第２の外部電極２２ｂとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミック電子部品はコンデンサとして機能する。

第１の外部電極２２ａは、図４に示すように、積層体１２側から順に、下地電極層２４ａおよびめっき層２６ａを有する。同様に、第２の外部電極２２ｂは、積層体１２側から順に、下地電極層２４ｂおよびめっき層２６ｂを有する。

下地電極層２４ａおよび２４ｂは、それぞれ、焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含むが、この発明は焼付け層に関連するものであるので、焼付け層で形成された下地電極層２４ａおよび２４ｂについて説明する。
焼付け層は、Ｓｉを含むガラスと、金属としてのＣｕとを含む。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、誘電体層１４および内部電極層１６を焼成した後に焼き付けたものである。焼付け層のうちの最も厚い部分の厚みは、５μｍ以上２５μｍ以下であることが好ましい。

焼付け層上に、導電性粒子と熱硬化性樹脂とを含む樹脂層が形成されてもよい。樹脂層のうちの最も厚い部分の厚みは、５μｍ以上２５μｍ以下であることが好ましい。また、めっき層２６ａおよび２６ｂとしては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１種類が用いられる。
めっき層２６ａおよび２６ｂは、複数層によって形成されてもよい。好ましくは、焼付け層上に形成されたＮｉめっき層と、Ｎｉめっき層上に形成されたＳｎめっき層の２層構造である。Ｎｉめっき層は、下地電極層２４ａおよび２４ｂが積層セラミック電子部品を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっき層は、積層セラミック電子部品を実装する際のはんだの濡れ性を向上させて、容易に実装することができるようにするために用いられる。
めっき層一層あたりの厚みは、１μｍ以上８μｍ以下であることが好ましい。

なお、積層体１２の寸法は、長さ方向Ｌの寸法が０．１８ｍｍ以上０．３２ｍｍ以下、幅方向Ｗの寸法が０．０９ｍｍ以上０．１８ｍｍ以下、厚み方向Ｔの寸法が０．０９ｍｍ以上０．２４０ｍｍ以下である。なお、各寸法の狙い値は、長さ方向Ｌの寸法が０．２５ｍｍ以下、幅方向Ｗの寸法が０．１２５ｍｍ以下、厚み方向Ｔの寸法が０．１２５ｍｍ以下である。なお、積層体の寸法は、マイクロメータにより測定することができる。

また、上述の複数の導電体層および複数の誘電体層の各々の平均厚さは、以下のように測定される。まず、積層体の長さ方向Ｌおよび厚み方向Ｔを含む断面（以下、「ＬＴ断面」という。）が露出するように、積層セラミックコンデンサ１０が研磨される。このＬＴ断面を走査型電子顕微鏡で観察することにより、各部の厚みが観測される。この場合、積層体１２の断面の中心を通り、厚み方向Ｔに沿った中心線、およびこの中心線から両側に２本ずつ引いた線の合計５本の線上における厚さが測定される。これらの５つの測定値の平均値が、各部の平均厚さとされる。より正確な平均厚さを求めるためには、厚み方向Ｔにおける上部、中央部、下部のそれぞれについて上記５つの測定値を求め、これらの測定値の平均値が各部の平均厚さとされる。

次に、この積層セラミックコンデンサ１０の製造プロセスについて説明する。まず、誘電体シートおよび内部電極用の導電性ペーストが準備される。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
誘電体シート上には、たとえば、スクリーン印刷やグラビア印刷などにより、所定のパターンで内部電極用の導電性ペーストが印刷され、それにより内部電極パターンが形成される。
さらに、内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に内部電極が形成された誘電体シートが順次積層され、その上に外層用の誘電体シートが所定枚数積層されて、積層シートが作製される。

得られた積層シートを静水圧プレスなどの手段により積層方向にプレスすることによって、積層ブロックが作製される。
次に、積層ブロックが所定のサイズにカットされ、積層チップが切り出される。このとき、バレル研磨などにより、積層チップの角部および稜線部に丸みがつけられてもよい。
さらに、積層チップを焼成することにより、積層体が作製される。このときの焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。

得られた積層体１２の両端面に外部電極用の導電性ペーストが塗布され、焼き付けられることによって、外部電極の焼付け層が形成される。このときの焼付け温度は、７００℃以上９００℃以下であることが好ましい。
外部電極用の導電性ペーストには、Ｃｕ粉が含まれており、このＣｕ粉は液相還元法により形成されている。そして、Ｃｕ粉の大きさは、０．２μｍ以上２μｍ以下の粒径に分布しているＣｕ粉が全体の５０％を占めることで規定されている。Ｃｕ粉は、Ａｌの酸化物を含み、Ｚｒなどの酸化物で被覆されていることが好ましい。
導電性ペーストを焼き付ける際には、積層体１２の内部電極層１６と外部電極内のＣｕ結晶とが接触することにより内部電極層１６と外部電極２２との電気的接続が得られる。そのため、内部電極層の引出電極部１８ａおよび１８ｂと外部電極２２のＣｕ結晶との接触が容易に行われるためには、外部電極２２内のＣｕ結晶は小さいほうが有利である。
外部電極２２内のＣｕ結晶を小さくするためには、外部電極用の導電性ペーストの焼結速度は遅いほうがよい。そのために、導電性ペースト内のＣｕ粉の周囲またはＣｕ粉の内側に、酸化物が点在していることが好ましい。このような酸化物としては、Ｚｒ、Ａｌ、Ｔｉ、Ｓｉの酸化物であり、特に、Ｚｒの酸化物が好ましい。
さらに、必要に応じて、外部電極用の導電性ペーストの焼付け層の表面に、めっきが施される。なお、外部電極に含まれるＺｒ，Ａｌ，ＴｉはＤｙｎａｍｉｃ−ＳＩＭＳにより検出できる。Ｚｒは、Ｃｕ結晶同士の結晶界面および、Ｃｕ結晶とガラスの界面に存在する。Ｚｒにより焼結速度を遅くすることが可能となり、Ｃｕとガラスの軟化挙動を合わせやすくなる。

このようにして得られた積層セラミックコンデンサ１０について、外部電極２２内のＣｕ結晶は、以下のようにして観察することができる。
まず、積層セラミックコンデンサ１０について、外部電極２２を含むＬＴ断面が露出するように研磨される。なお、研磨による外部電極２２の金属垂れが生じないように、金属垂れを除去しておくことが好ましい。そして、下地電極層２４ａおよび２４ｂを含む断面を集中イオンビーム（以降、ＦＩＢ）により薄片として切り出し、走査イオン型電子顕微鏡（以降、ＳＩＭ）にて撮像される。

Ｃｕの結晶のうち、結晶方位の異なるＣｕ結晶がＳＩＭ上で異なって見える。なお、コントラストが全て同じに見える場合は、コントラストが調整される。積層体１２の端面にほぼ平行な仮想線を３０μｍ引き、仮想線と重なる結晶数で仮想線の長さを割ることで、結晶長を算出する。つぎに、ＳＩＭ像３箇所分の結晶長を算出し、その平均値を平均結晶長と定義する。この積層セラミックコンデンサ１０では、Ｃｕ結晶の平均結晶長を３μｍ以下とすることにより、内部電極層１６と外部電極２２との接触性を向上し、内部電極と外部電極との導電性能を向上させることができる。

また、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆから２μｍ未満の範囲にほぼ平行な仮想線３０μｍを引き、その直線上に存在するガラスの個数を数えることで、下地電極層２４ａおよび２４ｂに含まれるガラスが積層体１２とどれくらい接触しているかがわかる。このガラスの個数が５個以上の場合、下地電極層２４ａおよび２４ｂと積層体１２との固着力が強くなる。ただし、ガラスの個数が５個以上で固着力が強い場合でも、Ｃｕ結晶の個数が５個を下回ると、外部電極２２と内部電極層１６との接続性が悪くなる。したがって、ガラスの個数、Ｃｕ結晶の個数それぞれ５個以上存在することで、内部電極層との接続性を向上しながら、良好な固着力を確保することができる。なお、ガラス、Ｃｕ結晶数は、どちらも１５個までとする。

このような効果は、次の実施例からも明らかになるであろう。

（実験例１）
上述のような製造方法を用いて、積層セラミックコンデンサを作製した。ここで、外部電極に含まれるＣｕ結晶の長さの平均長さが狙い値として０．３μｍ以上３μｍ以下で４パターンの積層セラミックコンデンサをそれぞれ３０個作製し、実施例１〜実施例４とした。また、外部電極に含まれるＣｕ結晶の長さの平均長さが狙い値として５μｍである積層セラミックコンデンサ、外部電極に含まれるＣｕ結晶の長さの平均長さが狙い値として０．１μｍである積層セラミックコンデンサでの２パターンをそれぞれ３０個作製し、比較例１、比較例２とした。内部電極層との接続性の評価は、３０個の静電容量を測定し、静電容量のＣＶ値を算出し、このＣＶ値が５％以上のものを接続性がＮＧと評価し、５％未満を接続性がＧと評価した。同様に、外部電極に含まれるＣｕ結晶の長さの平均長さが狙い値として０．３μｍ以上３μｍ以下で４パターンの積層セラミックコンデンサをそれぞれ１００個作製し、実施例１〜実施例４とした。また、外部電極に含まれるＣｕ結晶の長さの平均長さが狙い値として５μｍである積層セラミックコンデンサ、外部電極に含まれるＣｕ結晶の長さの平均長さが狙い値として０．１μｍである積層セラミックコンデンサである積層セラミックコンデンサの２パターンをそれぞれ１００個作製し、比較例１、比較例２とした。同様に、外部電極内部の欠損の評価として、外部電極を外観検査し、外部電極の表面に泡状の膨らみが発生している場合は、外部電極の脱脂が十分でなく、外部電極内部に欠陥がありＮＧとした。外部電極の表面に泡状の膨らみがない場合は、欠陥がなくＧとした。その結果を表１に示した。Ｃｕ結晶の平均長さが０．１μｍまで小さくなると、外部電極中のＣｕ結晶数が過剰となり、脱脂性が低下し、外部電極中に構造欠陥が生じる。したがって、内部電極層との接続性の評価が行えなかった。

（実験例２）
上述のような製造方法を用いて、積層セラミックコンデンサを作製し、別の評価を行った。ここで、外部電極に含まれるガラスが積層体に接触している個数と外部電極に含まれるＣｕ結晶が積層体に接触している個数とが、狙い値として５個以上のパターンと、狙い値として５個未満のパターンとをそれぞれ作製した。作製後、内部電極層との接続性と積層体と外部電極との固着性を評価した。内部電極層の接続性の評価は実験例１と同じ評価である。外部電極との固着性については、以下のようにして評価した。基板上に品名ＳＡＣ３０５の千住金属工業株式会社製のはんだを厚みが２０μｍで印刷した。つぎに、積層セラミックコンデンサを基板上にはんだ実装し、積層セラミックコンデンサの横から基板と平行に押す横押し試験を実施した。横押しの力を０Ｎから０．５Ｎまで段階的にあげていき、積層体と外部電極が剥離した積層セラミックコンデンサが１０個中１個でもあれば、ＮＧと判断した。その結果を表２に示した。なお、横押し試験により積層体のみが割れ、外部電極と積層体が固着していたものはＧとした。

１０積層セラミックコンデンサ
１２積層体
１２ａ第１の主面
１２ｂ第２の主面
１２ｃ第１の側面
１２ｄ第２の側面
１２ｅ第１の端面
１２ｆ第２の端面
１４誘電体層
１４ａ外層部
１４ｂ内層部
１６内部電極層
１６ａ第１の内部電極層
１６ｂ第２の内部電極層
１８ａ、１８ｂ引出電極部
２０ａ対向電極部
２０ｂＷギャップ
２０ｃＬギャップ
２２外部電極
２２ａ第１の外部電極
２２ｂ第２の外部電極
２４ａ、２４ｂ下地電極層
２６ａ、２６ｂめっき層

Claims

積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体を準備する工程と、
Ｚｒの酸化物でコーティングされ、液相還元法により形成されたＣｕ粒子およびガラスを含む導電性ペーストを準備する工程と、
前記導電性ペーストを前記積層体の前記第１の端面および前記第２の端面に塗布して焼結することで下地電極層を形成する工程と、を備え、
前記焼結後に前記下地電極層を走査イオン顕微鏡像で観察した場合、複数のＣｕ結晶はそれぞれ異なる結晶方位の異なるＣｕ結晶の平均結晶長が０．３μｍ以上３μｍ以下となる、積層セラミック電子部品の製造方法。