KR101925286B1 - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR101925286B1
KR101925286B1 KR1020160082739A KR20160082739A KR101925286B1 KR 101925286 B1 KR101925286 B1 KR 101925286B1 KR 1020160082739 A KR1020160082739 A KR 1020160082739A KR 20160082739 A KR20160082739 A KR 20160082739A KR 101925286 B1 KR101925286 B1 KR 101925286B1
Authority
KR
South Korea
Prior art keywords
face
laminate
electrode
external electrode
layer
Prior art date
Application number
KR1020160082739A
Other languages
English (en)
Other versions
KR20170009724A (ko
Inventor
야스히로 니시사카
마사토 키무라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170009724A publication Critical patent/KR20170009724A/ko
Application granted granted Critical
Publication of KR101925286B1 publication Critical patent/KR101925286B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

적층체 내부의 내부전극층과 외부전극의 접합성이 양호하면서, 외부전극과 적층체 사이에 강한 고착력을 확보할 수 있는 적층 세라믹 전자부품을 제공한다.
복수의 유전체층(14)과 복수의 내부전극층(16)이 적층된 직방체상의 적층체(12)를 포함하며, 적층체(12)의 양 단면에, 하지 전극층(24a 및 24b)과 도금층(26a 및 26b)을 포함하는 외부전극(22a 및 22b)이 형성된다. 하지 전극층(24a 및 24b)을 포함하는 절단면을 FIBㆍSIM상(집중 이온 빔ㆍ주사 이온 현미경상)으로 관찰한 경우, 복수의 Cu 결정 및 유리를 포함하며, 결정 방위가 다른 Cu 결정의 경계선의 길이의 평균값은 3㎛ 이하이다.

Description

적층 세라믹 전자부품{LAMINATED CERAMIC ELECTRONIC COMPONENT}
이 발명은, 적층 세라믹 전자부품 및 그 제조 방법에 관한 것으로, 특히 적층된 복수의 유전체층 및 복수의 내부전극층을 갖는 적층체와, 내부전극층에 전기적으로 접속되도록 적층체의 단면에 형성된 외부전극을 포함한 적층 세라믹 콘덴서 등과 같은 적층 세라믹 전자부품 및 그 제조 방법에 관한 것이다.
소형의 적층 세라믹 전자부품으로서, 예를 들면 적층 세라믹 콘덴서 등이 있다. 적층 세라믹 콘덴서는, 유전체층과 내부전극층이 교대로 적층된 소체를 포함한다. 내부전극층은, 한 쌍의 내부전극층이 교대로 소체의 양 단면에서 각각 노출되도록 형성된다. 교대로 적층되는 한쪽 내부전극층은, 소체의 한쪽 단면을 덮도록 형성된 단자 전극의 내측에 대하여 전기적으로 접속되어 있다. 또한 교대로 적층되는 다른 쪽 내부전극층은, 소체의 다른 쪽 단면을 덮도록 형성된 단자 전극의 내측에 대하여 전기적으로 접속되어 있다. 이와 같이 하여, 소체의 양단에 형성된 단자 전극 간에 정전 용량이 형성된다(특허문헌 1 참조).
일본 공개특허공보 2015-62216
최근, 적층 세라믹 전자부품의 소형화가 점차 진행되고 있다. 적층 세라믹 콘덴서 등과 같이, 적층체 내부의 내부전극층과 적층체의 단면에 형성된 외부전극이 전기적으로 접속된 세라믹 전자부품의 경우, 일반적으로, 소형화가 진행되면 내부전극층과 외부전극의 접촉 면적이 작아져, 내부전극층과 외부전극의 접합성이 나빠진다. 또한 외부전극과 적층체의 접촉 면적도 작아져, 외부전극과 적층체의 고착력이 약해진다.
따라서 이 발명의 주된 목적은, 적층체 내부의 내부전극층과 외부전극의 접합성이 양호하면서, 외부전극과 적층체 사이에 강한 고착력을 확보할 수 있는 적층 세라믹 전자부품을 제공하는 것이다.
이 발명에 따른 적층 세라믹 전자부품은 직방체상의 적층체를 포함하고,
적층체는, 적층된 복수의 유전체층과 복수의 내부전극층을 가지며, 또한 적층 방향으로 마주 보는 제1 주면 및 제2 주면과, 적층 방향에 직교하는 폭 방향으로 마주 보는 제1 측면 및 제2 측면과, 적층 방향 및 폭 방향에 직교하는 길이 방향으로 마주 보는 제1 단면 및 제2 단면을 가지며,
길이 방향의 치수는 0.25㎜ 이하이고, 적층 방향의 치수는 0.125㎜ 이하이며, 폭 방향의 치수는 0.125㎜ 이하이고,
제1 단면을 덮고 제1 단면으로부터 연신(延伸)하여 제1 주면, 제2 주면, 제1 측면 및 제2 측면을 덮어 배치된 제1 외부전극과,
제2 단면을 덮고 제2 단면으로부터 연신하여 제1 주면, 제2 주면, 제1 측면 및 제2 측면을 덮어 배치된 제2 외부전극을 포함하며,
제1 외부전극에 접속하는 제1 내부전극층 및 제2 외부전극에 접속하는 제2 내부전극층이 적층 방향으로 적층되고,
제1 외부전극 및 제2 외부전극은 도금층과 하지 전극층을 포함하며,
하지 전극층은, 하지 전극층을 포함하는 절단면을 주사 이온 현미경상으로 관찰한 경우, 복수의 Cu 결정 및 유리를 포함하고,
복수의 Cu 결정은 각각 다른 결정 방위를 가지며,
결정 방위가 다른 Cu 결정의 평균 결정 길이는 0.3㎛ 이상 3㎛ 이하인 것을 특징으로 하는 적층 세라믹 전자부품이다.
이 발명에 따른 적층 세라믹 전자부품에서, 적층체와 제1 외부전극 또는 제2 외부전극을 포함하는 절단면에서, 적층체와 제1 외부전극의 계면 상 또는 적층체와 제2 외부전극의 계면으로부터 2㎛ 미만의 외부전극의 범위에서 복수의 Cu 결정과 유리가 적층체에 여러 군데에서 접촉하고 있으며, 유리는 5군데 이상에서 접촉하고 있는 것이 바람직하다.
또한 이 발명에 따른 적층 세라믹 전자부품에서, 하지 전극층에는 Al 또는 Zr이 포함되어 있는 것이 바람직하다.
이 발명에 따른 적층 세라믹 전자부품의 제조 방법은, 적층된 복수의 유전체층과 복수의 내부전극층을 가지며, 또한 적층 방향으로 마주 보는 제1 주면 및 제2 주면과, 적층 방향에 직교하는 폭 방향으로 마주 보는 제1 측면 및 제2 측면과, 적층 방향 및 폭 방향에 직교하는 길이 방향으로 마주 보는 제1 단면 및 제2 단면을 갖는 적층체를 준비하는 공정과,
Al, Zr 혹은 Ti로 코팅된 Cu 입자를 포함하는 도전성 페이스트를 준비하는 공정과,
도전성 페이스트를 적층체의 제1 단면 및 제2 단면에 도포하는 공정을 포함하는 적층 세라믹 전자부품의 제조 방법이다.
이 발명에 따른 적층 세라믹 전자부품에서는, 하지 전극층에 포함되는 Cu 결정의 경계선의 길이의 평균값을 0.3㎛ 이상 3㎛ 이하로 함으로써, 적층체 내부에서 박층화한 내부전극층과 Cu 결정의 접촉 확률을 향상하여 내부전극과의 양호한 도전성을 얻을 수 있다. 또한 적층체와 제1 외부전극과 제2 외부전극을 포함하는 절단면에서, 적층체와 제1 외부전극의 계면 상 및 적층체와 제2 외부전극의 계면으로부터 2㎛ 미만의 외부전극의 범위에서 복수의 Cu 결정과 유리가 적층체에 여러 군데에서 접촉하고 있으며, 유리는 5군데 이상에서 접촉하고 있는 것으로, 외부전극과 적층체의 고착력을 강화할 수 있다.
이 발명에 따르면, 적층체 내부의 내부전극층과 외부전극의 접합성이 양호하면서, 외부전극과 적층체 사이에 강한 고착력을 확보할 수 있는 적층 세라믹 전자부품을 얻을 수 있다.
이 발명의 상술한 목적, 그 외의 목적, 특징 및 이점은 도면을 참조하여 실행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 명백해질 것이다.
도 1은 이 발명에 따른 적층 세라믹 전자부품의 일례로서의 적층 세라믹 콘덴서를 나타내는 사시도이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 선II－II에서의 단면도이다.
도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 선III－III에서의 단면도이다.
도 4는 이 발명에 따른 적층 세라믹 콘덴서의 일례의 절단면의 전자현미경 사진상을 나타낸다.
도 1, 도 2 및 도 3에 나타낸 바와 같이, 적층 세라믹 전자부품의 일례로서의 적층 세라믹 콘덴서(10)는, 예를 들면 직방체상의 적층체(12)를 포함한다. 적층체(12)는, 적층된 복수의 유전체층(14)과 복수의 내부전극층(16)을 갖는다. 또한 적층체(12)는, 적층 방향(x)으로 마주 보는 제1 주면(12a) 및 제2 주면(12b)과, 적층 방향(x)에 직교하는 폭 방향(y)으로 마주 보는 제1 측면(12c) 및 제2 측면(12d)과, 적층 방향(x) 및 폭 방향(y)에 직교하는 길이 방향(z)으로 마주 보는 제1 단면(12e) 및 제2 단면(12f)을 갖는다. 이 적층체(12)는, 각부(角部) 및 능선부가 둥근 것이 바람직하다. 또한 각부란, 적층체의 인접하는 3면이 교차하는 부분이며, 능선부란, 적층체의 인접하는 2면이 교차하는 부분이다.
적층체(12)의 유전체층(14)의 유전체 재료로는, 예를 들면 BaTiO3, CaTi O3, SrTiO3 또는 CaZrO3 등의 성분을 포함하는 유전체 세라믹을 이용할 수 있다. 또한 이들 성분에, 예를 들면 Mn 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물 등의 화합물을 주성분보다 적은 함유량 범위로 첨가한 것을 이용해도 된다. 또한 유전체층(14)의 적층 방향(x)의 치수는, 예를 들면 0.3㎛ 이상 1.0㎛ 이하인 것이 바람직하다.
도 2 및 도 3에 나타낸 바와 같이, 유전체층(14)은 외층부(14a)와 내층부(14 b)를 포함한다. 외층부(14a)는 적층체(12)의 제1 주면(12a) 측 및 제2 주면(12b) 측에 위치하고, 제1 주면(12a)과 가장 제1 주면(12a)에 가까운 내부전극층(16) 사이에 위치하는 유전체층(14), 및 제2 주면(12b)과 가장 제2 주면(12b)에 가까운 내부전극층(16) 사이에 위치하는 유전체층(14)이다. 그리고 양 외층부에 끼인 영역이 내층부(14b)이다. 외층부(14a)의 적층 방향의 치수는 15㎛ 이상 20㎛ 이하인 것이 바람직하다. 또한 적층체(12)의 치수는 길이 방향(L)의 치수가 0.05㎜ 이상 0.32㎜ 이하, 폭 방향(W)의 치수가 0.025㎜ 이상 0.18㎜ 이하, 두께 방향(T)의 치수가 0.025㎜ 이상 0.240㎜ 이하이다. 또한 각 치수의 목표값(target value)은 길이 방향(L)의 치수가 0.25㎜ 이하, 폭 방향(W)의 치수가 0.125㎜ 이하, 두께 방향(T)의 치수가 0.125㎜ 이하이다. 또한 적층체의 치수는 마이크로스코프(microscope)에 의해 측정할 수 있다.
도 2 및 도 3에 나타낸 바와 같이, 적층체(12)는, 복수의 내부전극층(16)으로서, 예를 들면 대략 직사각형상의 복수의 제1 내부전극층(16a) 및 복수의 제2 내부전극층(16b)을 갖는다. 복수의 제1 내부전극층(16a) 및 복수의 제2 내부전극층(16b)은 적층체(12)의 적층 방향(x)을 따라 등간격으로 교대로 배치되도록 매설되어 있다.
제1 내부전극층(16a)의 일단측에는, 적층체(12)의 제1 단면(12e)으로 인출된 인출 전극부(18a)를 갖는다. 제2 내부전극층(16b)의 일단 측에는, 적층체(12)의 제2 단면(12f)으로 인출된 인출 전극부(18b)를 갖는다. 구체적으로는, 제1 내부전극층(16a)의 일단측의 인출 전극부(18a)는, 적층체(12)의 제1 단면(12e)에 노출되어 있다. 또한 제2 내부전극층(16b)의 일단측의 인출 전극부(18b)는, 적층체(12)의 제2 단면(12f)에 노출되어 있다.
적층체(12)는, 유전체층(14)의 내층부(14b)에서 제1 내부전극층(16a)과 제2 내부전극층(16b)이 대향하는 대향 전극부(20a)를 포함한다. 또한 적층체(12)는, 대향 전극부(20a)의 폭 방향(W)의 일단과 제1 측면(12c) 사이 및 대향 전극부(20a)의 폭 방향(W)의 타단과 제2 측면(12d) 사이에 형성되는 적층체(12)의 측부(이하, "W갭"이라고 함)(20b)를 포함한다. 또한 적층체(12)는 제1 내부전극층(16a)의 인출 전극부(18a)와는 반대측의 단부와 제2 단면(12f) 사이 및 제2 내부전극층(16b)의 인출 전극부(18b)와는 반대측의 단부와 제1 단면(12e) 사이에 형성되는 적층체(12)의 단부(이하, "L갭"이라고 함)(20c)를 포함한다.
여기서, 적층체(12)의 단부의 L갭(20c)의 길이는 20㎛ 이상 40㎛ 이하인 것이 바람직하다. 또한 적층체(12)의 측부의 W갭(20b)의 길이는 15㎛ 이상 20㎛ 이하인 것이 바람직하다.
내부전극층(16)은, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등의 금속을 함유하고 있다. 내부전극층(16)은 또한 유전체층(14)에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 포함하고 있어도 된다. 내부전극층(16)의 매수는 50매 이하인 것이 바람직하다. 내부전극층(16)의 두께는 0.3㎛ 이상 1.2㎛ 이하인 것이 바람직하다.
적층체(12)의 제1 단면(12e) 측 및 제2 단면(12f) 측에는, 외부전극(22)이 형성된다. 외부전극(22)은 제1 외부전극(22a) 및 제2 외부전극(22b)을 갖는다.
적층체(12)의 제1 단면(12e) 측에는 제1 외부전극(22a)이 형성된다. 제1 외부전극(22a)은 적층체(12)의 제1 단면(12e)을 덮고 제1 단면(12e)으로부터 연신하여 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 일부분을 덮도록 형성된다. 이 경우, 제1 외부전극(22a)은 제1 내부전극층(16a)의 인출 전극부(18a)와 전기적으로 접속된다.
적층체(12)의 제2 단면(12f) 측에는 제2 외부전극(22b)이 형성된다. 제2 외부전극(22b)은 적층체(12)의 제2 단면(12f)을 덮고 제2 단면(12f)으로부터 연신하여 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 일부분을 덮도록 형성된다. 이 경우, 제2 외부전극(22b)은 제2 내부전극층(16b)의 인출 전극부(18b)와 전기적으로 접속된다.
적층체(12)내에서는, 각 대향 전극부(20a)에서 제1 내부전극층(16a)과 제2 내부전극층(16b)이 유전체층(14)을 통해 대향함으로써, 정전 용량이 형성되어 있다. 이 때문에, 제1 내부전극층(16a)이 접속된 제1 외부전극(22a)과 제2 내부전극층(16b)이 접속된 제2 외부전극(22b) 사이에, 정전 용량을 얻을 수 있다. 따라서 이와 같은 구조의 적층 세라믹 전자부품은 콘덴서로서 기능한다.
제1 외부전극(22a)은 도 4에 나타낸 바와 같이, 적층체(12) 측에서부터 순서대로, 하지 전극층(24a) 및 도금층(26a)을 갖는다. 마찬가지로, 제2 외부전극(22b)은, 적층체(12)측에서부터 순서대로, 하지 전극층(24b) 및 도금층(26b)을 갖는다.
하지 전극층(24a 및 24b)은, 각각 베이킹층, 수지층, 박막층 등으로부터 선택되는 적어도 1개를 포함하지만, 이 발명은 베이킹층에 관련된 것이므로, 베이킹층으로 형성된 하지 전극층(24a 및 24b)에 대해 설명한다.
베이킹층은, Si를 포함하는 유리와 금속으로서의 Cu를 포함한다. 베이킹층은, 유리 및 금속을 포함하는 도전성 페이스트를 적층체(12)에 도포하여 베이킹한 것이며, 유전체층(14) 및 내부전극층(16)을 소성한 후에 베이킹한 것이다. 베이킹층 중 가장 두꺼운 부분의 두께는 5㎛ 이상 25㎛ 이하인 것이 바람직하다.
베이킹층 상에, 도전성 입자와 열강화성 수지를 포함하는 수지층이 형성되어도 된다. 수지층 중 가장 두꺼운 부분의 두께는 5㎛ 이상 25㎛ 이하인 것이 바람직하다. 또한 도금층(26a 및 26b)으로는, 예를 들면 Cu, Ni, Sn, Ag, Pd, Ag-Pd 합금, Au 등으로부터 선택되는 적어도 1종류가 이용된다.
도금층(26a 및 26b)은 복수층에 의해 형성되어도 된다. 바람직하게는, 베이킹층상에 형성된 Ni 도금층과 Ni 도금층 상에 형성된 Sn 도금층의 2층 구조이다. Ni 도금층은 하지 전극층(24a 및 24b)이 적층 세라믹 전자부품을 실장할 때의 솔더에 의해 침식되는 것을 방지하기 위해 이용되고, Sn 도금층은 적층 세라믹 전자부품을 실장할 때의 솔더의 습윤성을 향상시켜 용이하게 실장할 수 있도록 하기 위해 이용된다.
도금층 한층당 두께는 1㎛ 이상 8㎛ 이하인 것이 바람직하다.
또한 적층체(12)의 치수는, 길이 방향(L)의 치수가 0.18㎜ 이상 0.32㎜ 이하, 폭 방향(W)의 치수가 0.09㎜ 이상 0.18㎜ 이하, 두께 방향(T)의 치수가 0.09㎜ 이상 0.240㎜ 이하이다. 또한 각 치수의 목표값은, 길이 방향(L)의 치수가 0.25㎜ 이하, 폭 방향(W)의 치수가 0.125㎜ 이하, 두께 방향(T)의 치수가 0.125㎜ 이하이다. 또한 적층체의 치수는, 마이크로미터에 의해 측정할 수 있다.
또한 상술한 복수의 도전체층 및 복수의 유전체층의 각각의 평균 두께는 이하와 같이 측정된다. 우선, 적층체가 길이 방향(L) 및 두께 방향(T)을 포함하는 절단면(이하, "LT 절단면 "이라고 함)이 노출되도록, 적층 세라믹 콘덴서(10)가 연마된다. 이 LT 절단면을 주사형 전자현미경으로 관찰함으로써, 각 부의 두께가 관측된다. 이 경우, 적층체(12)의 절단면의 중심을 통과하고, 두께 방향(T)을 따른 중심선, 및 이 중심선에서부터 양측으로 2개씩 그은 선의 합계 5개의 선상에서의 두께가 측정된다. 이들 5개의 측정값의 평균값이 각 부의 평균 두께가 된다. 보다 정확한 평균 두께를 구하기 위해서는, 두께 방향(T)에서의 상부, 중앙부, 하부의 각각 대해 상기 5개의 측정값을 구하고, 이들 측정값의 평균값이 각 부의 평균 두께가 된다.
다음으로, 이 적층 세라믹 콘덴서(10)의 제조 프로세스에 대해 설명한다. 우선, 유전체 시트 및 내부전극용 도전성 페이스트가 준비된다. 유전체 시트나 내부전극용 도전성 페이스트에는, 바인더 및 용제가 포함되지만, 공지의 유기 바인더나 유기용제를 이용할 수 있다.
유전체 시트상에는, 예를 들면 스크린 인쇄나 그라비아 인쇄 등에 의해, 소정 패턴으로 내부전극용의 도전성 페이스트가 인쇄되고, 이에 따라 내부전극 패턴이 형성된다.
또한 내부전극 패턴이 형성되어 있지 않은 외층용 유전체 시트가 소정 매수 적층되고, 그 위에 내부전극이 형성된 유전체 시트가 순차 적층되며, 그 위에 외층용 유전체 시트가 소정 매수 적층되어 적층 시트가 제작된다.
얻어진 적층 시트를 정수압 프레스 등의 수단에 의해 적층 방향으로 프레스 함으로써 적층 블록이 제작된다.
다음으로, 적층 블록이 소정 사이즈로 커트되어 적층 칩이 절단된다. 이때, 배럴 연마 등에 의해, 적층 칩의 각부 및 능선부가 둥근 것이어도 된다.
또한 적층 칩을 소성함으로써 적층체가 제작된다. 이때의 소성온도는 유전체나 내부전극의 재료에 따르기도 하지만, 900℃ 이상 1300℃ 이하인 것이 바람직하다.
얻어진 적층체(12)의 양 단면에 외부전극용 도전성 페이스트가 도포되고 베이킹됨으로써 외부전극의 베이킹층이 형성된다. 이때의 베이킹 온도는 700℃ 이상 900℃ 이하인 것이 바람직하다.
외부전극용 도전성 페이스트에는 Cu 분말이 포함되어 있고, 이 Cu 분말은 액상 환원법에 의해 형성되어 있다. 그리고 Cu 분말의 크기는 0.2㎛ 이상 2㎛ 이하의 입경으로 분포하고 있는 Cu 분말이 전체의 50%를 차지하는 것으로 규정되어 있다. Cu 분말은 Al의 산화물을 포함하며, Zr 등의 산화물로 피복되어 있는 것이 바람직하다.
도전성 페이스트를 베이킹할 때, 적층체(12)의 내부전극층(16)과 외부전극 내의 Cu 결정이 접촉함으로써 내부전극층(16)과 외부전극(22)의 전기적 접속이 얻어진다. 이 때문에, 내부전극층의 인출 전극부(18a 및 18b)와 외부전극(22)의 Cu 결정의 접촉이 용이하게 실시되기 위해서는, 외부전극(22) 내의 Cu 결정은 작은 쪽이 유리하다.
외부전극(22) 내의 Cu 결정을 작게 하기 위해서는, 외부전극용 도전성 페이스트의 소결 속도는 늦은 쪽이 좋다. 이 때문에, 도전성 페이스트 내의 Cu 분말의 주위 또는 Cu 분말의 내측에, 산화물이 점재하고 있는 것이 바람직하다. 이와 같은 산화물로는 Zr, Al, Ti, Si의 산화물이며, 특히 Zr의 산화물이 바람직하다.
또한 필요에 따라, 외부전극용 도전성 페이스트의 베이킹층의 표면에 도금이 실시된다. 또한 외부전극에 포함되는 Zr, Al, Ti는 Dynamic-SIMS에 의해 검출할 수 있다. Zr은 Cu 결정끼리의 결정 계면 및, Cu 결정과 유리의 계면에 존재한다. Zr로써 소결 속도를 늦추는 것이 가능해져 Cu와 유리의 연화 거동을 맞추기 쉬워진다.
이와 같이 하여 얻어진 적층 세라믹 콘덴서(10)에 대해, 외부전극(22) 내의 Cu 결정은, 이하와 같이 하여 관찰할 수 있다.
우선, 적층 세라믹 콘덴서(10)에 대해, 외부전극(22)을 포함하는 LT 절단면이 노출되도록 연마된다. 또한 연마에 의한 외부전극(22)의 금속 처짐이 생기지 않도록, 금속 처짐을 제거해 두는 것이 바람직하다. 그리고 하지 전극층(24a 및 24b)을 포함하는 절단면을 집중 이온 빔(이후, FIB)에 의해 박편으로서 잘라내고, 주사 이온형 전자현미경(이후, SIM)으로 촬상된다.
Cu의 결정 중, 결정 방위가 다른 Cu 결정이 SIM상에서 다르게 보인다. 또한 콘트라스트가 모두 동일하게 보이는 경우는, 콘트라스트가 조정된다. 적층체(12)의 단면에 거의 평행한 가상선을 30㎛ 긋고, 가상선과 겹치는 결정 수로 가상선의 길이를 나눔으로써 결정 길이를 산출한다. 다음으로, SIM상 3군데 분의 결정 길이를 산출하여 그 평균값을 평균 결정 길이라고 정의한다. 이 적층 세라믹 콘덴서(10)에서는, Cu 결정의 평균 결정 길이를 3㎛ 이하로 함으로써, 내부전극층(16)과 외부전극(22)의 접촉성이 향상되어, 내부전극과 외부전극과의 도전성능을 향상시킬 수 있다.
또한 적층체(12)의 제1 단면(12e) 및 제2 단면(12f)에서부터 2㎛ 미만의 범위에 거의 평행한 가상선 30㎛를 긋고, 그 직선상에 존재하는 유리의 개수를 셈으로써, 하지 전극층(24a 및 24b)에 포함되는 유리가 적층체(12)와 얼마나 접촉하고 있는지를 알 수 있다. 이 유리의 개수가 5개 이상의 경우, 하지 전극층(24a 및 24b) 및 적층체(12)의 고착력이 강해진다. 단, 유리의 개수가 5개 이상으로 고착력이 강한 경우라도, Cu 결정의 개수가 5개를 하회하면, 외부전극(22)과 내부전극층(16)의 접속성이 나빠진다. 따라서 유리의 개수, Cu 결정의 개수 각각 5개 이상 존재함으로써, 내부전극층과의 접속성을 향상시키면서, 양호한 고착력을 확보할 수 있다. 또한 유리, Cu 결정 수는, 모두 15개까지로 한다.
이와 같은 효과는, 다음의 실시예로부터도 명백해질 것이다.
(실험예 1)
상술과 같은 제조 방법을 이용하여 적층 세라믹 콘덴서를 제작했다. 여기서, 외부전극에 포함되는 Cu 결정의 길이의 평균 길이가 목표값으로서 0.3㎛ 이상 3㎛ 이하로 4패턴의 적층 세라믹 콘덴서를 각각 30개 제작하여 실시예 1~실시예 4로 했다. 또한 외부전극에 포함되는 Cu 결정의 길이의 평균 길이가 목표값으로서 5㎛인 적층 세라믹 콘덴서, 외부전극에 포함되는 Cu 결정의 길이의 평균 길이가 목표값으로서 0.1㎛인 적층 세라믹 콘덴서에서의 2패턴을 각각 30개 제작하여 비교예 1, 비교예 2로 했다. 내부전극층과의 접속성의 평가는, 30개의 정전 용량을 측정하여 정전 용량의 CV값을 산출하며, 이 CV값이 5% 이상의 것을 접속성이 "NG"라고 평가하고, 5% 미만을 접속성이 "G"라고 평가했다. 마찬가지로, 외부전극에 포함되는 Cu 결정의 길이의 평균 길이가 목표값으로서 0.3㎛ 이상 3㎛ 이하로 4패턴의 적층 세라믹 콘덴서를 각각 100개 제작하여 실시예 1~실시예 4로 했다. 또한 외부전극에 포함되는 Cu 결정의 길이의 평균 길이가 목표값으로서 5㎛인 적층 세라믹 콘덴서, 외부전극에 포함되는 Cu 결정의 길이의 평균 길이가 목표값으로서 0.1㎛의 적층 세라믹 콘덴서인 적층 세라믹 콘덴서의 2패턴을 각각 100개 제작하여 비교예 1, 비교예 2로 했다. 마찬가지로, 외부전극 내부의 결손의 평가로서 외부전극을 외관 검사하고, 외부전극의 표면에 거품 형상의 부풀기가 발생하고 있는 경우는, 외부전극의 탈지가 충분하지 않아, 외부전극 내부에 결함이 있어 "NG"로 했다. 외부전극의 표면에 거품 형상의 부풀기가 없는 경우는 결함이 없어 "G"로 했다. 그 결과를 표 1에 나타냈다. Cu 결정의 평균 길이가 0.1㎛까지 작아지면, 외부전극 중의 Cu 결정 수가 과잉이 되고 탈지성이 저하되어 외부전극 중에 구조 결함이 생긴다. 따라서 내부전극층과의 접속성의 평가를 실시할 수 없었다.
Figure 112016063562250-pat00001
(실험예 2)
상술한 바와 같은 제조 방법을 이용하여 적층 세라믹 콘덴서를 제작하고, 다른 평가를 실시했다. 여기서, 외부전극에 포함되는 유리가 적층체에 접촉하고 있는 개수와 외부전극에 포함되는 Cu 결정이 적층체에 접촉하고 있는 개수가, 목표값으로서 5개 이상의 패턴과, 목표값으로서 5개 미만의 패턴을 각각 제작했다. 제작 후, 내부전극층과의 접속성과 적층체와 외부전극의 고착성을 평가했다. 내부전극층의 접속성의 평가는 실험예 1과 동일한 평가이다. 외부전극과의 고착성에 대해서는, 이하와 같이 하여 평가했다. 기판 상에 품명 SA C305인 센주킨조쿠코교 가부시키가이샤 제품의 솔더를 두께가 20㎛로 인쇄했다. 다음으로, 적층 세라믹 콘덴서를 기판 상에는 솔더 실장하고, 적층 세라믹 콘덴서의 옆에서 기판과 평행하게 누르는 수평 밀기 시험을 실시했다. 수평 밀기의 힘을 0N에서 0.5N까지 단계적으로 올려가고, 적층체와 외부전극이 박리한 적층 세라믹 콘덴서가 10개 중 1개라도 있으면, "NG"라고 판단했다. 그 결과를 표 2에 나타냈다. 또한 수평 밀기 시험에 의해 적층체만 깨지고, 외부전극과 적층체가 고착되어 있던 것은 "G"로 했다.
Figure 112016063562250-pat00002
10: 적층 세라믹 콘덴서 12: 적층체
12a: 제1 주면 12b: 제2 주면
12c: 제1 측면 12d: 제2 측면
12e: 제1 단면 12f: 제2 단면
14: 유전체층 14a: 외층부
14b: 내층부 16: 내부전극층
16a: 제1 내부전극층 16b: 제2 내부전극층
18a, 18b: 인출 전극부 20a: 대향 전극부
20b: W갭 20c: L갭
22: 외부전극 22a: 제1 외부전극
22b: 제2 외부전극 24a, 24b: 하지 전극층
26a, 26b: 도금층

Claims (4)

  1. 직방체상의 적층체를 포함하고,
    상기 적층체는, 적층된 복수의 유전체층과 복수의 내부전극층을 가지며, 또한 적층 방향으로 마주 보는 제1 주면 및 제2 주면과, 상기 적층 방향에 직교하는 폭 방향으로 마주 보는 제1 측면 및 상기 제2 측면과, 상기 적층 방향 및 상기 폭 방향에 직교하는 길이 방향으로 마주 보는 제1 단면 및 제2 단면을 가지며,
    상기 길이 방향의 치수가 0.25㎜ 이하이고, 상기 적층 방향의 치수가 0.125㎜ 이하이며, 상기 폭 방향의 치수가 0.125㎜ 이하이고,
    상기 제1 단면을 덮고 상기 제1 단면으로부터 연신(延伸)하여 상기 제1 주면, 상기 제2 주면, 상기 제1 측면 및 상기 제2 측면을 덮어 배치된 제1 외부전극과,
    상기 제2 단면을 덮고 상기 제2 단면으로부터 연신하여 상기 제1 주면, 상기 제2 주면, 상기 제1 측면 및 상기 제2 측면을 덮어 배치된 제2 외부전극을 포함하며,
    상기 제1 외부전극에 접속하는 제1 내부전극층 및 상기 제2 외부전극에 접속하는 제2 내부전극층이 상기 적층 방향으로 적층되고,
    상기 제1 외부전극 및 상기 제2 외부전극은 도금층과 하지 전극층을 포함하며,
    상기 하지 전극층은, 상기 하지 전극층을 포함하는 절단면을 주사 이온 현미경상으로 관찰한 경우, 복수의 Cu 결정 및 유리를 포함하고,
    상기 복수의 Cu 결정은 각각 다른 결정 방위를 가지며,
    상기 결정 방위가 다른 Cu 결정의 평균 결정 길이가 0.3㎛ 이상 3㎛ 이하인 것을 특징으로 하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 적층체와 상기 제1 외부전극 또는 상기 제2 외부전극을 포함하는 절단면에서, 상기 적층체와 상기 제1 외부전극의 계면 상 또는 상기 적층체와 상기 제2 외부전극의 계면으로부터 2㎛ 미만의 외부전극의 범위에서 상기 복수의 Cu 결정과 상기 유리가 상기 적층체에 여러 군데에서 접촉하고 있으며, 상기 유리는 5군데 이상에서 접촉하고 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  3. 제1항 또는 제2항에 있어서,
    상기 하지 전극층에는 Al 또는 Zr을 포함하는 것을 특징으로 하는 적층 세라믹 전자부품.
  4. 삭제
KR1020160082739A 2015-07-17 2016-06-30 적층 세라믹 전자부품 KR101925286B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015143029 2015-07-17
JPJP-P-2015-143029 2015-07-17
JP2016098484A JP6714840B2 (ja) 2015-07-17 2016-05-17 積層セラミック電子部品およびその製造方法
JPJP-P-2016-098484 2016-05-17

Publications (2)

Publication Number Publication Date
KR20170009724A KR20170009724A (ko) 2017-01-25
KR101925286B1 true KR101925286B1 (ko) 2018-12-05

Family

ID=57946547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160082739A KR101925286B1 (ko) 2015-07-17 2016-06-30 적층 세라믹 전자부품

Country Status (2)

Country Link
JP (1) JP6714840B2 (ko)
KR (1) KR101925286B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7241472B2 (ja) * 2018-06-01 2023-03-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7172927B2 (ja) * 2019-09-19 2022-11-16 株式会社村田製作所 積層セラミック電子部品、およびその製造方法
JP7506467B2 (ja) * 2019-11-18 2024-06-26 太陽誘電株式会社 セラミック電子部品の製造方法
JP2021190618A (ja) 2020-06-02 2021-12-13 Tdk株式会社 積層インダクタ部品
JP2022057916A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ
KR20220060286A (ko) 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
JP7380619B2 (ja) * 2021-03-12 2023-11-15 株式会社村田製作所 積層セラミックコンデンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2014154569A (ja) * 2013-02-05 2014-08-25 Murata Mfg Co Ltd 積層型圧電セラミック素子およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077258A (ja) * 1998-08-27 2000-03-14 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP4001438B2 (ja) * 1999-05-31 2007-10-31 三井金属鉱業株式会社 複合銅微粉末の製造方法
JP4143961B2 (ja) * 2002-10-01 2008-09-03 日立金属株式会社 積層電子部品
JP5641216B2 (ja) * 2009-11-17 2014-12-17 株式会社村田製作所 セラミック電子部品の製造方法、及びセラミック電子部品
US8885322B2 (en) * 2010-10-12 2014-11-11 Apricot Materials Technologies, LLC Ceramic capacitor and methods of manufacture
JP5799948B2 (ja) * 2012-02-03 2015-10-28 株式会社村田製作所 セラミック電子部品及びその製造方法
TWI547326B (zh) * 2012-02-08 2016-09-01 Jx Nippon Mining & Metals Corp A surface-treated metal powder, and a method for producing the same
JP2013206898A (ja) * 2012-03-27 2013-10-07 Tdk Corp チップ型電子部品
JP6070930B2 (ja) * 2012-12-03 2017-02-01 株式会社村田製作所 電子部品
JP6398349B2 (ja) 2013-08-23 2018-10-03 Tdk株式会社 積層型セラミック電子部品
JP2015043446A (ja) * 2014-10-03 2015-03-05 株式会社村田製作所 積層セラミックコンデンサ
JP2015039014A (ja) * 2014-10-06 2015-02-26 株式会社村田製作所 積層セラミックコンデンサ
KR101551595B1 (ko) * 2015-01-22 2015-09-15 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2014154569A (ja) * 2013-02-05 2014-08-25 Murata Mfg Co Ltd 積層型圧電セラミック素子およびその製造方法

Also Published As

Publication number Publication date
JP2017028253A (ja) 2017-02-02
JP6714840B2 (ja) 2020-07-01
KR20170009724A (ko) 2017-01-25

Similar Documents

Publication Publication Date Title
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
KR101925286B1 (ko) 적층 세라믹 전자부품
KR102077617B1 (ko) 적층 세라믹 콘덴서
KR101197921B1 (ko) 적층 세라믹 전자 부품
JP5293379B2 (ja) 積層セラミック電子部品
US9190213B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
KR101397835B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US11488779B2 (en) Multilayer ceramic electronic component
JP7234951B2 (ja) 積層セラミックコンデンサ
KR20120133717A (ko) 적층 세라믹 커패시터
CN114334442B (zh) 层叠陶瓷电容器
KR20200132687A (ko) 전자부품의 실장 구조체 및 그 제조 방법
CN114334449A (zh) 层叠陶瓷电容器
CN114334441B (zh) 层叠陶瓷电容器
KR102029598B1 (ko) 세라믹 전자 부품
CN114334443A (zh) 层叠陶瓷电容器
KR101859098B1 (ko) 적층 세라믹 전자부품
KR20170094487A (ko) 적층 세라믹 콘덴서
JP2004235377A (ja) セラミック電子部品
KR101551595B1 (ko) 적층 세라믹 콘덴서
KR20170065444A (ko) 적층 세라믹 전자부품
CN216015096U (zh) 层叠陶瓷电容器
CN217061783U (zh) 层叠陶瓷电容器
CN216015095U (zh) 层叠陶瓷电容器
JP2023099427A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant