JP2022129225A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2022129225A
JP2022129225A JP2021027849A JP2021027849A JP2022129225A JP 2022129225 A JP2022129225 A JP 2022129225A JP 2021027849 A JP2021027849 A JP 2021027849A JP 2021027849 A JP2021027849 A JP 2021027849A JP 2022129225 A JP2022129225 A JP 2022129225A
Authority
JP
Japan
Prior art keywords
electrode layer
base electrode
glass component
layer
side base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021027849A
Other languages
English (en)
Inventor
雄一朗 田中
Yuichiro Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021027849A priority Critical patent/JP2022129225A/ja
Priority to US17/666,605 priority patent/US11763994B2/en
Priority to CN202210159380.8A priority patent/CN114974888B/zh
Publication of JP2022129225A publication Critical patent/JP2022129225A/ja
Priority to US18/230,264 priority patent/US20230377804A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

【課題】積層体にクラックが生じることを抑制することができる積層セラミックコンデンサを提供すること。【解決手段】積層セラミックコンデンサ１であって、第１の側面側下地電極層５２Ａの第２の端面ＬＳ２側の先端Ｐ１から、第１の側面側下地電極層５２Ａの長さ方向の寸法Ｌ１の１０％の長さＬ２の位置Ｐ２までの第１の範囲Ｒ１において、第１の側面側下地電極層５２Ａにおけるガラス成分Ｇの存在割合は６０％以上であり、第２の側面側下地電極層５２Ｂの第１の端面ＬＳ１側の先端Ｐ３から、第２の側面側下地電極層５２Ｂの長さ方向の寸法Ｌ１の１０％の長さＬ２の位置Ｐ４までの第２の範囲Ｒ２において、第２の側面側下地電極層５２Ｂにおけるガラス成分Ｇの存在割合が６０％以上である。【選択図】図５Ａ

Description

本発明は、積層セラミックコンデンサに関する。
従来、積層セラミックコンデンサが知られている。一般に、積層セラミックコンデンサは、チタン酸バリウムなどの誘電体セラミックスを含むセラミック焼結体を備える。このセラミック焼結体の内部には、セラミック層を介して重なり合うように複数の内部電極が配置されている。また、このセラミック焼結体の一方端面上および他方端面上には、内部電極に電気的に接続されるように外部電極が形成されている（例えば、特許文献１）。
特開平８－３０６５８０号公報
しかしながら、特許文献１に記載されているような積層セラミックコンデンサにおいては、熱膨張や衝撃等によって外部電極の先端部近傍のセラミック焼結体に応力がかかることがある。この場合、外部電極の先端部近傍を起点として、積層体としてのセラミック焼結体にクラックが生じるおそれがあった。
本発明の目的は、積層体にクラックが生じることを抑制することが可能な積層セラミックコンデンサを提供することである。
本発明に係る積層セラミックコンデンサは、積層された複数の誘電体層を含み、高さ方向に相対する第１の側面および第２の側面と、前記高さ方向に直交する幅方向に相対する第３の側面および第４の側面と、前記高さ方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、前記複数の誘電体層上に配置され、前記第１の端面に露出する第１の内部電極層と、前記複数の誘電体層上に配置され、前記第２の端面に露出する第２の内部電極層と、前記第１の内部電極層に接続され、前記第１の端面側に配置される第１の外部電極と、前記第２の内部電極層に接続され、前記第２の端面側に配置される第２の外部電極と、を有する積層セラミックコンデンサであって、前記第１の外部電極は、金属成分およびガラス成分を有する第１の下地電極層と、前記第１の下地電極層上に配置される第１のめっき層とを有し、前記第２の外部電極は、金属成分およびガラス成分を有する第２の下地電極層と、前記第２の下地電極層上に配置される第２のめっき層とを有し、前記第１の下地電極層は、前記第１の端面上に配置される第１の端面側下地電極層と、４つの前記側面のうちの少なくとも１つの側面の前記第１の端面側の一部に配置される第１の側面側下地電極層と、を有し、前記第２の下地電極層は、前記第２の端面上に配置される第２の端面側下地電極層と、４つの前記側面のうちの少なくとも１つの側面の前記第２の端面側の一部に配置される第２の側面側下地電極層と、を有し、前記第１の側面側下地電極層の前記第２の端面側の先端から、前記第１の側面側下地電極層の前記長さ方向の寸法の１０％の長さの位置までの第１の範囲において、前記第１の側面側下地電極層における前記ガラス成分の存在割合は６０％以上であり、前記第２の側面側下地電極層の前記第１の端面側の先端から、前記第２の側面側下地電極層の前記長さ方向の寸法の１０％の長さの位置までの第２の範囲において、前記第２の側面側下地電極層における前記ガラス成分の存在割合が６０％以上である。
本発明によれば、積層体にクラックが生じることを抑制することが可能な積層セラミックコンデンサを提供することができる。
第１実施形態の積層セラミックコンデンサの外観斜視図である。 図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線に沿った断面図である。 図２に示す積層セラミックコンデンサのＩＩＩ－ＩＩＩ線に沿った断面図である。 図２に示す積層セラミックコンデンサのＩＶ－ＩＶ線に沿った断面図である。 図２に示す積層セラミックコンデンサのＶＡ部の拡大図であって、外部電極の断面を模式的に示す拡大断面図である。 図２に示す積層セラミックコンデンサのＶＢ部の拡大図であって、外部電極の断面を模式的に示す拡大断面図である。 上記実施形態の外部電極の断面のＳＥＭによる顕微鏡画像である。 上記実施形態の外部電極の断面のＥＤＸによるＴｉの元素マッピング画像である。 上記実施形態の外部電極の断面のＥＤＸによるＢａの元素マッピング画像である。 第２実施形態の積層セラミックコンデンサの外部電極の断面を模式的に示す拡大断面図であって、図５Ａに対応する拡大断面図である。 ２連構造の積層セラミックコンデンサを示す図である。 ３連構造の積層セラミックコンデンサを示す図である。 ４連構造の積層セラミックコンデンサを示す図である。
＜第１実施形態＞
以下、本開示の第１実施形態に係る積層セラミックコンデンサ１について説明する。図１は、本実施形態の積層セラミックコンデンサ１の外観斜視図である。図２は、図１の積層セラミックコンデンサ１のＩＩ－ＩＩ線に沿った断面図である。図３は、図２の積層セラミックコンデンサ１のＩＩＩ－ＩＩＩ線に沿った断面図である。図４は、図２の積層セラミックコンデンサ１のＩＶ－ＩＶ線に沿った断面図である。
積層セラミックコンデンサ１は、積層体１０と、外部電極４０と、を有する。
図１～図４には、ＸＹＺ直交座標系が示されている。積層セラミックコンデンサ１および積層体１０の長さ方向Ｌは、Ｘ方向と対応している。積層セラミックコンデンサ１および積層体１０の幅方向Ｗは、Ｙ方向と対応している。積層セラミックコンデンサ１および積層体１０の高さ方向Ｔは、Ｚ方向と対応している。ここで、図２に示す断面はＬＴ断面とも称される。図３に示す断面はＷＴ断面とも称される。図４に示す断面はＬＷ断面とも称される。
図１～図４に示すように、積層体１０は、高さ方向Ｔに相対する第１の側面ＴＳ１および第２の側面ＴＳ２と、高さ方向Ｔに直交する幅方向Ｗに相対する第３の側面ＷＳ１および第４の側面ＷＳ２と、高さ方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む。
図１に示すように、積層体１０は、略直方体形状を有している。なお、積層体１０の長さ方向Ｌの寸法は、幅方向Ｗの寸法よりも必ずしも長いとは限らない。積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に凹凸などが形成されていてもよい。
積層体１０の寸法は、特に限定されない。
図２および図３に示すように、積層体１０は、内層部１１と、高さ方向Ｔにおいて内層部１１を挟み込むように配置された第１の側面側外層部１２および第２の側面側外層部１３と、を有する。
内層部１１は、複数の誘電体層２０と、複数の内部電極層３０と、を含む。内層部１１は、高さ方向Ｔにおいて、最も第１の側面ＴＳ１側に位置する内部電極層３０から最も第２の側面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。
誘電体層２０の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１５枚以上７００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層の枚数と第１の側面側外層部１２および第２の側面側外層部１３の誘電体層の枚数との総数である。
複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を有する。複数の第１の内部電極層３１は、複数の誘電体層２０上に配置されている。複数の第２の内部電極層３２は、複数の誘電体層２０上に配置されている。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の高さ方向Ｔに誘電体層２０を介して交互に配置されている。第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０を挟むようにして配置されている。
第１の内部電極層３１は、第２の内部電極層３２に対向する第１の対向部３１Ａと、第１の対向部３１Ａから第１の端面ＬＳ１に引き出される第１の引き出し部３１Ｂとを有している。第１の引き出し部３１Ｂは、第１の端面ＬＳ１に露出している。
第２の内部電極層３２は、第１の内部電極層３１に対向する第２の対向部３２Ａと、第２の対向部３２Ａから第２の端面ＬＳ２に引き出される第２の引き出し部３２Ｂとを有している。第２の引き出し部３２Ｂは、第２の端面ＬＳ２に露出している。
本実施形態では、第１の対向部３１Ａと第２の対向部３２Ａが誘電体層２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。
第１の対向部３１Ａおよび第２の対向部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第１の対向部３１Ａの幅方向Ｗの寸法と第１の引き出し部３１Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第２の対向部３２Ａの幅方向Ｗの寸法と第２の引き出し部３２Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。
第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。
第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下程度であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて１５枚以上２００枚以下であることが好ましい。
第１の側面側外層部１２は、積層体１０の第１の側面ＴＳ１側に位置する。第１の側面側外層部１２は、第１の側面ＴＳ１と最も第１の側面ＴＳ１に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。第１の側面側外層部１２で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
第２の側面側外層部１３は、積層体１０の第２の側面ＴＳ２側に位置する。第２の側面側外層部１３は、第２の側面ＴＳ２と最も第２の側面ＴＳ２に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。第２の側面側外層部１３で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図４には、対向電極部１１Ｅの幅方向Ｗおよび長さ方向Ｌの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。
なお、積層体１０は、第３の側面側外層部ＷＧ１と、第４の側面側外層部ＷＧ２とを有する。第３の側面側外層部ＷＧ１は、対向電極部１１Ｅと第３の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。第４の側面側外層部ＷＧ２は、対向電極部１１Ｅと第４の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。図３および図４には、第３の側面側外層部ＷＧ１および第４の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、第３の側面側外層部ＷＧ１および第４の側面側外層部ＷＧ２は、Ｗギャップまたはサイドギャップともいう。
なお、積層体１０は、第１の端面側外層部ＬＧ１と、第２の端面側外層部ＬＧ２とを有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する誘電体層２０を含む部分である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する誘電体層２０を含む部分である。図２および図４には、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２は、Ｌギャップまたはエンドギャップともいう。
外部電極４０は、第１の端面ＬＳ１側に配置された第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置された第２の外部電極４０Ｂと、を有する。
第１の外部電極４０Ａは、第１の内部電極層３１に接続されている。第１の外部電極４０Ａは、第１の端面ＬＳ１上に配置されている。第１の外部電極４０Ａは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第１の端面ＬＳ１側の一部に配置されている。すなわち、第１の外部電極４０Ａは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、または第４の側面ＷＳ２の少なくともいずれか１つの側面の第１の端面ＬＳ１側の一部に配置されている。
本実施形態においては、第１の外部電極４０Ａは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の全ての側面の第１の端面ＬＳ１側の一部に配置されている。すなわち、本実施形態においては、第１の外部電極４０Ａは、第１の端面ＬＳ１上から第１の側面ＴＳ１の一部および第２の側面ＴＳ２の一部、ならびに第３の側面ＷＳ１の一部および第４の側面ＷＳ２の一部にまで延びて形成されている。
第２の外部電極４０Ｂは、第２の内部電極層３２に接続されている。第２の外部電極４０Ｂは、第２の端面ＬＳ２上に配置されている。第２の外部電極４０Ｂは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第２の端面ＬＳ２側の一部に配置されている。すなわち、第２の外部電極４０Ｂは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、または第４の側面ＷＳ２の少なくともいずれか１つの側面の第２の端面ＬＳ２側の一部に配置されている。
本実施形態においては、第２の外部電極４０Ｂは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の全ての側面の第２の端面ＬＳ２型の一部に配置されている。すなわち、本実施形態においては、第２の外部電極４０Ｂは、第２の端面ＬＳ２上から第１の側面ＴＳ１の一部および第２の側面ＴＳ２の一部、ならびに第３の側面ＷＳ１の一部および第４の側面ＷＳ２の一部にまで延びて形成されている。
前述のとおり、積層体１０内においては、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａとが誘電体層２０を介して対向することにより容量が形成されている。そのため、第１の内部電極層３１が接続された第１の外部電極４０Ａと第２の内部電極層３２が接続された第２の外部電極４０Ｂとの間でコンデンサの特性が発現する。
第１の外部電極４０Ａは、金属成分およびガラス成分を有する第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。
第２の外部電極４０Ｂは、金属成分およびガラス成分を有する第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有する。
第１の下地電極層５０Ａは、第１の内部電極層３１に接続されている。第１の下地電極層５０Ａは、第１の端面ＬＳ１上に配置される第１の端面側下地電極層５１Ａと、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第１の端面ＬＳ１側の一部に配置される第１の側面側下地電極層５２Ａとを有する。すなわち、第１の下地電極層５０Ａの第１の側面側下地電極層５２Ａは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、または第４の側面ＷＳ２の少なくともいずれか１つの側面の第１の端面ＬＳ１側の一部に配置される。
本実施形態においては、第１の側面側下地電極層５２Ａは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の全ての側面の第１の端面ＬＳ１側の一部に配置されている。すなわち、本実施形態においては、第１の下地電極層５０Ａは、第１の端面ＬＳ１上から第１の側面ＴＳ１の一部および第２の側面ＴＳ２の一部、ならびに第３の側面ＷＳ１の一部および第４の側面ＷＳ２の一部にまで延びて形成されている。
第２の下地電極層５０Ｂは、第２の内部電極層３２に接続されている。第２の下地電極層５０Ｂは、第２の端面ＬＳ２上に配置される第２の端面側下地電極層５１Ｂと、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第２の端面ＬＳ２側の一部に配置される第２の側面側下地電極層５２Ｂとを有する。すなわち、第２の下地電極層５０Ｂの第２の側面側下地電極層５２Ｂは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、または第４の側面ＷＳ２の少なくともいずれか１つの側面の第２の端面ＬＳ２側の一部に配置される。
本実施形態においては、第２の側面側下地電極層５２Ｂは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の全ての側面の第２の端面ＬＳ２側の一部に配置されている。すなわち、本実施形態においては、第２の下地電極層５０Ｂは、第２の端面ＬＳ２上から第１の側面ＴＳ１の一部および第２の側面ＴＳ２の一部、ならびに第３の側面ＷＳ１の一部および第４の側面ＷＳ２の一部にまで延びて形成されている。
第１の端面ＬＳ１に位置する第１の下地電極層５０Ａの長さ方向の厚みは、第１の下地電極層５０Ａの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、３μｍ以上１６０μｍ以下程度であることが好ましい。
第２の端面ＬＳ２に位置する第２の下地電極層５０Ｂの長さ方向の厚みは、第２の下地電極層５０Ｂの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、３μｍ以上１６０μｍ以下程度であることが好ましい。
第１の側面ＴＳ１または第２の側面ＴＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの高さ方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
第３の側面ＷＳ１または第４の側面ＷＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの幅方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面ＴＳ１または第２の側面ＴＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの高さ方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
第３の側面ＷＳ１または第４の側面ＷＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの幅方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの詳細については、追って説明する。
第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。
第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。
第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、それぞれ複数層により形成されていてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造が好ましい。
第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。本実施形態においては、第１のめっき層６０Ａは、第１のＮｉめっき層６１Ａと、第１のＮｉめっき層６１Ａ上に位置する第１のＳｎめっき層６２Ａと、を有する。
第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。本実施形態においては、第２のめっき層６０Ｂは、第２のＮｉめっき層６１Ｂと、第２のＮｉめっき層６１Ｂ上に位置する第２のＳｎめっき層６２Ｂと、を有する。
Ｎｉめっき層は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが、積層セラミックコンデンサ１を実装する際のはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ１の実装を容易にする。第１のＮｉめっき層６１Ａ、第１のＳｎめっき層６２Ａ、第２のＮｉめっき層６１Ｂ、第２のＳｎめっき層６２Ｂそれぞれの厚みは、２μｍ以上１５μｍ以下であることが好ましい。
ここで、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを構成する各層の基本的な構成は同じである。また、第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称である。よって、第１の外部電極４０Ａと第２の外部電極４０Ｂとを特に区別して説明する必要のない場合は、第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、まとめて外部電極と呼ばれる場合がある。また、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを構成する各層についても同様である。例えば、第１の下地電極層５０Ａと第２の下地電極層５０Ｂとを特に区別して説明する必要のない場合は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、まとめて下地電極層と呼ばれる場合がある。また、第１の端面側下地電極層５１Ａと第２の端面側下地電極層５１Ｂとを特に区別して説明する必要のない場合は、第１の端面側下地電極層５１Ａおよび第２の端面側下地電極層５１Ｂは、まとめて端面側下地電極層と呼ばれる場合がある。また、第１の側面側下地電極層５２Ａと第２の側面側下地電極層５２Ｂとを特に区別して説明する必要のない場合は、第１の側面側下地電極層５２Ａおよび第２の側面側下地電極層５２Ｂは、まとめて側面側下地電極層と呼ばれる場合がある。また、第１のめっき層６０Ａと第２のめっき層６０Ｂとを特に区別して説明する必要のない場合は、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、まとめてめっき層と呼ばれる場合がある。また、第１のＮｉめっき層６１Ａと第２のＮｉめっき層６１Ｂとを特に区別して説明する必要のない場合は、第１のＮｉめっき層６１Ａおよび第２のＮｉめっき層６１Ｂは、まとめてＮｉめっき層と呼ばれる場合がある。また、第１のＳｎめっき層６２Ａと第２のＳｎめっき層６２Ｂとを特に区別して説明する必要のない場合は、第１のＳｎめっき層６２Ａおよび第２のＳｎめっき層６２Ｂは、まとめてＳｎめっき層と呼ばれる場合がある。
次に、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの詳細について説明する。図５Ａは、図２に示す積層セラミックコンデンサ１のＶＡ部の拡大図であり、第１の外部電極４０Ａの断面を模式的に示す拡大断面図である。図５Ｂは、図２に示す積層セラミックコンデンサ１のＶＢ部の拡大図であり、第２の外部電極４０Ｂの断面を模式的に示す拡大断面図である。
図５Ａに示すように、積層体１０上には、第１の下地電極層５０Ａが配置されている。そして、第１の下地電極層５０Ａを覆うように、第１のめっき層６０Ａが配置されている。第１の下地電極層５０Ａは、第１の端面側下地電極層５１Ａおよび第１の側面側下地電極層５２Ａを有する。第１のめっき層６０Ａは、第１のＮｉめっき層６１Ａおよび第１のＳｎめっき層６２Ａを有する。
図５Ｂに示すように、積層体１０上には、第２の下地電極層５０Ｂが配置されている。そして、第２の下地電極層５０Ｂを覆うように、第２のめっき層６０Ｂが配置されている。第２の下地電極層５０Ｂは、第２の端面側下地電極層５１Ｂおよび第２の側面側下地電極層５２Ｂを有する。第２のめっき層６０Ｂは、第２のＮｉめっき層６１Ｂおよび第２のＳｎめっき層６２Ｂを有する。
本実施形態においては、下地電極層は、焼き付け層である。下地電極層は、金属成分Ｍおよびガラス成分Ｇを有する。下地電極層に含まれる金属成分Ｍは、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。これらの中でも、下地電極層に含まれる金属成分Ｍは、Ｃｕであることが好ましい。これにより、加工時の取り扱い易さが向上する。また、コストダウンを図ることができる。
下地電極層に含まれるガラス成分Ｇは、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つの元素を含む酸化物を含んでもいてもよい。例えば、下地電極層に含まれるガラス成分Ｇは、けい酸（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化バリウム（ＢａＯ２）、ジルコニア（ＺｒＯ２）といった酸化物を含むガラスであることが好ましい。中でも、下地電極層に含まれるガラス成分Ｇは、Ｂａ、Ｔｉを含む酸化物を含んでいることがより好ましい。例えば、下地電極層に含まれるガラス成分Ｇは、酸化バリウム（ＢａＯ２）、酸化チタン（ＴｉＯ２）を含むガラスであることが好ましい。なお下地電極層に含まれるガラス成分が、酸化バリウム（ＢａＯ２）、酸化チタン（ＴｉＯ２）である場合、このようなガラス成分は、ガラス成分中の不純物が少なく、柔らかい特徴を有する。よって、このようなガラス成分は、加工性が良いため、ガラスを所望の大きさに加工することが容易となる。
図５Ａに示すように第１の側面側下地電極層５２Ａは、金属成分Ｍおよびガラス成分Ｇを有する。そして、第１の側面側下地電極層５２Ａの第２の端面ＬＳ２側の先端Ｐ１から、第１の側面側下地電極層５２Ａの長さ方向の寸法Ｌ１の１０％の長さＬ２の位置Ｐ２までの、第１の範囲Ｒ１において、第１の側面側下地電極層５２Ａにおけるガラス成分Ｇの存在割合は６０％以上となっている。
図５Ｂに示すように第２の側面側下地電極層５２Ｂは、金属成分Ｍおよびガラス成分Ｇを有する。そして、第２の側面側下地電極層５２Ｂの第１の端面ＬＳ１側の先端Ｐ３から、第２の側面側下地電極層５２Ｂの長さ方向の寸法Ｌ１の１０％の長さＬ２の位置Ｐ４までの、第２の範囲Ｒ２において、第２の側面側下地電極層５２Ｂにおけるガラス成分Ｇの存在割合は６０％以上となっている。
さらに、第１の側面側下地電極層５２Ａは、第１の範囲Ｒ１において、少なくとも１箇所以上で、第１の側面側下地電極層５２Ａの厚みの寸法の６０％以上の長さを有するガラス成分Ｇを有していることが好ましい。
また、第２の側面側下地電極層５２Ｂは、第２の範囲Ｒ２において、少なくとも１箇所以上で、第２の側面側下地電極層５２Ｂの厚みの寸法の６０％以上の長さを有するガラス成分Ｇを有していることが好ましい。
なお、上述の第１の側面側下地電極層５２Ａにおける金属成分Ｍおよびガラス成分Ｇについての構成は、第１の側面ＴＳ１上に限らす、第１の側面側下地電極層５２Ａが配置されているいずれかの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２上において形成される。また、第１の側面側下地電極層５２Ａが配置されている全ての側面上において、上述の構成を有する第１の側面側下地電極層５２Ａが形成されていることが好ましい。
なお、上述の第２の側面側下地電極層５２Ｂにおける金属成分Ｍおよびガラス成分Ｇについての構成は、第１の側面ＴＳ１上に限らず、第２の側面側下地電極層５２Ｂが配置されているいずれかの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２上において形成される。また、第２の側面側下地電極層５２Ｂが配置されている全ての側面上において、上述の構成を有する第２の側面側下地電極層５２Ｂが形成されていることが好ましい。
次に、第１の側面側下地電極層５２Ａの第１の範囲Ｒ１を示す顕微鏡画像等を一例として用いて、側面側下地電極層における金属成分Ｍおよびガラス成分Ｇの状態を説明する。図６Ａは、側面側下地電極層を含む外部電極の断面の顕微鏡画像の例であり、第１の外部電極４０Ａの断面の走査型電子顕微鏡（ＳＥＭ）による顕微鏡画像である。図６Ｂは、側面側下地電極層を含む外部電極の断面の元素マッピング画像の例であり、第１の外部電極４０Ａの断面のエネルギー分散型Ｘ線分光法（ＥＤＸ）によるＴｉの元素マッピング画像である。図６Ｃは、側面側下地電極層を含む外部電極の断面の元素マッピング画像の例であり、第１の外部電極４０Ａの断面のＥＤＸによるＢａの元素マッピング画像である。
図６Ａに示されるように、積層体１０の第１の側面ＴＳ１上には、第１の側面側下地電極層５２Ａが配置されている。そして、第１の側面側下地電極層５２Ａを覆うように、第１のＮｉめっき層６１Ａが配置されている。さらに、第１のＮｉめっき層６１Ａを覆うように、第１のＳｎめっき層６２Ａが配置されている。図６Ａには、上述の第１の範囲Ｒ１が示されている。
第１の側面側下地電極層５２Ａは、金属成分Ｍと、ガラス成分Ｇを有する。そして、前述の第１の範囲Ｒ１において、第１の側面側下地電極層５２Ａにおけるガラス成分Ｇの存在割合は６０％以上となっている。さらに、第１の側面側下地電極層５２Ａは、第１の範囲Ｒ１において、第１の側面側下地電極層５２Ａの厚みの寸法Ｔ１の６０％以上の長さＴ２を有するガラス成分Ｇを有している。
図６Ｂは、図６ＡのＳＥＭ画像に対応する分析画像であり、ＥＤＸによるＴｉの元素マッピング画像である。図６Ｃは、図６ＡのＳＥＭ画像に対応する分析画像であり、ＥＤＸによるＢａの元素マッピング画像である。
図６Ｂに示されるように、図６ＡのＳＥＭ画像におけるガラス成分Ｇに対応する部分は、Ｔｉが検出されている。また、図６Ｃに示されるように、図６ＡのＳＥＭ画像におけるガラス成分Ｇに対応する部分は、Ｂａが検出されている。このように、ＥＤＸを用いることにより、下地電極層における金属成分Ｍとガラス成分Ｇとの境界を判別することができる。
そして、前述のとおり、第１の側面側下地電極層５２Ａの第１の範囲Ｒ１において、第１の側面側下地電極層５２Ａにおけるガラス成分Ｇの存在割合は６０％以上となっている。また、第２の側面側下地電極層５２Ｂの第２の範囲Ｒ２においても、第２の側面側下地電極層５２Ｂにおけるガラス成分Ｇの存在割合は６０％以上となっている。
さらに、第１の側面側下地電極層５２Ａは、第１の範囲Ｒ１において、少なくとも１箇所以上で、第１の側面側下地電極層５２Ａの厚みの寸法の６０％以上の長さを有するガラス成分Ｇを有していることが好ましい。例えば、図６Ａにおいては、積層体１０の表面からのガラス成分Ｇの高さＴ２、すなわち、第１の側面側下地電極層５２Ａの厚み方向における、ガラス成分Ｇの長さＴ２は、第１の側面側下地電極層５２Ａの厚みの寸法Ｔ１の６０％以上の長さになっている。なお、第２の側面側下地電極層５２Ｂの第２の範囲Ｒ２においても、第２の側面側下地電極層５２Ｂは、少なくとも１箇所以上で、第２の側面側下地電極層５２Ｂの厚みの寸法の６０％以上の長さを有するガラス成分Ｇを有していることが好ましい。
ここで、従来の特許文献１に記載されているような積層セラミックコンデンサにおいては、熱膨張や衝撃等によって外部電極の先端部近傍の積層体に応力がかかることがある。この場合、外部電極の先端部近傍を起点として、積層体にクラックが生じるおそれがあった。
例えば、従来の積層セラミックコンデンサを実装基板に直接はんだ実装した場合、実装基板および積層体は、温度変化に応じて、それぞれの熱膨張係数に基づいて膨張または収縮する。このとき、両者の熱膨張係数の差によって、積層体に応力がかかり、その結果、積層体にクラックが生じるおそれがあった。また、従来の特許文献１に記載されているような積層セラミックコンデンサが携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられる場合、モバイル機器が落下した時の衝撃（応力）によって、積層体にクラックが生じるおそれがあった。なお、積層体に対する外部電極の締めつけ応力の影響により、このようなクラックの問題が生じている場合もある。この場合は、外部電極の先端部の近傍を起点として、積層体にクラックが入りやすい。
従来、下地電極層中のガラス成分は、積層体のセラミックスを腐食させるため、積層体の強度を低下させる原因になるとも言われていた。しかしながら、鋭意研究の結果、下地電極層中のガラス成分の存在割合等を制御することにより、積層体で発生するクラックを抑制できることがわかった。
具体的には、下地電極層の構造を、上述の本実施形態の構造とすることにより、実装基板や積層体に応力が加わった際に、その応力を外部電極の先端のガラス成分に誘導することが可能となり、さらには、下地電極層の先端のガラス成分内にクラックをとどめておくことが可能となる。その結果、積層体に応力がかかりにくくなるため、積層体で発生するクラックを抑制することができる。
なお、ガラス成分Ｇの存在割合を６０％以上とする側面側下地電極層の範囲を、上述の第１の範囲Ｒ１および第２の範囲Ｒ２とする理由は、クラックの発生箇所が外部電極の先端部に集中しているからである。第１の範囲Ｒ１および第２の範囲Ｒ２におけるガラス成分Ｇの存在割合を制御することにより、問題となるクラックを制御することができる。
なお、第１の範囲Ｒ１および第２の範囲Ｒ２において、側面側下地電極層のガラス成分Ｇの存在割合が６０％よりも小さい場合には、ガラス成分Ｇのみでは、機械的負荷を開放しきれなくなるおそれがある。この場合は、積層体１０に負荷がかかるため、積層体１０にクラックが入ってしまう場合がある。
なお、第１の範囲Ｒ１および第２の範囲Ｒ２において、側面側下地電極層の厚み方向における、ガラス成分Ｇの長さＴ２が、側面側下地電極層の厚みの寸法Ｔ１の６０％以上であることにより、機械的負荷がガラス成分Ｇの存在により開放されやすくなる。その結果、積層体１０に応力がかかりにくくなるため、積層体１０で発生するクラックを抑制することができる。
なお、図５Ａに示すように、第１の端面ＬＳ１上に配置された第１の端面側下地電極層５１Ａも、金属成分Ｍおよびガラス成分Ｇを有する。そして、第１の端面側下地電極層５１Ａにおけるガラス成分Ｇの存在割合は１０％以上４０％以下であることが好ましい。なお、本実施形態においては、第１の端面側下地電極層５１Ａにおけるガラス成分Ｇの存在割合は、第１の側面側下地電極層５２Ａの第１の範囲Ｒ１におけるガラス成分Ｇの存在割合よりも小さい。
なお、図５Ｂに示すように、第２の端面ＬＳ２上に配置された第２の端面側下地電極層５１Ｂも、金属成分Ｍおよびガラス成分Ｇを有する。そして、第２の端面側下地電極層５１Ｂにおけるガラス成分Ｇの存在割合は１０％以上４０％以下であることが好ましい。なお、本実施形態においては、第２の端面側下地電極層５１Ｂにおけるガラス成分Ｇの存在割合は、第２の側面側下地電極層５２Ｂの第２の範囲Ｒ２におけるガラス成分Ｇの存在割合よりも小さい。
ガラス成分Ｇは、下地電極層の充填剤・焼結助剤として機能する。よって、上述の構成により、端面側下地電極層の緻密性が向上し、耐湿信頼性が向上する。また、絶縁体であるガラス成分Ｇの存在割合を４０％以下とすることにより、内部電極層と端面側下地電極層との接合部の抵抗値の上昇が抑制される。よって、静電容量が取得できない、あるいは発熱するといった不具合の発生を抑制することができる。すなわち、上述の本実施形態の構成を採用することにより、接続信頼性が向上する。
なお、端面側下地電極層におけるガラス成分Ｇの存在割合が１０％よりも小さい場合、積層体１０と端面側下地電極層との接合力が低下する場合がある。この場合、積層体１０と端面側下地電極層との界面でのシール性が低くなり、その結果、耐湿性が低下する場合がある。
なお、端面側下地電極層におけるガラス成分Ｇの存在割合が４０％よりも大きい場合、絶縁体であるガラス成分Ｇにより、内部電極層と端面側下地電極層との接合部の抵抗値が上昇する場合がある。よって、静電容量や発熱の観点からすると、端面側下地電極層におけるガラス成分Ｇの存在割合は４０％以下であることが好ましい。
なお、本実施形態においては、第１の範囲Ｒ１よりも第１の端面ＬＳ１側の領域、すなわち、位置Ｐ２から第１の端面ＬＳ１までの領域における第１の側面側下地電極層５２Ａのガラス成分Ｇの存在割合は、第１の端面側下地電極層５１Ａにおけるガラス成分Ｇの存在割合と同様に、１０％以上４０％以下であってもよい。
また、本実施形態においては、第２の範囲Ｒ２よりも第２の端面ＬＳ２側の領域、すなわち、位置Ｐ４から第２の端面ＬＳ２までの領域における第２の側面側下地電極層５２Ｂのガラス成分Ｇの存在割合は、第２の端面側下地電極層５１Ｂにおけるガラス成分Ｇの存在割合と同様に、１０％以上４０％以下であってもよい。
なお、積層体１０と外部電極４０を含む積層セラミックコンデンサ１の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、０．６ｍｍ以上２．０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の高さ方向の寸法をＴ寸法とすると、Ｔ寸法は、０．３ｍｍ以上１．２ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の幅方向の寸法をＷ寸法とすると、Ｗ寸法は、０．３ｍｍ以上１．２ｍｍ以下であることが好ましい。
ここで、ガラス成分Ｇの存在割合Ａの測定方法について説明する。ガラス成分Ｇの存在割合Ａは、下地電極層における、ガラス成分Ｇが占める割合である。
ここでは、ガラス成分Ｇの存在割合Ａの測定例として、第１の範囲Ｒ１における、第１の側面側下地電極層５２Ａ中のガラス成分の存在割合Ａの測定方法について説明する。
まず、第１の側面側下地電極層５２Ａの断面を観察可能とするために、積層セラミックコンデンサ１を、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、第４の側面ＷＳ２のいずれかの面から研磨する。例えば、第１の側面側下地電極層５２Ａが、第１の側面ＴＳ１または第２の側面ＴＳ２に配置されている場合は、第３の側面ＷＳ１または第４の側面ＷＳ２から研磨を行う。そして、第３の側面ＷＳ１または第４の側面ＷＳ２とほぼ平行な断面が露出するように、Ｗ寸法の１／２の位置まで研磨して、ＬＴ断面を露出させる。その後、ＳＥＭにより、ＬＴ断面における第１の側面側下地電極層５２Ａを観察する。この時の観察倍率は、第１の範囲Ｒ１が収まる倍率とする。次に、その観察倍率による観察エリア内で、ＥＤＸによる元素マッピングを行う。これにより、第１の下地電極層５０Ａの主成分である金属成分Ｍおよびガラス成分Ｇのそれぞれが存在している部分が明確化される。すなわち、第１の下地電極層５０Ａにおける金属成分Ｍとガラス成分Ｇとの境界が判別可能となり、金属成分Ｍの部分と、ガラス成分Ｇの部分とが識別される。
その後、以下の式（１）により、第１の範囲Ｒ１を測定対象領域として、第１の側面側下地電極層５２Ａ中のガラス成分Ｇの存在割合Ａが算出される。
ガラス成分Ｇの存在割合Ａ（％）＝（（ガラス成分Ｇの部分の面積）／（（ガラス成分Ｇの部分の面積）＋（金属成分Ｍの部分の面積）））×１００・・・（１）
また、以下の式（２）により、第１の側面側下地電極層５２Ａの厚みの寸法Ｔ１に対するガラス成分Ｇの長さの寸法Ｔ２の寸法比率Ｂが算出される。この寸法比率Ｂは、第１の側面側下地電極層５２Ａの厚さ方向における、ガラス成分Ｇの部分の長さの寸法Ｔ２と、寸法Ｔ２を測った位置と長さ方向Ｌにおいて同じ位置における、第１の側面側下地電極層５２Ａの厚みの寸法Ｔ１とによって算出される。
寸法比率Ｂ（％）＝（（ガラス成分Ｇの部分の長さの寸法Ｔ２）／（側面側下地電極層の厚みの寸法Ｔ１））×１００・・・（２）
なお、ＥＤＸによる元素マッピングの結果から、下地電極層中に含まれるガラス成分Ｇが図示される。よって、式（２）におけるガラス成分Ｇの部分の長さの寸法Ｔ２は、その図示された結果をもとに、物理的に測長することができる。また、式（２）における側面側下地電極層の厚みの寸法Ｔ１は、ＥＤＸによる、下地電極層の主成分である金属成分の元素マッピング結果に基づき、物理的に測長することができる。
なお、第２の側面側下地電極層５２Ｂの第２の範囲Ｒ２を測定対象領域とする場合においても、同様の方法により、存在割合Ａおよび寸法比率Ｂが測定される。
また、その他の部位、例えば第１の端面側下地電極層５１Ａおよび第２の端面側下地電極層５１Ｂを測定対象領域とする場合においても、同様の方法により、ガラス成分Ｇの存在割合Ａが測定される。なお、測定対象領域が大きい場合は、第１の範囲Ｒ１を測定対象として観察したときの観察倍率と同じ観察倍率で測定される。
次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。
誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
誘電体シート上に、内部電極層３０用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層３１のパターンが形成された誘電体シートおよび、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。
内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の側面ＴＳ１側の第１の側面側外層部１２となる部分が形成される。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートが順次積層されることにより、内層部１１となる部分が形成される。この内層部１１となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の側面ＴＳ２側の第２の側面側外層部１３となる部分が形成される。これにより、積層シートが作製される。
積層シートが静水圧プレスなどの手段により高さ方向にプレスされることにより、積層ブロックが作製される。
積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
積層チップが焼成されることにより、積層体１０が作製される。焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
積層体１０の両端面に下地電極層となる導電性ペーストが塗布される。本実施形態においては、下地電極層は、焼き付け層である。ガラス成分と金属成分とを含む導電性ペーストが、積層体１０に塗布される。このとき、塗布工法や塗布厚み、導電性ペースト中のガラスの含有量をコントロールすることにより、ガラスの状態を制御することができる。
まず、本実施形態においては、第１の端面側下地電極層５１Ａになる部分と、第１の側面側下地電極層５２Ａになる部分のうち第１の範囲Ｒ１を除いた部分とに、ディッピング工法を用いて導電性ペーストを塗布することができる。また、第２の端面側下地電極層５１Ｂになる部分と、第２の側面側下地電極層５２Ｂになる部分のうち第２の範囲Ｒ２を除いた部分に、ディッピング工法を用いて導電性ペーストを塗布することができる。
その後、印刷工法や、ローラー工法により、第１の側面側下地電極層５２Ａの第１の範囲Ｒ１になる部分と、第２の側面側下地電極層５２Ｂの第２の範囲Ｒ２になる部分とに、導電性ペーストを塗布することができる。
あるいは、第１の側面側下地電極層５２Ａになる部分のうち第１の範囲Ｒ１を除いた部分と、第１の範囲Ｒ１になる部分とに、それぞれマスキングを行いながら、ガラス成分の比率を変更した導電性ペーストを２度塗りすることで塗布することもできる。また、第２の範囲Ｒ２になる部分と、第２の側面側下地電極層５２Ｂになる部分のうち第２の範囲Ｒ２を除いた部分とに、それぞれマスキングを行いながら、ガラス成分の比率を変更した導電性ペーストを２度塗りすることで塗布することもできる。
なお、第１の範囲Ｒ１および第２の範囲Ｒ２に位置する下地電極層になる部分に塗布される導電性ペーストの組成は、ガラスフリットの割合が２７ｖｏｌ％以上４５ｖｏｌ％以下であることが好ましい。一方、第１の端面側下地電極層５１Ａになる部分および第２の端面側下地電極層５１Ｂになる部分に塗布される導電性ペーストの組成は、ガラスフリットの割合が３ｖｏｌ％以上２７ｖｏｌ％以下であることが好ましい。また、第１の側面側下地電極層５２Ａになる部分のうち第１の範囲Ｒ１を除いた部分と、第２の側面側下地電極層５２Ｂになる部分のうち第２の範囲Ｒ２を除いた部分とに塗布される導電性ペーストの組成は、ガラスフリットの割合が３ｖｏｌ％以上２７ｖｏｌ％以下であることが好ましい。
その後、焼き付け処理が行われ、下地電極層が形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
その後、下地電極層の表面に、めっき層が形成される。本実施形態においては、第１の下地電極層５０Ａの表面に、第１のめっき層６０Ａが形成される。また、第２の下地電極層５０Ｂの表面に、第２のめっき層６０Ｂが形成される。本実施形態では、めっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となるため、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。Ｎｉめっき層およびＳｎめっき層は、例えばバレルめっきにより、順次形成される。
このような製造工程により、積層セラミックコンデンサ１が製造される。
本実施形態の積層セラミックコンデンサ１によれば、以下の効果を奏する。
（１）本実施形態の積層セラミックコンデンサ１は、積層された複数の誘電体層２０を含み、高さ方向に相対する第１の側面ＴＳ１および第２の側面ＴＳ２と、高さ方向に直交する幅方向に相対する第３の側面ＷＳ１および第４の側面ＷＳ２と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む積層体１０と、複数の誘電体層２０上に配置され、第１の端面ＬＳ１に露出する第１の内部電極層３１と、複数の誘電体層２０上に配置され、第２の端面ＬＳ２に露出する第２の内部電極層３２と、第１の内部電極層３１に接続され、第１の端面ＬＳ１側に配置される第１の外部電極４０Ａと、第２の内部電極層３２に接続され、第２の端面ＬＳ２側に配置される第２の外部電極４０Ｂと、を有し、第１の外部電極４０Ａは、金属成分Ｍおよびガラス成分Ｇを有する第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置される第１のめっき層６０Ａとを有し、第２の外部電極４０Ｂは、金属成分Ｍおよびガラス成分Ｇを有する第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置される第２のめっき層６０Ｂとを有し、第１の下地電極層５０Ａは、第１の端面ＬＳ１上に配置される第１の端面側下地電極層５１Ａと、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第１の端面ＬＳ１側の一部に配置される第１の側面側下地電極層５２Ａと、を有し、第２の下地電極層５０Ｂは、第２の端面ＬＳ２上に配置される第２の端面側下地電極層５１Ｂと、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第２の端面ＬＳ２側の一部に配置される第２の側面側下地電極層５２Ｂと、を有し、第１の側面側下地電極層５２Ａの第２の端面ＬＳ２側の先端Ｐ１から、第１の側面側下地電極層５２Ａの長さ方向の寸法Ｌ１の１０％の長さＬ２の位置Ｐ２までの第１の範囲Ｒ１において、第１の側面側下地電極層５２Ａにおけるガラス成分Ｇの存在割合は６０％以上であり、第２の側面側下地電極層５２Ｂの第１の端面ＬＳ１側の先端Ｐ３から、第２の側面側下地電極層５２Ｂの長さ方向の寸法Ｌ１の１０％の長さＬ２の位置Ｐ４までの第２の範囲Ｒ２において、第２の側面側下地電極層５２Ｂにおけるガラス成分Ｇの存在割合が６０％以上である。これにより、積層体１０にクラックが生じることを抑制することができる。
（２）本実施形態の第１の側面側下地電極層５２Ａは、第１の範囲Ｒ１において、少なくとも１箇所以上で、第１の側面側下地電極層５２Ａの厚みの寸法Ｔ１の６０％以上の長さＴ２を有するガラス成分Ｇを有し、第２の側面側下地電極層５２Ｂは、第２の範囲Ｒ２において、少なくとも１箇所以上で、第２の側面側下地電極層５２Ｂの厚みの寸法Ｔ１の６０％以上の長さＴ２を有するガラス成分Ｇを有する。これにより、積層体１０にクラックが生じることを抑制することができる。
（３）本実施形態の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの金属成分Ｍは、Ｃｕである。これにより、加工時の取り扱い易さが向上する。また、コストダウンを図ることができる。
（４）本実施形態の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂのガラス成分Ｇは、ＢａまたはＴｉの少なくともいずれか一方を含むガラス成分である。このようなガラス成分は、ガラス成分中の不純物が少なく、柔らかい特徴を有する。よって、このようなガラス成分は、加工性が良いため、ガラスを所望の大きさに加工することが容易となる。
（５）本実施形態の第１の端面側下地電極層５１Ａ中のガラス成分Ｇの存在割合は１０％以上４０％以下であり、第２の端面側下地電極層５１Ｂ中のガラス成分Ｇの存在割合は１０％以上４０％以下である。これにより、第１の端面側下地電極層５１Ａおよび第２の端面側下地電極層５１Ｂの緻密性が向上し、耐湿信頼性が向上する。また、絶縁体であるガラス成分Ｇの存在割合を４０％以下とすることにより、内部電極層３０と端面側下地電極層との接合部の抵抗値の上昇が抑制される。よって、静電容量が取得できない、あるいは発熱するといった不具合の発生を抑制することができる。すなわち、接続信頼性が向上する。
＜第２実施形態＞
以下、第２実施形態に係る積層セラミックコンデンサ１について説明する。なお、以下の説明において、第１実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図７は、本実施形態の積層セラミックコンデンサの外部電極の断面を模式的に示す拡大断面図であって、図５Ａに対応する拡大断面図である。
本実施形態の積層セラミックコンデンサ１は、側面側下地電極層の態様が、第１実施形態と異なる。第１実施形態で述べたように、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを構成する各層の基本的な構成は同じである。よって、本実施形態においては、側面側下地電極層を代表して、第１の側面側下地電極層５２Ａを用いて説明する。
図７に示されるように、積層体１０の第１の側面ＴＳ１上には、第１の側面側下地電極層５２Ａが配置されている。そして、第１の側面側下地電極層５２Ａを覆うように、第１のＮｉめっき層６１Ａが配置されている。さらに、第１のＮｉめっき層６１Ａを覆うように、第１のＳｎめっき層６２Ａが配置されている。第１の側面側下地電極層５２Ａは、金属成分Ｍと、ガラス成分Ｇを有する。
本実施形態においては、第１の側面側下地電極層５２Ａの全領域において、第１の側面側下地電極層５２Ａにおけるガラス成分Ｇの存在割合が６０％以上となっている。すなわち、図７に示すように、長さ方向の寸法Ｌ１で示される、第１の側面側下地電極層５２Ａの第２の端面ＬＳ２側の先端Ｐ１から、第１の端面ＬＳ１までの全領域において、第１の側面側下地電極層５２Ａにおけるガラス成分Ｇの存在割合が６０％以上となっている。換言すると、本実施形態においては、第１の側面側下地電極層５２Ａの第１の範囲Ｒ１（図５Ａ参照）よりも第１の端面ＬＳ１側の領域におけるガラス成分Ｇの存在割合は、第１の範囲Ｒ１におけるガラス成分の存在割合と同様に、６０％以上となっている。
本実施形態においては、図示は省略するが、第２の側面側下地電極層５２Ｂの全領域において、第２の側面側下地電極層５２Ｂにおけるガラス成分Ｇの存在割合が６０％以上となっている。すなわち、第２の側面側下地電極層５２Ｂの第１の端面ＬＳ１側の先端から、第２の端面ＬＳ２までの全領域において、第２の側面側下地電極層５２Ｂにおけるガラス成分Ｇの存在割合が６０％以上となっている。換言すると、本実施形態においては、第２の側面側下地電極層５２Ｂの第２の範囲Ｒ２（図５Ｂ参照）よりも第２の端面ＬＳ２側の領域におけるガラス成分Ｇの存在割合は、第２の範囲Ｒ２におけるガラス成分の存在割合と同様に、６０％以上となっている。
次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。ここでは、第１実施形態とは異なる工程、すなわち、下地電極層となる導電性ペーストを塗布する工程についてのみ説明する。
積層体１０の両端面に下地電極層となる導電性ペーストが塗布される。本実施形態においては、下地電極層は、焼き付け層である。ガラス成分と金属成分とを含む導電性ペーストが、積層体１０に塗布される。このとき、塗布工法や塗布厚み、導電性ペースト中のガラスの含有量をコントロールすることにより、ガラスの状態を制御することができる。
このとき、第１の側面側下地電極層５２Ａになる部分および第２の側面側下地電極層５２Ｂになる部分に塗布する導電性ペーストの組成と、第１の端面側下地電極層５１Ａになる部分および第２の端面側下地電極層５１Ｂになる部分に塗布する導電性ペーストの組成とを変えることが好ましい。
例えば、第１の側面側下地電極層５２Ａになる部分および第２の側面側下地電極層５２Ｂとなる部分に塗布される導電性ペーストの組成は、ガラスフリットの割合が２７ｖｏｌ％以上４５ｖｏｌ％以下であることが好ましい。一方、第１の端面側下地電極層５１Ａになる部分および第２の端面側下地電極層５１Ｂになる部分に塗布される導電性ペーストの組成は、ガラスフリットの割合が３ｖｏｌ％以上２７ｖｏｌ％以下であることが好ましい。
なお、第１の側面側下地電極層５２Ａになる部分および第２の側面側下地電極層５２Ｂになる部分については、印刷工法やローラー工法により導電性ペーストが塗布されることが好ましい。また、第１の端面側下地電極層５１Ａになる部分および第２の端面側下地電極層５１Ｂになる部分については、ディッピング工法やローラー工法により導電性ペーストが塗布されることが好ましい。
その後、焼き付け処理が行われ、下地電極層が形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
なお、積層セラミックコンデンサ１の構成は、図１～４に示す構成に限定されない。例えば、積層セラミックコンデンサ１は、図８Ａ、図８Ｂ、図８Ｃに示すような、２連構造、３連構造、４連構造の積層セラミックコンデンサであってもよい。
図８Ａに示す積層セラミックコンデンサ１は、２連構造の積層セラミックコンデンサ１であり、内部電極層３０として、第１の内部電極層３３および第２の内部電極層３４に加えて、第１の端面ＬＳ１および第２の端面ＬＳ２のどちらにも引き出されない浮き内部電極層３５を備える。図８Ｂに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａおよび第２の浮き内部電極層３５Ｂを備えた、３連構造の積層セラミックコンデンサ１である。図８Ｃに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａ、第２の浮き内部電極層３５Ｂおよび第３の浮き内部電極層３５Ｃを備えた、４連構造の積層セラミックコンデンサ１である。このように、内部電極層３０として、浮き内部電極層３５を設けることにより、積層セラミックコンデンサ１は、対向電極部が複数に分割された構造となる。これにより、対向する内部電極層３０間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。よって、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１の高耐圧化を図ることができる。なお、本実施形態の積層セラミックコンデンサ１は、４連以上の多連構造であってもよいことはいうまでもない。
＜実験例＞
実験例のサンプルとして積層セラミックコンデンサを作製し、クラック試験と、信頼性試験および接続性試験とを行った。
まず、実験例のサンプルとして、第１実施形態の製造方法にしたがって、以下の仕様の積層セラミックコンデンサを作製した。
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝１．００ｍｍ×０．６０ｍｍ×０．５０ｍｍ
・誘電体層：ＢａＴｉＯ３
・容量：４．７μＦ
・定格電圧：４Ｖ
・内部電極層：Ｎｉ
・下地電極層
金属成分とガラス成分を含む電極
金属成分：Ｃｕ
ガラス成分：ＢａおよびＴｉを含むガラス
端面側下地電極層の厚み（端面中央部）：３０μｍ
側面側下地電極層の厚み（長さ方向中央部）：１５μｍ
ガラス成分の存在割合Ａ：試験１、試験２を参照
・めっき層：Ｎｉめっき層４μｍおよびＳｎめっき層４μｍの２層構造
次に、作製したサンプルについて、以下の試験方法にしたがって試験を行った。
（試験１）
端面側下地電極層のガラス成分の存在割合を２０％とし、第１の範囲Ｒ１および第２の範囲Ｒ２における側面側下地電極層のガラス成分の存在割合Ａを変化させたサンプルを、クラック試験の試験条件ごとに５０個作製し、クラック試験を行った。なお、端面側下地電極層のガラス成分の存在割合は、２０％となるように事前に導電性ペースト中のガラスフリットの割合を設定した上でサンプルを作製した。また、第１の範囲Ｒ１および第２の範囲Ｒ２における側面側下地電極層のガラス成分の存在割合Ａは、表１に記載の２０％～８０％となるように事前に導電ペースト中のガラスフリットの割合を設定した上で表１に記載のガラスの存在割合Ａとなるようにサンプルを作製した。また、同様の仕様のサンプルをそれぞれ追加で作製し、側面側下地電極層の厚みの寸法Ｔ１に対するガラス成分Ｇの長さの寸法Ｔ２の寸法比率Ｂを確認した。この寸法比率Ｂの確認結果を表１に示す。また、クラック試験の試験結果を表１に示す。
Figure 2022129225000002
（試験２）
第１の範囲Ｒ１および第２の範囲Ｒ２における側面側下地電極層のガラス成分の存在割合Ａを６０％とし、端面側下地電極層のガラス成分の存在割合Ａを変化させたサンプルを、信頼性試験用に７７個、接続性試験用に１００個作製し、信頼性試験および接続性試験を行った。なお、第１の範囲Ｒ１および第２の範囲Ｒ２における側面側下地電極層のガラス成分の存在割合Ａは、６０％となるように事前に導電性ペースト中のガラスフリットの割合を設定した上でサンプルを作製した。また、端面側下地電極層のガラス成分の存在割合は、表２に記載の５％～５０％となるように事前に導電ペースト中のガラスフリットの割合を設定した上で表２に記載のガラスの存在割合Ａとなるようにサンプルを作製した。この信頼性試験および接続性試験の結果を表２に示す。なお、同様の仕様のサンプルをそれぞれ追加で作製し、側面側下地電極層の厚みの寸法Ｔ１に対するガラス成分Ｇの長さの寸法Ｔ２の寸法比率Ｂを算出したところ、寸法比率Ｂはいずれの試料も６０％以上であった。
Figure 2022129225000003
上記試験における測定方法および試験方法を以下に示す。
（各サンプルのガラス寸法比率Ｂの測定方法）
ガラス寸法比率Ｂは、前述の方法により、式（２）により算出する。ガラス寸法比率Ｂは、第１の範囲Ｒ１内および第２の範囲Ｒ２内において最も大きい数値を代表値とする。
寸法比率Ｂ（％）＝（（ガラス成分Ｇの部分の長さの寸法Ｔ２）／（側面側下地電極層の厚みの寸法Ｔ１））×１００・・・（２）
なお、ＥＤＸによる元素マッピングにより、ガラス成分に含まれるＴｉおよびＢａと、下地電極層の主成分である金属成分との存在位置が明確化される。本実施例では、ＴｉおよびＢａが含まれたガラス成分が使用されているため、どちらか一方の元素マッピング結果に基づいてガラス成分の部分が特定され、これにより、ガラス寸法比率Ｂが算出される。
（クラック試験）
まず、はんだペーストを用いて、サンプルである積層セラミックコンデンサを、１．６ｍｍの厚さの実装基板に実装した。その後、積層セラミックコンデンサが実装されていない部分の基板の裏面に、直径１ｕｍの押し棒を押し当てて基板を曲げて、機械的ストレスをかけた。ここで、基板を曲げた状態で保持する保持時間は６０秒とした。また、基板のたわみ量は３．０ｍｍ、４．０ｍｍ、５．０ｍｍとした。なお、本試験は、積層セラミックコンデンサの通常の使用条件よりも厳しい条件である。
基板を曲げた後、基板から積層セラミックコンデンサを外し、クラック発生の有無を観察した。具体的には、積層セラミックコンデンサを、Ｗ寸法の１／２の位置まで研磨して、ＬＴ断面を露出させた。その後、顕微鏡を用いて、研磨面を４０倍以上の観察倍率で観察し、積層体１０におけるクラック発生の有無を確認した。クラックの発生が確認されたサンプルを、クラック試験ＮＧのサンプルであると判断した。
（信頼性試験）
各サンプルを、鉛フリー半田（Ｓｎ３Ａｇ０．５Ｃｕ）を用いてガラスエポキシ基板に実装した。その後、各サンプルを、１２５℃、相対湿度９５％ＲＨの高温高湿槽内に投入し、２．５Ｖ、１４４時間の条件で耐湿加速試験を行った。絶縁抵抗値（ＩＲ値）が２桁以上低下したサンプルを、耐湿性が劣化した、信頼性試験ＮＧのサンプルであると判断した。
（接続性試験）
接続性試験においては、定格電圧の４００％以上の電圧を積層セラミックコンデンサに６０秒間印加したときの、絶縁破壊の発生の有無で評価を行う。本実験例においては、積層セラミックコンデンサ単体に定格電圧の６００％の電圧を印加したときに、絶縁破壊が発生したサンプルを、接続性試験ＮＧのサンプルとした。なお、ガラス成分の存在割合が大きくなると、積層体と下地電極層との界面にガラス成分が集中しやすくなる。この場合、ガラスは絶縁体であるため、内部電極層と下地電極層との接続抵抗が大きくなる。よって、積層セラミックコンデンサに過負荷の電圧がかかった場合、接続抵抗が大きい部分において絶縁破壊が発生する。
表１に示されるように、第１の側面側下地電極層５２Ａの第１の範囲Ｒ１および第２の側面側下地電極層５２Ｂの第２の範囲Ｒ２におけるガラス存在割合Ａが６０％以上のサンプルは、クラック試験の結果が良好であった。一方、このガラス存在割合Ａが５５％以下のサンプルについては、クラック試験ＮＧとなるものがあった。
表２に示されるように、第１の端面側下地電極層５１Ａおよび第２の端面側下地電極層５１Ｂにおけるガラス存在割合Ａが１０％以上のサンプルは、信頼性試験の結果が良好であった。一方、このガラス存在割合Ａが５％のサンプルについては、信頼性試験ＮＧとなるものがあった。
表２に示されるように、第１の端面側下地電極層５１Ａおよび第２の端面側下地電極層５１Ｂにおけるガラス存在割合Ａが４０％以下のサンプルは、接続性試験の結果が良好であった。一方、このガラス存在割合Ａが４５％以上のサンプルについては、信頼性試験ＮＧとなるものがあった。
以上の実験結果より、側面側下地電極層におけるガラスの存在割合を６０％以上とすることにより、クラックの発生を抑制することが可能であることが分かる。また、端面側下地電極層におけるガラスの存在割合を１０％以上４０％以下とすることにより、信頼性および接続性を良好に保つことができることが分かる。
以上のように、上述の実施形態の構造とすることにより、実装基板や積層体に応力が加わった際に、その応力を外部電極の先端のガラス成分に誘導することが可能となり、さらには、下地電極層の先端のガラス成分内にクラックをとどめておくことが可能となる。その結果、積層体に応力がかかりにくくなるため、積層体で発生するクラックを抑制することができる。
また、端面側下地電極層におけるガラスの存在割合を１０％以上４０％以下とすることにより、外部電極の緻密性が向上し、耐湿信頼性が向上する。そして、内部電極層と端面側下地電極層との接合部の抵抗値の上昇が抑制される。よって、静電容量が取得できない、あるいは発熱するといった不具合の発生を抑制することができる。すなわち、上述の実施形態の構成を採用することにより、接続信頼性が向上する。
本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明している。特に、同様の構成による同様の作用効果については実施形態には逐次言及していない。
１ 積層セラミックコンデンサ
１０ 積層体
１１ 内層部
１１Ｅ 対向電極部
１２ 第１の側面側外層部
１３ 第２の側面側外層部
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＴＳ１ 第１の側面
ＴＳ２ 第２の側面
ＷＳ１ 第３の側面
ＷＳ２ 第４の側面
２０ 誘電体層
３０ 内部電極層
３１ 第１の内部電極層
３１Ａ 第１の対向部
３１Ｂ 第１の引き出し部
３２ 第２の内部電極層
３２Ａ 第２の対向部
３２Ｂ 第２の引き出し部
４０ 外部電極
４０Ａ 第１の外部電極
４０Ｂ 第２の外部電極
５０Ａ 第１の下地電極層
５１Ａ 第１の端面側下地電極層
５２Ａ 第１の側面側下地電極層
５０Ｂ 第２の下地電極層
５１Ｂ 第２の端面側下地電極層
５２Ｂ 第２の側面側下地電極層
６０Ａ 第１のめっき層
６０Ｂ 第２のめっき層
Ｍ 金属成分
Ｇ ガラス成分

Claims (5)

  1. 積層された複数の誘電体層を含み、高さ方向に相対する第１の側面および第２の側面と、前記高さ方向に直交する幅方向に相対する第３の側面および第４の側面と、前記高さ方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
    前記複数の誘電体層上に配置され、前記第１の端面に露出する第１の内部電極層と、
    前記複数の誘電体層上に配置され、前記第２の端面に露出する第２の内部電極層と、
    前記第１の内部電極層に接続され、前記第１の端面側に配置される第１の外部電極と、
    前記第２の内部電極層に接続され、前記第２の端面側に配置される第２の外部電極と、
    を有する積層セラミックコンデンサであって、
    前記第１の外部電極は、金属成分およびガラス成分を有する第１の下地電極層と、前記第１の下地電極層上に配置される第１のめっき層とを有し、
    前記第２の外部電極は、金属成分およびガラス成分を有する第２の下地電極層と、前記第２の下地電極層上に配置される第２のめっき層とを有し、
    前記第１の下地電極層は、前記第１の端面上に配置される第１の端面側下地電極層と、４つの前記側面のうちの少なくとも１つの側面の前記第１の端面側の一部に配置される第１の側面側下地電極層と、を有し、
    前記第２の下地電極層は、前記第２の端面上に配置される第２の端面側下地電極層と、４つの前記側面のうちの少なくとも１つの側面の前記第２の端面側の一部に配置される第２の側面側下地電極層と、を有し、
    前記第１の側面側下地電極層の前記第２の端面側の先端から、前記第１の側面側下地電極層の前記長さ方向の寸法の１０％の長さの位置までの第１の範囲において、前記第１の側面側下地電極層における前記ガラス成分の存在割合は６０％以上であり、
    前記第２の側面側下地電極層の前記第１の端面側の先端から、前記第２の側面側下地電極層の前記長さ方向の寸法の１０％の長さの位置までの第２の範囲において、前記第２の側面側下地電極層における前記ガラス成分の存在割合が６０％以上である、積層セラミックコンデンサ。
  2. 前記第１の側面側下地電極層は、前記第１の範囲において、少なくとも１箇所以上で、前記第１の側面側下地電極層の厚みの寸法の６０％以上の長さを有するガラス成分を有し、
    前記第２の側面側下地電極層は、前記第２の範囲において、少なくとも１箇所以上で、前記第２の側面側下地電極層の厚みの寸法の６０％以上の長さを有するガラス成分を有する、請求項１に記載の積層セラミックコンデンサ。
  3. 前記金属成分は、Ｃｕである、請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 前記ガラス成分は、ＢａまたはＴｉの少なくともいずれか一方を含むガラス成分である、請求項１～請求項３のいずれか１項に記載の積層セラミックコンデンサ。
  5. 前記第１の端面側下地電極層中の前記ガラス成分の存在割合は１０％以上４０％以下であり、
    前記第２の端面側下地電極層中の前記ガラス成分の存在割合は１０％以上４０％以下である、請求項１～請求項４のいずれか１項に記載の積層セラミックコンデンサ。
JP2021027849A 2021-02-24 2021-02-24 積層セラミックコンデンサ Pending JP2022129225A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021027849A JP2022129225A (ja) 2021-02-24 2021-02-24 積層セラミックコンデンサ
US17/666,605 US11763994B2 (en) 2021-02-24 2022-02-08 Multilayer ceramic capacitor
CN202210159380.8A CN114974888B (zh) 2021-02-24 2022-02-21 层叠陶瓷电容器
US18/230,264 US20230377804A1 (en) 2021-02-24 2023-08-04 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021027849A JP2022129225A (ja) 2021-02-24 2021-02-24 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2022129225A true JP2022129225A (ja) 2022-09-05

Family

ID=82900986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021027849A Pending JP2022129225A (ja) 2021-02-24 2021-02-24 積層セラミックコンデンサ

Country Status (3)

Country Link
US (2) US11763994B2 (ja)
JP (1) JP2022129225A (ja)
CN (1) CN114974888B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070426A1 (ja) * 2022-09-30 2024-04-04 太陽誘電株式会社 積層セラミック電子部品、およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JPH08306580A (ja) 1995-05-11 1996-11-22 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JP5440309B2 (ja) * 2010-03-24 2014-03-12 株式会社村田製作所 積層セラミック電子部品の製造方法
WO2013108533A1 (ja) * 2012-01-19 2013-07-25 株式会社村田製作所 セラミック電子部品
KR101655348B1 (ko) * 2012-02-29 2016-09-07 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법
CN104246930B (zh) 2012-03-19 2018-04-06 株式会社村田制作所 陶瓷电子部件
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101751079B1 (ko) * 2012-06-28 2017-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
TWI471884B (zh) 2012-10-09 2015-02-01 Murata Manufacturing Co Laminated ceramic electronic parts and manufacturing method thereof
WO2014175013A1 (ja) * 2013-04-25 2014-10-30 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
KR102061503B1 (ko) * 2013-09-24 2020-01-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP6679964B2 (ja) * 2015-03-12 2020-04-15 株式会社村田製作所 積層セラミックコンデンサ
JP6714840B2 (ja) * 2015-07-17 2020-07-01 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP6955850B2 (ja) * 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6645470B2 (ja) * 2017-04-17 2020-02-14 株式会社村田製作所 外部電極用導電性ペーストおよびその外部電極用導電性ペーストを用いて製造する電子部品の製造方法
JP6806035B2 (ja) * 2017-10-31 2021-01-06 株式会社村田製作所 積層セラミックコンデンサ
JP2020088191A (ja) * 2018-11-27 2020-06-04 株式会社村田製作所 積層セラミック電子部品
JP7070840B2 (ja) * 2019-03-29 2022-05-18 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070426A1 (ja) * 2022-09-30 2024-04-04 太陽誘電株式会社 積層セラミック電子部品、およびその製造方法

Also Published As

Publication number Publication date
CN114974888A (zh) 2022-08-30
US20220270826A1 (en) 2022-08-25
US20230377804A1 (en) 2023-11-23
CN114974888B (zh) 2024-04-16
US11763994B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
US10535468B2 (en) Method for manufacturing multilayer ceramic capacitor
JP7364152B2 (ja) 積層セラミック電子部品
US10418180B2 (en) Electronic component and manufacturing method for the same
WO2015045625A1 (ja) 積層セラミック電子部品
JP6024830B2 (ja) 積層セラミック電子部品
JP2018117051A (ja) 積層セラミックコンデンサ
US20230377804A1 (en) Multilayer ceramic capacitor
JP2021190484A (ja) 積層セラミック電子部品及びその製造方法
US20220199330A1 (en) Multi-layer ceramic electronic component and board for mounting the same
US8885320B2 (en) Laminated ceramic electronic component
JP2022191911A (ja) 積層セラミック電子部品
US8941975B2 (en) Laminated ceramic electronic component
JP2023099276A (ja) 積層型電子部品
US8531260B2 (en) Laminated ceramic electronic component
US8552826B2 (en) Laminated ceramic electronic component
JP7459858B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP4192796B2 (ja) 積層セラミックコンデンサおよびその実装構造
US20230018369A1 (en) Multilayer ceramic electronic component
US20230108431A1 (en) Multilayer capacitor
WO2023176594A1 (ja) セラミック電子部品
US20230317374A1 (en) Multilayer ceramic capacitor
JP6933011B2 (ja) 積層セラミックコンデンサ
JP2023122670A (ja) 積層セラミックコンデンサ
JP2019204902A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2023135456A (ja) 積層セラミックコンデンサ