JP5440309B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP5440309B2
JP5440309B2 JP2010068497A JP2010068497A JP5440309B2 JP 5440309 B2 JP5440309 B2 JP 5440309B2 JP 2010068497 A JP2010068497 A JP 2010068497A JP 2010068497 A JP2010068497 A JP 2010068497A JP 5440309 B2 JP5440309 B2 JP 5440309B2
Authority
JP
Japan
Prior art keywords
external electrode
multilayer ceramic
glass layer
glass
electrode paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010068497A
Other languages
English (en)
Other versions
JP2011204778A (ja
Inventor
才規 永元
誠史 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010068497A priority Critical patent/JP5440309B2/ja
Publication of JP2011204778A publication Critical patent/JP2011204778A/ja
Application granted granted Critical
Publication of JP5440309B2 publication Critical patent/JP5440309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミック電子部品の製造方法に関する。
積層セラミック電子部品は、一般的に、積層された複数のセラミック層と、セラミック層の間に形成された複数の内部電極とを有する積層セラミック素体を備えている。複数の内部電極は交互に積層セラミック素体の端面のいずれか一方に露出しており、この内部電極と電気的に接続するように、積層セラミック素体の端面に外部電極が形成されている。また、外部電極は、積層セラミック素体との接着性を確保するため、積層セラミック素体の端面のみならず、その周囲、具体的には対向する端面を連結する側面のうち、端面に接する側端部にまで形成される。
外部電極の形成にあたっては、一般的に、金属粉末とガラス材料とを含む外部電極ペーストを積層セラミック素体の端面および側面の側端部に塗布し、焼き付けることにより形成する。ここで、外部電極ペーストにガラス材料を含有させている目的の1つは、外部電極と積層セラミック素体との接着性を向上させることにある。具体的には、外部電極を焼き付ける過程で軟化して流動したガラス材料が積層セラミック素体の外表面を構成するセラミック粉末と反応することによって、外部電極と積層セラミック素体との接着性が向上する。
しかしながら、近年、外部電極ペーストにガラス材料を含ませているにも関わらず外部電極と積層セラミック素体との接着性が十分でなく、外部電極ペーストを焼き付ける工程において積層セラミック素体の側端部に形成される外部電極の端が剥離して浮きあがってしまうという問題が生じている。これは、特許文献1に示されているように、焼き付け時にクラックが発生するのを抑制するために、外部電極ペーストに含まれる金属粉末が微粒化させて焼結性を向上させていることが原因と考えられる。すなわち、金属粉末の微粒化は、金属粉末の焼結開始温度の低下をもたらすため、ガラス材料が軟化流動して外部電極と積層セラミック素体との界面に達する前に金属粉末の焼結が始まってしまい、応力の集中する外部電極の端に剥離が生じて浮きが起こっていると考えられる。
このように、外部電極の端に浮きが起こると、外観上問題があるだけでなく、浮きによって生じる隙間からめっき液が浸入してセラミック層の絶縁信頼性を劣化させるおそれがある。また、積層セラミック素体の側面に接着されている外部電極の面積が小さくなることによって撓み強度が劣化するという問題も生じかねない。
なお、金属粉末の微粒化に伴う焼結開始温度の低下に合わせて、軟化温度の低いガラス材料を採用することも考えられるが、これには問題がある。外部電極には高信頼性への強い要求からガラス材料として耐めっき液性などに優れた高い化学的安定性を備えるものが求められており、必然的に軟化温度の高いガラス材料を用いる必要があるからである。
特開2002−110444号公報
そこで、本発明は、上記のような問題を解決し、外部電極ペーストを焼き付けて外部電極を形成する工程において外部電極の端に浮きが生じることを抑制し得る積層セラミック電子部品の製造方法を提供することを目的としている。
上記問題点を解決するために、本発明の積層セラミック電子部品の製造方法は、まず、積層セラミック素体を作製する工程を備える。積層セラミック素体は、対向する一対の端面と端面を連結する側面とからなる。また、積層セラミック素体は、積層された複数のセラミック層と、端面のいずれか一方に露出するようにセラミック層の間に形成された複数の内部電極とを有する。次に、積層セラミック素体の側面のみに第1のガラス材料を含むガラス層を形成する。また、積層セラミック素体の側面の端面に接する側端部および端面に金属粉末と第2のガラス材料とを含む外部電極ペーストを塗布する工程を備える。次いで、外部電極ペーストを焼き付けて外部電極を形成する工程を備える。ここで、第1のガラス材料は、軟化温度が金属粉末の焼結開始温度より20℃高い温度を超えないものを用い、第2のガラス材料は、軟化温度が第1のガラス材料の軟化温度および金属粉末の焼結開始温度より高いものを用い、側端部に形成された外部電極ペーストの端と積層セラミック素体との間にガラス層を存在させた状態で金属粉末の焼結を開始させる。
また、本発明の積層セラミック電子部品の製造方法は、ガラス層を形成する工程において、積層セラミック素体の側面の側端部に塗布される外部電極ペーストの端と積層セラミック素体との間に位置するようにガラス層を形成することが好ましい。
さらに、ガラス層を積層セラミック素体の側面の端面に接する位置に形成することが好ましい。
また、本発明の積層セラミック電子部品の製造方法において、ガラス層に含まれる第1のガラス材料の軟化温度は、金属粉末の焼結開始温度以下であることが好ましい。
また、ガラス層の厚みは、0.5μm以上5μm以下に形成することが好ましい。
本発明によれば、積層セラミック素体の側面のみに、軟化温度が金属粉末の焼結開始温度より20℃高い温度を超えない第1のガラス材料を含むガラス層を形成した上で、積層セラミック素体の側面の端面に接する側端部および端面に、金属粉末と、軟化温度が第1のガラス材料の軟化温度および金属粉末の焼結開始温度より高い第2のガラス材料とを含む外部電極ペーストを焼き付け、側端部に形成された外部電極ペーストの端と積層セラミック素体との間にガラス層を存在させた状態で金属粉末の焼結を開始させるため、第1のガラス材料を含むガラス層によって外部電極の端と積層セラミック素体との接着性が確保されて、外部電極ペーストを焼き付けて外部電極を形成する工程において外部電極の端に浮きが生じるのを抑制することができ、第2のガラス材料として耐めっき液性に優れたガラス材料を用いることができる。これにより、外観上に問題がなく、絶縁信頼性や撓み強度の劣化を抑制した積層セラミック電子部品を製造することができる。また、外部電極の表面にガラスが析出するのを抑制することができ、めっき付着性も向上する。
また、ガラス層を形成する工程において、積層セラミック素体の側面の側端部に塗布される外部電極ペーストの端と積層セラミック素体との間に位置するようにガラス層を形成すると、流動性の低いガラスであっても、外部電極ペーストの端と積層セラミック素体との間に確実にガラス層を存在させた状態で金属粉末の焼結を開始させることができる。よって、外部電極ペーストを焼き付けて外部電極を形成する工程において外部電極の端に浮きが生じるのをより確実に抑制することができる。
さらに、ガラス層を積層セラミック素体の側面の端面に接する位置に形成すると、積層セラミック素体の側面の側端部に塗布された外部電極ペーストと積層セラミック素体との間の広い範囲にガラス層が存在するため、さらに接着性を向上させることができるとともに金属粉末の焼結収縮による応力を緩和することができ、外部電極の端に浮きが生じるのをより確実に抑制することができる。
また、ガラス層に含まれる第1のガラス材料の軟化温度が金属粉末の焼結開始温度以下であると、金属粉末の焼結開始時により強い接着性を与えることができるため、外部電極の端に浮きが生じるのをより確実に抑制することができる。
また、ガラス層の厚みを0.5μm以上に形成するとより確実に接着性を確保することができ、5μm以下に形成するとガラス層に含まれる第1のガラス材料が外部電極の表面に析出することを抑制することができ、めっき付着性が向上する。
本発明の第1の実施形態にかかる積層セラミック素体を示す概略断面図である。 図1にかかる積層セラミック素体にガラス層を形成し、さらに外部電極ペーストを塗布した状態を示す概略断面図である。 本発明の第2の実施形態にかかるガラス層を形成した積層セラミック素体を示す概略断面図である。 本発明の第3の実施形態にかかるガラス層を形成した積層セラミック素体を示す概略断面図である。 本発明の第4の実施形態にかかるガラス層を形成した積層セラミック素体を示す概略断面図である。 本発明の第5の実施形態にかかるガラス層を形成した積層セラミック素体を示す概略断面図である。
以下、本発明にかかる積層セラミック電子部品の製造方法を、図1〜図6を参照しながら、実施形態に基づいて説明する。なお、以下に示す実施形態では、積層セラミック電子部品として積層セラミックコンデンサを例に挙げて説明するが、本発明にかかる積層セラミック電子部品の製造方法は、積層セラミックインダクタなどの他の積層セラミック電子部品の製造方法にも適用することができる。
<第1の実施形態>
図1および図2は、本発明の第1の実施形態を説明するためのものである。図1は、積層セラミック素体の概略断面図である。図2は、ガラス層を形成し、さらに外部電極ペーストを塗布した積層セラミック素体を示す概略断面図である。以下、図1および図2を参照しながら第1の実施形態にかかる積層セラミックコンデンサの製造方法を説明する。
(1)積層セラミック素体の作製
図1に示すように、積層セラミック素体10は、対向する一対の端面3と端面3を連結する側面5とからなり、積層された複数のセラミック層2とセラミック層2の間に形成された複数の内部電極4とを有する。内部電極4は端面3のいずれか一方に露出するように形成されている。なお、セラミック層2の間には、内部電極4に加えて、いずれの端面3にも露出しない浮き電極が形成されていてもよい。
ここで、端面3とは内部電極4が露出している面のことであり、側面5とは端面3以外の面のことである。例えば、積層セラミック素体10が直方体状である場合には、内部電極4が露出している対向する二面が端面3となり、残りの四面が側面5となる。
積層セラミック素体10を作製するにあたっては、まず、BaTiO3を含むセラミックグリーンシートを準備し、このセラミックグリーンシートの表面にNi粉末などを含む内部電極ペーストをスクリーン印刷によって塗布する。次に、内部電極ペーストが塗布されたセラミックグリーンシートを所定枚数積層し、圧着して、積層セラミックグリーンブロックを作製する。この積層セラミックグリーンブロックを所定のサイズに切断した後、脱脂・焼成を行うことにより積層セラミック素体10を得る。
(2)ガラス層の形成
次に、第1のガラス材料であるガラスフリット、バインダ、有機溶剤を含むガラスペーストを作製する。ガラスフリットの組成は、特に限定されないが、例えばB−Si−Bi−O系ガラス、B−Si−Ba−O系ガラス、B−Si−Zn−O系ガラス、B−Si−Al−O系ガラスなど従来から外部電極ペーストに含まれているものを用いることができる。
第1のガラス材料は、軟化温度が後述する外部電極ペーストに含まれるCu粉末などの金属粉末の焼結開始温度以下のものを用いることが好ましい。金属粉末が焼結を開始する時点で第1のガラス材料が軟化していれば、外部電極と積層セラミック素体10との接着性を確保することができ、外部電極の端に浮きが起こるのをより確実に抑制することができるからである。
ただし、第1のガラス材料の軟化温度は、金属粉末の焼結開始温度以下である必要はなく、金属粉末の焼結開始温度より20℃高い温度を超えないものであればよい。なぜなら、ガラスの軟化温度はあくまで粘度がlogη=7.6dPa・sになるときの温度を意味するのであって、軟化温度に達していない状態でもガラス材料は所定の粘性を有しているため、外部電極と積層セラミック素体とを接着し得るからである。また、外部電極の端の浮きは、金属粉末の焼結開始時に直ちに生じるとは限らないからである。なお、ガラス材料の軟化温度は上述したガラス組成比を調整することにより変更することができる。
このガラスペーストを、図2に示すように、積層セラミック素体10の側面5のみにスクリーン印刷によって塗布することで、ガラス層6を形成する。ガラス層6を側面5のみに形成するのは、端面3にガラス層6が存在すると、内部電極と外部電極とが物理的に接触しなくなり、内部電極4と外部電極とが電気的に接続できなくなるからである。特に、内部電極としてNi、外部電極としてCuという卑金属の組合せを用いる場合、内部電極と外部電極との間にガラス層が存在すると、後述する外部電極ペーストを焼き付ける工程において、CuからNiへの液相拡散よりもNiからCuへの液相拡散が多く生じるため、内部電極と外部電極との距離が広がってしまい電気的に接続することができなくなる。これに対し、内部電極と外部電極との間にガラス層が存在しないと、ガラス層が存在する場合とは逆に、CuからNiへの固相拡散がNiからCuへの固相拡散よりも多く生じるため、外部電極のCuが内部電極に入り込むようになり、電気的な接続信頼性が向上する。したがって、ガラス層6は、内部電極4が露出している端面3には形成せず、側面5のみに形成する。なお、図2は断面図であるため正確に図示していないが、上述した通り、積層セラミック素体10が直方体状である場合、対向する端面3を連結する残りの四面が側面5となるため、四面にガラス層6を形成する。
また、積層セラミック素体10の側面5においてガラス層6を形成する位置は、後述する外部電極を形成する工程において、外部電極ペースト8の端9と積層セラミック素体10との間にガラス層6を存在させた状態で金属粉末の焼結を開始させることを考慮して決定される。
図2に示すように、第1の実施形態では、積層セラミック素体10の側面5の端面3に接する側端部15に塗布される外部電極ペースト8の下に位置するようにガラス層6を形成する。言い換えると、ガラス層6は、積層セラミック素体10の側面5の端面3に接する位置7から外部電極ペースト8の端9と同じ位置まで形成される。なお、ガラス層6は、外部電極ペースト8の端9と同じ位置を超えて形成されていてもよい。これにより、外部電極を形成する工程において、外部電極ペースト8の端9と積層セラミック素体10との間に確実にガラス層6を存在させた状態で金属粉末の焼結を開始させることができる。
また、ガラス層6を側面5の端面3に接する位置7に形成すると、側面5の側端部15に形成された外部電極ペースト8を広い範囲で接着することができるため、Cu粉末の焼結収縮によって生じる応力を緩和することができ、外部電極の端9に浮きが起こるのをさらに確実に抑制することができる。
また、ガラス層6の厚みは0.5μm以上5μm以下の範囲であることが好ましい。0.5μm以上であるとガラス層の接着性がより向上するからである。ただし、ガラス層の厚みは0μmを除いて、0.5μm未満であってもよい。また、ガラス層の厚みが5μmを超えると、ガラス層6に含まれる第1のガラス材料が外部電極の表面に析出し易くなり、めっき付着性が低下する。
(3)外部電極ペーストの塗布
Cu粉末などの金属粉末と、第2のガラス材料としてのガラスフリットと、バインダと、有機溶剤とを含む外部電極ペーストを作製する。なお、外部電極ペーストには第2のガラス材料が含まれていなくてもよい。
ここで、第2のガラス材料は第1のガラス材料と同じものを用いると、複数の種類のガラス材料を用意しなくてもよい点で好ましい。
また、第2のガラス材料として第1のガラス材料よりも軟化温度が高いものを用いると、化学的安定性に優れたガラス材料を選択することができるため耐めっき液性を向上させることができる点で好ましい。また、外部電極ペーストを焼き付ける際に第2のガラス材料の流動性を抑えることができるため、外部電極の表面に第2のガラス材料が析出するのを抑制することができる。
図2に示すように、この外部電極ペースト8を、積層セラミック素体10の端面3に塗布する。このとき、外部電極ペースト8は、端面3だけでなく、側面5の端面3に接する側端部15にも塗布される。外部電極ペースト8を塗布する方法としては、従来からある公知の方法を用いることができるが、例えば以下のような方法を用いる。まず、平面テーブル上に外部電極ペーストを配置する。この外部電極ペーストに積層セラミック素体を端面から浸漬した後、引き上げる。これを他方の端面についても行うことで積層セラミック素体10に外部電極ペースト8を塗布することができる。
(4)外部電極ペーストの焼き付け
次に、外部電極ペースト8を焼き付けて外部電極を形成する。
この外部電極ペースト8を焼き付ける際に、外部電極ペースト8に含まれる金属粉末が焼結し、収縮する。そのため、積層セラミック素体10の側面5に塗布された外部電極ペースト8において、その端9から端面3の方向に向かって応力が生じるが、外部電極ペースト8の端9と積層セラミック素体10との間にはガラス層6が存在しており、これらを接着する。その結果、応力の集中する外部電極ペースト8の端9が積層セラミック素体10から剥離して浮きが起こるのを抑制することができる。
外部電極を形成した後には、必要に応じて外部電極の表面にめっきを施す。このとき、外部電極の端に浮きが起こっていないため、積層セラミック素体へのめっき液の浸入による絶縁信頼性の劣化を抑制することができる。以上の工程により、外部電極の端に起こる浮きを抑制した積層セラミックコンデンサが得られる。
<第2の実施形態>
図3は、本発明の第2の実施形態を説明するためのものであり、ガラス層を形成し、さらに外部電極ペーストを塗布した積層セラミック素体の概略断面図である。
図3に示すように、第2の実施形態においては、ガラス層16を、積層セラミック素体10の側面5における外部電極ペースト8の端9付近にのみ形成する。具体的には、側面5の端面3に接する位置7にはガラス層16を形成せず、外部電極ペースト8の端9より端面3側の位置から外部電極ペースト8の端9を超えた位置までガラス層16を形成する。その他の工程については第1の実施形態と同様であるため説明を省略する。
第2の実施形態にかかる積層セラミック電子部品の製造方法では、ガラス層16を形成する工程において、外部電極ペースト8の端9と積層セラミック素体10との間にガラス層16を形成する。そのため、外部電極を形成する工程では、確実にガラス層16が外部電極ペースト8の端9と積層セラミック素体10との間に存在させた状態で金属粉末の焼結を開始させることができる。その結果、ガラス層16によって外部電極ペースト8と積層セラミック素体10との接着性が確保され、外部電極の端に浮きが起こるのを抑制することができる。
<第3の実施形態>
図4は、本発明の第3の実施形態を説明するためのものであり、ガラス層を形成し、さらに外部電極ペーストを塗布した積層セラミック素体の概略断面図である。
図4に示すように、第3の実施形態においては、ガラス層26を、側面5の端面3に接する位置7から、外部電極ペースト8の端9より端面3側の位置まで形成する。その他の工程については第1の実施形態と同様であるため説明を省略する。
第3の実施形態にかかる積層セラミック電子部品の製造方法では、ガラス層26を形成する工程において、外部電極ペースト8の端9と積層セラミック素体10との間にガラス層26を形成しない。しかし、ガラス層26は外部電極ペースト8を焼き付ける際に軟化して流動するため、外部電極ペースト8の端9と積層セラミック素体10との間にガラス層26を存在させた状態で金属粉末を焼結させることができる。その結果、ガラス層26によって外部電極ペースト8と積層セラミック素体10との接着性が確保され、外部電極の端に浮きが起こるのを抑制することができる。
<第4の実施形態>
図5は、本発明の第4の実施形態を説明するためのものであり、ガラス層を形成し、さらに外部電極ペーストを塗布した積層セラミック素体の概略断面図である。
図5に示すように、第4の実施形態では、ガラス層36を、側面5の外部電極ペースト8が塗布される側端部15以外の位置に形成する。具体的には、側面5における一方の外部電極ペースト8の端9と他方の外部電極ペースト8の端9との間にガラス層36を形成する。なお、図6においては、外部電極ペースト8の端9に接する位置にガラス層36を形成しているが、上述の通り、外部電極ペースト8を焼き付ける際にガラス層36は軟化して流動するため、ガラス層36を形成する際に外部電極ペースト8の端9とガラス層36との間に隙間が設けられていてもよい。
また、第4の実施形態においては、ガラス層36を形成する位置と外部電極ペースト8を塗布する位置が重ならないため、ガラス層36を形成する工程と外部電極ペースト8を塗布する工程のいずれを先に行ってもよい。例えば外部電極ペースト8を塗布した後に、ガラス層36を形成してもよい。その他の工程については第1の実施形態と同様であるため説明を省略する。
第4の実施形態にかかる積層セラミック電子部品の製造方法では、ガラス層36を形成する工程において、外部電極ペースト8の端9に接する位置にガラス層36を形成する。また、外部電極ペースト8の端9に接しない位置にガラス層36を形成してもガラス層36は外部電極ペースト8を焼き付ける際に軟化して流動するため、外部電極ペースト8の端9と積層セラミック素体10との間にガラス層36を存在させた状態で金属粉末を焼結させることができる。その結果、ガラス層36によって外部電極ペースト8と積層セラミック素体10との接着性が確保され、外部電極の端に浮きが起こるのを抑制することができる。
<第5の実施形態>
図6は、本発明の第5の実施形態を説明するためのものであり、ガラス層を形成し、さらに外部電極ペーストを塗布した積層セラミック素体の概略断面図である。
図6に示すように、第5の実施形態においては、ガラス層46を側面5の全面にわたって形成する。ガラス層46を側面5の全面にわたって形成するには、第1の実施形態と同様の印刷によって塗布する方法の他に、シート状のガラス層を積層してもよい。その他の工程については第1の実施形態と同様であるため説明を省略する。
第5の実施形態にかかる積層セラミック電子部品の製造方法では、ガラス層46を形成する工程において、外部電極ペースト8の端9と積層セラミック素体10との間にガラス層46を形成する。そのため、外部電極を形成する工程において、当然ガラス層46が外部電極ペースト8の端9と積層セラミック素体10との間に存在させた状態で金属粉末を焼結させることができる。その結果、ガラス層46によって外部電極ペースト8と積層セラミック素体10との接着性が確保されるため外部電極の端に浮きが起こるのを抑制することができる。
以上、ここまでガラス層を形成する位置について種々の実施形態を説明してきたが、本発明はその他の点においても上述の実施形態に限定されるものではない。
例えば、側面のみにガラス層を形成する方法は上述した印刷に限らず、次のような方法を用いることができる。まず、平面テーブル上にガラスペーストを配置し、これに積層セラミック素体の端面を浸漬した後、引き上げる。次いで、端面に塗布したガラスペーストを除去することによって側面の端面に接する側端部のみにガラス層を形成することができる。
また、ガラス層を形成するにあたっては、ガラスペーストを塗布する方法に限らず、ガラスフリットを直接側面に押しつける方法や、ガラスフリットと樹脂とからなるコンポジット粉末を接着する方法など、他の方法を用いてもよい。
以下、本発明の効果を確かめるために行った実施例について説明する。
BaTiO3を含むセラミックグリーンシートの表面にNi粉末を含む内部電極ペーストをスクリーン印刷によって塗布し、これを所定枚数積層し、圧着して、積層セラミックグリーンブロックを作製した。この積層セラミックグリーンブロックを切断し、脱脂・焼成を行って、寸法が、長さ(L)1mm×幅(W)0.5mm×高さ(T)0.5mmの積層セラミック素体を作製した。
次に、第1のガラス材料として、軟化温度が580℃、600℃、620℃、640℃になるようにそれぞれ調整したB−Si−Bi−O系のガラスフリットを用意した。これら4種類のガラスフリットについて、それぞれガラスフリット5重量部と、バインダとしてのアクリル樹脂10重量部と、有機溶剤としてのターピネオール85重量部とからなるガラスペーストを作製した。これらのガラスペーストを積層セラミック素体の側面における端面に接する位置から、外部電極ペーストの端より端面側に10μmまで、外部電極ペーストの端と同じ位置まで、外部電極ペーストの端を10μm超えた位置まで、の3通りの領域にスクリーン印刷により、表1に示す所定の厚みのガラス層を形成した。その後、150℃の温度で10分間乾燥を行った。また、ガラスペーストを印刷しない積層セラミック素体も用意した。
その後、積層セラミック素体の両端面および側面の側端部に外部電極ペーストを塗布し、150℃で10分間乾燥を行った。側端部の外部電極ペーストは、側面の端面に接する位置から250μmの位置までに塗布され、厚みは15μmとした。外部電極ペーストとしては、Cu粉末65重量部、ガラスフリット6重量部、バインダとしてのアクリル樹脂5重量部、有機溶剤としてのターピネオール24重量部からなるものを用いた。ここで用いたCu粉末の焼結開始温度は、TMA測定によって600℃であった。なお、ガラスフリットは、軟化温度が640℃のものを用いた。
次に、外部電極ペーストを塗布した積層セラミック素体について、バッチ炉を用い、焼成時間約30分で、トップ温度850℃のときに5分間キープさせる焼成条件によって外部電極ペーストの焼き付けを行い、外部電極を形成した。焼成雰囲気はN2中へH2、H2O、大気を添加した。
このようにして得られた積層セラミックコンデンサについて、側面の側端部の外観観察および研磨による断面観察を行った。得られた結果を以下の表1に示す。
表1において、温度差とは、(第1のガラス材料の軟化温度)−(外部電極ペーストに含まれるCu粉末焼結開始温度)である。また、ガラス層位置は、(ガラス層の長さ)−(側端部の外部電極ペーストの長さ)で表した。評価として、外部電極の端に浮きが5μm以上生じたものは×を、浮きが生じているが5μm未満に抑制できたものには○を、浮きが0μmすなわち浮きを完全に抑制できたものは◎をつけた。また、めっき付着性については、Niめっき欠陥(未着部)がないものは○を、1μm未満の未着部があるものは△をつけた。
表1に示すように、ガラス層を形成しない試料1においては、外部電極の端で5μm以上の大きな浮きが生じた。
また、試料2,3では、第1のガラス材料の軟化温度が640℃であり、Cu粉末焼結開始温度との差が40℃であるため、外部電極の端で5μm以上の大きな浮きが生じた。
これに対し、試料4,5では、第1のガラス材料の軟化温度が620℃であり、Cu粉末の焼結開始温度より20℃高いが、外部電極の端の浮きを5μm未満に抑えることができた。また、5μm未満の浮きの部分にはガラス材料が充填されているため、積層セラミック素体と外部電極の端との間には隙間は生じていなかった。このことから、第1のガラス材料の軟化温度はCu粉末の焼結開始温度より20℃高い温度を超えないものであると効果が得られることが確認できた。
また、試料6,7では、第1のガラス材料の軟化温度が600℃であり、Cu粉末の焼結開始温度と同じであるため、外部電極の端の浮きを完全に抑えることができた。また、第1のガラス材料の軟化温度が580℃であり、Cu粉末の焼結開始温度よりも20℃低い試料8,9においても、外部電極の端の浮きを完全に抑えることができた。これらから、第1のガラス材料の軟化温度がCu粉末の焼結開始温度以下であると、より確実に外部電極の端の浮きを抑制できることが確認できた。
また、試料10では、ガラス層を形成する際に、外部電極の端より端面側に10μmの位置までしか形成していなかったが、外部電極の端に起こる浮きを5μm未満に抑えることができた。
また、試料11〜14は、試料6の条件についてガラス層の厚みのみを調整したものである。
試料11は、ガラス層の厚みが0.3μmであるが、外部電極の端の浮きを5μm未満に抑えることができた。これに対し、ガラス層の厚みを0.5μmとした試料12では、外部電極の端の浮きを完全に抑えることができた。これらから、ガラス層の厚みが0.5μm以上であると、より確実に外部電極の端の浮きを抑制できることが確認できた。
試料13は、ガラス層の厚みが5μmであり、外部電極の端の浮きを抑制することができ、めっき付着性も良好であった。これに対し、ガラス層の厚みを7μmとした試料14は、外部電極の端の浮きを抑制することはできたが、めっき付着性が低下した。これらから、ガラス層の厚みが5μm以下であると、めっき付着性が良好であることが確認できた。
2 セラミック層
3 端面
4 内部電極
5 側面
6,16,26,36,46 ガラス層
7 側面の端面に接する位置
8 外部電極ペースト
9 外部電極ペーストの端
10 積層セラミック素体
15 側端部

Claims (5)

  1. 対向する一対の端面と前記端面を連結する側面とからなり、積層された複数のセラミック層と、前記端面のいずれか一方に露出するように前記セラミック層の間に形成された複数の内部電極とを有する積層セラミック素体を作製する工程と、
    前記側面のみに第1のガラス材料を含むガラス層を形成する工程と、
    前記側面の前記端面に接する側端部および前記端面に金属粉末と第2のガラス材料とを含む外部電極ペーストを塗布する工程と、
    前記外部電極ペーストを焼き付けて外部電極を形成する工程と
    を備え、
    前記第1のガラス材料の軟化温度は、前記金属粉末の焼結開始温度より20℃高い温度を超えず、
    前記第2のガラス材料の軟化温度は、前記第1のガラス材料の軟化温度および前記金属粉末の焼結開始温度より高く、
    前記外部電極を形成する工程は、前記側端部に形成された前記外部電極ペーストの端と前記積層セラミック素体との間に前記ガラス層を存在させた状態で前記金属粉末の焼結を開始させる、積層セラミック電子部品の製造方法。
  2. 前記ガラス層を形成する工程は、前記側端部に塗布される前記外部電極ペーストの端と前記積層セラミック素体との間に位置するように前記ガラス層を形成する、請求項1に記載の積層セラミック電子部品の製造方法。
  3. 前記ガラス層を形成する工程は、前記ガラス層を前記側面の前記端面に接する位置に形成する、請求項1または2に記載の積層セラミック電子部品の製造方法。
  4. 前記第1のガラス材料の軟化温度は、前記金属粉末の焼結開始温度以下である、請求項1ないし3のいずれかに記載の積層セラミック電子部品の製造方法。
  5. 前記ガラス層の厚みは、0.5μm以上5μm以下である、請求項1ないし4のいずれかに記載の積層セラミック電子部品の製造方法。
JP2010068497A 2010-03-24 2010-03-24 積層セラミック電子部品の製造方法 Active JP5440309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010068497A JP5440309B2 (ja) 2010-03-24 2010-03-24 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010068497A JP5440309B2 (ja) 2010-03-24 2010-03-24 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2011204778A JP2011204778A (ja) 2011-10-13
JP5440309B2 true JP5440309B2 (ja) 2014-03-12

Family

ID=44881157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010068497A Active JP5440309B2 (ja) 2010-03-24 2010-03-24 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP5440309B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11676762B2 (en) 2020-11-27 2023-06-13 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108533A1 (ja) * 2012-01-19 2013-07-25 株式会社村田製作所 セラミック電子部品
WO2013140903A1 (ja) * 2012-03-19 2013-09-26 株式会社村田製作所 セラミック電子部品
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101422934B1 (ko) 2012-11-29 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품
JP6244621B2 (ja) * 2012-12-11 2017-12-13 Tdk株式会社 積層コンデンサ
JP6015779B2 (ja) * 2013-01-29 2016-10-26 株式会社村田製作所 セラミック電子部品およびその製造方法
KR102067175B1 (ko) * 2013-09-17 2020-01-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP6343901B2 (ja) * 2013-10-11 2018-06-20 Tdk株式会社 貫通コンデンサ
JP6274044B2 (ja) 2014-07-28 2018-02-07 株式会社村田製作所 セラミック電子部品
JP6274045B2 (ja) * 2014-07-28 2018-02-07 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6679964B2 (ja) * 2015-03-12 2020-04-15 株式会社村田製作所 積層セラミックコンデンサ
US10875095B2 (en) * 2015-03-19 2020-12-29 Murata Manufacturing Co., Ltd. Electronic component comprising magnetic metal powder
JP6841611B2 (ja) * 2016-07-25 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサ
JP6778535B2 (ja) * 2016-07-25 2020-11-04 太陽誘電株式会社 積層セラミックコンデンサ
JP7122085B2 (ja) * 2017-04-14 2022-08-19 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6937176B2 (ja) 2017-06-16 2021-09-22 太陽誘電株式会社 電子部品、電子装置、及び電子部品の製造方法
KR102211744B1 (ko) 2019-02-21 2021-02-04 삼성전기주식회사 적층형 커패시터
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591205B2 (ja) * 1989-12-28 1997-03-19 三菱マテリアル株式会社 サーミスタ
JP2591206B2 (ja) * 1989-12-28 1997-03-19 三菱マテリアル株式会社 サーミスタ
JP2000077212A (ja) * 1998-08-26 2000-03-14 Tama Electric Co Ltd チップ部品
JP2005209404A (ja) * 2004-01-20 2005-08-04 Murata Mfg Co Ltd 積層セラミック電子部品の内部電極用導電ペースト及びそれを用いた積層セラミック電子部品の製造方法
JP4574246B2 (ja) * 2004-06-28 2010-11-04 京セラ株式会社 チップ型電子部品およびその製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11676762B2 (en) 2020-11-27 2023-06-13 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Also Published As

Publication number Publication date
JP2011204778A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
JP5440309B2 (ja) 積層セラミック電子部品の製造方法
JP5211970B2 (ja) セラミック電子部品の製造方法
JP5313289B2 (ja) 積層セラミックコンデンサ
JP5271377B2 (ja) 積層セラミックコンデンサ
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
JP6852327B2 (ja) 積層セラミック電子部品
JP6939762B2 (ja) 積層セラミック電子部品およびその実装構造
KR101589567B1 (ko) 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법
JP2018101724A (ja) 積層セラミックコンデンサ
JP5904305B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP5532581B2 (ja) セラミック電子部品
JP2015053495A (ja) セラミック電子部品およびその製造方法
JP2017022232A (ja) 電子部品およびその製造方法
JP2012004480A (ja) 電子部品の製造方法及び電子部品
JP2008071926A (ja) セラミック電子部品
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
JP2009170875A (ja) 積層セラミック電子部品およびその製造方法
JP2014053598A (ja) 電子部品
KR20150053979A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2018098475A (ja) 積層セラミックコンデンサ
WO2013108533A1 (ja) セラミック電子部品
JP5960816B2 (ja) 積層セラミックコンデンサ
WO2018116665A1 (ja) 電子部品およびその製造方法
JP2015043448A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Ref document number: 5440309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150