JP2000077212A - チップ部品 - Google Patents
チップ部品Info
- Publication number
- JP2000077212A JP2000077212A JP10297661A JP29766198A JP2000077212A JP 2000077212 A JP2000077212 A JP 2000077212A JP 10297661 A JP10297661 A JP 10297661A JP 29766198 A JP29766198 A JP 29766198A JP 2000077212 A JP2000077212 A JP 2000077212A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- exposed
- chip
- paste
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】積層型チップ状部品や積層形チップバリスタの
チップ状部品に保護膜と端子電極を形成する工程削減を
削減し、工程変化も低減させ品質に対する信頼性に優れ
たチップ部品の構造を提供するものである。 【構成】積層型チップ状部品や積層形チップバリスタの
チップ状部品の内部電極面が露出した部分を除く外表面
に先ずガラス叉は樹脂で形成された絶縁性のペーストを
用いて覆い、更に内部電極面が露出した両端部に導電性
金属ペースト等を塗布し、両ペーストを同時焼成する事
によりチップ状部品に対する保護膜と端部電極を一度に
形成し、上層にめっきを施して面実装化するものであ
る。
チップ状部品に保護膜と端子電極を形成する工程削減を
削減し、工程変化も低減させ品質に対する信頼性に優れ
たチップ部品の構造を提供するものである。 【構成】積層型チップ状部品や積層形チップバリスタの
チップ状部品の内部電極面が露出した部分を除く外表面
に先ずガラス叉は樹脂で形成された絶縁性のペーストを
用いて覆い、更に内部電極面が露出した両端部に導電性
金属ペースト等を塗布し、両ペーストを同時焼成する事
によりチップ状部品に対する保護膜と端部電極を一度に
形成し、上層にめっきを施して面実装化するものであ
る。
Description
【発明の詳細な説明】（段落ごとに、段落番号を付します。）
【０００１】
【産業上の利用分野】本発明は積層型チップ状部品や積
層形チップバリスタのチップ状部品（以下、素子とい
う）に保護膜と端子電極を同時形成する事により工程削
減ができると共に、工程変化も低減させ品質に対する信
頼性に優れた構造に関するものである。
層形チップバリスタのチップ状部品（以下、素子とい
う）に保護膜と端子電極を同時形成する事により工程削
減ができると共に、工程変化も低減させ品質に対する信
頼性に優れた構造に関するものである。
【０００２】
【従来の技術】従来、素子の内部電極面が露出した部分
を除く外表面に先ずガラス叉は樹脂で形成された絶縁性
のペーストを用いて覆い、焼成する事によりチップ状部
品に対する保護膜を形成し、更に内部電極面が露出した
両端部に導電性金属ペースト等を塗布、焼き付け後、上
層にめっきを施して面実装化する方式が提案されてい
る。
を除く外表面に先ずガラス叉は樹脂で形成された絶縁性
のペーストを用いて覆い、焼成する事によりチップ状部
品に対する保護膜を形成し、更に内部電極面が露出した
両端部に導電性金属ペースト等を塗布、焼き付け後、上
層にめっきを施して面実装化する方式が提案されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような方式は保護膜と端子電極を形成する際に２度の焼
成工程が有るので工数が増大してしまう問題がある。
ような方式は保護膜と端子電極を形成する際に２度の焼
成工程が有るので工数が増大してしまう問題がある。
【０００４】また、工程変化によるバリスタ電圧の変動
や漏れ電流の増大が生じ易く近年の電子機器の高信頼性
への品質の要求に及ばないものになってしまう危険性を
含んでいる。
や漏れ電流の増大が生じ易く近年の電子機器の高信頼性
への品質の要求に及ばないものになってしまう危険性を
含んでいる。
【０００５】
【課題を解決するための手段】本発明は前記問題点を解
決するためになされたもので、素子の内部電極面が露出
した部分を除く外表面に先ずガラス叉は樹脂で形成され
た絶縁性のペーストを用いて覆い、更に内部電極面が露
出した両端部に導電性金属ペースト等を塗布し、両ペー
ストを同時焼成する事によりチップ状部品に対する保護
膜と端部電極を一度に形成し、上層にめっきを施して面
実装化することを特徴とするチップ部品を提供するもの
である。本チップ部品は積層型チップバリスタに関する
ものである。
決するためになされたもので、素子の内部電極面が露出
した部分を除く外表面に先ずガラス叉は樹脂で形成され
た絶縁性のペーストを用いて覆い、更に内部電極面が露
出した両端部に導電性金属ペースト等を塗布し、両ペー
ストを同時焼成する事によりチップ状部品に対する保護
膜と端部電極を一度に形成し、上層にめっきを施して面
実装化することを特徴とするチップ部品を提供するもの
である。本チップ部品は積層型チップバリスタに関する
ものである。
【０００６】
【作 用】素子の内部電極面が露出した部分を除く外
表面に先ずガラス叉は樹脂で形成された絶縁性のペース
トを用いて覆い、更に内部電極面が露出した両端部に導
電性金属ペースト等を塗布し、両ペーストを同時焼成す
る事によりチップ状部品に対する保護膜と端部電極を一
度に形成し、上層にめっきを施して面実装化するには次
の理由がある。
表面に先ずガラス叉は樹脂で形成された絶縁性のペース
トを用いて覆い、更に内部電極面が露出した両端部に導
電性金属ペースト等を塗布し、両ペーストを同時焼成す
る事によりチップ状部品に対する保護膜と端部電極を一
度に形成し、上層にめっきを施して面実装化するには次
の理由がある。
【０００７】（１）保護膜と端部電極を同時形成できる
ので工数削減が可能である。
ので工数削減が可能である。
【０００８】（２）また、工程変化によるバリスタ電圧
の変動や漏れ電流の増大を制御し、絶縁性を増大させプ
リント基板上に面実装する際の信頼性を向上させること
が可能である。
の変動や漏れ電流の増大を制御し、絶縁性を増大させプ
リント基板上に面実装する際の信頼性を向上させること
が可能である。
【０００９】
【実施例】図１は、積層体を個片状に切断後焼成し素子
の内部電極面が露出した部分を除く外表面に先ずガラス
叉は樹脂で形成された絶縁性のペーストを用いて覆い、
更に内部電極面が露出した両端部に導電性金属ペースト
等を塗布し、両ペーストを同時焼成する事により形成し
上層にめっきを施した断面図である。
の内部電極面が露出した部分を除く外表面に先ずガラス
叉は樹脂で形成された絶縁性のペーストを用いて覆い、
更に内部電極面が露出した両端部に導電性金属ペースト
等を塗布し、両ペーストを同時焼成する事により形成し
上層にめっきを施した断面図である。
【００１０】図２は、本発明の概略を説明するための積
層構造図である。
層構造図である。
【００１１】図において１は上部保護シート、２は下部
保護シート、３は内部電極シート、４はセラミックシー
ト、５はガラス又は樹脂等で形成された絶縁性の保護
膜、６は金属性の外部電極、７はＮｉ等のめっき膜、８
はＳｎ／Ｐｂ等のめっき膜を示すものである。
保護シート、３は内部電極シート、４はセラミックシー
ト、５はガラス又は樹脂等で形成された絶縁性の保護
膜、６は金属性の外部電極、７はＮｉ等のめっき膜、８
はＳｎ／Ｐｂ等のめっき膜を示すものである。
【００１２】図２の様な条件で積層し、内部電極３が露
出した部分を除く外表面に先ずガラスで形成された絶縁
性のペーストを用いて覆い、更に内部電極面が露出した
両端部の上層にＡｇぺ−ストを塗布後、６００℃，１０
分間焼き付けて保護膜５と外部電極６を同時に形成し、
更に端部にＮｉのめっき膜７、Ｓｎ／Ｐｂのメッキ膜８
を順にめっき形成して面実装化する。
出した部分を除く外表面に先ずガラスで形成された絶縁
性のペーストを用いて覆い、更に内部電極面が露出した
両端部の上層にＡｇぺ−ストを塗布後、６００℃，１０
分間焼き付けて保護膜５と外部電極６を同時に形成し、
更に端部にＮｉのめっき膜７、Ｓｎ／Ｐｂのメッキ膜８
を順にめっき形成して面実装化する。
【００１３】このように本実施例によれば保護膜と端部
電極を同時形成できるので工数削減が可能であり、また
工程変化によるバリスタ電圧の変動や漏れ電流の増大を
制御し、絶縁性を増大させプリント基板上に面実装する
際の信頼性を向上させることが可能である。
電極を同時形成できるので工数削減が可能であり、また
工程変化によるバリスタ電圧の変動や漏れ電流の増大を
制御し、絶縁性を増大させプリント基板上に面実装する
際の信頼性を向上させることが可能である。
【００１４】
【発明の効果】この発明は、以上説明したように素子の
内部電極面が露出した部分を除く外表面に先ずガラス叉
は樹脂で形成された絶縁性のペーストを用いて覆い、更
に内部電極面が露出した両端部に導電性金属ペースト等
を塗布し、両ペーストを同時焼成する事により形成し、
上層にめっきを施して面実装化する。
内部電極面が露出した部分を除く外表面に先ずガラス叉
は樹脂で形成された絶縁性のペーストを用いて覆い、更
に内部電極面が露出した両端部に導電性金属ペースト等
を塗布し、両ペーストを同時焼成する事により形成し、
上層にめっきを施して面実装化する。
【００１５】そうすることにより素子の保護膜と端部電
極を同時形成できるので工数削減が可能である。
極を同時形成できるので工数削減が可能である。
【００１６】また、工程変化によるバリスタ電圧の変動
や漏れ電流の増大を制御し、絶縁性を増大させプリント
基板上に面実装する際の信頼性を向上させることが可能
である。
や漏れ電流の増大を制御し、絶縁性を増大させプリント
基板上に面実装する際の信頼性を向上させることが可能
である。
【図１】本実施例の積層型チップ部品の断面図である。
【図２】本発明の概略を説明するための積層構造図であ
る。
る。
１ 上部保護シート ２ 下部保護シート ３ 内部電極シート ４ セラミックシート ５ ガラス叉は樹脂等で形成された絶縁性の保護膜 ６ 金属性の外部電極 ７ Ｎｉ等のめっき膜 ８ Ｓｎ／Ｐｂ等のめっき膜
Claims (2)
- 【請求項１】 積層型チップ状部品本体の内部電極面が
露出した部分を除く外表面に先ずガラス叉は樹脂で形成
された絶縁性のペーストを用いて覆い、更に内部電極面
が露出した両端部に導電性金属ペースト等を塗布し、両
ペーストを同時焼成する事によりチップ状部品に対する
保護膜と端部電極を一度に形成し、上層にめっきを施し
て面実装化することを特徴とするチップ部品。 (1)発明の構成に欠くことができない事項のみを記載し
た項（請求項）に区分して記載します。 (2)請求項ごとに行を改め、１の番号を付します（請求
項の数が１の場合でも、「 【請求項１】」と記載します。また、２以上の場合は「 【請求項１】」、「 - 【請求項２】」のように連続番号とします。） 【請求項２】 請求項１のチップ部品が積層型チップバ
リスタであるチップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10297661A JP2000077212A (ja) | 1998-08-26 | 1998-08-26 | チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10297661A JP2000077212A (ja) | 1998-08-26 | 1998-08-26 | チップ部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077212A true JP2000077212A (ja) | 2000-03-14 |
Family
ID=17849496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10297661A Pending JP2000077212A (ja) | 1998-08-26 | 1998-08-26 | チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077212A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204778A (ja) * | 2010-03-24 | 2011-10-13 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
-
1998
- 1998-08-26 JP JP10297661A patent/JP2000077212A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204778A (ja) * | 2010-03-24 | 2011-10-13 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098768B2 (en) | Chip resistor and method for making the same | |
| JP3444826B2 (ja) | アレイ型多重チップ素子及びその製造方法 | |
| WO2014109224A1 (ja) | チップ抵抗器 | |
| JP2004253467A (ja) | チップ抵抗器 | |
| JPH02189903A (ja) | 積層型バリスタ | |
| JP2000077212A (ja) | チップ部品 | |
| JP2836303B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP3231370B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JP3092451B2 (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
| JP3614179B2 (ja) | 高電圧用厚膜抵抗器の製造方法 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| US20230335317A1 (en) | Chip resistor and method of producing thereof | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JP4059967B2 (ja) | チップ型複合機能部品 | |
| JPH08111349A (ja) | チップ部品 | |
| JPH0217619A (ja) | チップ状電子部品 | |
| JP3953325B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP2003022913A (ja) | チップ部品及びその製造方法 | |
| JPH04329616A (ja) | 積層形電子部品 | |
| JPH04206910A (ja) | 積層コイルの製造方法 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JPH06204076A (ja) | セラミックチップコンデンサ及びその製造方法 | |
| JPH11329805A (ja) | チップ部品 | |
| JPH07211509A (ja) | チップ抵抗器とその製造方法 | |
| JPH08255702A (ja) | チップ状電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |