JP3444826B2 - アレイ型多重チップ素子及びその製造方法 - Google Patents
アレイ型多重チップ素子及びその製造方法Info
- Publication number
- JP3444826B2 JP3444826B2 JP31053199A JP31053199A JP3444826B2 JP 3444826 B2 JP3444826 B2 JP 3444826B2 JP 31053199 A JP31053199 A JP 31053199A JP 31053199 A JP31053199 A JP 31053199A JP 3444826 B2 JP3444826 B2 JP 3444826B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- array
- sintered body
- unit elements
- type multi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000011521 glass Substances 0.000 claims description 48
- 238000007747 plating Methods 0.000 claims description 40
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 25
- 238000005245 sintering Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 239000002131 composite material Substances 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 239000011324 bead Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 claims 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 230000035515 penetration Effects 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 229910001252 Pd alloy Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/04—Electrodes or formation of dielectric layers thereon
- H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C13/00—Resistors not provided for elsewhere
- H01C13/02—Structural combinations of resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Ceramic Capacitors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数個の単位素子
をアレイ型に配列して１つの複合チップとして一体化さ
せて成るアレイ型多重チップ素子及びその製造方法に関
し、更に詳しくは、このようなアレイ型多重チップ素子
に配設される外部端子の製造方法に関するものである。
をアレイ型に配列して１つの複合チップとして一体化さ
せて成るアレイ型多重チップ素子及びその製造方法に関
し、更に詳しくは、このようなアレイ型多重チップ素子
に配設される外部端子の製造方法に関するものである。
【０００２】
【従来の技術】最近、電子機器の小型・薄膜化及び高機
能化の傾向に伴い、チップキャパシタ、チップレジス
タ、チップインダクタ、チップバリスタ及びチップビー
ド（chipbead）のような電子部品、すなわち、複数個の
単位素子を１つの複合チップ（複合素子）に一体化させ
て基板に装着する多重チップアレイ型電子部品としてア
レイ型多重チップ素子が常用化されつつある。ここで、
前記複数個の単位素子としては、同種又は異種のものが
使用されている。
能化の傾向に伴い、チップキャパシタ、チップレジス
タ、チップインダクタ、チップバリスタ及びチップビー
ド（chipbead）のような電子部品、すなわち、複数個の
単位素子を１つの複合チップ（複合素子）に一体化させ
て基板に装着する多重チップアレイ型電子部品としてア
レイ型多重チップ素子が常用化されつつある。ここで、
前記複数個の単位素子としては、同種又は異種のものが
使用されている。
【０００３】このような単位素子の製造方法の従来例と
してチップバリスタの製造方法につき述べると、次の如
くである。すなわち、チップバリスタの従来の製造方法
にあっては、先ず、図３（Ａ）に示すように、公知の方
法により多層のバリスタ部材１１及び多層の内部電極１
２を交互に順次積層した後に、焼結処理を施してこれら
を一体化したチップバリスタ１０を形成する。なお、こ
の場合、各内部電極１２の側面は、チップバリスタ１０
の両側面において交互に順次露出して形成される。
してチップバリスタの製造方法につき述べると、次の如
くである。すなわち、チップバリスタの従来の製造方法
にあっては、先ず、図３（Ａ）に示すように、公知の方
法により多層のバリスタ部材１１及び多層の内部電極１
２を交互に順次積層した後に、焼結処理を施してこれら
を一体化したチップバリスタ１０を形成する。なお、こ
の場合、各内部電極１２の側面は、チップバリスタ１０
の両側面において交互に順次露出して形成される。
【０００４】次いで、図３（Ｂ）に示すように、内部電
極１２の側面が露出されたチップバリスタ１０の両側面
に外部電極１３をそれぞれ形成する。これらの外部電極
１３は、銀、パラジウム、又は銀−パラジウム合金など
の粉末をペースト状にしたものを、内部電極１２の側面
を被覆するようにチップバリスタ１０の両側面に塗布
し、常圧下において２００℃の温度で１５分間にわたり
乾燥した後に、８００℃の温度で約１０分間にわたり焼
結処理を施すことにより形成する。
極１２の側面が露出されたチップバリスタ１０の両側面
に外部電極１３をそれぞれ形成する。これらの外部電極
１３は、銀、パラジウム、又は銀−パラジウム合金など
の粉末をペースト状にしたものを、内部電極１２の側面
を被覆するようにチップバリスタ１０の両側面に塗布
し、常圧下において２００℃の温度で１５分間にわたり
乾燥した後に、８００℃の温度で約１０分間にわたり焼
結処理を施すことにより形成する。
【０００５】次いで、図３（Ｃ）に示すように、外部電
極１３の外側表面にニッケルメッキを施してニッケルメ
ッキ層１４を形成した後に、このニッケルメッキ層１４
の外側表面に鉛、錫、又は錫（Ｓｎ）−鉛（Ｐｂ）合金
からハンダメッキ層１５をメッキすることにより、単位
素子としてのチップバリスタを製造するようにしてい
た。
極１３の外側表面にニッケルメッキを施してニッケルメ
ッキ層１４を形成した後に、このニッケルメッキ層１４
の外側表面に鉛、錫、又は錫（Ｓｎ）−鉛（Ｐｂ）合金
からハンダメッキ層１５をメッキすることにより、単位
素子としてのチップバリスタを製造するようにしてい
た。
【０００６】以下、このように製造された同種又は異種
の複数個のバリスタの単位素子を使用して１つの複合チ
ップを製造する多重チップ素子の製造方法について、図
４（Ａ）〜（Ｃ））を参照して説明する。
の複数個のバリスタの単位素子を使用して１つの複合チ
ップを製造する多重チップ素子の製造方法について、図
４（Ａ）〜（Ｃ））を参照して説明する。
【０００７】先ず、図４（Ａ）に示すように、複数個
（例えば、４個）の単位素子１０をアレイ型（並列状）
に配列してこれらが一体となるように焼結処理を施し、
これにより一体化された１つのアレイ型チップ焼結体２
０を形成する。このとき、アレイ型チップ焼結体２０の
互いに対応する両側面には、単位素子１０の数だけの内
部電極群２１ａが露出される。なお、内部電極群２１ａ
とは、各単位素子１０がそれぞれ有する複数個の内部電
極１２の群（セット）を意味する。
（例えば、４個）の単位素子１０をアレイ型（並列状）
に配列してこれらが一体となるように焼結処理を施し、
これにより一体化された１つのアレイ型チップ焼結体２
０を形成する。このとき、アレイ型チップ焼結体２０の
互いに対応する両側面には、単位素子１０の数だけの内
部電極群２１ａが露出される。なお、内部電極群２１ａ
とは、各単位素子１０がそれぞれ有する複数個の内部電
極１２の群（セット）を意味する。
【０００８】次いで、図４（Ｂ）に示すように、各内部
電極群２１ａの側面（露出面）に対応するアレイ型チッ
プ焼結体２０の両側縁部分に銀、パラジウム、又は銀−
パラジウム合金などのような導電性材料をペースト状に
して塗布した後に、焼結処理を施して複数個の外部電極
２２を形成する。
電極群２１ａの側面（露出面）に対応するアレイ型チッ
プ焼結体２０の両側縁部分に銀、パラジウム、又は銀−
パラジウム合金などのような導電性材料をペースト状に
して塗布した後に、焼結処理を施して複数個の外部電極
２２を形成する。
【０００９】次いで、図４（Ｃ）に示すように、各外部
電極２２の外側表面上にニッケルメッキを施し、さらに
そのニッケルメッキ層の表面上に錫、鉛、又は錫−鉛合
金を用いてハンダメッキ層２３を電気鍍金法又は無電解
鍍金法により形成する。
電極２２の外側表面上にニッケルメッキを施し、さらに
そのニッケルメッキ層の表面上に錫、鉛、又は錫−鉛合
金を用いてハンダメッキ層２３を電気鍍金法又は無電解
鍍金法により形成する。
【００１０】
【発明が解決しようとする課題】しかしながら、上述の
如き従来のアレイ型多重チップ素子及びその製造方法に
あっては、外部電極２２上にニッケルメッキ層及びハン
ダメッキ層２３をそれぞれメッキする際に、外部電極２
２だけにこれらのメッキ層を形成すべきであるが、チッ
プインダクタ、チップバリスタ、チップＬＣフィルタ、
チップビード及びチップキャパシタの場合には、素子
（アレイ型チップ焼結体）の表面抵抗が小さく組織構造
が微細であるため、メッキ滲透（over-plating ）現象
が発生してチップ素子の表面にもメッキ層（メッキ被
膜）が形成されてしまう場合がある。このようなメッキ
滲透現象によりチップ素子の表面にメッキ層が形成され
てしまうと、互いに隣接する外部電極２２間の間隔が極
めて短いため、必然的に、互いに隣接する単位素子の端
子と端子との間が通電状態となる不具合を生じるおそれ
がある。
如き従来のアレイ型多重チップ素子及びその製造方法に
あっては、外部電極２２上にニッケルメッキ層及びハン
ダメッキ層２３をそれぞれメッキする際に、外部電極２
２だけにこれらのメッキ層を形成すべきであるが、チッ
プインダクタ、チップバリスタ、チップＬＣフィルタ、
チップビード及びチップキャパシタの場合には、素子
（アレイ型チップ焼結体）の表面抵抗が小さく組織構造
が微細であるため、メッキ滲透（over-plating ）現象
が発生してチップ素子の表面にもメッキ層（メッキ被
膜）が形成されてしまう場合がある。このようなメッキ
滲透現象によりチップ素子の表面にメッキ層が形成され
てしまうと、互いに隣接する外部電極２２間の間隔が極
めて短いため、必然的に、互いに隣接する単位素子の端
子と端子との間が通電状態となる不具合を生じるおそれ
がある。
【００１１】その上、メッキ滲透現象によりチップ素子
の表面にもメッキ液が付着したり、チップ素子の内部に
滲透（浸透）してチップ素子の電気的特性に悪い影響を
及ぼし、チップ素子の信頼性を低下させるという問題点
がある。
の表面にもメッキ液が付着したり、チップ素子の内部に
滲透（浸透）してチップ素子の電気的特性に悪い影響を
及ぼし、チップ素子の信頼性を低下させるという問題点
がある。
【００１２】また、外部電極２２の表面のメッキ処理工
程中に、メッキ液がアレイ型チップ焼結体２０と外部電
極２２との接触部位に滲透してこの焼結体の表面と反応
するので、前記焼結体の表面が融解され、アレイ型チッ
プ焼結体２０と外部電極２２との接触面に浮き現象が発
生して外部電極２２の付着強度が低下する。このため、
アレイ型多重チップ素子が電子回路基板に実装された場
合、外部電極２２が抜けて回路基板とアレイ型多重チッ
プ素子との間に電気的な接触不良現象が起こるおそれが
ある。
程中に、メッキ液がアレイ型チップ焼結体２０と外部電
極２２との接触部位に滲透してこの焼結体の表面と反応
するので、前記焼結体の表面が融解され、アレイ型チッ
プ焼結体２０と外部電極２２との接触面に浮き現象が発
生して外部電極２２の付着強度が低下する。このため、
アレイ型多重チップ素子が電子回路基板に実装された場
合、外部電極２２が抜けて回路基板とアレイ型多重チッ
プ素子との間に電気的な接触不良現象が起こるおそれが
ある。
【００１３】本発明は、このような従来の課題に鑑みて
なされたものであって、その主な目的は、メッキ滲透現
象などによる端子間の通電を防止して信頼性の高いアレ
イ型多重チップ素子及びその製造方法を提供することに
ある。
なされたものであって、その主な目的は、メッキ滲透現
象などによる端子間の通電を防止して信頼性の高いアレ
イ型多重チップ素子及びその製造方法を提供することに
ある。
【００１４】また、本発明の他の目的は、外部電極の付
着強度を十分に確保し得るアレイ型多重チップ素子及び
その製造方法を提供することにある。
着強度を十分に確保し得るアレイ型多重チップ素子及び
その製造方法を提供することにある。
【００１５】また、本発明のその他の目的は、外部電極
を形成する際のアレイ型チップ焼結体と外部電極との接
触面積を最小にして、外部電極の形成のためのメッキ工
程中において、メッキ液がアレイ型チップ焼結体と外部
電極との接触面間に滲透して外部電極の付着強度を低下
させる憂いを防止し得るアレイ型多重チップ素子及びそ
の製造方法を提供することにある。
を形成する際のアレイ型チップ焼結体と外部電極との接
触面積を最小にして、外部電極の形成のためのメッキ工
程中において、メッキ液がアレイ型チップ焼結体と外部
電極との接触面間に滲透して外部電極の付着強度を低下
させる憂いを防止し得るアレイ型多重チップ素子及びそ
の製造方法を提供することにある。
【００１６】複数個の単位素子を１つの複合チップとし
て一体化させて成るアレイ型多重チップ素子において、 （ａ） 前記複数個の単位素子内にそれぞれ配設された
内部電極が両側面に露出するように前記複数個の単位素
子をアレイ型に配列して焼結処理を行なうことにより、
前記複数個の単位素子を一体化して成るアレイ型チップ
焼結体と、 （ｂ） 互いに隣接する前記単位素子の内部電極間の前
記アレイ型チップ焼結体の表面に形成されたガラスペー
ストと、 （ｃ） 互いに隣接する前記ガラスペースト間の前記ア
レイ型チップ焼結体の表面に露出された前記内部電極を
覆うように形成され、かつ、前記ガラスペーストの上面
に少なくとも所定部分が重畳するように形成された導電
性ペーストから成る外部電極と、をそれぞれ具備するよ
うにしている。
て一体化させて成るアレイ型多重チップ素子において、 （ａ） 前記複数個の単位素子内にそれぞれ配設された
内部電極が両側面に露出するように前記複数個の単位素
子をアレイ型に配列して焼結処理を行なうことにより、
前記複数個の単位素子を一体化して成るアレイ型チップ
焼結体と、 （ｂ） 互いに隣接する前記単位素子の内部電極間の前
記アレイ型チップ焼結体の表面に形成されたガラスペー
ストと、 （ｃ） 互いに隣接する前記ガラスペースト間の前記ア
レイ型チップ焼結体の表面に露出された前記内部電極を
覆うように形成され、かつ、前記ガラスペーストの上面
に少なくとも所定部分が重畳するように形成された導電
性ペーストから成る外部電極と、をそれぞれ具備するよ
うにしている。
【００１７】複数個の単位素子を１つの複合チップとし
て一体化させて成るアレイ型多重チップ素子の製造方法
において、 （ａ） 前記複数個の単位素子内にそれぞれ配設された
内部電極が両側面に露出するように配列して前記複数個
の単位素子を焼結することにより、前記複数個の単位素
子を一体化させて成るアレイ型チップ焼結体を形成する
工程と、 （ｂ） 互いに隣接する前記単位素子の内部電極間の前
記アレイ型チップ焼結体の表面に、前記アレイ型チップ
焼結体よりも表面抵抗が大きく、かつ、後続工程におい
て形成される外部電極との付着強度を高めるガラスペー
ストを塗布する工程と、 （ｃ） 前記ガラスペーストを焼結する工程と、 （ｄ） 互いに隣接する前記ガラスペースト間の前記内
部電極を覆うように導電性ぺ一ストを塗布し、かつ、前
記導電性ぺーストの縁部を前記ガラスペーストの上面の
所定部分に重畳するように塗布する工程と、 （ｅ） 前記導電性ぺ一ストを焼結することにより、前
記内部電極の露出面に接触する外部電極を形成する工程
と、 （ｆ） 前記外部電極の表面にニッケルメッキを施して
ニッケルメッキ層を形成する工程と、 （ｇ） 前記ニッケルメッキ層の表面にハンダ材料から
成るハンダ層を形成する工程と、を順次行うようにして
いる。
て一体化させて成るアレイ型多重チップ素子の製造方法
において、 （ａ） 前記複数個の単位素子内にそれぞれ配設された
内部電極が両側面に露出するように配列して前記複数個
の単位素子を焼結することにより、前記複数個の単位素
子を一体化させて成るアレイ型チップ焼結体を形成する
工程と、 （ｂ） 互いに隣接する前記単位素子の内部電極間の前
記アレイ型チップ焼結体の表面に、前記アレイ型チップ
焼結体よりも表面抵抗が大きく、かつ、後続工程におい
て形成される外部電極との付着強度を高めるガラスペー
ストを塗布する工程と、 （ｃ） 前記ガラスペーストを焼結する工程と、 （ｄ） 互いに隣接する前記ガラスペースト間の前記内
部電極を覆うように導電性ぺ一ストを塗布し、かつ、前
記導電性ぺーストの縁部を前記ガラスペーストの上面の
所定部分に重畳するように塗布する工程と、 （ｅ） 前記導電性ぺ一ストを焼結することにより、前
記内部電極の露出面に接触する外部電極を形成する工程
と、 （ｆ） 前記外部電極の表面にニッケルメッキを施して
ニッケルメッキ層を形成する工程と、 （ｇ） 前記ニッケルメッキ層の表面にハンダ材料から
成るハンダ層を形成する工程と、を順次行うようにして
いる。
【００１８】
【発明の実施の形態】以下、本発明の一実施形態につい
て図１及び図２を参照して説明する。
て図１及び図２を参照して説明する。
【００１９】本発明の一実施形態に係るアレイ型多重チ
ップ素子においては、図１に示すように、複数個（例え
ば、４個）の同種の単位素子３０を焼結処理により１つ
の複合チップとして一体化して成るアレイ型チップ焼結
体３０ａの両側面に、複数個の内部電極３１が露出され
ると共に、各単位素子３０の相互に隣接する各内部電極
３１間のアレイ型チップ焼結体３０ａの表面には、複数
個の焼結されたガラスペースト３２ａが形成されてい
る。そして、互いに隣接するガラスペースト３２ａ間の
アレイ型チップ焼結体３０ａの表面上には、銀、パラジ
ウム、及び銀−パラジウム合金のペーストのうちの何れ
か１つから成る導電性ペースト３３が各内部電極３１を
覆うようにそれぞれ塗布されて外部電極が形成されてい
る。なお、上述の導電性ペースト３３の縁部は、焼結さ
れたガラスペースト３２ａの上面の一部分を覆うように
重畳（オーバラップ）され、互いに隣接するガラスペー
スト３２ａ間の領域が導電性ペースト３３にてそれぞれ
埋められ導電性ペースト３３と内部電極３１とが互いに
電気的に接続されている。
ップ素子においては、図１に示すように、複数個（例え
ば、４個）の同種の単位素子３０を焼結処理により１つ
の複合チップとして一体化して成るアレイ型チップ焼結
体３０ａの両側面に、複数個の内部電極３１が露出され
ると共に、各単位素子３０の相互に隣接する各内部電極
３１間のアレイ型チップ焼結体３０ａの表面には、複数
個の焼結されたガラスペースト３２ａが形成されてい
る。そして、互いに隣接するガラスペースト３２ａ間の
アレイ型チップ焼結体３０ａの表面上には、銀、パラジ
ウム、及び銀−パラジウム合金のペーストのうちの何れ
か１つから成る導電性ペースト３３が各内部電極３１を
覆うようにそれぞれ塗布されて外部電極が形成されてい
る。なお、上述の導電性ペースト３３の縁部は、焼結さ
れたガラスペースト３２ａの上面の一部分を覆うように
重畳（オーバラップ）され、互いに隣接するガラスペー
スト３２ａ間の領域が導電性ペースト３３にてそれぞれ
埋められ導電性ペースト３３と内部電極３１とが互いに
電気的に接続されている。
【００２０】このような構成のアレイ型多重チップ素子
によれば、導電性ペースト３３から成る外部電極の一部
分が、焼結されたガラスペースト３２ａの上面に重畳さ
れているため、強いボンディング力（結合力）を得るこ
とができて外部電極の付着強度を向上させることができ
る。また、焼結されたガラスペースト３２ａの存在によ
り、外部電極とアレイ型チップ焼結体３０ａとが直接接
触する部位の面積を最小にすることができるため、外部
電極３３とアレイ型チップ焼結体３０ａとの接触面にメ
ッキ液が流入（侵入）してアレイ型チップ焼結体３０ａ
を浸食して外部電極３３の浮き現象が発生するのを抑制
することができ、ひいては外部電極３３の付着強度を十
分に確保することができる。
によれば、導電性ペースト３３から成る外部電極の一部
分が、焼結されたガラスペースト３２ａの上面に重畳さ
れているため、強いボンディング力（結合力）を得るこ
とができて外部電極の付着強度を向上させることができ
る。また、焼結されたガラスペースト３２ａの存在によ
り、外部電極とアレイ型チップ焼結体３０ａとが直接接
触する部位の面積を最小にすることができるため、外部
電極３３とアレイ型チップ焼結体３０ａとの接触面にメ
ッキ液が流入（侵入）してアレイ型チップ焼結体３０ａ
を浸食して外部電極３３の浮き現象が発生するのを抑制
することができ、ひいては外部電極３３の付着強度を十
分に確保することができる。
【００２１】以下、このような本発明の一実施形態に係
るアレイ型多重チップ素子（チップバリスタ）の製造方
法について、図２（Ａ）〜（Ｅ）を参照して説明する。
るアレイ型多重チップ素子（チップバリスタ）の製造方
法について、図２（Ａ）〜（Ｅ）を参照して説明する。
【００２２】先ず、図２（Ａ）に示すように、複数（例
えば、４個）の同種の単位素子（チップバリスタ素子）
３０をアレイ型に配列して焼結処理により１つの複合チ
ップとして一体化して成るアレイ型チップ焼結体３０ａ
を形成する。この場合、上述のチップバリスタ素子３０
は、その両側面に交互に露出された複数個の内部電極３
１を有する内部端子群３１ａをそれぞれ備えるものであ
る。従って、アレイ型チップ焼結体３０ａは、４個の単
位素子３０を一体に焼結して成るものであり、その両側
面にはチップバリスタ３０の数（４個）だけの内部電極
群３１ａが露出されている。なお、内部端子群３１ａと
は、各単位素子３０がそれぞれ有する複数個の内部電極
３１の群（セット）を意味する。
えば、４個）の同種の単位素子（チップバリスタ素子）
３０をアレイ型に配列して焼結処理により１つの複合チ
ップとして一体化して成るアレイ型チップ焼結体３０ａ
を形成する。この場合、上述のチップバリスタ素子３０
は、その両側面に交互に露出された複数個の内部電極３
１を有する内部端子群３１ａをそれぞれ備えるものであ
る。従って、アレイ型チップ焼結体３０ａは、４個の単
位素子３０を一体に焼結して成るものであり、その両側
面にはチップバリスタ３０の数（４個）だけの内部電極
群３１ａが露出されている。なお、内部端子群３１ａと
は、各単位素子３０がそれぞれ有する複数個の内部電極
３１の群（セット）を意味する。
【００２３】次いで、図２（Ｂ）に示すように、アレイ
型チップ焼結体３０ａの両側面であって、かつ、互いに
隣接する内部端子群３１ａ間の領域に、ガラスペースト
３２を所定幅を有するように塗布する。この場合、上述
のガラスペースト３２としては、ＰｂＯが０〜３０重量
％、ＺｎＯが０〜１５重量％、Ａｌ2Ｏ3が１０〜５０重
量％、Ｂ2Ｏ3が１５〜３０重量％、及びＳｉＯ2 が１０
〜３０重量％の組成を有する材質のものを用いる。ま
た、このガラスペースト３２は、後続工程において形成
される外部電極及びアレイ型チップ焼結体３０ａの表面
抵抗よりも大きな表面抵抗を有する物質により形成する
のが好ましい。その理由は、表面抵抗の大きい物質を塗
布することにより、後続の外部電極メッキ工程中におけ
るメッキの滲透現象を防止することができるからであ
る。また、ガラスペースト３２の材料としては、外部電
極の付着強度の向上を図り得るように、外部電極である
導電性ペースト３３の構成材料としては、導電性ペース
ト３３に対するボンディング力が大きい材料を用いるこ
とが好ましい。
型チップ焼結体３０ａの両側面であって、かつ、互いに
隣接する内部端子群３１ａ間の領域に、ガラスペースト
３２を所定幅を有するように塗布する。この場合、上述
のガラスペースト３２としては、ＰｂＯが０〜３０重量
％、ＺｎＯが０〜１５重量％、Ａｌ2Ｏ3が１０〜５０重
量％、Ｂ2Ｏ3が１５〜３０重量％、及びＳｉＯ2 が１０
〜３０重量％の組成を有する材質のものを用いる。ま
た、このガラスペースト３２は、後続工程において形成
される外部電極及びアレイ型チップ焼結体３０ａの表面
抵抗よりも大きな表面抵抗を有する物質により形成する
のが好ましい。その理由は、表面抵抗の大きい物質を塗
布することにより、後続の外部電極メッキ工程中におけ
るメッキの滲透現象を防止することができるからであ
る。また、ガラスペースト３２の材料としては、外部電
極の付着強度の向上を図り得るように、外部電極である
導電性ペースト３３の構成材料としては、導電性ペース
ト３３に対するボンディング力が大きい材料を用いるこ
とが好ましい。
【００２４】次いで、図２（Ｃ）に示すように、アレイ
型チップ焼結体３０ａを乾燥させた後に、５００〜１０
００℃の温度範囲で１時間にわたって加熱してガラスペ
ースト３２を焼結し、各ガラスペースト３２ａの焼結体
をそれぞれ形成する。
型チップ焼結体３０ａを乾燥させた後に、５００〜１０
００℃の温度範囲で１時間にわたって加熱してガラスペ
ースト３２を焼結し、各ガラスペースト３２ａの焼結体
をそれぞれ形成する。
【００２５】次いで、図２（Ｄ）に示すように、互いに
隣接する単位素子３０の内部電極３１間の前記アレイ型
チップ焼結体３０ａの表面、すなわち、アレイ型チップ
焼結体３０ａの表面であってかつ互いに隣接する焼結さ
れたガラスペースト３２ａ間の領域に、銀、パラジウ
ム、及び銀−パラジウム合金の導電性ペーストのうちの
何れか１つの導電性ペースト３３を前記内部電極３１を
覆うように塗布して前記内部電極３１の側面（露出面）
に接触させた状態にする。この場合、導電性ペースト３
３は、互いに隣接する焼結されたガラスペースト３２ａ
間の各領域毎に塗布されると共に、導電性ペースト３３
の縁部がガラスペースト３２ａと接触する部位において
前記ガラスペースト３２ａの上面の一部分に重畳（オー
バラップ）するように塗布される。その結果的、アレイ
型チップ焼結体３０ａの両側面は、交互に形成されたガ
ラスペースト３２ａ及び導電性ペースト３３によって覆
われた状態となされ、従って、本実施形態のアレイ型多
重チップ素子の両側面においては、アレイ型チップ焼結
体３０ａの両側面は外部に露出されないように構成され
ている。
隣接する単位素子３０の内部電極３１間の前記アレイ型
チップ焼結体３０ａの表面、すなわち、アレイ型チップ
焼結体３０ａの表面であってかつ互いに隣接する焼結さ
れたガラスペースト３２ａ間の領域に、銀、パラジウ
ム、及び銀−パラジウム合金の導電性ペーストのうちの
何れか１つの導電性ペースト３３を前記内部電極３１を
覆うように塗布して前記内部電極３１の側面（露出面）
に接触させた状態にする。この場合、導電性ペースト３
３は、互いに隣接する焼結されたガラスペースト３２ａ
間の各領域毎に塗布されると共に、導電性ペースト３３
の縁部がガラスペースト３２ａと接触する部位において
前記ガラスペースト３２ａの上面の一部分に重畳（オー
バラップ）するように塗布される。その結果的、アレイ
型チップ焼結体３０ａの両側面は、交互に形成されたガ
ラスペースト３２ａ及び導電性ペースト３３によって覆
われた状態となされ、従って、本実施形態のアレイ型多
重チップ素子の両側面においては、アレイ型チップ焼結
体３０ａの両側面は外部に露出されないように構成され
ている。
【００２６】次いで、導電性ペースト３３を乾燥させた
後に、４００〜８００℃の温度範囲で１〜４時間にわっ
て加熱することによりこれを焼結して外部電極を形成す
る。この際、導電性ペースト３３（外部電極）の縁部
は、アレイ型チップ焼結体３０ａと直接接触せずに、外
部電極とのボンディング力の強いガラスペースト３２ａ
の所定部分に重畳されて接触状態となるため、この接触
により外部電極の付着強度を向上させることができる。
後に、４００〜８００℃の温度範囲で１〜４時間にわっ
て加熱することによりこれを焼結して外部電極を形成す
る。この際、導電性ペースト３３（外部電極）の縁部
は、アレイ型チップ焼結体３０ａと直接接触せずに、外
部電極とのボンディング力の強いガラスペースト３２ａ
の所定部分に重畳されて接触状態となるため、この接触
により外部電極の付着強度を向上させることができる。
【００２７】次いで、図２（Ｅ）に示すように、上述の
外部電極（焼結された導電性ペースト３３）の表面上に
ニッケルメッキを施し、これにより形成されるニッケル
メッキ層の表面上に鉛、錫、又は錫−鉛合金などのハン
ダメッキ層３４を形成して外部電極の製造を終了する。
ここで、前記ニッケル又は錫などのメッキは、電気鍍金
（electroplating）法又は無電解鍍金（electroless p
lating）法により行う。
外部電極（焼結された導電性ペースト３３）の表面上に
ニッケルメッキを施し、これにより形成されるニッケル
メッキ層の表面上に鉛、錫、又は錫−鉛合金などのハン
ダメッキ層３４を形成して外部電極の製造を終了する。
ここで、前記ニッケル又は錫などのメッキは、電気鍍金
（electroplating）法又は無電解鍍金（electroless p
lating）法により行う。
【００２８】このようにメッキを施すようにすれば、ガ
ラスペースト３２ａの材料はアレイ型チップ焼結体３０
ａの材料に比べて表面抵抗が大きいので、メッキ滲透現
象が発生せず、従って外部電極の表面だけにメッキが行
われることとなる。よって、従来生じていたようなメッ
キ滲透現象による端子間の通電問題を解消することがで
きる。
ラスペースト３２ａの材料はアレイ型チップ焼結体３０
ａの材料に比べて表面抵抗が大きいので、メッキ滲透現
象が発生せず、従って外部電極の表面だけにメッキが行
われることとなる。よって、従来生じていたようなメッ
キ滲透現象による端子間の通電問題を解消することがで
きる。
【００２９】また、従来のメッキ工程においては、外部
電極とアレイ型チップ焼結体とが接合する部位において
メッキ液がアレイ型チップ焼結体と反応し、アレイ型チ
ップ焼結体の表面が融解するという不都合な点があった
が、本実施形態のアレイ型多重チップ素子の製造方法に
よれば、外部電極とアレイ型チップ焼結体３０ａの表面
とが直接的に接触する面積が最小化されているので、メ
ッキ液によるアレイ型チップ焼結体３０ａの表面の浸食
が抑制され、これにより、アレイ型チップ焼結体３０ａ
への外部電極の付着強度を十分に確保することができ
る。
電極とアレイ型チップ焼結体とが接合する部位において
メッキ液がアレイ型チップ焼結体と反応し、アレイ型チ
ップ焼結体の表面が融解するという不都合な点があった
が、本実施形態のアレイ型多重チップ素子の製造方法に
よれば、外部電極とアレイ型チップ焼結体３０ａの表面
とが直接的に接触する面積が最小化されているので、メ
ッキ液によるアレイ型チップ焼結体３０ａの表面の浸食
が抑制され、これにより、アレイ型チップ焼結体３０ａ
への外部電極の付着強度を十分に確保することができ
る。
【００３０】本発明に係るアレイ型多重チップバリスタ
及び従来のアレイ型多重チップバリスタにおける外部電
極の付着強度に関する実験を行ったところ、下記の表１
に示す如き実験結果が得られた。なお、下記の表１は、
本発明に係るアレイ型多重チップバリスタの外部電極の
付着強度と従来の多重チップ素子の外部電極の付着強度
とを比較した比較表である。
及び従来のアレイ型多重チップバリスタにおける外部電
極の付着強度に関する実験を行ったところ、下記の表１
に示す如き実験結果が得られた。なお、下記の表１は、
本発明に係るアレイ型多重チップバリスタの外部電極の
付着強度と従来の多重チップ素子の外部電極の付着強度
とを比較した比較表である。
【００３１】
【表１】
【００３２】上記の表１から明らかなように、本発明に
係るアレイ型多重チップバリスタの外部電極の付着強度
が従来のアレイ型多重チップバリスタの外部電極の付着
強度よりも３．５〜４．５倍高いことが分かる。ここ
で、外部電極の付着強度とは、アレイ型多重チップバリ
スタから外部電極を取り外すときに、外部電極が抜けず
に耐え得る最大力を意味する。
係るアレイ型多重チップバリスタの外部電極の付着強度
が従来のアレイ型多重チップバリスタの外部電極の付着
強度よりも３．５〜４．５倍高いことが分かる。ここ
で、外部電極の付着強度とは、アレイ型多重チップバリ
スタから外部電極を取り外すときに、外部電極が抜けず
に耐え得る最大力を意味する。
【００３３】以上、本発明の一実施形態につき述べた
が、本発明はこの実施形態に限定されるものではなく、
本発明の技術的思想に基づいて各種の変形及変更が可能
である。例えば、既述の実施形態ではアレイ型多重チッ
プ素子としてアレイ型多重チップバリスタを例に挙げて
本発明を説明したが、本発明は、アレイ型多重チップバ
リスタに限定されるものではなく、多様なアレイ型多重
チップ素子の製造方法にも適用することができる。ま
た、複数個の同種のチップ素子により構成されるアレイ
型多重チップ素子に限定されず、複数個の異種のチップ
素子を一体化して成るアレイ型多重チップ素子にも適用
することができる。このようなアレイ型多重チップ素子
としては、例えば、チップバリスタ、チップキャパシ
タ、チップビード、チップＬＣフィルタ及びチップイン
ダクタなどを単位素子として包含することができる。
が、本発明はこの実施形態に限定されるものではなく、
本発明の技術的思想に基づいて各種の変形及変更が可能
である。例えば、既述の実施形態ではアレイ型多重チッ
プ素子としてアレイ型多重チップバリスタを例に挙げて
本発明を説明したが、本発明は、アレイ型多重チップバ
リスタに限定されるものではなく、多様なアレイ型多重
チップ素子の製造方法にも適用することができる。ま
た、複数個の同種のチップ素子により構成されるアレイ
型多重チップ素子に限定されず、複数個の異種のチップ
素子を一体化して成るアレイ型多重チップ素子にも適用
することができる。このようなアレイ型多重チップ素子
としては、例えば、チップバリスタ、チップキャパシ
タ、チップビード、チップＬＣフィルタ及びチップイン
ダクタなどを単位素子として包含することができる。
【００３４】
【発明の効果】以上説明したように、本発明に係るアレ
イ型多重チップ素子においては、アレイ型チップ焼結体
を構成する複数個の単位素子内の内部電極間のアレイ型
チップ焼結体の表面にガラスペーストを形成するように
しているため、これらのガラスペースト間に外部電極を
設けるべく導電性ペーストを塗布してこの導電性ペース
トの表面上にメッキ層を形成する際に、前記ガラスペー
ストの存在によりアレイ型チップ焼結体の表面へのメッ
キ液の滲透現象を防止し得て、端子相互間の通電問題を
解決することができ、従ってアレイ型多重チップ素子の
信頼性を向上し得るという効果がある。
イ型多重チップ素子においては、アレイ型チップ焼結体
を構成する複数個の単位素子内の内部電極間のアレイ型
チップ焼結体の表面にガラスペーストを形成するように
しているため、これらのガラスペースト間に外部電極を
設けるべく導電性ペーストを塗布してこの導電性ペース
トの表面上にメッキ層を形成する際に、前記ガラスペー
ストの存在によりアレイ型チップ焼結体の表面へのメッ
キ液の滲透現象を防止し得て、端子相互間の通電問題を
解決することができ、従ってアレイ型多重チップ素子の
信頼性を向上し得るという効果がある。
【００３５】さらに、本発明に係るアレイ型多重チップ
素子においては、外部電極の縁部をアレイ型チップ焼結
体と直接接触させずに、アレイ型チップ焼結体の材料よ
りも表面抵抗が大きく、かつ、外部電極の付着強度を高
める特性（ボンディング力が強いという特性）を有する
ガラスペーストと接触させるようにしているため、メッ
キ液がアレイ型多重チップ素子の表面を浸食する問題を
解決することができると共に外部電極の付着強度を向上
し得るという効果がある。また、外部電極の縁部をガラ
スペースト３２ａの所定部分に重畳させるようにすれ
ば、外部電極の付着強度をより一層向上させることがで
きる。
素子においては、外部電極の縁部をアレイ型チップ焼結
体と直接接触させずに、アレイ型チップ焼結体の材料よ
りも表面抵抗が大きく、かつ、外部電極の付着強度を高
める特性（ボンディング力が強いという特性）を有する
ガラスペーストと接触させるようにしているため、メッ
キ液がアレイ型多重チップ素子の表面を浸食する問題を
解決することができると共に外部電極の付着強度を向上
し得るという効果がある。また、外部電極の縁部をガラ
スペースト３２ａの所定部分に重畳させるようにすれ
ば、外部電極の付着強度をより一層向上させることがで
きる。
【００３６】また、本発明に係るアレイ型多重チップ素
子の製造方法によれば、電気的に安定で、表面抵抗が大
きく、導電性ペースト（外部電極）とのボンディング力
の強いガラス材料から成るガラスペーストを、外部電極
を形成する前の工程において内部電極間の焼結体表面上
に塗布するようにしているため、メッキ液がアレイ型多
重チップ素子の表面を浸食する問題を解決することがで
きると共に外部電極の付着強度を向上し得るという効果
がある。
子の製造方法によれば、電気的に安定で、表面抵抗が大
きく、導電性ペースト（外部電極）とのボンディング力
の強いガラス材料から成るガラスペーストを、外部電極
を形成する前の工程において内部電極間の焼結体表面上
に塗布するようにしているため、メッキ液がアレイ型多
重チップ素子の表面を浸食する問題を解決することがで
きると共に外部電極の付着強度を向上し得るという効果
がある。
【図１】図１は、本発明に係るアレイ型多重チップ素子
を示す平面図である。
を示す平面図である。
【図２】図２（Ａ）〜（Ｅ）は、本発明に係るアレイ型
多重チップバリスタの製造方法を示す工程図である。
多重チップバリスタの製造方法を示す工程図である。
【図３】図３（Ａ）〜（Ｃ）は、従来のチップバリスタ
（単位素子）の製造方法を示す工程図である。
（単位素子）の製造方法を示す工程図である。
【図４】図４（Ａ）〜（Ｃ）は従来のアレイ型多重チッ
プバリスタの製造方法を示す工程図である。
プバリスタの製造方法を示す工程図である。
３０ 単位素子
３０ａ アレイ型チップ焼結体
３１ 内部電極
３１ａ 内部電極群
３２ ガラスペースト
３２ａ 焼結されたガラスペースト
３３ 焼結された導電性ペースト
３４ ハンダメッキ層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01C 7/10
H01G 4/12 346
H01G 4/30 301
H01L 23/12
Claims (11)
- 【請求項１】 複数個の単位素子を１つの複合チップと
して一体化させて成るアレイ型多重チップ素子におい
て、 （ａ） 前記複数個の単位素子内にそれぞれ配設された
内部電極が両側面に露出するように前記複数個の単位素
子をアレイ型に配列して焼結処理を行なうことにより、
前記複数個の単位素子を一体化して成るアレイ型チップ
焼結体と、 （ｂ） 互いに隣接する前記単位素子の内部電極間の前
記アレイ型チップ焼結体の表面に形成されたガラスペー
ストと、 （ｃ） 互いに隣接する前記ガラスペースト間の前記ア
レイ型チップ焼結体の表面に露出された前記内部電極を
覆うように形成され、かつ、前記ガラスペーストの上面
に少なくとも所定部分が重畳するように形成された導電
性ペーストから成る外部電極と、 をそれぞれ具備することを特徴とするアレイ型多重チッ
プ素子。 - 【請求項２】 前記ガラスペーストの材料は、前記アレ
イ型チップ焼結体の材料よりも表面抵抗が大きく、か
つ、前記外部電極の付着強度を高める特性を有すること
を特徴とする請求項１に記載のアレイ型多重チップ素
子。 - 【請求項３】 前記ガラスペーストは、ＰｂＯが０〜３
０重量％、ＺｎＯが０〜１５重量％、Ａｌ2Ｏ3が１０〜
５０重量％、Ｂ2Ｏ3が１５〜３０重量％、及びＳｉＯ2
が１０〜３０重量％の組成を有することを特徴とする請
求項１又は２に記載のアレイ型多重チップ素子。 - 【請求項４】 複数個の単位素子を１つの複合チップと
して一体化させて成るアレイ型多重チップ素子の製造方
法において、 （ａ） 前記複数個の単位素子内にそれぞれ配設された
内部電極が両側面に露出するように配列して前記複数個
の単位素子を焼結することにより、前記複数個の単位素
子を一体化させて成るアレイ型チップ焼結体を形成する
工程と、 （ｂ） 互いに隣接する前記単位素子の内部電極間の前
記アレイ型チップ焼結体の表面に、前記アレイ型チップ
焼結体よりも表面抵抗が大きく、かつ、後続工程におい
て形成される外部電極との付着強度を高めるガラスペー
ストを塗布する工程と、 （ｃ） 前記ガラスペーストを焼結する工程と、 （ｄ） 互いに隣接する前記ガラスペースト間の前記内
部電極を覆うように導電性ぺ一ストを塗布し、かつ、前
記導電性ぺーストの縁部を前記ガラスペーストの上面の
所定部分に重畳するように塗布する工程と、 （ｅ） 前記導電性ぺ一ストを焼結することにより、前
記内部電極の露出面に接触する外部電極を形成する工程
と、 （ｆ） 前記外部電極の表面にニッケルメッキを施して
ニッケルメッキ層を形成する工程と、 （ｇ） 前記ニッケルメッキ層の表面にハンダ材料から
成るハンダ層を形成する工程と、 を順次行うことを特徴とするアレイ型多重チップ素子の
製造方法。 - 【請求項５】 前記アレイ型チップ焼結体を形成する工
程は、同一の機能を有する同種の複数個の単位素子を一
体化する工程であることを特徴とする請求項４に記載の
アレイ型多重チップ素子の製造方法。 - 【請求項６】 前記アレイ型チップ焼結体を形成する工
程は、異なる機能を有する複数個の異種の単位素子を一
体化する工程であることを特徴とする請求項４に記載の
アレイ型多重チップ素子の製造方法。 - 【請求項７】 前記単位素子は、チップバリスタ、チッ
プキャパシタ、チップビード、チップＬＣフィルタ、チ
ップインダクタ、及びチップレジスタの中の何れか１つ
であることを特徴とする請求項４乃至６の何れか１項に
記載のアレイ型多重チップ素子の製造方法。 - 【請求項８】 前記複数個の単位素子の中の少なくとも
１個は、チップバリスタ、チップキャパシタ、チップビ
ード、チップＬＣフィルタ、チップインダクタ、及びチ
ップレジスタの中の何れか１つであることを特徴とする
請求項４乃至６の何れか１項に記載のアレイ型多重チッ
プ素子の製造方法。 - 【請求項９】 前記ガラスペーストは、ＰｂＯが０〜３
０重量％、ＺｎＯが０〜１５重量％、Ａｌ2Ｏ3が１０〜
５０重量％、Ｂ2Ｏ3が１５〜３０重量％及びＳｉＯ2が
１０〜３０重量％の組成を有することを特徴とする請求
項４乃至８の何れか１項に記載のアレイ型多重チップ素
子の製造方法。 - 【請求項１０】 前記ガラスペーストを焼結する工程
は、前記ガラスペーストを５００〜１０００℃の温度範
囲で１〜４時間にわたって加熱する工程であることを特
徴とする請求項４及び９の何れか１項に記載のアレイ型
多重チップ素子の製造方法。 - 【請求項１１】 前記導電性ぺーストを焼結する工程
は、前記導電性ぺーストを４００〜８００℃の温度範囲
で１〜４時間にわたって加熱する工程であることを特徴
とする請求項４乃至１０の何れか１項に記載のアレイ型
多重チップ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR46807/1998 | 1998-11-02 | ||
| KR1019980046807A KR100274210B1 (ko) | 1998-11-02 | 1998-11-02 | 어레이형 다중 칩 부품 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200706A JP2000200706A (ja) | 2000-07-18 |
| JP3444826B2 true JP3444826B2 (ja) | 2003-09-08 |
Family
ID=19556914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31053199A Expired - Fee Related JP3444826B2 (ja) | 1998-11-02 | 1999-11-01 | アレイ型多重チップ素子及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6159768A (ja) |
| JP (1) | JP3444826B2 (ja) |
| KR (1) | KR100274210B1 (ja) |
| CN (1) | CN1145205C (ja) |
| TW (1) | TW409389B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3758464B2 (ja) * | 2000-05-12 | 2006-03-22 | 株式会社村田製作所 | 積層電子部品 |
| DE10147898A1 (de) * | 2001-09-28 | 2003-04-30 | Epcos Ag | Elektrochemisches Bauelement mit mehreren Kontaktflächen |
| US7463474B2 (en) * | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
| US7576968B2 (en) * | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
| US7152291B2 (en) | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| US6960366B2 (en) * | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
| US7177137B2 (en) * | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
| TWI260657B (en) * | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
| US6982863B2 (en) | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
| CN101128895B (zh) * | 2005-05-26 | 2010-09-01 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
| TW200719553A (en) | 2005-11-08 | 2007-05-16 | Energetic Technology | Three-layer stacked surge absorber and manufacturing method thereof |
| JP4600309B2 (ja) * | 2006-02-13 | 2010-12-15 | Ｔｄｋ株式会社 | バリスタ及び発光装置 |
| JP4623036B2 (ja) * | 2007-03-29 | 2011-02-02 | Ｔｄｋ株式会社 | 電子部品の製造方法及び電子部品 |
| CN102254885B (zh) * | 2010-05-20 | 2014-01-15 | 深南电路有限公司 | 无源器件、无源器件埋入式电路板及其制造方法 |
| US8659161B2 (en) * | 2011-06-21 | 2014-02-25 | Oracle International Corporation | Chip package with reinforced positive alignment features |
| KR101412950B1 (ko) * | 2012-11-07 | 2014-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| PE20230343A1 (es) * | 2015-12-11 | 2023-03-01 | Immatics Biotechnologies Gmbh | Peptidos que estimulan respuestas inmunitarias antitumorales |
| JP2017220521A (ja) * | 2016-06-06 | 2017-12-14 | 株式会社村田製作所 | 電子部品 |
| JP2017220523A (ja) * | 2016-06-06 | 2017-12-14 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2017220524A (ja) * | 2016-06-06 | 2017-12-14 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP6870427B2 (ja) * | 2017-03-30 | 2021-05-12 | Tdk株式会社 | 電子部品 |
| KR102263377B1 (ko) | 2019-04-09 | 2021-06-14 | 주식회사 신성계전 | 초기 밝기 조절이 용이한 조광기 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107586A (en) * | 1988-09-27 | 1992-04-28 | General Electric Company | Method for interconnecting a stack of integrated circuits at a very high density |
| JPH0770370B2 (ja) * | 1989-06-01 | 1995-07-31 | 住友金属鉱山株式会社 | 厚膜抵抗体形成用組成物 |
| JPH0585002U (ja) * | 1992-04-15 | 1993-11-16 | 株式会社大泉製作所 | 非直線抵抗体 |
| JP3285154B2 (ja) * | 1992-05-25 | 2002-05-27 | 株式会社村田製作所 | 表面実装型電子部品の実装構造 |
| US5502667A (en) * | 1993-09-13 | 1996-03-26 | International Business Machines Corporation | Integrated multichip memory module structure |
| JPH097877A (ja) * | 1995-04-18 | 1997-01-10 | Rohm Co Ltd | 多層セラミックチップ型コンデンサ及びその製造方法 |
| US5869353A (en) * | 1997-11-17 | 1999-02-09 | Dense-Pac Microsystems, Inc. | Modular panel stacking process |
-
1998
- 1998-11-02 KR KR1019980046807A patent/KR100274210B1/ko not_active IP Right Cessation
-
1999
- 1999-05-11 TW TW088107592A patent/TW409389B/zh not_active IP Right Cessation
- 1999-05-19 US US09/314,383 patent/US6159768A/en not_active Expired - Lifetime
- 1999-05-27 CN CNB991071182A patent/CN1145205C/zh not_active Expired - Fee Related
- 1999-11-01 JP JP31053199A patent/JP3444826B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1145205C (zh) | 2004-04-07 |
| KR100274210B1 (ko) | 2000-12-15 |
| JP2000200706A (ja) | 2000-07-18 |
| KR20000031022A (ko) | 2000-06-05 |
| CN1253469A (zh) | 2000-05-17 |
| TW409389B (en) | 2000-10-21 |
| US6159768A (en) | 2000-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444826B2 (ja) | アレイ型多重チップ素子及びその製造方法 | |
| JP3376970B2 (ja) | セラミック電子部品 | |
| CN102005297B (zh) | 陶瓷电子部件以及陶瓷电子部件的制造方法 | |
| CN1540692B (zh) | 镀覆接线端 | |
| CN104658756B (zh) | 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 | |
| JP2017191929A (ja) | 積層型キャパシター及びその製造方法 | |
| US9418790B2 (en) | Method for manufacturing a multilayer ceramic electronic component | |
| US10121593B2 (en) | Composite electronic component | |
| JPS63107087A (ja) | 混成集積回路基板 | |
| WO2007148556A1 (ja) | 積層型セラミック電子部品 | |
| US20080308312A1 (en) | Ceramic electronic component | |
| US4953273A (en) | Process for applying conductive terminations to ceramic components | |
| EP1134757B1 (en) | Ceramic electronic component having lead terminal | |
| JP2019096862A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP3008567B2 (ja) | チップ型バリスタ | |
| JP2004200373A (ja) | 電子部品および製造方法 | |
| CN102176375B (zh) | 镀覆接线端 | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JPH08203769A (ja) | セラミック電子部品 | |
| JPH04206910A (ja) | 積層コイルの製造方法 | |
| JP2000299243A (ja) | 積層チップ型電子部品 | |
| JP3261880B2 (ja) | チップ型電子部品の製造方法 | |
| JP2976400B2 (ja) | セラミックチップコンデンサ及びその製造方法 | |
| JPH09120930A (ja) | 積層セラミックコンデンサ | |
| JPH0817673A (ja) | マイカコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |