JP4715000B2

JP4715000B2 - チップ型電子部品の製造方法

Info

Publication number: JP4715000B2
Application number: JP2001046071A
Authority: JP
Inventors: 弘治西村; 智幸鷲▲崎▼; 賢蔵磯▲崎▼
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-02-22
Filing date: 2001-02-22
Publication date: 2011-07-06
Anticipated expiration: 2021-02-22
Also published as: JP2002252124A

Description

【０００１】
【発明の属する技術分野】
本発明は、電子機器等に好適に使用され、特にノイズ対策に使用することが可能なチップ型電子部品及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、フェライト燒結体の貫通孔に内部導体を設けたチップ型インピーダンス素子やフェライトグリーンシートと内部導体を積層し燒結体とした電子部品がノイズ対策部品として小型、薄型化されたデジタル機器に数多く使用されている。
【０００３】
以下、従来の積層型のチップ型インピーダンス素子について説明する。図７は、従来の電子部品の内部構造を示す透視斜視図である。図７において１１は磁性フェライト、１２は内部導体、１３は内部導体と導通する外部電極である。以上のように構成された従来の積層型のチップ型インピーダンス素子は、複数枚の磁性フェライトシート上に内部導体１２を印刷しラミネート等によって積層し、焼成一体化して燒結体端面に導電ペーストを塗布、焼付けて外部電極を形成して製造している。
【０００４】
しかしながら、上記従来の構成で素子形状が小さくなると燒結体端面への導電ペーストの塗布が困難となり、また外部電極が片面２端子以上になると端子間および端子間距離を一定に保持しながら塗布する必要があり、小型化を難しくしている。
【０００５】
そこでチップ型インピーダンス素子の構成を改善した次のような従来の技術（特開平２−３３９０８号公報）が提案されている。この従来の技術は、磁性フェライト基体と内部導電部材が焼成一体化している燒結体端面に凹版印刷により導電ペーストを複数箇所塗布し、焼付けて電子部品を得ようとするものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、シリコンゴム製の凹版に導体ペーストの有機溶剤成分が浸透するために、導電ペーストが燒結体端面に均一の厚みで塗布されず外部電極１３と磁性フェライト基体１１の接合強度が十分でなかったり、また、外部電極の厚みムラによるプリント基板等での実装不良が発生するという問題点があった。
【０００７】
そこで本発明は上記の従来の問題点を解決するもので、プリント基板のランド部への実装性を安定した、さらに容易に製造可能なチップ型電子部品の製造方法を提供することを目的としている。
【０００８】
上記課題を解決するために、フェライト粉末と樹脂バインダーを含む略長方形形状のフェライトシートを設ける第１の工程と、前記シートに印刷等により導電部材による複数のコイル状導体パターンを設ける第２の工程と、前記シートに前記導体パターンを電気的に接続させる導体スルーホールを設ける第３の工程と、フェライトシートと導体パターンを設けたシートおよび導体スルーホールを形成したシートを積層させる第４の工程と、積層した略直方体の積層体を所定の寸法に切断する第５の工程と、前記切断した積層体を８００℃〜１２００℃にて焼成する第６の工程と、積層体内の導体パターンと接触し、前記積層体の対向する一対の端面それぞれに前記積層体の上下面にまで伸びる複数の導電性金属からなる外部電極を設ける第７の工程と、前記外部電極にＮｉ−Ｓｎ膜を設けて外部電極を多層構造にする第８の工程と、前記外部電極の多層構造部分を溶融して曲面を形成する第９の工程と、前記外部電極の曲面の一部を凹凸に加工する第１０の工程を備え、外部電極幅Ａと曲面を有する電極表面高さＢの比率Ｂ／Ａが０．０１〜０．５０とした事を特徴とするチップ型電子部品の製造方法とした。
【００１６】
請求項１記載の発明は、フェライト粉末と樹脂バインダーを含む略長方形形状のフェライトシートを設ける第１の工程と、前記シートに印刷等により導電部材による複数のコイル状導体パターンを設ける第２の工程と、前記シートに前記導体パターンを電気的に接続させる導体スルーホールを設ける第３の工程と、フェライトシートと導体パターンを設けたシートおよび導体スルーホールを形成したシートを積層させる第４の工程と、積層した略直方体の積層体を所定の寸法に切断する第５の工程と、前記切断した積層体を８００℃〜１２００℃にて焼成する第６の工程と、積層体内の導体パターンと接触し、前記積層体の対向する一対の端面それぞれに前記積層体の上下面にまで伸びる複数の導電性金属からなる外部電極を設ける第７の工程と、前記外部電極にＮｉ−Ｓｎ膜を設けて外部電極を多層構造にする第８の工程と、前記外部電極の多層構造部分を溶融して曲面を形成する第９の工程と、前記外部電極の曲面の一部を凹凸に加工する第１０の工程を備え、外部電極幅Ａと曲面を有する電極表面高さＢの比率Ｂ／Ａが０．０１〜０．５０とした事を特徴とするチップ型電子部品の製造方法とすることで、素子の形状や外観が品質的に安定するので、簡便な工程で連続的に大量に製造できるという作用を有する。また、素子の外部電極とプリント基板との実装性を向上させることができ、導電性接着剤（例えば、クリーム半田）の溶融時の半田濡れ性を高めることができる。また、導電性接着剤がリフロー炉での溶融時に強固に溶融接着されるのでプリント基板との実装性を向上させることができる。また、導電性接着剤がリフロー炉での溶融時に強固に溶融接着されるのでプリント基板との実装性を向上させることができる。また、ノイズ除去機能を持たせることができる。また、部品の転がりなどを防止でき、実装性を向上させることができる。また、一つの部品で複数の機能を持たせることができる。
【００１７】
以下、本発明の実施の形態について具体例を図面を参照しながら説明する。
【００１８】
図１〜図３はそれぞれ本発明の実施の形態における電子部品の斜視図、上面図、透視斜視図である。
【００１９】
図１〜図３において、２１は基体で、基体２１は略直方体もしくは略立方体に形成され、特に好ましくは、略直方体状の形状にすることが実装性の面で優れており、しかも断面形状を長方形状とすることが、回路基板等に実装した際に取り付け高さを低くすることができるので、電子機器等の小型化を行うことができる。
【００２０】
また、基体２１は磁性材料や非磁性材料で構成されているが、特に高いインピーダンス値が必要な電子部品の場合には磁性材料が好適に用いられ、低いインピーダンス値が必要な場合には、非磁性材料が好適に用いられる。
【００２１】
基体２１に磁性材料を用いる場合には、フェライト等の酸化物磁性材料の焼成体が好適に用いられ、特にフェライト材料の中でも、Ｎｉ―Ｚｎ系のフェライトを用いる事が好ましく、Ｆｅ₂Ｏ₃―ＮｉＯ−ＺｎＯ系のフェライト材料の具体的構成では、４０〜６０ｍｏｌ％：１０〜３０ｍｏｌ％：２０〜４０ｍｏｌ％とし、時にはこの組成で構成された材料に所定の添加物（Ｃｕ等）を外割で所定量配合しても良く、比透磁率が約４００、固有抵抗値が１０⁶Ω・ｃｍと大きく良好なインピーダンス値を得ることができる。
【００２２】
３１は基体２１の端面４Ａと端面４Ｂの間に設けられた導電部材で、導電部材３１は、銀、銅、ニッケル、金の少なくとも一つから構成することが好ましい。特にこの中でも、銀単体か銀合金（例えば、銀―パラジウム）で構成することが好ましい。また導電部材３１は、コイル状に構成され、線幅が３〜２００μｍ、線厚み１〜８０μｍの略長方形状の線材が好適に用いられており、このコイル状の導電部材３１は、導体スルーホール６を介在して複数枚接続されている。
【００２３】
４１は基体２１の両端面４Ａ、４Ｂにそれぞれ設けられ、導電部材３１と電気的に接触した外部電極で、外部電極４１は端面４Ａ、４Ｂと上下面４ｃ、４ｄの一部に設けられた構成となっており、この構成によって回路基板等との接触面積を大きくすることができ、ランドなどとの接合性を向上させることができる。さらに、外部電極４１の表面が曲面を有しているので、半田等の溶融接合が良好となる。
【００２４】
ここで、導電部材３１と接触した外部電極幅Ａと曲面を有する電極表面高さＢの比率Ｂ／Ａが０．０１〜０．５０が好ましい。０．０１以下では半田の溶融接合が悪く、０．５０以上ではプリント基板への実装時に個々の端子間で半田のぬれ性が不均一になり、その結果素子がプリント基板上のランド面に立つという現象が生じ好ましくない。
【００２５】
また、外部電極４１の曲面の一部に図４に示す凹凸形状の領域を設けることが好ましい。この構成によって、半田との溶融接合面積が増して実装性が向上する。
【００２６】
また、外部電極４１の曲面の一部に図５に示す山形形状の領域を設けることが好ましい。この構成によって、半田との溶融接合面積が増して実装性が向上する。
【００２７】
特に、この様に外部電極４１の形状を規定することで、対向する側面にそれぞれ複数の外部電極４１を形成する場合に有効である。すなわち、外部電極４１がたくさん存在することによって、一つのチップ型電子部品を実装した場合に、接合ポイントが増加し、その結果各接合ポイントにおける確実な接合が要求される。従って上述のとおり、外部電極４１の形状を規定することで、確実な外部電極４１とランドとの接合を実現でき、例えば４つ以上の外部電極４１を有するチップ部品において、確実な実装を行うことができ、実装不良を低減させることができる。
【００２８】
ここで、プリント基板上のランド部での半田との密着強度、および半田のぬれ性の値を（表１）、（表２）に示す。
【００２９】
【表１】

【００３０】
（表１）の結果より、本実施の形態の電子部品が比較例のものに較べ、電極密着強度が約３０％向上していることから、優れた実装性を有する電子部品を得ることができた。
【００３１】
また、半田のぬれ性は、メニスコグラフ法によりゼロクロスタイムを測定し評価した。測定には、本実施の形態の電子部品、および比較例の素子を予め１２０℃、２気圧にて２．５時間前処理を行い電極表面を酸化させたものを試験した。
【００３２】
【表２】

【００３３】
（表２）の結果から本実施の形態の電子部品が通常比較例の素子に較べゼロクロスタイムが短いことがわかる。これは、半田ぬれ性が良好であることを示している。
【００３４】
外部電極４１の構成材料としては、銀、金、銅、ニッケル、スズの少なくとも一つかそれらの合金が好適に用いられる。更に、半田等の接合材や、Ｓｎ単体もしくはＳｎとＡｇ、Cｕ、Ｚｎ、Ｂｉ、Ｉｎの少なくとも一つから構成される鉛フリー半田等も好適に用いられる。また、外部電極４１を多層構造とすることもできる。例えば、銀などの導電性金属を塗布して焼き付け、その上に、耐食性を向上させるためにＮｉ−ＳｎやＮｉ−Ｃｒ膜を設け、その上に半田や鉛フリー半田等を設ける。
【００３５】
最も一般的に用いられるものが、銀単体或いは銀と他の合金を端面４Ａ、４Ｂ、４ｃ、４ｄに塗布して焼き付ける方法が用いられ、この様な構成によって、製法が簡単で、生産性などを向上させることができる。
【００３６】
以上の様に構成された、電子部品について、以下その製造方法について説明する。
【００３７】
まず、第１の工程としてブチラール等の樹脂とフタール酸系の可塑剤等と酢酸ブチル等の溶剤とを溶解させたビークルとＮｉ、Ｚｎ、Ｃｕ、系等のフェライト粉末とを混練してなる磁性体スラリーをＰＥＴ等の支持体の上面にドクターブレード法等のシート成形方法により塗布し、その後連続して乾燥を行い図６のセラミックシート７Ａを得る。
【００３８】
次に第２の工程として、セラミックシート７Ａに銀または銀パラジウム等の導電材料をスクリーン印刷等の方法により所定のパターンを形成し、導体パターン７７が形成されたセラミックシート７Ｂ得る。
【００３９】
次に第３の工程として、セラミックシート７Ａにパンチング等により直径約０．１ｍｍの貫通孔を形成する。この貫通孔に銀または銀パラジウム等の導電材料をスクリーン印刷等で充填し、その後乾燥し図６の導体スルーホール７０が形成されたセラミックシート７ｃを得る。
【００４０】
また、導体スルーホール７０が形成されたセラミックシート７ｃにも銀または銀パラジウム等の導電材料をスクリーン印刷等の方法により所定のパターンを形成し、導体パターン７７を形成する。このとき導体スルーホール７０と導体パターン７７は電気的に接合されている。
【００４１】
次に第４の工程として、約１３０℃で発泡する粘着シート上に導体が形成されていないセラミックシート７Ａを積層しＰＥＴ等の支持体を剥離する。その上にセラミックシート同士が接するようにセラミックシート７Ａを置き約６０℃から１２０℃で熱圧着して積層しＰＥＴ等の支持体を剥離する。この積層を数回繰り返した後、導体スルーホール７０が形成されたセラミックシート７ｃの導体パターン７７を形成したセラミックシート７Ａを同様の方法にて積層する。
【００４２】
次に導体パターン７７を形成したセラミックシート７Ｂを同様の方法にて積層する。このとき下部の導体パターン７７と導体スルーホール７０は電気的に接合されている。
【００４３】
次にそれらが積層された上にセラミックシート７Ａを同様の方法で圧着積層させ、積層体を得る。
【００４４】
以上、図６での製造方法は、わかりやすく説明するために１個の素子を解体した場合であり、実際の製造では、素子を複数個取りできるように導体パターン７７、導体スルーホール７０がそれぞれ複数個取りできるようにして設計製造している。
【００４５】
次に第５の工程として、複数個取りされるこの積層体を所定のサイズの個片に切断し、発泡シートを約１３０℃で約５分間加熱発泡させた後、個片にばらし、これらをセラミック等のさやに所定量入れ、約９００℃で３時間焼成した。
【００４６】
次に第６の工程として、焼結体の対向する端面に図６の導電パターン７７と電気的に接続するように銀等の導電ペーストを塗布・乾燥し約８５０℃で焼成して図１に示すような外部電極４１を形成する。
【００４７】
次に第７の工程として、必要に応じて外部電極を覆うようにニッケル−スズめっき、半田めっき等を施して外部電極を多層構造にした。
【００４８】
次に第８の工程として、リフロー炉で約２６０℃にて外部電極の多層構造部分を溶融して曲面を有する外部電極を得た。
【００４９】
次に第９の工程として、外部電極の曲面の一部を凹凸、山形形状に加工して、電子部品２０を作製した。
【００５０】
【発明の効果】
本発明は、基体に埋設された導電部材と、基体に設けられ、導電部材と接触した外部電極とを備えた電子部品であって、外部電極の表面に曲面を有し、曲面の一部に凹凸、または山形形状の電極領域を設けたことによって、導電性接着剤（クリーム半田、鉛フリー半田）がリフロー炉での溶融時に強固に外部電極の曲面、および凹凸部分、山形形状部分に溶融接着されるのでプリント基板との実装性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における電子部品の斜視図
【図２】本発明の実施の形態における電子部品の上面図
【図３】本発明の表面実施の形態における電子部品の透視斜視図
【図４】本発明の実施の形態における電子部品の外部電極を示す上面図
【図５】本発明の実施の形態における電子部品の外部電極を示す上面図
【図６】本発明の実施の形態における製造方法の積層体の分解斜視図
【図７】従来の電子部品の内部構造を示す透視斜視図
【符号の説明】
７Ａセラミックシート
７Ｂ導体パターンを形成したセラミックシート
７ｃ導体スルーホールを形成したセラミックシート
２１基体
３１導電部材
４１外部電極

Claims

フェライト粉末と樹脂バインダーを含む略長方形形状のフェライトシートを設ける第１の工程と、前記シートに印刷等により導電部材による複数のコイル状導体パターンを設ける第２の工程と、前記シートに前記導体パターンを電気的に接続させる導体スルーホールを設ける第３の工程と、フェライトシートと導体パターンを設けたシートおよび導体スルーホールを形成したシートを積層させる第４の工程と、積層した略直方体の積層体を所定の寸法に切断する第５の工程と、前記切断した積層体を８００℃〜１２００℃にて焼成する第６の工程と、積層体内の導体パターンと接触し、前記積層体の対向する一対の端面それぞれに前記積層体の上下面にまで伸びる複数の導電性金属からなる外部電極を設ける第７の工程と、前記外部電極にＮｉ−Ｓｎ膜を設けて外部電極を多層構造にする第８の工程と、前記外部電極の多層構造部分を溶融して曲面を形成する第９の工程と、前記外部電極の曲面の一部を凹凸に加工する第１０の工程を備え、外部電極幅Ａと曲面を有する電極表面高さＢの比率Ｂ／Ａが０．０１〜０．５０とした事を特徴とするチップ型電子部品の製造方法。