JP2817873B2 - 混成集積回路基板及びその製造方法 - Google Patents
混成集積回路基板及びその製造方法Info
- Publication number
- JP2817873B2 JP2817873B2 JP6233395A JP23339594A JP2817873B2 JP 2817873 B2 JP2817873 B2 JP 2817873B2 JP 6233395 A JP6233395 A JP 6233395A JP 23339594 A JP23339594 A JP 23339594A JP 2817873 B2 JP2817873 B2 JP 2817873B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive material
- plating layer
- plating
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は混成集積回路基板、例え
ばアルミナ・グリーンシート等を焼結した基板上に厚膜
抵抗体等を形成するのに好適な混成集積回路基板及びそ
の製造方法に関する。 【０００２】 【従来の技術】従来、スルーホールを有する混成集積回
路基板において、スルーホール部をＮｉめっき、Ａｕめ
っき等の導体により埋めて、基板上の導体との電気的接
続を行っていた。 また、基板上にタングステン等の多孔
質な導体材料を形成し、導体材料とフリップチップ等と
の電気的接続を行う場合、特開昭５５−１２２６６６号
公報に記載されているように、導体材料上に金、銅、錫
等の鉛−錫を主成分とする半田合金によくぬれる材料を
形成し、この材料上に例えばフリップチップ等を半田
（Ｐｂ−Ｓｎ）により電気的に接続し、搭載するものが
ある。 【０００３】 【発明が解決しようとする課題】しかしながら、従来の
ようなスルーホール部をＮｉめっき、Ａｕめっき等の導
体により埋めたものでは、スルーホール部の表面と基板
の表面との間に段差が生じるといった不具合が生じるば
かりでなく、基板表面に露出しためっきの面積がスルー
ホール部の径によって規制されるので、基板上の導体材
料とスルーホール部のめっき層との接合強度が充分に得
られないという問題がある。 仮に、この構成において、
導体材料とスルーホール部に形成されるめっき層との接
合強度を強くするためにスルーホール部の径を大きくす
ると、めっき金属と基板との熱膨張係数の違いが無視で
きなくなる。 また従来のように導体材料とフリップチッ
プ等との電気的接続を行う場合、単に導体材料上に半田
にぬれやすい材料を形成しただけでは、めっきと導体材
料との接合強度が弱くなってしまったり、めっき膨れ量
が大きくなってしまうという問題が発生する。また、半
田のぬれ性についても問題がある。 【０００４】そこで本発明は上記種々の問題に鑑みてな
されたものであって、スルーホール上において、基板上
の導体材料とフリップチップ等とを好適に半田付け可能
とするスルーホールを有する混成集積回路基板を提供す
ることを目的とする。 【０００５】 【課題を解決するための手段】上記目的を達成するため
に本発明の混成集積回路基板は、スルーホールを有し、
焼結する事により形成される基板と、前記スルーホール
に充填されると共に前記基板の表面まで露出するように
前記基板上に印刷されてなる、前記基板の焼結温度より
高融点で多孔質な導体材料と、その膜厚が２μｍ乃至４
μｍの範囲であり、前記導体材料の露出表面全体を覆う
ように該導体材料上に直接めっきしてから焼成する事に
より該めっきの粒子が成長せしめられた銅によるめっき
層と、前記めっき層において、前記基板上に配置される
素子との接続部上に形成される半田と、を備えた事を特
徴とする。 【０００６】また、本発明の構成集積回路基板の製造方
法は、スルーホールが形成された基板の焼成温度よりも
高温の融点を有する多孔質の導体材料を前記スルーホー
ルに充填すると共に前記基板の表面まで露出するように
該基板上に印刷する工程と、前記導体材料が設けられた
前記基板を焼成する工程と、前記導体材料の露出表面全
体を覆うように該導体材料上に膜厚が２μｍ乃至４μｍ
の範囲となるように直接銅めっきし、しかる後焼成する
事により該銅めっきの粒子を成長させる工程と、前記め
っき層において、前記基板上に配置される素子との接続
部上に半田を形成する工程と、を備えたことを特徴とす
る。 【０００７】 【発明の作用効果】したがって、本発明によれば、導体
材料の露出表面全体を銅めっき層により覆うことにより
導体材料の酸化が防止できる。 そして、本発明のような
多孔質な導体材料上に銅によるめっき層を形成してから
焼成する事により銅めっきの粒子が成長せしめられたも
のでは、銅めっき中の銅イオンは比較的還元力が強いた
め析出しやすく、又、めっき時にはその大きさが０．１
〜０．２μｍ程度といった比較的小さな銅粒子であるの
で、多孔質な導体材料中の奥深い所まで入り込み、導体
材料と銅めっき層がからみあって接合強度が強くなる。
本願発明者が実験を試みた結果、図７に示すように、銅
めっき層の膜厚が２μｍ以上であると、銅めっき層の表
面のー部に露出する導体材料による黒色斑点の発生が少
なくなる事、そして接合強度が強くなる事が判明した。
ただし、図１０に示すように、銅めっき層の膜厚が厚く
なりすぎると、めっき膨れ量が大きくなってしまう。め
っき膨れ量が５％以下であれば実用上ほとんど問題はな
いので、銅めっき層の膜厚は４μｍ以下が良好である事
がわかる。さらに、図８に示すように、銅めっき層の膜
厚が２μｍ以上であると半田の濡れ性が著しく向上する
ことが判明した。したがって、銅めっき層の膜厚を２μ
ｍ乃至４μｍの範囲にすることで、銅めっき層上の半田
ぬれ性が良好となると共に、導体材料との接合強度が強
くなり、さらに、めっきが膨れてしまうことがない。さ
らに、導体材料が基板表面まで露出するように基板表面
に印刷されているので、スルーホール部の表面と基板の
表面との間に段差が生じるといった不具合を本質的に取
り除くことができ、さらに基板の表面に露出した導体材
料の面積を大きくできるので、この導体材料と銅による
めっき層との接合強度をより強くすることができ、また
導体材料上に形成しためっき層の膨れ量を抑え、かつ半
田の濡れ性を向上させることができる。これによって、
スルーホール上において、基板上の導体材料とフリップ
チップ等とを好適に半田付けできる。 【０００８】 【実施例】以下本発明を図に示す実施例を用いて説明す
る。図１(a) 、(b) は本発明の一実施例を示す断面図で
ある。図において、１はアルミナセラミックスを９０〜
９６％含有するセラミックスグリーンシート１であり、
そのセラミックスグリーンシート１上に高融点金属材料
であるＭｏ（融点は２６２２℃）、Ｗ（融点は３３８２
℃）等から成る導体材料２を印刷形成し、公知のレイヤ
ー積層法、印刷法等により積層して多層基板３を形成す
る。例えばレイヤー積層法を採用した場合には、あらか
じめ必要な層数のセラミックスグリーンシート１上に導
体材料２を印刷しておき、ビアフィル圧入等を施して、
それらをラミネートした後約１６００℃の還元雰囲気中
で焼成して１枚の多層基板３を形成する。なお、図１
(a) では多層基板３を模式的に示しているが、具体的に
は、図１(a) 中Ｃ部に対する断面図である図１(b) に示
すように、多層基板３の最上層３ｂのスルーホール部３
ａにも導体材料２が形成され、さらにその導体材料２は
最上層３ｂの表面にまで露出している。 【０００９】そして多層基板３の最上層に露出させた部
分の導体材料２の表面を覆うようにしてＣｕによるめっ
き層（以下「Ｃｕめっき層」という）４を形成する。
尚、このＣｕめっき層４を形成する方法としては、例え
ば化学銅めっき等の無電解めっきが適用可能である。さ
らに、このＣｕめっき層４の表面を覆い、且つ後述する
厚膜抵抗体６の形成位置まで延在させてターミナル導体
としてのＣｕによる厚膜導体層（以下「Ｃｕ厚膜導体
層」という）５を形成する。そうした上で所定の位置に
厚膜抵抗体６を形成し、この厚膜抵抗体６及びＣｕ厚膜
導体層５を窒素雰囲気中にて焼成する。また、Ｃｕめっ
き層４の表面上にフリップチップ８を半田７により接続
することにより、多層基板３上にフリップチップ８を形
成している。ここで、Ｃｕめっき層４と導体材料２との
接触を確実なものとする為にはシンタリングする必要が
あるが、本実施例においては厚膜抵抗体６及びＣｕ厚膜
導体層５の焼成時において、Ｃｕめっき層４も同時に加
熱されるので、シンタリングしたのと同様な効果が得ら
れる。 【００１０】そこで上記構成によると、Ｃｕ厚膜導体層
５及び厚膜抵抗体６の焼結を窒素雰囲気中で行なってい
るので、導体材料２の酸化を抑制でき、又、導体材料２
と厚膜抵抗体６との電気接続を行なうために用いた接合
中間層としてのＣｕめっき層４を形成した部分における
接触抵抗は、図３の熱サイクルと接触抵抗との関係図中
三角（△）プロットによる線に示すように、後述する理
由から比較的小さくなっている。又、その部分における
接合強度は、図４の接合強度の経時変化を表す特性図中
三角（△）プロットによる線に示すように、後述する理
由から接合強度は強くなっており、同時に経時安定性も
向上している。尚、図３における値は−４０℃で２０
分、１５０℃で２０分を１サイクルとして得られたもの
であり、図３、図４中丸（○）プロットによる線は、Ｃ
ｕメッキ層４を形成しない場合、すなわち導体材料２上
に直接Ｃｕ厚膜導体層５を形成した場合において得られ
た値である。 【００１１】次に、導体材料２とＣｕ厚膜導体層５との
間にＣｕめっき層４を介在させた事により、その部分
（接合部）における接触抵抗、接合強度が改善される理
由を図５及び図６の接合部の断面図をモデル化した図を
用いて説明する。Ｃｕめっき層４を形成しない場合を図
５に示す。導体材料２は通常多孔質であるが、Ｃｕ厚膜
導体層５のＣｕ粒子５ｂの大きさは０．１〜５μｍ程度
であり、導体材料２中へ入り込む事が出来ない。しか
も、Ｃｕ厚膜導体層５の成分中には多層基板３との接着
力を生むためにＢｉ、Ｂ、Ｓｉ等のガラス質５ａが入っ
ており、このガラス質５ａがＣｕ厚膜導体層５の焼成の
際に導体材料２とＣｕ厚膜導体層５との界面にまで到達
しており、導体材料２とＣｕ厚膜導体層５との接合の妨
げとなっている。 【００１２】図６に示すＣｕメッキ層４を形成した場
合、すなわち本発明の構成においては、Ｃｕめっき中の
Ｃｕイオンは比較的還元力が強いために析出し易く、
又、めっき時にはその大きさが０．１〜０．２μｍ程度
といった比較的小さなＣｕ粒子４ａであるので多孔質な
導体材料２中の奥深い所まで入り込み、Ｃｕ厚膜導体層
５の焼成後には導体材料２とＣｕめっき層４が接合面に
てからみあって接合する事になり、したがって接合強度
が強くなり、又、Ｃｕめっき層４と導体材料２との間に
何らガラス質による層が形成される事もないので接触抵
抗が低下するものと考えられる。尚、本発明者が破壊試
験を行った結果によると、接合の剥がれは主にＣｕめっ
き層４と導体材料２との間で起こり、Ｃｕめっき層４と
Ｃｕ厚膜導体層５との間に形成されるガラス質５ａは接
合強度を低下させる主な原因ではなく、その主な原因は
図５に示す空間２ａにあると考えられる。 【００１３】なお、本実施例において、多層基板３の表
面上においても、導体材料２を回路形成のための配線手
段として用いてもよい。次に、本発明をフリップチップ
やコンデンサ等を形成する場合において採用した他の実
施例として図２に示す断面図を用いて説明する。図にお
いて、図１に示す実施例と同ー構成要素には同ー符号を
付してその説明は省略する。本実施例においては、導体
材料２全面を覆うようにして形成したＣｕめっき層４全
面を覆うように半田７を形成しており、その半田７とバ
ンプ８ａ、電極９ａとを接着する事により、それぞれフ
リップチップ８、例えばコンデンサ９等のディスクリー
ト素子を接続している。そこで本実施例においても図１
に示す実施例と同様に導体材料２との接合部における接
触抵抗、接合強度の改善を行うことができる他、以下に
示す効果がある。 【００１４】半田を融解した際には約２５０℃にな
り、導体材料２が多少酸化する事が考えられるが、導体
材料２をＣｕめっき層４で覆っているのでそれを防止す
る事ができる。 Ｃｕめっき層４を形成する際に、Ｃｕはそのイオン化
傾向が比較的小さい為に析出し易く、従来Ｎｉめっき層
を形成するのに行なっていた触媒による導体材料２表面
の活性化を行なわなくて済み、製造工程をその分簡単に
する事ができる。又Ｎｉは一度酸化されるとその酸化物
の除去が困難（強酸が必要）であるがＣｕの酸化物は容
易に除去できるという効果もある。 【００１５】従来、多層基板の最上層直下における導
体材料がスルーホール部には形成されておらず、スルー
ホール部にはＮｉめっき、Ａｕめっき等の導体により埋
めて、最上層表面の厚膜導体との電気的接続を行なって
いたのに対し、本実施例は導体材料２が多層基板３の表
面にまで露出して形成されている事から、スルーホール
部の表面と多層基板の表面との間に段差が生じるといっ
た不具合を本質的に取り除く事ができ、又、多層基板３
の表面に露出した導体材料２の面積を大きくできるの
で、Ｃｕめっき層４との接合強度をより強くすることが
できる。又、従来構成であると、スルーホール部の厚み
に等しい厚さをもってＮｉ等のめっき層を形成する必要
があり、無電解めっきではその厚みを確保するのが困難
であり、電解めっきではその為に基板内に電気的配線を
行なう必要があるという不具合があるのに対し、本実施
例によると、Ｃｕめっき層４の厚みは比較的薄くてすむ
のでそのような問題が生じることはない。尚、従来構成
において、導体材料とスルーホール部に形成されるめっ
き層との接合強度を強くする為にスルーホール部の径を
大きくすると、めっき金属と基板との熱膨張係数の違い
が無視できなくなる。 【００１６】尚、上記、の効果は、言うまでもなく
図１における実施例においても同様である。次に、上記
図１、図２における実施例において、Ｃｕめっき層４の
膜厚を調整する事により、より良好な接合が得られる事
を図７、図８、図１０を用いて説明する。 【００１７】図７は、本発明の実験結果に基づく図であ
り、横軸にＣｕめっき層４の厚み、縦軸にＣｕめっき層
４と導体材料２としてのＷとの接合強度を表す。図７か
らＣｕめっき層４の膜厚が約２μｍ以上であると接合強
度が強くなる事がわかる。又、図中点線はＣｕめっき層
４をシンタリングした際に、Ｃｕめっき層４の表面のー
部に露出するＷによる黒色斑点の発生状況を表す特性で
あり、膜厚が約２μｍ以下になるとその発生が多くなる
ことがわかる。そして、この黒色斑点が多くなると、Ｗ
には半田が付着しないことからＣｕめっき層４上の半田
濡れ性が悪化する。図８は、横軸にＣｕめっき層４の膜
厚、縦軸に半田濡れ性を表す図であり、上述したような
理由から膜厚が２μｍ以上であると半田濡れ性が良好で
あることがわかる。 【００１８】図１０は実験結果に基づく、めっき層が膨
れ上がる程度を表す特性図であり、横軸にＣｕめっき層
４の厚み、縦軸にＣｕめっき層４が良好に形成された部
分と膨れが生じた部分との面積比（膨れ量（％））を表
す。尚、実験は導体材料２としてのＷの大きさを２．１
×０．６５ｍｍとし、その上にＣｕめっき層４を形成し
た。膨れ量が５％以下であれば実用上ほとんど問題はな
いので、図１０からＣｕめっき層４の膜厚は約４μｍ以
下が良好である事が分かる。 【００１９】従って、上述の図７、図８及びこの図１０
からＣｕめっき層４の膜厚は約２〜４μｍの範囲が良好
である。尚、以上の説明においてＣｕめっき層４の膜厚
とは図１中におけるｔに相当するものであり、又、図中
丸プロットは数回測定したものの平均値を表す。尚、本
発明は上記二つの実施例に限定される事なくその主旨を
逸脱しない限り、例えば以下の如く種々変形可能であ
る。 【００２０】 (1) 導体材料２を印刷する基板としては多層基板３でな
くてもよく、１枚の基板でもよい。 (2) 多層基板３上の配線導体等と導体材料２の接合にも
採用できる。 (3) 図１のように、Ｃｕめっき層４はその導体材料２の
少なくともー部を覆っていればよく、Ｃｕ厚膜導体層
５、半田７もそのＣｕめっき層４の少なくともー部を覆
っていればよいが、そのように形成する場合、例えばエ
ポキシ樹脂等によりそれらの層の表面をコーティング
し、又、半田を融解する際にも窒素等の還元雰囲気中で
行うといったようにすると、酸化防止においてより効果
がある。 【００２１】(4) 上記実施例において、Ｃｕめっき層４
を形成する部分、即ち導体材料２を露出させる部分の配
置、および半田７等の導体のパターンは、図９（ａ）の
上面図に示すように、Ｃｕめっき層４を等間隔に配置
し、導体パターンはそのＣｕめっき層４を形成した位置
から互いに平行に、短冊状に形成してもよく、又、同図
（ｂ）の上面図に示すように、同めっき層４を比較的長
い間隔にして形成し、導体パターンはＣｕめっき層４の
形成した部分においては比較的大きな面積にて形成し、
その部分から所定の位置まで引き延ばすように形成して
もよい。尚、同図（ａ）のように形成した場合には、例
えばフリップチップ８のバンプ８ａは図中Ａに示す領域
の導体パターン上に接続され、同図（ｂ）のように形成
した場合には、図中Ｂに示す領域の導体パターン上に接
続される。ここで、同図（ａ）に示す例においては、多
層基板３、導体材料２の焼結の程度のばらつきにより、
半田７あるいはバンプ８ａとのずれが生じる可能性があ
るが、同図（ｂ）に示す例においては、Ｃｕめっき層４
の形成した部分では比較的大きな面積にて導体パターン
を形成しているので、そのようなずれを吸収できる。
又、バンプ８ａ等と半田７との接着時に直接、熱的、機
械的影響をＣｕめっき層４が受ける事がなくなるので、
その分信頼性を高める事ができる。 【００２２】尚、本発明の言う、銅によるめっき層の代
用手段として、銀（Ａｇ）又は白金（Ｐｔ）によるめっ
き層を形成する事によっても、導体材料の酸化防止、接
触抵抗、接合強度の改善ができるが、両者共に高価な金
属であり実用的ではない。 【００２３】
ばアルミナ・グリーンシート等を焼結した基板上に厚膜
抵抗体等を形成するのに好適な混成集積回路基板及びそ
の製造方法に関する。 【０００２】 【従来の技術】従来、スルーホールを有する混成集積回
路基板において、スルーホール部をＮｉめっき、Ａｕめ
っき等の導体により埋めて、基板上の導体との電気的接
続を行っていた。 また、基板上にタングステン等の多孔
質な導体材料を形成し、導体材料とフリップチップ等と
の電気的接続を行う場合、特開昭５５−１２２６６６号
公報に記載されているように、導体材料上に金、銅、錫
等の鉛−錫を主成分とする半田合金によくぬれる材料を
形成し、この材料上に例えばフリップチップ等を半田
（Ｐｂ−Ｓｎ）により電気的に接続し、搭載するものが
ある。 【０００３】 【発明が解決しようとする課題】しかしながら、従来の
ようなスルーホール部をＮｉめっき、Ａｕめっき等の導
体により埋めたものでは、スルーホール部の表面と基板
の表面との間に段差が生じるといった不具合が生じるば
かりでなく、基板表面に露出しためっきの面積がスルー
ホール部の径によって規制されるので、基板上の導体材
料とスルーホール部のめっき層との接合強度が充分に得
られないという問題がある。 仮に、この構成において、
導体材料とスルーホール部に形成されるめっき層との接
合強度を強くするためにスルーホール部の径を大きくす
ると、めっき金属と基板との熱膨張係数の違いが無視で
きなくなる。 また従来のように導体材料とフリップチッ
プ等との電気的接続を行う場合、単に導体材料上に半田
にぬれやすい材料を形成しただけでは、めっきと導体材
料との接合強度が弱くなってしまったり、めっき膨れ量
が大きくなってしまうという問題が発生する。また、半
田のぬれ性についても問題がある。 【０００４】そこで本発明は上記種々の問題に鑑みてな
されたものであって、スルーホール上において、基板上
の導体材料とフリップチップ等とを好適に半田付け可能
とするスルーホールを有する混成集積回路基板を提供す
ることを目的とする。 【０００５】 【課題を解決するための手段】上記目的を達成するため
に本発明の混成集積回路基板は、スルーホールを有し、
焼結する事により形成される基板と、前記スルーホール
に充填されると共に前記基板の表面まで露出するように
前記基板上に印刷されてなる、前記基板の焼結温度より
高融点で多孔質な導体材料と、その膜厚が２μｍ乃至４
μｍの範囲であり、前記導体材料の露出表面全体を覆う
ように該導体材料上に直接めっきしてから焼成する事に
より該めっきの粒子が成長せしめられた銅によるめっき
層と、前記めっき層において、前記基板上に配置される
素子との接続部上に形成される半田と、を備えた事を特
徴とする。 【０００６】また、本発明の構成集積回路基板の製造方
法は、スルーホールが形成された基板の焼成温度よりも
高温の融点を有する多孔質の導体材料を前記スルーホー
ルに充填すると共に前記基板の表面まで露出するように
該基板上に印刷する工程と、前記導体材料が設けられた
前記基板を焼成する工程と、前記導体材料の露出表面全
体を覆うように該導体材料上に膜厚が２μｍ乃至４μｍ
の範囲となるように直接銅めっきし、しかる後焼成する
事により該銅めっきの粒子を成長させる工程と、前記め
っき層において、前記基板上に配置される素子との接続
部上に半田を形成する工程と、を備えたことを特徴とす
る。 【０００７】 【発明の作用効果】したがって、本発明によれば、導体
材料の露出表面全体を銅めっき層により覆うことにより
導体材料の酸化が防止できる。 そして、本発明のような
多孔質な導体材料上に銅によるめっき層を形成してから
焼成する事により銅めっきの粒子が成長せしめられたも
のでは、銅めっき中の銅イオンは比較的還元力が強いた
め析出しやすく、又、めっき時にはその大きさが０．１
〜０．２μｍ程度といった比較的小さな銅粒子であるの
で、多孔質な導体材料中の奥深い所まで入り込み、導体
材料と銅めっき層がからみあって接合強度が強くなる。
本願発明者が実験を試みた結果、図７に示すように、銅
めっき層の膜厚が２μｍ以上であると、銅めっき層の表
面のー部に露出する導体材料による黒色斑点の発生が少
なくなる事、そして接合強度が強くなる事が判明した。
ただし、図１０に示すように、銅めっき層の膜厚が厚く
なりすぎると、めっき膨れ量が大きくなってしまう。め
っき膨れ量が５％以下であれば実用上ほとんど問題はな
いので、銅めっき層の膜厚は４μｍ以下が良好である事
がわかる。さらに、図８に示すように、銅めっき層の膜
厚が２μｍ以上であると半田の濡れ性が著しく向上する
ことが判明した。したがって、銅めっき層の膜厚を２μ
ｍ乃至４μｍの範囲にすることで、銅めっき層上の半田
ぬれ性が良好となると共に、導体材料との接合強度が強
くなり、さらに、めっきが膨れてしまうことがない。さ
らに、導体材料が基板表面まで露出するように基板表面
に印刷されているので、スルーホール部の表面と基板の
表面との間に段差が生じるといった不具合を本質的に取
り除くことができ、さらに基板の表面に露出した導体材
料の面積を大きくできるので、この導体材料と銅による
めっき層との接合強度をより強くすることができ、また
導体材料上に形成しためっき層の膨れ量を抑え、かつ半
田の濡れ性を向上させることができる。これによって、
スルーホール上において、基板上の導体材料とフリップ
チップ等とを好適に半田付けできる。 【０００８】 【実施例】以下本発明を図に示す実施例を用いて説明す
る。図１(a) 、(b) は本発明の一実施例を示す断面図で
ある。図において、１はアルミナセラミックスを９０〜
９６％含有するセラミックスグリーンシート１であり、
そのセラミックスグリーンシート１上に高融点金属材料
であるＭｏ（融点は２６２２℃）、Ｗ（融点は３３８２
℃）等から成る導体材料２を印刷形成し、公知のレイヤ
ー積層法、印刷法等により積層して多層基板３を形成す
る。例えばレイヤー積層法を採用した場合には、あらか
じめ必要な層数のセラミックスグリーンシート１上に導
体材料２を印刷しておき、ビアフィル圧入等を施して、
それらをラミネートした後約１６００℃の還元雰囲気中
で焼成して１枚の多層基板３を形成する。なお、図１
(a) では多層基板３を模式的に示しているが、具体的に
は、図１(a) 中Ｃ部に対する断面図である図１(b) に示
すように、多層基板３の最上層３ｂのスルーホール部３
ａにも導体材料２が形成され、さらにその導体材料２は
最上層３ｂの表面にまで露出している。 【０００９】そして多層基板３の最上層に露出させた部
分の導体材料２の表面を覆うようにしてＣｕによるめっ
き層（以下「Ｃｕめっき層」という）４を形成する。
尚、このＣｕめっき層４を形成する方法としては、例え
ば化学銅めっき等の無電解めっきが適用可能である。さ
らに、このＣｕめっき層４の表面を覆い、且つ後述する
厚膜抵抗体６の形成位置まで延在させてターミナル導体
としてのＣｕによる厚膜導体層（以下「Ｃｕ厚膜導体
層」という）５を形成する。そうした上で所定の位置に
厚膜抵抗体６を形成し、この厚膜抵抗体６及びＣｕ厚膜
導体層５を窒素雰囲気中にて焼成する。また、Ｃｕめっ
き層４の表面上にフリップチップ８を半田７により接続
することにより、多層基板３上にフリップチップ８を形
成している。ここで、Ｃｕめっき層４と導体材料２との
接触を確実なものとする為にはシンタリングする必要が
あるが、本実施例においては厚膜抵抗体６及びＣｕ厚膜
導体層５の焼成時において、Ｃｕめっき層４も同時に加
熱されるので、シンタリングしたのと同様な効果が得ら
れる。 【００１０】そこで上記構成によると、Ｃｕ厚膜導体層
５及び厚膜抵抗体６の焼結を窒素雰囲気中で行なってい
るので、導体材料２の酸化を抑制でき、又、導体材料２
と厚膜抵抗体６との電気接続を行なうために用いた接合
中間層としてのＣｕめっき層４を形成した部分における
接触抵抗は、図３の熱サイクルと接触抵抗との関係図中
三角（△）プロットによる線に示すように、後述する理
由から比較的小さくなっている。又、その部分における
接合強度は、図４の接合強度の経時変化を表す特性図中
三角（△）プロットによる線に示すように、後述する理
由から接合強度は強くなっており、同時に経時安定性も
向上している。尚、図３における値は−４０℃で２０
分、１５０℃で２０分を１サイクルとして得られたもの
であり、図３、図４中丸（○）プロットによる線は、Ｃ
ｕメッキ層４を形成しない場合、すなわち導体材料２上
に直接Ｃｕ厚膜導体層５を形成した場合において得られ
た値である。 【００１１】次に、導体材料２とＣｕ厚膜導体層５との
間にＣｕめっき層４を介在させた事により、その部分
（接合部）における接触抵抗、接合強度が改善される理
由を図５及び図６の接合部の断面図をモデル化した図を
用いて説明する。Ｃｕめっき層４を形成しない場合を図
５に示す。導体材料２は通常多孔質であるが、Ｃｕ厚膜
導体層５のＣｕ粒子５ｂの大きさは０．１〜５μｍ程度
であり、導体材料２中へ入り込む事が出来ない。しか
も、Ｃｕ厚膜導体層５の成分中には多層基板３との接着
力を生むためにＢｉ、Ｂ、Ｓｉ等のガラス質５ａが入っ
ており、このガラス質５ａがＣｕ厚膜導体層５の焼成の
際に導体材料２とＣｕ厚膜導体層５との界面にまで到達
しており、導体材料２とＣｕ厚膜導体層５との接合の妨
げとなっている。 【００１２】図６に示すＣｕメッキ層４を形成した場
合、すなわち本発明の構成においては、Ｃｕめっき中の
Ｃｕイオンは比較的還元力が強いために析出し易く、
又、めっき時にはその大きさが０．１〜０．２μｍ程度
といった比較的小さなＣｕ粒子４ａであるので多孔質な
導体材料２中の奥深い所まで入り込み、Ｃｕ厚膜導体層
５の焼成後には導体材料２とＣｕめっき層４が接合面に
てからみあって接合する事になり、したがって接合強度
が強くなり、又、Ｃｕめっき層４と導体材料２との間に
何らガラス質による層が形成される事もないので接触抵
抗が低下するものと考えられる。尚、本発明者が破壊試
験を行った結果によると、接合の剥がれは主にＣｕめっ
き層４と導体材料２との間で起こり、Ｃｕめっき層４と
Ｃｕ厚膜導体層５との間に形成されるガラス質５ａは接
合強度を低下させる主な原因ではなく、その主な原因は
図５に示す空間２ａにあると考えられる。 【００１３】なお、本実施例において、多層基板３の表
面上においても、導体材料２を回路形成のための配線手
段として用いてもよい。次に、本発明をフリップチップ
やコンデンサ等を形成する場合において採用した他の実
施例として図２に示す断面図を用いて説明する。図にお
いて、図１に示す実施例と同ー構成要素には同ー符号を
付してその説明は省略する。本実施例においては、導体
材料２全面を覆うようにして形成したＣｕめっき層４全
面を覆うように半田７を形成しており、その半田７とバ
ンプ８ａ、電極９ａとを接着する事により、それぞれフ
リップチップ８、例えばコンデンサ９等のディスクリー
ト素子を接続している。そこで本実施例においても図１
に示す実施例と同様に導体材料２との接合部における接
触抵抗、接合強度の改善を行うことができる他、以下に
示す効果がある。 【００１４】半田を融解した際には約２５０℃にな
り、導体材料２が多少酸化する事が考えられるが、導体
材料２をＣｕめっき層４で覆っているのでそれを防止す
る事ができる。 Ｃｕめっき層４を形成する際に、Ｃｕはそのイオン化
傾向が比較的小さい為に析出し易く、従来Ｎｉめっき層
を形成するのに行なっていた触媒による導体材料２表面
の活性化を行なわなくて済み、製造工程をその分簡単に
する事ができる。又Ｎｉは一度酸化されるとその酸化物
の除去が困難（強酸が必要）であるがＣｕの酸化物は容
易に除去できるという効果もある。 【００１５】従来、多層基板の最上層直下における導
体材料がスルーホール部には形成されておらず、スルー
ホール部にはＮｉめっき、Ａｕめっき等の導体により埋
めて、最上層表面の厚膜導体との電気的接続を行なって
いたのに対し、本実施例は導体材料２が多層基板３の表
面にまで露出して形成されている事から、スルーホール
部の表面と多層基板の表面との間に段差が生じるといっ
た不具合を本質的に取り除く事ができ、又、多層基板３
の表面に露出した導体材料２の面積を大きくできるの
で、Ｃｕめっき層４との接合強度をより強くすることが
できる。又、従来構成であると、スルーホール部の厚み
に等しい厚さをもってＮｉ等のめっき層を形成する必要
があり、無電解めっきではその厚みを確保するのが困難
であり、電解めっきではその為に基板内に電気的配線を
行なう必要があるという不具合があるのに対し、本実施
例によると、Ｃｕめっき層４の厚みは比較的薄くてすむ
のでそのような問題が生じることはない。尚、従来構成
において、導体材料とスルーホール部に形成されるめっ
き層との接合強度を強くする為にスルーホール部の径を
大きくすると、めっき金属と基板との熱膨張係数の違い
が無視できなくなる。 【００１６】尚、上記、の効果は、言うまでもなく
図１における実施例においても同様である。次に、上記
図１、図２における実施例において、Ｃｕめっき層４の
膜厚を調整する事により、より良好な接合が得られる事
を図７、図８、図１０を用いて説明する。 【００１７】図７は、本発明の実験結果に基づく図であ
り、横軸にＣｕめっき層４の厚み、縦軸にＣｕめっき層
４と導体材料２としてのＷとの接合強度を表す。図７か
らＣｕめっき層４の膜厚が約２μｍ以上であると接合強
度が強くなる事がわかる。又、図中点線はＣｕめっき層
４をシンタリングした際に、Ｃｕめっき層４の表面のー
部に露出するＷによる黒色斑点の発生状況を表す特性で
あり、膜厚が約２μｍ以下になるとその発生が多くなる
ことがわかる。そして、この黒色斑点が多くなると、Ｗ
には半田が付着しないことからＣｕめっき層４上の半田
濡れ性が悪化する。図８は、横軸にＣｕめっき層４の膜
厚、縦軸に半田濡れ性を表す図であり、上述したような
理由から膜厚が２μｍ以上であると半田濡れ性が良好で
あることがわかる。 【００１８】図１０は実験結果に基づく、めっき層が膨
れ上がる程度を表す特性図であり、横軸にＣｕめっき層
４の厚み、縦軸にＣｕめっき層４が良好に形成された部
分と膨れが生じた部分との面積比（膨れ量（％））を表
す。尚、実験は導体材料２としてのＷの大きさを２．１
×０．６５ｍｍとし、その上にＣｕめっき層４を形成し
た。膨れ量が５％以下であれば実用上ほとんど問題はな
いので、図１０からＣｕめっき層４の膜厚は約４μｍ以
下が良好である事が分かる。 【００１９】従って、上述の図７、図８及びこの図１０
からＣｕめっき層４の膜厚は約２〜４μｍの範囲が良好
である。尚、以上の説明においてＣｕめっき層４の膜厚
とは図１中におけるｔに相当するものであり、又、図中
丸プロットは数回測定したものの平均値を表す。尚、本
発明は上記二つの実施例に限定される事なくその主旨を
逸脱しない限り、例えば以下の如く種々変形可能であ
る。 【００２０】 (1) 導体材料２を印刷する基板としては多層基板３でな
くてもよく、１枚の基板でもよい。 (2) 多層基板３上の配線導体等と導体材料２の接合にも
採用できる。 (3) 図１のように、Ｃｕめっき層４はその導体材料２の
少なくともー部を覆っていればよく、Ｃｕ厚膜導体層
５、半田７もそのＣｕめっき層４の少なくともー部を覆
っていればよいが、そのように形成する場合、例えばエ
ポキシ樹脂等によりそれらの層の表面をコーティング
し、又、半田を融解する際にも窒素等の還元雰囲気中で
行うといったようにすると、酸化防止においてより効果
がある。 【００２１】(4) 上記実施例において、Ｃｕめっき層４
を形成する部分、即ち導体材料２を露出させる部分の配
置、および半田７等の導体のパターンは、図９（ａ）の
上面図に示すように、Ｃｕめっき層４を等間隔に配置
し、導体パターンはそのＣｕめっき層４を形成した位置
から互いに平行に、短冊状に形成してもよく、又、同図
（ｂ）の上面図に示すように、同めっき層４を比較的長
い間隔にして形成し、導体パターンはＣｕめっき層４の
形成した部分においては比較的大きな面積にて形成し、
その部分から所定の位置まで引き延ばすように形成して
もよい。尚、同図（ａ）のように形成した場合には、例
えばフリップチップ８のバンプ８ａは図中Ａに示す領域
の導体パターン上に接続され、同図（ｂ）のように形成
した場合には、図中Ｂに示す領域の導体パターン上に接
続される。ここで、同図（ａ）に示す例においては、多
層基板３、導体材料２の焼結の程度のばらつきにより、
半田７あるいはバンプ８ａとのずれが生じる可能性があ
るが、同図（ｂ）に示す例においては、Ｃｕめっき層４
の形成した部分では比較的大きな面積にて導体パターン
を形成しているので、そのようなずれを吸収できる。
又、バンプ８ａ等と半田７との接着時に直接、熱的、機
械的影響をＣｕめっき層４が受ける事がなくなるので、
その分信頼性を高める事ができる。 【００２２】尚、本発明の言う、銅によるめっき層の代
用手段として、銀（Ａｇ）又は白金（Ｐｔ）によるめっ
き層を形成する事によっても、導体材料の酸化防止、接
触抵抗、接合強度の改善ができるが、両者共に高価な金
属であり実用的ではない。 【００２３】
【図面の簡単な説明】
【図１】（ａ）、（ｂ）は本発明の一実施例を示す断面
図である。 【図２】本発明の他の実施例を示す断面図である。 【図３】熱サイクルと接触抵抗との関係を表すグラフで
ある。 【図４】接合強度の経時変化を表すグラフである。 【図５】導体材料上に直接Ｃｕ厚膜導体層を形成した場
合のその断面をモデル化した図である。 【図６】導体材料上にＣｕめっき層を形成した場合のそ
の断面をモデル化した図である。 【図７】Ｃｕめっき層の膜厚と接合強度との関係を表す
グラフである。 【図８】Ｃｕめっき層の膜厚と半田濡れ性との関係を表
すグラフである。 【図９】（ａ）、（ｂ）はＣｕめっき層及び導体パター
ンの配列を示す上面図である。 【図１０】めっき層が膨れ上がる程度を表す特性図であ
る。
図である。 【図２】本発明の他の実施例を示す断面図である。 【図３】熱サイクルと接触抵抗との関係を表すグラフで
ある。 【図４】接合強度の経時変化を表すグラフである。 【図５】導体材料上に直接Ｃｕ厚膜導体層を形成した場
合のその断面をモデル化した図である。 【図６】導体材料上にＣｕめっき層を形成した場合のそ
の断面をモデル化した図である。 【図７】Ｃｕめっき層の膜厚と接合強度との関係を表す
グラフである。 【図８】Ｃｕめっき層の膜厚と半田濡れ性との関係を表
すグラフである。 【図９】（ａ）、（ｂ）はＣｕめっき層及び導体パター
ンの配列を示す上面図である。 【図１０】めっき層が膨れ上がる程度を表す特性図であ
る。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.6 識別記号 ＦＩ
Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｈ
Claims (1)
- (57)【特許請求の範囲】 （１）スルーホールを有し、焼結する事により形成され
る基板と、 前記スルーホールに充填されると共に前記基板の表面ま
で露出するように前記基板上に印刷されてなる、前記基
板の焼結温度より高融点で多孔質な導体材料と、 その膜厚が２μｍ乃至４μｍの範囲であり、前記導体材
料の露出表面全体を覆うように該導体材料上に直接めっ
きしてから焼成する事により該めっきの粒子が成長せし
められた銅によるめっき層と、 前記めっき層において、前記基板上に配置される素子と
の接続部上に形成される半田と、 を備えたことを特徴とする混成集積回路基板。 （２）前記基板は多層基板であり、この多層基板の最上
層に形成されたスルーホールを通して、この最上層表面
まで前記導体材料が露出するように設けられたことを特
徴とする特許請求の範囲第１項記載の混成集積回路基
板。 （３）前記導体材料は、前記基板の表面における回路形
成用としても用いられることを特徴とする特許請求の範
囲第１項記載の混成集積回路基板。 （４）スルーホールが形成された基板の焼成温度よりも
高温の融点を有する多孔質の導体材料を前記スルーホー
ルに充填すると共に前記基板の表面まで露出するように
該基板上に印刷する工程と、 前記導体材料が設けられた前記基板を焼成する工程と、前記導体材料の露出表面全体を覆うように該導体材料上
に膜厚が２μｍ乃至４μｍの範囲となるように直接銅め
っきし、しかる後焼成する事により該銅めっきの粒子を
成長させる 工程と、 前記めっき層において、前記基板上に配置される素子と
の接続部上に半田を形成する工程と、 を備えたことを特徴とする構成集積回路基板の製造方
法。 （５）前記基板は未焼成基板を積層後焼成した多層基板
であり、この多層基板の最上層に形成したスルーホール
を通して、この最上層表面まで前記導体材料を露出する
ように設けることを特徴とする特許請求の範囲第４項記
載の混成集積回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233395A JP2817873B2 (ja) | 1994-09-28 | 1994-09-28 | 混成集積回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233395A JP2817873B2 (ja) | 1994-09-28 | 1994-09-28 | 混成集積回路基板及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7285687A Division JPH0714105B2 (ja) | 1986-05-19 | 1987-03-26 | 混成集積回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212010A JPH07212010A (ja) | 1995-08-11 |
| JP2817873B2 true JP2817873B2 (ja) | 1998-10-30 |
Family
ID=16954419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6233395A Expired - Lifetime JP2817873B2 (ja) | 1994-09-28 | 1994-09-28 | 混成集積回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817873B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4775995B2 (ja) * | 2004-03-25 | 2011-09-21 | 住友ベークライト株式会社 | 配線基板 |
| JP2007059439A (ja) * | 2005-08-22 | 2007-03-08 | Shindo Denshi Kogyo Kk | フレキシブル配線板用の導体積層フィルムおよびフレキシブル配線板、ならびにそれらの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130590A (ja) * | 1982-01-29 | 1983-08-04 | 株式会社日立製作所 | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ |
| JPS5938314A (ja) * | 1982-08-25 | 1984-03-02 | Nippon Steel Corp | 高炉内融着帯内面位置検出方法 |
-
1994
- 1994-09-28 JP JP6233395A patent/JP2817873B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07212010A (ja) | 1995-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| US4712161A (en) | Hybrid and multi-layer circuitry | |
| JP3401767B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US6433666B1 (en) | Thermistor elements | |
| JPH11219849A (ja) | 積層セラミックコンデンサ | |
| US6338893B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP2817873B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JPS6342879B2 (ja) | ||
| EP0193907A2 (en) | Hybrid and multi-layer circuitry | |
| WO1997030461A1 (en) | Resistor network in ball grid array package | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JP3254927B2 (ja) | セラミック電子部品 | |
| JP3457247B2 (ja) | セラミック回路基板 | |
| JP3297615B2 (ja) | 半導体装置 | |
| JP2842710B2 (ja) | 回路基板 | |
| JPH0789574B2 (ja) | ペレット取付基板の製造方法 | |
| JPH0888138A (ja) | セラミック電子部品 | |
| JP2738603B2 (ja) | 回路基板 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JP2842707B2 (ja) | 回路基板 | |
| JPS5856498A (ja) | 厚膜回路基板の製造方法 | |
| JP2001077519A (ja) | 電子回路用基板とその基板への電子部品実装方法 | |
| JPH0353793B2 (ja) | ||
| JPH0137878B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960422 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |