JP3401767B2 - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法

Info

Publication number
JP3401767B2
JP3401767B2 JP2000210777A JP2000210777A JP3401767B2 JP 3401767 B2 JP3401767 B2 JP 3401767B2 JP 2000210777 A JP2000210777 A JP 2000210777A JP 2000210777 A JP2000210777 A JP 2000210777A JP 3401767 B2 JP3401767 B2 JP 3401767B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
green sheet
pad
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000210777A
Other languages
English (en)
Other versions
JP2001068857A (ja
Inventor
ベンジャミン・ヴィー・ファザーノ
デービッド・エイチ・ガブリエルズ
リチャード・エフ・エンディク
スンダル・エム・カマート
スコット・アイ・ランゲンタール
スリーニヴァサ・エス・エヌ・レッディー
ラーオ・ヴィー・ヴァンラバネニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23403624&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3401767(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001068857A publication Critical patent/JP2001068857A/ja
Application granted granted Critical
Publication of JP3401767B2 publication Critical patent/JP3401767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層セラミック基板
およびその製造に関するものであり、さらに具体的に
は、機械的および電気的信頼性が改善された、導電性パ
ッドを有する、多層セラミック基板およびその製造方法
に関するものである。
【０００２】
【従来の技術】多層セラミック基板は通常、コンピュー
タ、制御システム、回路板などの情報処理システムに使
用される集積回路装置間を相互接続するのに用いられ、
従来から２つの方法により製造される。古い方の方法は
積層法で、焼成したセラミック層から出発し、それにパ
ターン形成した誘電体の層と金属の導電層を交互にスク
リーニング操作により順に付着させて、多層構造を形成
する方法である。これを付着させるたびに焼結するか、
すべての層を付着させた後に焼結する。十分高温で焼結
すると、金属、セラミック、および通常ガラス粒子が一
体化して、セラミック誘電体中に形成された電気的に連
続する回路を機械的に支持する、高密度の不浸透性モノ
リスになる。
【０００３】多層セラミック基板を製造するもう一つの
方法は、注型法を用いて誘電体をテープの形状にし、こ
のテープを打ち抜いて、穴すなわち「バイア」を形成
し、この中に配線として機能する金属トレースと共に導
電性の金属ペーストを付着させる方法である。打ち抜き
およびメタライゼーションを行ったこれらの何本かのテ
ープを位置合わせし、積み重ね、加圧して積層品とした
後、焼成を行う。このような方法が共焼成法で、セラミ
ックと金属粉が通常は単一の工程で、時には複雑な加熱
工程で一体化される。
【０００４】焼結工程の重要な要素は、導電性の表面フ
ィーチャの形成であり、場合によっては後のはんだ接続
工程の準備としてこれにニッケル、金などの金属メッキ
が施される。これらの表面フィーチャにより、セラミッ
ク中の導体への接続が行われ、その機械的、電気的性能
が多層セラミック基板および情報処理システム全体の信
頼性にとって非常に重要である。
【０００５】従来のセラミック基板は、酸化アルミニウ
ム（すなわちアルミナ）により形成され、これは通常は
焼結後に溶融した粉末ガラスにより接着される。このよ
うな酸化アルミニウム・セラミック基板は通常、１５０
０℃を超える温度を要する高温処理で焼結される。モリ
ブデンおよびタングステン金属粉は、導電性が高く、し
かもこの高い焼結温度に溶融することなく耐えるため、
導体として用いられる。これらの金属はまた、焼結から
常温以下の試験温度範囲、通常１６００℃から−１５０
℃の温度範囲で、アルミナとの熱膨張係数がよく一致す
る。アルミナ、モリブデン、およびタングステンの熱膨
張係数（ＣＴＥ）は、それぞれ約７、５、および４ｐｐ
ｍで、類似している。
【０００６】これらの金属を使用して作成した表面フィ
ーチャは、パターン形成した表面フィーチャを形成する
ために使用する、粉末ガラスを混合した厚膜ペーストを
用いる共焼成法で、セラミックに通常良好に接着する。
表面フィーチャは良好に接着し、表面フィーチャとセラ
ミックとのＣＴＥが一致しているため、またアルミナ・
セラミックの強度が非常に高いため、熱サイクル中に下
層のセラミックには応力がほとんどかからない。
【０００７】通常はアレイとして存在する表面フィーチ
ャが、セラミック・ボール・グリッド・アレイ（ＣＢＧ
Ａ）やセラミック・カラム・グリッド・アレイ（ＣＣＧ
Ａ）などのはんだ付け技術により、印刷回路板に電気的
に接続される場合、表面の金属フィーチャとセラミック
の間の接着強度が重要である。ＣＢＧＡ取り付け技術で
は、ソルダ・ボールを基板と印刷回路板との間のスタン
ドオフとして使用する。ソルダ・ボールは、ボールをセ
ラミック基板および回路板に取り付けるのに用いるはん
だより融点が高い。同様に、ＣＣＧＡ取り付け技術で
は、ソルダ・ワイヤのカラムをセラミック基板と回路板
の接続に使用する。
【０００８】セラミック基板と回路板との電気接続の信
頼性は、セラミック基板と回路板とのＣＴＥの違い、両
者の剛性、ソルダ・アレイの大きさ、はんだ接合部の高
さなど、いくつかのパラメータの影響を受ける。熱サイ
クル中、回路板はセラミック基板より膨張収縮が大き
い。この動きが回路板とセラミック基板との間のはんだ
接続に大きなひずみを生じさせ、ひずみは最外側の接続
で最大となり、ソルダ・アレイの中央で最小となる。熱
サイクルが繰り返されると、最終的にはんだ接続に疲労
が生じて故障し、セラミック基板と回路板との間にある
電気的通路が開となる。
【０００９】通常、ソルダ・カラムが長いほど、はんだ
の耐疲労性が大きくなる。ＣＣＧＡは他のすべてのパラ
メータが等しければＣＢＧＡよりも故障するまで多くの
サイクルに耐えるが、ＣＣＧＡは取り扱い時に容易に損
傷し、またはんだの長さが長いためインダクタンスが増
大して電気的特性が損なわれるため、ＣＢＧＡより好ま
しくない。
【００１０】情報処理システムは、次第に高速、大電
力、高信頼性に移行しつつある。この移行の一環とし
て、半導体装置の部品のパッケージングにより高性能の
セラミック誘電体の使用が広まりつつある。特に、シリ
カのレベルが高まり、他のセラミック酸化物と適切に組
み合わせると、電子回路の遅れの伝播を減少させる、低
誘電率の材料が得られるセラミック基板の使用が望まし
い。従来のアルミナ含有量の高いセラミックと異なり、
これらのセラミック基板は強度が低く、はんだ接合時に
受ける負荷によって破壊しやすい。
【００１１】これらの高性能セラミックの代表的なもの
は、銀または銅を導体として使用する低温共焼成セラミ
ック系である。このような高性能セラミックには、軟化
点の低いガラスで接着したアルミナ、およびガラス・セ
ラミック系がある。高温共焼成システムと異なり、これ
らのセラミックと金属とのＣＴＥの違いが大きい場合が
多い。たとえば、これらの大部分のセラミックのＣＴＥ
は、６ｐｐｍ未満であるのに対して、銀および銅のＣＴ
Ｅはそれぞれ２０および１７ｐｐｍである。これらのＣ
ＴＥが低いセラミック表面上に金属含有量の高い表面フ
ィーチャを共焼成しようと試みると、セラミックと表面
フィーチャとの境界面が弱くなり、工程中または使用中
の熱サイクル中に分離することがある。
【００１２】したがって、共焼成中に、ＣＴＥが低い大
量の補償フィラー（filler）材料、しばしば誘電体を製
造するのに用いるのと同一のセラミックまたはガラスを
混合することによってしか、これらの金属をセラミック
に接着して、強度の高い接合部を形成できないことにな
る。この表面フィーチャ中の非導電性フィラー材料は、
フィーチャの導電性に多大の影響を与え、パッドの非導
電部分が通常は従来のメッキ浴ではメッキされないた
め、ランド・グリッド・アレイ（ＬＧＡ）や、ＣＢＧＡ
またはＣＣＧＡによるはんだ接合のための、容易にメッ
キできる表面フィーチャを形成するのが極めて困難にな
る。
【００１３】金属含有量の高い表面フィーチャは、ＣＴ
Ｅの不一致が著しいため熱サイクル中に下層のセラミッ
クに多大の応力を与えることが多い。高性能セラミック
は高温焼成アルミナほどの強度がないため、セラミック
に亀裂を生じ、最終的に表面フィーチャの下の電気的接
続が故障する傾向がある。
【００１４】金属含有量の高い表面フィーチャと、下層
のセラミック材料との接着の欠如は、他の人も認識して
いる。たとえば、米国特許第５５４９７７８号明細書、
およびヘロン（Herron）他、アイ・ビー・エム・テクニ
カル・ディスクロージャ・ブルテン（IBM Technical Di
sclosure Bulletin）、２７、Ｎｏ．８、ｐ．４７６５
（１９８５年１月）は、表面フィーチャを下層のセラミ
ックにアンカリングするための「ダミー」バイアを提案
している。これらのダミー・バイアは、機能性がなく、
単に表面フィーチャのアンカリングを機械的に補助して
いるに過ぎない。
【００１５】
【発明が解決しようとする課題】表面フィーチャをアン
カリングし、同時に電気的および機械的信頼性を向上さ
せる、改善された方法が望まれる。
【００１６】
【課題を解決するための手段】本発明の第１の態様によ
れば、複数の充填されたバイアと外部表面を有する第１
セラミック層と、第１セラミック層の外部表面に隣接
し、第１セラミック層の複数の充填されたバイアに接着
された少なくとも１個の外部パッドと、第１セラミック
層に隣接し、第１セラミック層の少なくとも１個の充填
されたバイアと接触する少なくとも１個の充填されたバ
イアを有する、第２セラミック層と、第１および第２セ
ラミック層の間に配置され、第１セラミック層の複数の
充填されたバイアと接触する少なくとも１個の内部パッ
ドとを具備し、第１セラミック層の複数の充填されたバ
イアのそれぞれが、第２セラミック層のバイアまたは内
部パッドと接触する、多層セラミック基板が開示され
る。
【００１７】本発明の第２の態様によれば、充填された
バイアと外部表面とを有する第１セラミック層と、第１
セラミック層の外部表面に隣接し、少なくとも１個の充
填されたバイアに接着された外部パッドと、第１セラミ
ック層に隣接し、第１セラミック層の充填されたバイア
と接触する少なくとも１個の充填されたバイアを有する
第２セラミック層と、第１および第２セラミック層の間
に配置され、第１および第２層の充填されたバイアと接
触する内部パッドとを具備し、第１セラミック層のバイ
アが、第２セラミック層のバイアより断面積が大きく、
第１セラミック層が、第２セラミック層より厚い、多層
セラミック基板が開示される。
【００１８】本発明の第３の態様によれば、複数の充填
されたバイアと外部表面を有する第１セラミック層と、
第１セラミック層に隣接し、少なくとも１個の充填され
たバイアを有する第２セラミック層と、第１および第２
セラミック層の間に配置され、第１セラミック層の複数
の充填されたバイア、および第２セラミック層の少なく
とも１個の充填されたバイアと接触する少なくとも１個
の内部パッドと、第１セラミック層の外部表面から延
び、第１セラミック層の複数の充填されたバイアに接触
する複数のバイア・カラムと、複数のバイア・カラムに
接着された少なくとも１個のパッドとを具備する、多層
セラミック基板が開示される。
【００１９】本発明の第４の態様によれば、少なくとも
１個の充填されたバイアと外部表面とを有する第１セラ
ミック層と、第１セラミック層の外部表面に接着され、
第１セラミック層の少なくとも１個の充填されたバイア
と接触する内部パッドと、内部パッドから延びる複数の
バイア・カラムと、複数のバイア・カラムに接着する外
部パッドとを具備する、多層セラミック基板が開示され
る。
【００２０】本発明の第５の態様によれば、複数のバイ
アを有する第１のセラミック・グリーンシートを形成す
るステップと、ペースト材料の固形分に対し、少なくと
も８０体積％の金属材料を含有し、残部がセラミック材
料である金属ペースト材料を、少なくとも１個のバイア
にスクリーニングするステップと、ペースト材料の固形
分に対し、少なくとも８０体積％の金属材料を含有し、
残部がセラミック材料である金属ペースト材料を、第１
のセラミック・グリーンシート上にスクリーニングして
入出力パッドを形成するステップと、少なくとも１個の
バイアを有する第２のセラミック・グリーンシートを形
成するステップと、ペースト材料の固形分に対し、３０
〜７０体積％の金属材料を含有し、残部がセラミック材
料である金属ペースト材料を、第２のセラミック・グリ
ーンシートの少なくとも１個のバイアにスクリーニング
するステップと、ペースト材料の固形分に対し、３０〜
７０体積％の金属材料を含有し、残部がセラミック材料
である金属ペースト材料を、第１または第２のセラミッ
ク・グリーンシート上にスクリーニングして入出力パッ
ドを形成するステップと、入出力パッドが未焼結の多層
セラミック基板の外側になり、内部パッドが第１および
第２セラミック・グリーンシートの間に配置され、第１
セラミック・グリーンシート中にある複数のバイアのそ
れぞれが、第２セラミック・グリーンシートのバイア、
または内部コンタクト・パッドと接触するように、第１
および第２セラミック・グリーンシートを積層して、未
焼結の多層セラミック基板を形成するステップと、入出
力パッドを有する焼結した多層セラミック基板が、第１
セラミック層の少なくとも１個のバイアに接着される
が、多層セラミック基板のセラミック材料には接着され
ないように、未焼結の多層セラミック基板を焼結するス
テップとを含む、多層セラミック基板を形成する方法が
開示される。
【００２１】本発明の第６の態様によれば、少なくとも
１個のバイアを有し、多層セラミック基板の所定の焼結
温度では焼結されないように選択されたセラミック材料
を含む第１のセラミック・グリーンシートを形成するス
テップと、ペースト材料の固形分に対し、少なくとも８
０体積％の金属材料を含有し、残部がセラミック材料で
ある金属ペースト材料を、第１のセラミック・グリーン
シートの少なくとも１個のバイアにスクリーニングする
ステップと、ペースト材料の固形分に対し、少なくとも
８０体積％の金属材料を含有し、残部がセラミック材料
である金属ペースト材料を、第１のセラミック・グリー
ンシート上にスクリーニングして外部パッドを形成する
ステップと、少なくとも１個のバイアを有する第２のセ
ラミック・グリーンシートを形成するステップと、ペー
スト材料の固形分に対し、８０体積％の金属材料を含有
し、残部がセラミック材料である金属ペースト材料を、
第２のセラミック・グリーンシートの少なくとも１個の
バイアにスクリーニングするステップと、少なくとも１
個のバイアを有する第３のセラミック・グリーンシート
を形成するステップと、ペースト材料の固形分に対し、
３０〜７０体積％の金属材料を含有し、残部がセラミッ
ク材料である金属ペースト材料を、第３のセラミック・
グリーンシートの少なくとも１個のバイアにスクリーニ
ングするステップと、ペースト材料の固形分に対し、３
０〜７０体積％の金属材料を含有し、残部がセラミック
材料である金属ペースト材料を、第２または第３のセラ
ミック・グリーンシート上にスクリーニングして内部パ
ッドを形成するステップと、外部パッドが未焼結の多層
セラミック基板の外側になり、内部パッドが第２および
第３セラミック・グリーンシートの間に配置されるよう
に、第１、第２、および第３セラミック・グリーンシー
トを積層して、未焼結の多層セラミック基板を形成する
ステップと、第１セラミック・グリーンシートは焼結さ
れないが、第２および第３セラミック・グリーンシート
は焼結されるように、未焼結の多層セラミック基板を所
定の温度で焼結するステップと、焼結前に、焼結された
パッドを有する多層セラミック基板が、第１セラミック
・グリーンシートの少なくとも１個のバイアにのみ接着
され、多層セラミック基板のセラミック材料との間には
空間ができるように、第１セラミック・グリーンシート
の少なくとも１個のバイアを残して、未焼結のセラミッ
ク材料を除去するステップとを含む、多層セラミック基
板を形成する方法が開示される。
【００２２】本発明の第７の態様によれば、少なくとも
１個のバイアを有し、多層セラミック基板の所定の焼結
温度では焼結されないように選択されたセラミック材料
を含む第１のセラミック・グリーンシートを形成するス
テップと、ペースト材料の固形分に対し、少なくとも８
０体積％の金属材料を含有し、残部がセラミック材料で
ある金属ペースト材料を、第１のセラミック・グリーン
シートの少なくとも１個のバイアにスクリーニングする
ステップと、ペースト材料の固形分に対し、少なくとも
８０体積％の金属材料を含有し、残部がセラミック材料
である金属ペースト材料を、第１のセラミック・グリー
ンシート上にスクリーニングして外部パッドを形成する
ステップと、少なくとも１個のバイアを有する第２のセ
ラミック・グリーンシートを形成するステップと、ペー
スト材料の固形分に対し、３０〜７０体積％の金属材料
を含有し、残部がセラミック材料である金属ペースト材
料を、第２のセラミック・グリーンシートの少なくとも
１個のバイアにスクリーニングするステップと、ペース
ト材料の固形分に対し、３０〜７０体積％の金属材料を
含有し、残部がセラミック材料である金属ペースト材料
を、第１または第２のセラミック・グリーンシート上に
スクリーニングして内部パッドを形成するステップと、
外部入出力パッドが未焼結の多層セラミック基板の外側
になり、内部パッドが第１および第２セラミック・グリ
ーンシートの間に配置されるように、第１および第２セ
ラミック・グリーンシートを積層して、未焼結の多層セ
ラミック基板を形成するステップと、第１セラミック・
グリーンシートは焼結されないが、第２セラミック・グ
リーンシートは焼結されるように、未焼結の多層セラミ
ック基板を焼結するステップと、焼結前に、パッドを有
する焼結された多層セラミック基板が、第１セラミック
・グリーンシートの少なくとも１個のバイアにのみ接着
され、内部パッドおよび多層セラミック基板のセラミッ
ク材料との間には空間ができるように、第１セラミック
・グリーンシートの少なくとも１個のバイアを残して、
未焼結のセラミック材料を除去するステップとを含む、
多層セラミック基板を形成する方法が開示される。
【００２３】
【発明の実施の形態】本発明の新規であると考えられる
諸特徴および本発明に特徴的な諸要素は、頭記の特許請
求の範囲に詳細に記載してある。図は例示のためのもの
にすぎず、かつ原寸に比例していない。しかし、本発明
自体は、編成に関しても動作方法に関しても、以下の詳
細な説明を添付の図面と併せて参照すれば最もよく理解
できよう。
【００２４】本発明の発明者は、セラミック基板内の回
路を他の装置に接続するのに使用される表面実装フィー
チャ（たとえばパッド）の、機械的、およびさらに重要
であるが電気的信頼性を改善するために設計された、メ
タラジ構造を開発した。この接続は通常、低温はんだに
より行われるが、ＬＧＡソケットで実施されているよう
に、圧着により行うこともできる。
【００２５】この新規のメタラジ構造により、信頼性の
高い接続を形成するのに重要ないくつかの機能が得られ
る。第一に、複数の導電性表面フィーチャを、普通なら
確実に取り付けることができないセラミックに取り付け
る手段が得られる。たとえば、セラミックと表面フィー
チャ・メタラジとの熱膨張係数（ＣＴＥ）の大きな差に
より生じる応力、またはメッキ工程により発生すること
がある非常に大きい応力あるいはその両方で、加熱冷却
サイクルおよび使用中に、セラミックから表面フィーチ
ャがはく離したり、さらにはセラミックの接続部に亀裂
を生じたりすることがある。本発明で提案される構造
は、これらの応力をセラミックの表面層から分離し、こ
れらの応力に耐える下の層に移動させる。
【００２６】第二に、この構造により、セラミック基板
の表面フィーチャとメタラジ・フィーチャとの高度にフ
レキシブルな電気的接続が可能になり、さらに、通常は
セラミックよりＣＴＥがかなり大きい印刷回路板に、は
んだを用いて接合されるセラミック・パッケージの電気
的信頼性を改善する、表面フィーチャへの冗長電気的接
続も可能になる。電源をオン・オフするサイクルで実際
に使用する場合に生じる応力をシミュレートするため、
セラミック基板を印刷回路板にはんだで取り付け、アセ
ンブリに熱サイクルを繰り返すと、この構造の電気的信
頼性性能は、ＣＴＥのみに基づくどのような推定値より
優れている。
【００２７】第三に、本発明のメタラジ構造により、通
常は熱サイクル信頼性の改善にソルダ・カラムが必要と
なる場合に、ソルダ・ボールの高さを利用してセラミッ
ク基板を回路板に接続するための、さらに確実な方法が
得られる。これにより、高性能パッケージングに、イン
ダクタンスのさらに低いソルダ・ボールを使用すること
が可能となる。
【００２８】最後に、本発明のメタラジ構造により、金
属含有量の高い（最高１００％）表面フィーチャを得る
ため、従来のメッキ薬品を用いて容易にメッキできる、
高導電性の金属組成物を使用することが可能となる。こ
れらの金属含有量の高い表面フィーチャにより、はんだ
の濡れを完全にすることができ、はんだ接合の信頼性を
改善し、電流を通す能力を高める。
【００２９】図をさらに詳細に、特に図１ないし図４を
参照すると、本発明の第１の実施形態が示されている。
図１に示すように、複数のバイア１２が第１のグリーン
シート１０に設けられている。これらのバイア１２は通
常、後に形成する表面フィーチャ、すなわちこの場合は
パッドの領域内に入るだけの数のバイア１２が設けられ
るように配置される。通常、これらのバイアは１．３ｍ
ｍ（５０ミル）ピッチのＣＢＧＡはんだ接続に使用す
る、直径約８５０μｍのいわゆる入出力（Ｉ／Ｏ）パッ
ド用では５０〜１５０μｍである。後に行う厚膜ペース
トによるバイアの充填によって、機械的アンカリング
と、導電性バイアの内部厚膜パッドへの電気的接続がも
たらされるため、バイア端部の形状は重要である。レー
ザ・ドリリングまたは他の穴あけ工程により得られる真
っ直ぐな側壁は、バイアからのひずみをバイアと内部パ
ッドとの境界面に集中させるので、最も望ましくない。
理想的には、バイアの内縁部に、バイアと内部パッドと
の接触面積を増大し、そこまで焼結されるテーパが存在
することが望ましい。このため、バイア・ホール１２の
テーパ付き縁部１１は、バイア・ホール１２の他の縁部
１５より大きい。このようなテーパ付きの穴は通常、第
１グリーンシート１０の機械的打ち抜き中に形成され
る。
【００３０】バイア１２は、図２に示すように、好まし
くは導電性および延性を高めるため、金属含有量の高い
金属ペースト１４で充填する。
【００３１】好ましい金属は銅であるが、ニッケル、
銅、銀などの合金を使用してもよい。バイアと表面パッ
ドの金属含有量は、少なくとも８０体積％、好ましくは
１００％である。全体を通して、金属含有量が高いペー
ストとは、金属がペーストの固形分に対して８０〜１０
０体積％のものであると理解されたい。
【００３２】次に、図２に示すように、表面パッド１６
を、第１のグリーンシート１０の外部表面１７にスクリ
ーニングする。表面パッド１６の寸法は、焼結後の表面
に必要なＩ／Ｏパッドの寸法により決まる。
【００３３】次に、図３に示すように、第２のグリーン
シート２０も打ち抜き、金属ペーストで充填して、金属
充填バイア２２を形成する。内部パッド２４を、第２の
グリーンシート２０上にスクリーニングする。内部パッ
ド２４は、第１のグリーンシート１０の裏面１９にも容
易にスクリーニングすることができたことを理解された
い。金属充填バイア２２と内部パッド２４は、セラミッ
クとの接着を良好にするためのものなので、ペーストの
金属含有量は中程度、たとえば３０〜７０体積％、好ま
しくは４０〜５０体積％で、残部はセラミック材料であ
る。これらの体積比率はペーストの固形分に対するもの
であり、バインダ、可塑剤、その他焼結中に揮発するペ
ーストの成分は含まないことを理解されたい。さらに、
ペーストの金属含有量が中程度であるということは、ペ
ーストの固形分に対してペーストが３０〜７０体積％、
好ましくは４０〜５０体積％の金属を含有するという意
味であることを理解されたい。この場合も、金属は銅で
あるが、ニッケル、銅、銀などの合金を使用してもよ
い。
【００３４】組立の最後の段階は、第１および第２のグ
リーンシート１０および２０を、図４に示す順序で積み
重ね、積層して、表面パッド１６が積層品４０の外側に
ある多層グリーンシート積層品４０を形成することであ
る。内部パッド２４はバイア１４に隣接し、バイアを積
層品４０にアンカリングする。第１のグリーンシート１
０中の、バイア１４の１個は、電気連続性をもたらすた
め第２のグリーンシート２０中のバイア２２と位置合わ
せしなければならない。通常、積層品４０を完成させる
ために、バイア３２を有する、少なくとも１個の追加の
グリーンシート層３０がある（このような追加のグリー
ンシート層３０が多数ある場合が多い）。バイア３２は
通常１００体積％の金属で形成されるが、電気的に連続
性をもたらすために、バイア２２と位置合わせさせる。
次にグリーンシート積層品４０を焼結すると、図４に示
すものとほぼ同一の多層セラミック基板が得られる。
【００３５】金属含有量が高い表面パッド１６およびバ
イア１４は、多層セラミック基板のセラミックに良好に
接着しない。セラミック含有量が高いパッド２４および
バイア２２は、多層セラミック基板のセラミックに良好
に接着する。表面パッド１６の多層セラミック構造への
接着および機械的信頼性は、バイア１４と内部パッド２
４の間の接着を通して達成される。
【００３６】多層セラミック基板を構成するセラミック
は、前に言及した高性能の、低温で共焼成するセラミッ
クが最も好ましい。しかし、本発明は表面パッドの信頼
性が問題になるすべてのセラミック系に適用できること
を理解されたい。
【００３７】次に図５ないし図９を参照すると、本発明
の第２の実施形態が示されている。本発明の第２の実施
形態は、図１ないし図４を参照して前に説明した本発明
の第１の実施形態と同一であるが、図８に示すように、
さらにセラミック層３４を有する点が異なる。セラミッ
ク層３４は、表面パッド１６と一致するが、わずかに小
さい少なくとも１個の開口３６を有する。多層グリーン
シート積層品５０を形成する積み重ねおよび積層中に、
図９に示すように、開口３６が表面パッド１６と位置合
わせされる。スタンド・アローン層としてセラミック層
３４を形成する代わりに、グリーンシート積層品５０上
に直接スクリーニングすることもできる。セラミック層
３４は、２つの目的に使用される。第一は、焼結中にセ
ラミック層３４が高密度化して、表面パッド１６の外周
がセラミックに保持されるようにするためである。第二
は、セラミック層３４がソルダ・ダムとして機能し、接
合中のはんだの流れを阻止し、はんだが表面パッド１６
の外周まで行かないようにするためである。
【００３８】次に図１０ないし図１４を参照すると、本
発明の第３の実施形態が示されている。図１０に示すよ
うに、バイア１１２を有する第１のグリーンシート１１
０を形成し、金属含有量の高い（すなわち金属が８０〜
１００体積％）ペーストで充填して図１１に示すような
金属充填バイア１１４を形成する。第１のグリーンシー
ト１１０の外側表面１１７となる面に、表面パッド１１
６をスクリーニングする。第１のグリーンシート１１０
は前述の第１のグリーンシート１０とほぼ同一である。
【００３９】次に図１２に示すように、第２のグリーン
シート１２０も打ち抜いてバイアを形成し、金属ペース
トで充填して図１３に示すような金属充填バイア１２２
を形成する。これらのバイア１２２は、第１のグリーン
シート１１０上のパッド１１６と位置合わせされ、層１
１０と１２０を積み重ねた時に完全にパッド１１６の範
囲に入るようにする。バイア１２２をスクリーニングす
るのに使用する金属ペーストは、バイア１２２とセラミ
ックが良好に接着するように選択される。通常、これら
は前述のような中程度の含有量を有するメタライゼーシ
ョン・ペーストである。図１３に示すように、パッド１
２４をバイア１２２の上に付着させる。このバイアス１
２２は第１のグリーンシート１１０中のバイア１１２と
位置合わされ、それを取り込む。パッド１２４は第２の
グリーンシート１２０上に付着されるように示されてい
るが、代替方法として第１のグリーンシート１１０の裏
面１１９上に付着させてもよい。パッド１２４は、金属
充填バイア１２２と第２のグリーンシート１２０のセラ
ミックの両方と良好に接着し、電気的に接続される。金
属ペーストでスクリーニングする通常これらも中程度の
含有量を有するメタライゼーション・ペーストである。
【００４０】その後、第１および第２のグリーンシート
１１０および１２０を、特に内部パッド１２４と第１の
グリーンシート層１１０中の金属充填バイア１１４の位
置合わせに注意しながら積み重ね、積層して、図１４に
示すような多層グリーンシート積層品１４０を形成す
る。この積み重ねおよび積層工程中に、金属、好ましく
は１００体積％の銅で充填したバイア１３２を有し、セ
ラミック基板内の配線を行う、追加の誘電層１３０を組
み入れる。第１および第２のグリーンシート層１１０お
よび１２０のバイア１１４、１２２、およびパッド１１
６、１２４は、完全に高密度化した金属構造である。金
属含有量の高いパッド１１６とバイア１１４は、セラミ
ックに接着するにしても、弱く接着するに過ぎない。し
かし、パッド１１６は金属含有量の高いバイア１１４を
介して内部パッド１２４にアンカリングされている。内
部パッド１２４は中程度の金属含有量であるため、セラ
ミックに良好に接着する。このように、各バイア１１４
は、内部パッド１２４と外部パッド１１６との間の電気
的および機械的な冗長接続を行う。
【００４１】本発明の第４の実施形態を図１５ないし図
２０に示す。この実施形態では、積層直前に、金属パッ
ド１１６を焼結後のセラミックに保持するのに役立つ、
セラミックの追加の層１３４を、第１グリーンシート層
１１０の外側に形成する。図１５ないし図２０の工程
は、図１０ないし図１４の工程と類似している。追加の
グリーンシート層１３４は、第１グリーンシート層１１
０上に付着させたパッド１１６の位置と一致させた開口
部１３６を、グリーンシート層１３４に打ち抜きまたは
切断により作成する。これらの開口部１３６は、パッド
１１６の直径よりわずかに小さい。グリーンシート層１
３４中の開口部１３６は、積層中に第１グリーンシート
層１１０のパッド１１６と位置合わせし、各パッド１１
６の縁部をその外周でセラミックに対してシールする。
焼結中、層１３４は高密度化し、パッド１１６の外周を
セラミックに接着して、パッド１１６の接着を改善す
る。層１３４は、必要であればスクリーニング可能な誘
電ペーストの形態で塗布してもよい。
【００４２】本発明の第５の実施形態を図２１ないし図
２５に示す。図２１に示すように、金属充填バイア２１
２および表面パッド２１６を有する第１のグリーンシー
ト２１０を形成する。次に金属充填バイア２２２および
内部パッド２２４を有する第２のグリーンシート２２０
を形成する。内部パッド２２４は、第２のグリーンシー
ト層２２０の上に形成しても、代替方法として後述する
任意のグリーンシート層２３０の上に形成してもよい。
金属充填バイア２２２および表面パッド２１６は金属含
有量が高く、セラミックとの接着が悪いが、内部パッド
２２４は金属含有量が中程度で、セラミックとの接着が
良い。次に第１および第２のグリーンシート層２１０お
よび２２０を、金属、好ましくは１００体積％の銅を充
填したバイアを有する任意の追加グリーンシート層２３
０とともに積み重ね、積層して、多層グリーンシート積
層品２４０を形成する。次にこの多層グリーンシート積
層品２４０を従来の方法により焼結する。第１のグリー
ンシート層２１０のセラミック材料は、焼結中に高密度
化しないものが選択される。多層セラミック基板２４２
を形成する焼結の後、超音波洗浄など金属フィーチャを
損傷させない方法により、第１のグリーンシート層２１
０のセラミックを除去する。残った部分はバイア２１２
と、セラミック材料であった開口部２３４である。その
後、金属フィーチャをメッキし、外部パッド２１６の露
出した表面を、後で基板を回路カードまたは他の装置に
取り付けるため、ソルダ・ボールまたはカラムを接合す
るのに使用する。この場合も、表面パッド２１６は、セ
ラミックと良好に接着したバイア２１２および内部パッ
ド２２４により、多層セラミック基板２４２にアンカリ
ングされることを理解されたい。
【００４３】本発明の第６の実施形態を図２６ないし図
３０に示す。金属の表面パッドはセラミック基板に良好
に接着している。最初に、バイアを打ち抜き、金属含有
量の高い金属ペーストを充填して金属充填バイア２１２
を形成することにより、グリーンシート層２１０を形成
する。第１グリーンシート層２１０のセラミックは、焼
結中に著しく高密度化しないものを選択する。次に金属
含有量の高いペーストを使用して、パッド２１６をグリ
ーンシート上に形成する。バイア２１２とパッド２１６
の金属含有量は、焼結後１００体積％であることが好ま
しい。第２のグリーンシート層２２０を打ち抜き、金属
含有量が中程度のペーストをスクリーニングして金属充
填バイア２２２を形成し、次に第２のグリーンシート層
２２０上にパッド２２４をスクリーニングする。パッド
２２４の金属組成およびセラミック・フィラーは、焼結
後パッド２２４がセラミックに良好に接着するように選
択する。パッド２２４は、図２７に示すように第２のグ
リーンシート層２２０上にスクリーニングしても、代替
方法として第１のグリーンシート層２１０の側面２１９
にスクリーニングしてもよい。バイア２１２とパッド２
１６は、焼結すると密度が９０％を超える、金属含有量
の高いペーストを使用する。メタライズした追加のグリ
ーンシート２３０を、第１および第２のグリーンシート
層２１０、２２０と位置合わせし、積み重ね、積層して
多層グリーンシート積層品２５０を形成する。この多層
グリーンシート積層品２５０を積層して多層電子基板を
形成する。多層セラミック基板２５２を形成するため焼
結した後、第１のグリーンシート層２１０を、超音波洗
浄などの金属フィーチャを損傷させない方法により除去
する。残った部分はバイア２１２と、セラミック材料で
あった開口部２３４である。その後、金属フィーチャを
メッキし、外部パッド２１６の露出した表面を、後で基
板を回路カードまたは他の装置に取り付けるため、ソル
ダ・ボールまたはカラムを接合するのに使用する。この
場合、セラミック表面上のパッド２２４は良好に接着す
る。必要があれば、外部パッド２１６とパッド２２４と
の間の空間２３４を重合体で充填し、パッド２１６をさ
らにセラミックへアンカリングさせるとともに、構造を
支持し、取り扱いによる損傷を最少にすることができ
る。この用途に使用する重合体には、ポリイミド、エポ
キシなどがある。
【００４４】本発明による最後の実施形態は、図１ない
し図２０を参照して説明したどの方法によっても達成さ
れ、信頼性をさらに大幅に改善する。次に図３１を参照
すると、単一の大きい金属充填バイア３１４と外部パッ
ド３１６を有する第１層３１０と、金属充填バイア３２
２を有する第２層３２０とを備える多層セラミック基板
４０が示されている。内部パッド３２４が、第１層３１
０と第２層３２０との間に置かれている。さらに、金属
充填バイア３３２を有する任意の１層または複数の層３
３０がある。大きいバイア３１４と外部パッド３１６の
金属含有量は高く、好ましくは金属１００体積％であ
る。この大きいバイア３１４の直径は、パッド３１６お
よび３２４の直径より小さく、層３１０の厚みは大きい
バイア３１４の直径の２倍より大きい。パッド３２４お
よびバイア３２２は金属含有量が中程度で、多層セラミ
ック基板３４０のセラミック材料と良好に接着するよう
に選択する。バイア３３２は通常、従来と同様金属１０
０体積％である。
【００４５】前述のように、構造の形成時に最高の性能
と信頼性の改善を得るために行わなければならないいく
つかのパラメータがある。
【００４６】金属含有量の高いバイアの長さは、モジュ
ールの電気的性能の制約内で、できるだけ長くすべきで
ある。バイアが長いほど、耐疲労性が大きくなる。バイ
アの長さは、誘電層を厚くするか、または複数のスルー
バイアを積み重ねて長いバイア・カラムを形成するかあ
るいはその両方によって、長くすることができる。
【００４７】表面Ｉ／Ｏパッド内に配置できる最大数の
バイアを使用すべきである。パッドの電気的機能性は、
少なくとも１個のバイアの、パッドへの接続によって決
まる。パッドに接続されたバイアの数が多いほど、電気
的接続が長時間維持され、電気的信頼性が増大する。
【００４８】アンカリング機能を有するバイアの延性お
よび耐疲労性が大きいほど、バイアが熱サイクルによっ
てひずみを生じるため、信頼性が高くなる。したがっ
て、Ｃｕ、Ａｇ、Ａｕ、およびこれらの合金のように延
性の高い金属が、多くのひずみサイクルに耐える。
【００４９】セラミックがＣＴＥの整合性が悪いメタラ
イゼーションに使用される場合、たとえば銅、ニッケ
ル、金、銀などのメタライゼーションと、ＣＴＥが２〜
６ｐｐｍのガラス・セラミックのようなＣＴＥの低いセ
ラミックからなるシステムでは、外部誘電層（たとえば
図１ないし図４の層１０）中または上にある金属はセラ
ミックと接着すべきではない。通常、１〜１０μｍの非
常に狭い間隙が、この金属と隣接するセラミックの表面
との間に存在することができる。外部層中の金属は、セ
ラミックとは化学的に接着しないため、外部セラミック
層中には極めてわずかな応力しか発生しない。外部層の
バイアは、第２層（たとえば図１ないし図４の層２０）
のメタライゼーションと化学的に良好に接着し、電気的
に接続される。第２層（たとえば層２０）のメタライゼ
ーションは通常、セラミックと良好に接着し、これはか
なりの量の誘電体材料を添加することによって作成され
ることが多い。この誘電体フィラーは通常、セラミック
・グリーンシート層に使用される誘電体と同一または非
常に類似したものである。
【００５０】前記に開示した構造は、いくつかの取り付
け方法に利用することができる。これらには、セラミッ
クへのＬＧＡ、ＢＧＡ、およびＣＧＡ第２レベル接続が
ある。図１ないし図２０および図３１に開示した構造
は、表面金属の接着の信頼性に問題があるセラミックに
特に有用であり、ソケットへの差込み・取り外しや使用
中に圧縮負荷がパッドにかかるＬＧＡ用途にも使用する
ことができる。同様に、後で表面パッドの間に誘電体を
充填する処理を行う図２１ないし図３０に示す構造も、
圧縮ＬＧＡ用途に使用することができる。図１ないし図
３１に開示した構造は、はんだを用いてセラミック基板
を回路板または他のセラミックに接合するＢＧＡおよび
ＣＧＡ用途に使用することができる。これらの用途で、
外部表面パッドとアンカリング機能を有するバイアは、
セラミックとは接着しない。アンカリング機能を有する
バイアは、セラミックに直接接着したパッドと比較し
て、機械的および電気的信頼性が向上し、熱サイクル中
にセラミックと回路板との間のはんだ接合から、さらに
ひずみを緩和する。図２１ないし図３０に開示した構造
は、共融金属、ソルダ・ボール、ソルダ・カラム接続な
どの従来のはんだ接続法の耐疲労性を増大させる表面フ
ィーチャを形成することによって、良好に接着した表面
パッド（たとえば上述のアルミナ・システム）を有する
従来のセラミックの、第２レベル接続の熱サイクル信頼
性を増大するのに使用することができる。
【００５１】従来の取り付け方法に対して信頼性を改善
する例として、いくつかのデイジー・チェイン接続を有
する試験ビヒクルを、ＣＴＥが３ｐｐｍ、厚みが約１．
９ｍｍの、銅をメタライズした３２ｍｍ角のガラス・セ
ラミック基板から作成した。焼結およびメッキ後、共融
スズ・鉛はんだで取り付けた鉛９０％＋スズ１０％のソ
ルダ・ボールを用いて各試験ビヒクルを作成した後、再
び共融スズ・鉛はんだを用いてＣＴＥが約１８ｐｐｍの
ＦＲ４印刷回路板に取り付けた。次にこの基板と回路板
を、毎時約２サイクルの速度で−５５℃から＋１１０℃
の熱サイクルにかけた。最初に故障が生じたのは、常に
基板の周縁部のデイジー・チェイン接続内であったが、
そのサイクル数を記録した。良好に接着したモリブデン
金属を主成分とするパッドを有し、ＣＴＥが約６ｐｐｍ
の、同一厚みの高アルミナ・セラミック製の対照セラミ
ック基板をこの試験に加えた。ＣＴＥが低いセラミック
に良好に取り付けられ、メッキおよびはんだ付けができ
る表面金属パッドの作成を試みたが、変動が大きく、全
体として結果は不良であった。熱サイクル１００回未満
で表面金属パッドがセラミックから分離することが多か
った。
【００５２】図１０ないし図１４に示す構造を用いて、
バイア１１４および外部パッド１１６には銅９０％、ニ
ッケル１０％のメタライゼーション、バイア１２２およ
び内部パッド１２４には銅５０％＋誘電体５０％の複合
メタライゼーションにより作成した同様な試験ビヒクル
は、通常約４５０〜５００回の熱サイクルで最初の電気
的故障を生じた。これらの結果は、約３５０〜４００サ
イクル回の熱で最初の電気的故障を生じるアルミナの対
照基板に匹敵する。
【００５３】熱サイクルの間に、アンカリング機能を有
するバイアは、ＣＴＥがセラミックの３ｐｐｍに対して
回路板が１８ｐｐｍであるという不整合のため、かなり
のひずみを受ける。本発明によれば、各はんだ接続の電
気的連続性は、最後のアンカリング機能を有する導電性
バイアが故障するまで維持され、その故障時にデイジー
・チェイン回路が開き、基板は電気的に故障したと考え
られる。
【００５４】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５５】（１）複数の充填されたバイアと外部表面
を有する第１セラミック層と、前記第１セラミック層の
前記外部表面に隣接し、前記第１セラミック層の前記複
数の充填されたバイアに接着された少なくとも１個の外
部パッドと、前記第１セラミック層に隣接し、前記第１
セラミック層の少なくとも１個の充填されたバイアと接
触する少なくとも１個の充填されたバイアを有する前記
第２セラミック層と、前記第１および第２セラミック層
の間に配置され、前記第１セラミック層の前記複数の充
填されたバイアと接触する少なくとも１個の内部パッド
とを具備し、前記第１セラミック層の前記複数の充填さ
れたバイアのそれぞれが、前記第２セラミック層のバイ
アまたは前記内部パッドと接触する、多層セラミック基
板。 （２）前記第１セラミック層および前記少なくとも１個
の外部パッドの周辺を覆うセラミック・カバー層をさら
に具備する、上記（１）に記載の多層セラミック基板。 （３）前記第２セラミック層の少なくても１個の充填さ
れたバイアが、３０〜７０体積％の金属材料を含有し、
残部がセラミック材料である、上記（１）に記載の多層
セラミック基板。 （４）前記内部パッドが、３０〜７０体積％の金属材料
を含有し、残部がセラミック材料である、上記（１）に
記載の多層セラミック基板。 （５）前記第２層に、前記少なくとも１個の内部パッド
と接触する複数の充填されたバイアがある、上記（１）
に記載の多層セラミック基板。 （６）各外部パッドごとに、複数の内部パッドがある、
上記（１）に記載の多層セラミック基板。 （７）前記複数の内部パッドの１個に接触する前記第１
セラミック層の複数のバイアの少なくとも１個が、電気
的機能を行わない、上記（６）に記載の多層セラミック
基板。 （８）前記第１セラミック層の前記複数のバイア少なく
とも１個が、電気的機能を行う、上記（１）に記載の多
層セラミック基板。 （９）充填されたバイアと外部表面とを有する第１セラ
ミック層と、前記第１セラミック層の前記外部表面に隣
接し、少なくとも１個の前記充填されたバイアに接着さ
れた外部パッドと、前記第１セラミック層に隣接し、前
記第１セラミック層の前記充填されたバイアと接触する
少なくとも１個の充填されたバイアを有する第２セラミ
ック層と、前記第１および第２セラミック層の間に配置
され、前記第１および第２層の前記充填されたバイアと
接触する内部パッドとを具備し、前記第１セラミック層
のバイアが、前記第２セラミック層のバイアより断面積
が大きく、前記第１セラミック層が、前記第２セラミッ
ク層より厚い、多層セラミック基板。 （１０）前記第１セラミック層の前記充填されたバイア
が、少なくとも８０体積％の金属材料を含有し、残部が
セラミック材料である、上記（１）または（９）に記載
の多層セラミック基板。 （１１）前記金属材料が、銅、銅合金、ニッケル、およ
び銀からなる群から選択されたものである、上記（１
０）に記載の多層セラミック基板。 （１２）前記外部パッドが、少なくとも８０体積％の金
属材料を含有し、残部がセラミック材料である、上記
（１）または（９）に記載の多層セラミック基板。 （１３）前記金属材料が、銅、銅合金、ニッケル、およ
び銀からなる群から選択されたものである、上記（１
２）に記載の多層セラミック基板。 （１４）前記第２セラミック層に、前記第１セラミック
層のバイアに接触する複数のバイアがある、上記（９）
に記載の多層セラミック基板。 （１５）複数の充填されたバイアと外部表面を有する第
１セラミック層と、前記第１セラミック層に隣接し、少
なくとも１個の充填されたバイアを有する第２セラミッ
ク層と、前記第１および第２セラミック層の間に配置さ
れ、前記第１セラミック層の前記複数の充填されたバイ
ア、および前記第２セラミック層の前記少なくとも１個
の充填されたバイアと接触する少なくとも１個の内部パ
ッドと、前記第１セラミック層の前記外部表面から延
び、前記第１セラミック層の前記複数の充填されたバイ
アに接触する複数のバイア・カラムと、前記複数のバイ
ア・カラムに接着された少なくとも１個の外部パッドと
を具備する、多層セラミック基板。 （１６）前記複数の充填されたバイアが、３０〜７０体
積％の金属材料を含有し、残部がセラミック材料であ
る、上記（１５）に記載の多層セラミック基板。 （１７）前記第１セラミック層と、前記複数のバイア・
カラムに接着された前記少なくとも１個の外部パッドと
の間の空間に、セラミック材料が存在しない、上記（１
５）に記載の多層セラミック基板。 （１８）少なくとも１個の充填されたバイアと外部表面
とを有する第１セラミック層と、前記第１セラミック層
の前記外部表面に接着され、前記第１セラミック層の前
記少なくとも１個の充填されたバイアと接触する内部パ
ッドと、前記内部パッドから延びる複数のバイア・カラ
ムと、前記複数のバイア・カラムに接触された外部パッ
ドとを具備する多層セラミック基板。 （１９）前記バイア・カラムが、少なくとも８０体積％
の金属材料を含有し、残部がセラミック材料である、上
記（１５）または（１８）に記載の多層セラミック基
板。 （２０）前記金属材料が、銅、銅合金、ニッケル、およ
び銀からなる群から選択されたものである、上記（１
９）に記載の多層セラミック基板。 （２１）前記外部パッドが、少なくとも８０体積％の金
属材料を含有し、残部がセラミック材料である、上記
（１５）または（１８）に記載の多層セラミック基板。 （２２）前記第１セラミック層の前記少なくとも１個の
充填されたバイアが、３０〜７０体積％の金属材料を含
有し、残部がセラミック材料である、上記（１８）に記
載の多層セラミック基板。 （２３）前記内部パッドが、３０〜７０体積％の金属材
料を含有し、残部がセラミック材料である、上記（１
５）または（１８）に記載の多層セラミック基板。 （２４）前記内部パッドと外部パッドとの間の空間に、
セラミック材料が存在しない、上記（１８）に記載の多
層セラミック基板。 （２５）複数のバイアを有する第１のセラミック・グリ
ーンシートを形成するステップと、ペースト材料の固形
分に対し、少なくとも８０体積％の金属材料を含有し、
残部がセラミック材料である金属ペースト材料を、少な
くとも１個の前記バイアにスクリーニングするステップ
と、ペースト材料の固形分に対し、少なくとも８０体積
％の金属材料を含有し、残部がセラミック材料である金
属ペースト材料を、前記第１のセラミック・グリーンシ
ート上にスクリーニングして入出力パッドを形成するス
テップと、少なくとも１個のバイアを有する第２のセラ
ミック・グリーンシートを形成するステップと、ペース
ト材料の固形分に対し、３０〜７０体積％の金属材料を
含有し、残部がセラミック材料である金属ペースト材料
を、前記第２のセラミック・グリーンシートの少なくと
も１個のバイアにスクリーニングするステップと、ペー
スト材料の固形分に対し、３０〜７０体積％の金属材料
を含有し、残部がセラミック材料である金属ペースト材
料を、前記第１または第２のセラミック・グリーンシー
ト上にスクリーニングして内部入出力パッドを形成する
ステップと、前記入出力パッドが未焼結の多層セラミッ
ク基板の外側になり、前記内部パッドが前記第１および
第２セラミック・グリーンシートの間に配置され、前記
第１セラミック・グリーンシート中にある前記複数のバ
イアのそれぞれが、前記第２セラミック・グリーンシー
トのバイア、または前記内部コンタクト・パッドと接触
するように、前記第１および第２セラミック・グリーン
シートを積層して、未焼結の多層セラミック基板を形成
するステップと、入出力パッドを有する焼結した多層セ
ラミック基板が、前記第１セラミック層の前記少なくと
も１個のバイアに接着されるが、前記多層セラミック基
板のセラミック材料には接着されないように、前記未焼
結の多層セラミック基板を焼結するステップとを含む、
多層セラミック基板を形成する方法。 （２６）少なくとも１個のバイアを有し、多層セラミッ
ク基板の所定の焼結温度では焼結されないように選択さ
れたセラミック材料を含む第１のセラミック・グリーン
シートを形成するステップと、ペースト材料の固形分に
対し、少なくとも８０体積％の金属材料を含有し、残部
がセラミック材料である金属ペースト材料を、前記第１
のセラミック・グリーンシートの前記少なくとも１個の
バイアにスクリーニングするステップと、ペースト材料
の固形分に対し、少なくとも８０体積％の金属材料を含
有し、残部がセラミック材料である金属ペースト材料
を、前記第１のセラミック・グリーンシート上にスクリ
ーニングして外部パッドを形成するステップと、少なく
とも１個のバイアを有する第２のセラミック・グリーン
シートを形成するステップと、ペースト材料の固形分に
対し、８０体積％の金属材料を含有し、残部がセラミッ
ク材料である金属ペースト材料を、前記第２のセラミッ
ク・グリーンシートの前記少なくとも１個のバイアにス
クリーニングするステップと、少なくとも１個のバイア
を有する第３のセラミック・グリーンシートを形成する
ステップと、ペースト材料の固形分に対し、３０〜７０
体積％の金属材料を含有し、残部がセラミック材料であ
る金属ペースト材料を、前記第３のセラミック・グリー
ンシートの前記少なくとも１個のバイアにスクリーニン
グするステップと、ペースト材料の固形分に対し、３０
〜７０体積％の金属材料を含有し、残部がセラミック材
料である金属ペースト材料を、前記第２または第３のセ
ラミック・グリーンシート上にスクリーニングして内部
パッドを形成するステップと、前記外部パッドが前記未
焼結の多層セラミック基板の外側になり、前記内部パッ
ドが前記第２および第３セラミック・グリーンシートの
間に配置されるように、前記第１、第２、および第３セ
ラミック・グリーンシートを積層して、未焼結の多層セ
ラミック基板を形成するステップと、前記第１セラミッ
ク・グリーンシートは焼結されないが、前記第２および
第３セラミック・グリーンシートは焼結されるように、
未焼結の多層セラミック基板を焼結するステップと、焼
結前に、パッドを有する焼結された多層セラミック基板
が、前記第１セラミック・グリーンシートの前記少なく
とも１個のバイアにのみ接着され、前記多層セラミック
基板のセラミック材料との間には空間ができるように、
前記第１セラミック・グリーンシートの前記少なくとも
１個のバイアを残して、未焼結のセラミック材料を除去
するステップとを含む、多層セラミック基板を形成する
方法。 （２７）少なくとも１個のバイアを有し、多層セラミッ
ク基板の所定の焼結温度では焼結されないように選択さ
れたセラミック材料を含む第１のセラミック・グリーン
シートを形成するステップと、ペースト材料の固形分に
対し、少なくとも８０体積％の金属材料を含有し、残部
がセラミック材料である金属ペースト材料を、前記第１
のセラミック・グリーンシートの前記少なくとも１個の
バイアにスクリーニングするステップと、ペースト材料
の固形分に対し、少なくとも８０体積％の金属材料を含
有し、残部がセラミック材料である金属ペースト材料
を、前記第１のセラミック・グリーンシート上にスクリ
ーニングして外部パッドを形成するステップと、少なく
とも１個のバイアを有する第２のセラミック・グリーン
シートを形成するステップと、ペースト材料の固形分に
対し、３０〜７０体積％の金属材料を含有し、残部がセ
ラミック材料である金属ペースト材料を、前記第２のセ
ラミック・グリーンシートの前記少なくとも１個のバイ
アにスクリーニングするステップと、ペースト材料の固
形分に対し、３０〜７０体積％の金属材料を含有し、残
部がセラミック材料である金属ペースト材料を、前記第
１または第２のセラミック・グリーンシート上にスクリ
ーニングして内部パッドを形成するステップと、前記外
部パッドが未焼結の多層セラミック基板の外側になり、
前記内部パッドが前記第１および第２セラミック・グリ
ーンシートの間に配置されるように、前記第１および第
２セラミック・グリーンシートを積層して、未焼結の多
層セラミック基板を形成するステップと、前記第１セラ
ミック・グリーンシートは焼結されないが、前記第２セ
ラミック・グリーンシートは焼結されるように、前記未
焼結の多層セラミック基板を所定の温度で前記焼結する
ステップと、焼結前に、パッドを有する焼結された多層
セラミック基板が、前記第１セラミック・グリーンシー
トの少なくとも１個のバイアにのみ接着され、内部パッ
ドおよび前記多層セラミック基板のセラミック材料との
間から離れる空間ができるように、前記第１セラミック
・グリーンシートの前記少なくとも１個のバイアを残し
て、未焼結のセラミック材料を除去するステップとを含
む、多層セラミック基板を形成する方法。
【図面の簡単な説明】
【図１】本発明の第１の実施形態、および第１の実施形
態の製法を示す図である。
【図２】本発明の第１の実施形態、および第１の実施形
態の製法を示す図である。
【図３】本発明の第１の実施形態、および第１の実施形
態の製法を示す図である。
【図４】本発明の第１の実施形態、および第１の実施形
態の製法を示す図である。
【図５】本発明の第２の実施形態、および第２の実施形
態の製法を示す図である。
【図６】本発明の第２の実施形態、および第２の実施形
態の製法を示す図である。
【図７】本発明の第２の実施形態、および第２の実施形
態の製法を示す図である。
【図８】本発明の第２の実施形態、および第２の実施形
態の製法を示す図である。
【図９】本発明の第２の実施形態、および第２の実施形
態の製法を示す図である。
【図１０】本発明の第３の実施形態、および第３の実施
形態の製法を示す図である。
【図１１】本発明の第３の実施形態、および第３の実施
形態の製法を示す図である。
【図１２】本発明の第３の実施形態、および第３の実施
形態の製法を示す図である。
【図１３】本発明の第３の実施形態、および第３の実施
形態の製法を示す図である。
【図１４】本発明の第３の実施形態、および第３の実施
形態の製法を示す図である。
【図１５】本発明の第４の実施形態、および第４の実施
形態の製法を示す図である。
【図１６】本発明の第４の実施形態、および第４の実施
形態の製法を示す図である。
【図１７】本発明の第４の実施形態、および第４の実施
形態の製法を示す図である。
【図１８】本発明の第４の実施形態、および第４の実施
形態の製法を示す図である。
【図１９】本発明の第４の実施形態、および第４の実施
形態の製法を示す図である。
【図２０】本発明の第４の実施形態、および第４の実施
形態の製法を示す図である。
【図２１】本発明の第５の実施形態、および第５の実施
形態の製法を示す図である。
【図２２】本発明の第５の実施形態、および第５の実施
形態の製法を示す図である。
【図２３】本発明の第５の実施形態、および第５の実施
形態の製法を示す図である。
【図２４】本発明の第５の実施形態、および第５の実施
形態の製法を示す図である。
【図２５】本発明の第５の実施形態、および第５の実施
形態の製法を示す図である。
【図２６】本発明の第６の実施形態、および第６の実施
形態の製法を示す図である。
【図２７】本発明の第６の実施形態、および第６の実施
形態の製法を示す図である。
【図２８】本発明の第６の実施形態、および第６の実施
形態の製法を示す図である。
【図２９】本発明の第６の実施形態、および第６の実施
形態の製法を示す図である。
【図３０】本発明の第６の実施形態、および第６の実施
形態の製法を示す図である。
【図３１】本発明の第７の実施形態を示す図である。
【符号の説明】
１０ 第１グリーンシート １１０ 第１グリーンシート ２１０ 第１グリーンシート ３１０ 第１グリーンシート １１ バイアの傾斜端部 １２ バイア ２１２ バイア １４ バイアの端部 ３１４ バイアの端部 １６ 表面パッド １７ 第１グリーンシートの外側表面 １９ 第１グリーンシートの裏面 １１９ 第１グリーンシートの裏面 ２１９ 第１グリーンシートの裏面 ２０ 第２グリーンシート １２０ 第２グリーンシート ２２０ 第２グリーンシート ３２０ 第２グリーンシート ２２ バイア １２２ バイア ２２２ バイア ３２２ バイア ２４ 内部パッド １２４ 内部パッド ２２４ 内部パッド ３２４ 内部パッド ３０ 誘電層 １３０ 誘電層 ２３０ 誘電層 ３３０ 誘電層 ３２ バイア １３２ バイア ２３２ バイア ３３２ バイア ３４ セラミック層 １３４ セラミック層 ２３４ セラミック層 ３６ 開口部 １３６ 開口部 ４０ グリーンシート積層物 １４０ グリーンシート積層物 ２４０ グリーンシート積層物 ３４０ グリーンシート積層物 ５０ グリーンシート積層物 １５０ グリーンシート積層物 ２５０ グリーンシート積層物 ３５０ グリーンシート積層物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 3/40 Ｈ０１Ｌ 23/12 Ｎ Ｄ (72)発明者 デービッド・エイチ・ガブリエルズ アメリカ合衆国12516 ニューヨーク州 コールド・スプリング マリオン・アベ ニュー ３ (72)発明者 リチャード・エフ・エンディク アメリカ合衆国12590 ニューヨーク州 ワッピンガーズ・フォールズ ブレイ・ ファーム・レーン ９ (72)発明者 スンダル・エム・カマート アメリカ合衆国95129 カリフォルニア 州サンノゼ オークトリー・ドライブ 1085 (72)発明者 スコット・アイ・ランゲンタール アメリカ合衆国12538 ニューヨーク州 ハイドパーク ウィリアム・ペン・コー ト ３ (72)発明者 スリーニヴァサ・エス・エヌ・レッディ ー アメリカ合衆国12540 ニューヨーク州 ラグランジェヴィル ボウ・レーン 17 (72)発明者 ラーオ・ヴィー・ヴァンラバネニ アメリカ合衆国12590 ニューヨーク州 ワッピンガーズ・フォールズ ブレイ・ ファーム・レーン ９ (56)参考文献 特開 平10−93227（ＪＰ，Ａ) 特開 平10−41626（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H01L 23/12 H05K 1/11 H05K 3/40

Claims (27)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の充填されたバイアと外部表面を有す
    る第１セラミック層と、 前記第１セラミック層の前記外部表面に隣接し、前記第
    １セラミック層の前記複数の充填されたバイアに接着さ
    れた少なくとも１個の外部パッドと、 前記第１セラミック層に隣接し、前記第１セラミック層
    の少なくとも１個の充填されたバイアと接触する少なく
    とも１個の充填されたバイアを有する前記第２セラミッ
    ク層と、 前記第１および第２セラミック層の間に配置され、前記
    第１セラミック層の前記複数の充填されたバイアと接触
    する少なくとも１個の内部パッドとを具備し、 前記第１セラミック層の前記複数の充填されたバイアの
    それぞれが、前記第２セラミック層のバイアまたは前記
    内部パッドと接触する、 多層セラミック基板。
  2. 【請求項２】前記第１セラミック層および前記少なくと
    も１個の外部パッドの周辺を覆うセラミック・カバー層
    をさらに具備する、請求項１に記載の多層セラミック基
    板。
  3. 【請求項３】前記第２セラミック層の少なくても１個の
    充填されたバイアが、３０〜７０体積％の金属材料を含
    有し、残部がセラミック材料である、請求項１に記載の
    多層セラミック基板。
  4. 【請求項４】前記内部パッドが、３０〜７０体積％の金
    属材料を含有し、残部がセラミック材料である、請求項
    １に記載の多層セラミック基板。
  5. 【請求項５】前記第２層に、前記少なくとも１個の内部
    パッドと接触する複数の充填されたバイアがある、請求
    項１に記載の多層セラミック基板。
  6. 【請求項６】各外部パッドごとに、複数の内部パッドが
    ある、請求項１に記載の多層セラミック基板。
  7. 【請求項７】前記複数の内部パッドの１個に接触する前
    記第１セラミック層の複数のバイアの少なくとも１個
    が、電気的機能を行わない、請求項６に記載の多層セラ
    ミック基板。
  8. 【請求項８】前記第１セラミック層の前記複数のバイア
    少なくとも１個が、電気的機能を行う、請求項１に記載
    の多層セラミック基板。
  9. 【請求項９】充填されたバイアと外部表面とを有する第
    １セラミック層と、 前記第１セラミック層の前記外部表面に隣接し、少なく
    とも１個の前記充填されたバイアに接着された外部パッ
    ドと、 前記第１セラミック層に隣接し、前記第１セラミック層
    の前記充填されたバイアと接触する少なくとも１個の充
    填されたバイアを有する第２セラミック層と、 前記第１および第２セラミック層の間に配置され、前記
    第１および第２層の前記充填されたバイアと接触する内
    部パッドとを具備し、 前記第１セラミック層のバイアが、前記第２セラミック
    層のバイアより断面積が大きく、前記第１セラミック層
    が、前記第２セラミック層より厚い、 多層セラミック基板。
  10. 【請求項１０】前記第１セラミック層の前記充填された
    バイアが、少なくとも８０体積％の金属材料を含有し、
    残部がセラミック材料である、請求項１または９に記載
    の多層セラミック基板。
  11. 【請求項１１】前記金属材料が、銅、銅合金、ニッケ
    ル、および銀からなる群から選択されたものである、請
    求項１０に記載の多層セラミック基板。
  12. 【請求項１２】前記外部パッドが、少なくとも８０体積
    ％の金属材料を含有し、残部がセラミック材料である、
    請求項１または９に記載の多層セラミック基板。
  13. 【請求項１３】前記金属材料が、銅、銅合金、ニッケ
    ル、および銀からなる群から選択されたものである、請
    求項１２に記載の多層セラミック基板。
  14. 【請求項１４】前記第２セラミック層に、前記第１セラ
    ミック層のバイアに接触する複数のバイアがある、請求
    項９に記載の多層セラミック基板。
  15. 【請求項１５】複数の充填されたバイアと外部表面を有
    する第１セラミック層と、 前記第１セラミック層に隣接し、少なくとも１個の充填
    されたバイアを有する第２セラミック層と、 前記第１および第２セラミック層の間に配置され、前記
    第１セラミック層の前記複数の充填されたバイア、およ
    び前記第２セラミック層の前記少なくとも１個の充填さ
    れたバイアと接触する少なくとも１個の内部パッドと、 前記第１セラミック層の前記外部表面から延び、前記第
    １セラミック層の前記複数の充填されたバイアに接触す
    る複数のバイア・カラムと、 前記複数のバイア・カラムに接着された少なくとも１個
    の外部パッドとを具備する、 多層セラミック基板。
  16. 【請求項１６】前記複数の充填されたバイアが、３０〜
    ７０体積％の金属材料を含有し、残部がセラミック材料
    である、請求項１５に記載の多層セラミック基板。
  17. 【請求項１７】前記第１セラミック層と、前記複数のバ
    イア・カラムに接着された前記少なくとも１個の外部パ
    ッドとの間の空間に、セラミック材料が存在しない、請
    求項１５に記載の多層セラミック基板。
  18. 【請求項１８】少なくとも１個の充填されたバイアと外
    部表面とを有する第１セラミック層と、 前記第１セラミック層の前記外部表面に接着され、前記
    第１セラミック層の前記少なくとも１個の充填されたバ
    イアと接触する内部パッドと、 前記内部パッドから延びる複数のバイア・カラムと、 前記複数のバイア・カラムに接触された外部パッドとを
    具備する多層セラミック基板。
  19. 【請求項１９】前記バイア・カラムが、少なくとも８０
    体積％の金属材料を含有し、残部がセラミック材料であ
    る、請求項１５または１８に記載の多層セラミック基
    板。
  20. 【請求項２０】前記金属材料が、銅、銅合金、ニッケ
    ル、および銀からなる群から選択されたものである、請
    求項１９に記載の多層セラミック基板。
  21. 【請求項２１】前記外部パッドが、少なくとも８０体積
    ％の金属材料を含有し、残部がセラミック材料である、
    請求項１５または１８に記載の多層セラミック基板。
  22. 【請求項２２】前記第１セラミック層の前記少なくとも
    １個の充填されたバイアが、３０〜７０体積％の金属材
    料を含有し、残部がセラミック材料である、請求項１８
    に記載の多層セラミック基板。
  23. 【請求項２３】前記内部パッドが、３０〜７０体積％の
    金属材料を含有し、残部がセラミック材料である、請求
    項１５または１８に記載の多層セラミック基板。
  24. 【請求項２４】前記内部パッドと外部パッドとの間の空
    間に、セラミック材料が存在しない、請求項１８に記載
    の多層セラミック基板。
  25. 【請求項２５】複数のバイアを有する第１のセラミック
    ・グリーンシートを形成するステップと、 ペースト材料の固形分に対し、少なくとも８０体積％の
    金属材料を含有し、残部がセラミック材料である金属ペ
    ースト材料を、少なくとも１個の前記バイアにスクリー
    ニングするステップと、 ペースト材料の固形分に対し、少なくとも８０体積％の
    金属材料を含有し、残部がセラミック材料である金属ペ
    ースト材料を、前記第１のセラミック・グリーンシート
    上にスクリーニングして入出力パッドを形成するステッ
    プと、 少なくとも１個のバイアを有する第２のセラミック・グ
    リーンシートを形成するステップと、 ペースト材料の固形分に対し、３０〜７０体積％の金属
    材料を含有し、残部がセラミック材料である金属ペース
    ト材料を、前記第２のセラミック・グリーンシートの少
    なくとも１個のバイアにスクリーニングするステップ
    と、 ペースト材料の固形分に対し、３０〜７０体積％の金属
    材料を含有し、残部がセラミック材料である金属ペース
    ト材料を、前記第１または第２のセラミック・グリーン
    シート上にスクリーニングして内部入出力パッドを形成
    するステップと、 前記入出力パッドが未焼結の多層セラミック基板の外側
    になり、前記内部パッドが前記第１および第２セラミッ
    ク・グリーンシートの間に配置され、前記第１セラミッ
    ク・グリーンシート中にある前記複数のバイアのそれぞ
    れが、前記第２セラミック・グリーンシートのバイア、
    または前記内部コンタクト・パッドと接触するように、
    前記第１および第２セラミック・グリーンシートを積層
    して、未焼結の多層セラミック基板を形成するステップ
    と、 入出力パッドを有する焼結した多層セラミック基板が、
    前記第１セラミック層の前記少なくとも１個のバイアに
    接着されるが、前記多層セラミック基板のセラミック材
    料には接着されないように、前記未焼結の多層セラミッ
    ク基板を焼結するステップとを含む、 多層セラミック基板を形成する方法。
  26. 【請求項２６】少なくとも１個のバイアを有し、多層セ
    ラミック基板の所定の焼結温度では焼結されないように
    選択されたセラミック材料を含む第１のセラミック・グ
    リーンシートを形成するステップと、 ペースト材料の固形分に対し、少なくとも８０体積％の
    金属材料を含有し、残部がセラミック材料である金属ペ
    ースト材料を、前記第１のセラミック・グリーンシート
    の前記少なくとも１個のバイアにスクリーニングするス
    テップと、 ペースト材料の固形分に対し、少なくとも８０体積％の
    金属材料を含有し、残部がセラミック材料である金属ペ
    ースト材料を、前記第１のセラミック・グリーンシート
    上にスクリーニングして外部パッドを形成するステップ
    と、 少なくとも１個のバイアを有する第２のセラミック・グ
    リーンシートを形成するステップと、 ペースト材料の固形分に対し、８０体積％の金属材料を
    含有し、残部がセラミック材料である金属ペースト材料
    を、前記第２のセラミック・グリーンシートの前記少な
    くとも１個のバイアにスクリーニングするステップと、 少なくとも１個のバイアを有する第３のセラミック・グ
    リーンシートを形成するステップと、 ペースト材料の固形分に対し、３０〜７０体積％の金属
    材料を含有し、残部がセラミック材料である金属ペース
    ト材料を、前記第３のセラミック・グリーンシートの前
    記少なくとも１個のバイアにスクリーニングするステッ
    プと、 ペースト材料の固形分に対し、３０〜７０体積％の金属
    材料を含有し、残部がセラミック材料である金属ペース
    ト材料を、前記第２または第３のセラミック・グリーン
    シート上にスクリーニングして内部パッドを形成するス
    テップと、 前記外部パッドが前記未焼結の多層セラミック基板の外
    側になり、前記内部パッドが前記第２および第３セラミ
    ック・グリーンシートの間に配置されるように、前記第
    １、第２、および第３セラミック・グリーンシートを積
    層して、未焼結の多層セラミック基板を形成するステッ
    プと、 前記第１セラミック・グリーンシートは焼結されない
    が、前記第２および第３セラミック・グリーンシートは
    焼結されるように、未焼結の多層セラミック基板を焼結
    するステップと、 焼結前に、パッドを有する焼結された多層セラミック基
    板が、前記第１セラミック・グリーンシートの前記少な
    くとも１個のバイアにのみ接着され、前記多層セラミッ
    ク基板のセラミック材料との間には空間ができるよう
    に、前記第１セラミック・グリーンシートの前記少なく
    とも１個のバイアを残して、未焼結のセラミック材料を
    除去するステップとを含む、 多層セラミック基板を形成する方法。
  27. 【請求項２７】少なくとも１個のバイアを有し、多層セ
    ラミック基板の所定の焼結温度では焼結されないように
    選択されたセラミック材料を含む第１のセラミック・グ
    リーンシートを形成するステップと、 ペースト材料の固形分に対し、少なくとも８０体積％の
    金属材料を含有し、残部がセラミック材料である金属ペ
    ースト材料を、前記第１のセラミック・グリーンシート
    の前記少なくとも１個のバイアにスクリーニングするス
    テップと、 ペースト材料の固形分に対し、少なくとも８０体積％の
    金属材料を含有し、残部がセラミック材料である金属ペ
    ースト材料を、前記第１のセラミック・グリーンシート
    上にスクリーニングして外部パッドを形成するステップ
    と、 少なくとも１個のバイアを有する第２のセラミック・グ
    リーンシートを形成するステップと、 ペースト材料の固形分に対し、３０〜７０体積％の金属
    材料を含有し、残部がセラミック材料である金属ペース
    ト材料を、前記第２のセラミック・グリーンシートの前
    記少なくとも１個のバイアにスクリーニングするステッ
    プと、 ペースト材料の固形分に対し、３０〜７０体積％の金属
    材料を含有し、残部がセラミック材料である金属ペース
    ト材料を、前記第１または第２のセラミック・グリーン
    シート上にスクリーニングして内部パッドを形成するス
    テップと、 前記外部パッドが未焼結の多層セラミック基板の外側に
    なり、前記内部パッドが前記第１および第２セラミック
    ・グリーンシートの間に配置されるように、前記第１お
    よび第２セラミック・グリーンシートを積層して、未焼
    結の多層セラミック基板を形成するステップと、 前記第１セラミック・グリーンシートは焼結されない
    が、前記第２セラミック・グリーンシートは焼結される
    ように、前記未焼結の多層セラミック基板を所定の温度
    で前記焼結するステップと、 焼結前に、パッドを有する焼結された多層セラミック基
    板が、前記第１セラミック・グリーンシートの少なくと
    も１個のバイアにのみ接着され、内部パッドおよび前記
    多層セラミック基板のセラミック材料との間から離れる
    空間ができるように、前記第１セラミック・グリーンシ
    ートの前記少なくとも１個のバイアを残して、未焼結の
    セラミック材料を除去するステップとを含む、 多層セラミック基板を形成する方法。
JP2000210777A 1999-07-19 2000-07-12 多層セラミック基板およびその製造方法 Expired - Fee Related JP3401767B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/356944 1999-07-19
US09/356,944 US6187418B1 (en) 1999-07-19 1999-07-19 Multilayer ceramic substrate with anchored pad

Publications (2)

Publication Number Publication Date
JP2001068857A JP2001068857A (ja) 2001-03-16
JP3401767B2 true JP3401767B2 (ja) 2003-04-28

Family

ID=23403624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000210777A Expired - Fee Related JP3401767B2 (ja) 1999-07-19 2000-07-12 多層セラミック基板およびその製造方法

Country Status (4)

Country Link
US (2) US6187418B1 (ja)
JP (1) JP3401767B2 (ja)
CN (1) CN1181716C (ja)
SG (1) SG93244A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US6492254B2 (en) * 2001-01-31 2002-12-10 Bae Systems Information And Electronic Systems Integration, Inc. Ball grid array (BGA) to column grid array (CGA) conversion process
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
US7189595B2 (en) * 2001-05-31 2007-03-13 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP4291615B2 (ja) * 2002-05-28 2009-07-08 株式会社巴川製紙所 光学素子ウエハ及びその製造方法、光学素子の製造方法
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US6900395B2 (en) * 2002-11-26 2005-05-31 International Business Machines Corporation Enhanced high-frequency via interconnection for improved reliability
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
JP4054269B2 (ja) * 2003-03-20 2008-02-27 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
US20050047106A1 (en) * 2003-08-29 2005-03-03 Martino Peter Miguel Substrate reinforcing in an LGA package
KR20030074582A (ko) * 2003-09-03 2003-09-19 학교법인 한국정보통신학원 초고주파 다층회로 구조 및 제작 방법
US20050104374A1 (en) * 2003-11-17 2005-05-19 Steur Gunnar V.D. Pull-out resistant compression fitting for fluid lines
US6987316B2 (en) * 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
JP2006013272A (ja) * 2004-06-29 2006-01-12 Hitachi Ltd 多層セラミック基板の製造方法
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
US20080136041A1 (en) * 2006-01-24 2008-06-12 Tessera Interconnect Materials, Inc. Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP4600065B2 (ja) 2005-02-03 2010-12-15 富士電機システムズ株式会社 半導体装置及びその製造方法
US7387758B2 (en) * 2005-02-16 2008-06-17 Siemens Power Generation, Inc. Tabbed ceramic article for improved interlaminar strength
JP4683269B2 (ja) * 2005-03-23 2011-05-18 Ｔｄｋ株式会社 多層セラミック基板の製造方法
TWI311451B (en) * 2005-11-30 2009-06-21 Murata Manufacturing Co Ceramic substrate, electronic device, and manufacturing method of ceramic substrate
US7648847B2 (en) * 2006-06-26 2010-01-19 Hamilton Sundstrand Corporation In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
US7573115B2 (en) * 2006-11-13 2009-08-11 International Business Machines Corporation Structure and method for enhancing resistance to fracture of bonding pads
JP2009032992A (ja) * 2007-07-27 2009-02-12 Kuroda Techno Co Ltd 多層回路基板
US8242593B2 (en) 2008-01-27 2012-08-14 International Business Machines Corporation Clustered stacked vias for reliable electronic substrates
TWI434640B (zh) * 2008-01-30 2014-04-11 Murata Manufacturing Co Electronic parts and their construction methods
US8186051B2 (en) 2008-03-28 2012-05-29 Intel Corporation Method for fabricating package substrate and die spacer layers having a ceramic backbone
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
JP5278371B2 (ja) * 2010-05-17 2013-09-04 富士電機株式会社 半導体装置の製造方法
US8759691B2 (en) * 2010-07-09 2014-06-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101153492B1 (ko) * 2010-08-24 2012-06-11 삼성전기주식회사 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
KR20130077477A (ko) * 2011-12-29 2013-07-09 삼성전자주식회사 파워 반도체 소자 및 그 제조 방법
WO2014020975A1 (ja) 2012-07-31 2014-02-06 株式会社村田製作所 積層基板
US9758858B2 (en) 2012-10-05 2017-09-12 Tyco Electronics Corporation Methods of manufacturing a coated structure on a substrate
US20140097002A1 (en) 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
JP6142831B2 (ja) * 2014-03-27 2017-06-07 ソニー株式会社 実装用基板及びその製造方法、並びに、部品実装方法
US10291231B2 (en) 2016-07-20 2019-05-14 Microsoft Technology Licensing, Llc Superconducting device with dummy elements
JP2018045212A (ja) 2016-09-16 2018-03-22 株式会社フジクラ 撮像モジュール及びその製造方法
EP3322267A1 (en) * 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
JP7243856B2 (ja) * 2019-11-14 2023-03-22 株式会社村田製作所 回路基板及び回路基板の製造方法
JP7449076B2 (ja) * 2019-11-26 2024-03-13 Ｎｇｋエレクトロデバイス株式会社 セラミック配線基板の製造方法
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070518A (en) * 1976-10-15 1978-01-24 E. I. Du Pont De Nemours And Company Copper metallizations
JPH05116985A (ja) * 1991-05-22 1993-05-14 Ngk Spark Plug Co Ltd セラミツク基板
US5293504A (en) * 1992-09-23 1994-03-08 International Business Machines Corporation Multilayer ceramic substrate with capped vias
JP2783751B2 (ja) 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
US5552232A (en) * 1994-12-21 1996-09-03 International Business Machines Corporation Aluminum nitride body having graded metallurgy
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer

Also Published As

Publication number Publication date
US6187418B1 (en) 2001-02-13
CN1181716C (zh) 2004-12-22
SG93244A1 (en) 2002-12-17
CN1281331A (zh) 2001-01-24
US6312791B1 (en) 2001-11-06
JP2001068857A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
JP3401767B2 (ja) 多層セラミック基板およびその製造方法
US6594891B1 (en) Process for forming multi-layer electronic structures
US6262477B1 (en) Ball grid array electronic package
CN100568489C (zh) 电路模块及其制造方法
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
JP3294235B2 (ja) 封止層を有するセラミック基板
EP0526133A2 (en) Polyimide multilayer wiring substrate and method for manufacturing the same
JP2004356618A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JPH1065034A (ja) 電子部品用配線基板及び電子部品パッケージ
US20010018231A1 (en) Bumpless flip chip assembly with strips and via-fill
KR100925314B1 (ko) 단일 비아 고정 패드를 구비한 다층 세라믹 기판
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US6596620B2 (en) BGA substrate via structure
US8546186B2 (en) Planar interconnect structure for hybrid circuits
JP3378171B2 (ja) 半導体パッケージの製造方法
US5669136A (en) Method of making high input/output density MLC flat pack
US6407927B1 (en) Method and structure to increase reliability of input/output connections in electrical devices
JP2006310544A (ja) 多層配線基板及びその製造方法、多層配線基板構造体
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法
JP2005011908A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2004356619A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
TW498024B (en) Multilayer ceramic substrate with anchored pad
JP3441340B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

S802 Written request for registration of partial abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees