KR20030074582A - 초고주파 다층회로 구조 및 제작 방법 - Google Patents

초고주파 다층회로 구조 및 제작 방법 Download PDF

Info

Publication number
KR20030074582A
KR20030074582A KR1020030061414A KR20030061414A KR20030074582A KR 20030074582 A KR20030074582 A KR 20030074582A KR 1020030061414 A KR1020030061414 A KR 1020030061414A KR 20030061414 A KR20030061414 A KR 20030061414A KR 20030074582 A KR20030074582 A KR 20030074582A
Authority
KR
South Korea
Prior art keywords
green sheet
high frequency
ultra
multilayer circuit
air cavity
Prior art date
Application number
KR1020030061414A
Other languages
English (en)
Inventor
이영철
박철순
조윤희
Original Assignee
학교법인 한국정보통신학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 한국정보통신학원 filed Critical 학교법인 한국정보통신학원
Priority to KR1020030061414A priority Critical patent/KR20030074582A/ko
Publication of KR20030074582A publication Critical patent/KR20030074582A/ko
Priority to JP2004105600A priority patent/JP2005080281A/ja
Priority to US10/872,429 priority patent/US20050045376A1/en
Priority to US11/430,081 priority patent/US20060191714A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H01P3/006—Conductor backed coplanar waveguides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

본 발명은 초고주파 다층회로 구조 및 제작 기술에 관한 것으로, 초고주파 다층회로를 제작하는 방법에 있어서, 임의의 그린시트에 비아와 동일한 크기의 공기 공동을 집적한 후, 설계한 회로 내에 비아와 동일하게 펀칭하는 제 1 단계와, 공기 공동이 형성된 그린시트 밑면에 하부 접지용 전도체를 프린팅하고, 제 2 그린시트 윗면에 상부 접지용 전도체를 프린팅하여 설계된 회로를 형성하는 제 2 단계와, 형성된 각각의 그린시트를 적층하여 다층회로를 형성하는 제 3 단계와, 적층된 다층회로를 소성하는 제 4 단계를 포함한다. 본 발명에 의하면, 상/하부 접지면 간의 유전율이 낮아져 공진 주파수를 증가시키고 하부 접지면이 상부 접지면과 격리되기 때문에 동작신호 파장에 관계없이 평행판 누설 손실을 없앨 수 있는 효과가 있다.

Description

초고주파 다층회로 구조 및 제작 방법{METHOD FOR MANUFACTURING MULTI CHIP MODULE AND MULTI CHIP MODULE STRUCTURE}
본 발명은 초고주파 다층회로(MCM : Multi-Chip Module) 제작 기술에 관한 것으로, 특히 저온소성 다층 세라믹(LTCC : Low Temperature Co-fired Ceramic)을 이용한 다층회로 제작 기술에서 초고주파 영역의 평행판 누설 손실을 없애는데 적합한 초고주파 다층회로 구조 및 제작 방법에 관한 것이다.
초고주파 다층회로 기술은 여러 개의 반도체 칩들을 하나의 기판 위에 탑재해 모듈화 한 것으로 크게 다층 인쇄회로기판(PCB : Printed Circuit Board) 기술을 이용하는 MCM-L(Laminated), 박막기술을 이용한 MCM-D(Deposited), 그리고 다층세라믹 기술의 MCM-C(Co-fired) 등 세 종류로 나뉠 수 있다.
여기서, MCM-C의 저온소성 다층 세라믹을 이용한 초고주파 다층회로 제작 기술은 저온소성 다층 세라믹을 기판으로 사용한 3차원 초고주파 다층회로나 모듈에 주로 적용되는데, 이들 3차원 초고주파 다층회로나 모듈에서는 전송선으로서 평판형 도파관(CBCPW : Conductor-Backed Coplanar Waveguide) 구조가 일반적으로 채용되며, 이러한 평판형 도파관 구조는 스트립 라인(strip line)과 기판 밑면에 평행판 도파관(parallel plate waveguide) 구조의 접지면을 지니고 있다.
이러한 종래의 초고주파 다층회로 제작 기술에서는 신호선의 양쪽에 일정한 간격을 두고 비아(via)를 위치시켜 하부 접지면과 상부 접지면의 전위를 일정하게 하는 기법이 사용되었으나, 평행판 도파관 구조의 하부 접지면과 상부 접지면간의 전위차로 인해 다음과 같은 문제가 발생한다.
먼저, 신호선 양쪽의 비아와 상/하부 접지면이 직사각형 도파관(rectangular waveguide) 구조로 이루어져 있기 때문에 평행판 누설 손실(PPL : Parallel Plate Leakage) 이외에 공진으로 인한 또 다른 신호 손실이 발생한다.
그리고, 직사각형 도파관으로 인한 공진을 방지하기 위해 비아와 비아간의 간격을 동작신호 파장의 1/2보다 작게 위치시켜야 하는데, 사용 주파수가 60GHz 이상의 밀리미터 영역으로 증가할 경우 비아와 비아간의 간격을 약 800㎛ 이하로 설정하여야 하지만 CPW의 신호선과 비아간의 간격이 작아 저온소성 다층 세라믹 공정으로 구현이 어렵다는 문제가 있다.
본 발명은 상술한 종래의 문제를 해결하기 위해 안출한 것으로, 유전율이 낮은 공기 공동(air cavity)을 다층회로의 그린시트(green sheet) 내에 집적하여 스트립 라인이나 CBCPW 구조의 하부 접지면과 상부 접지면간의 유전율을 낮추어 공진 주파수를 증가시키고, 하부 접지면을 상부 접지면과 격리시켜 초고주파 영역에서 평행판 누설 손실을 없애도록 한 초고주파 다층회로 구조 및 제작 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 신호선 양단에 일정 간격을 두고 이격되게 배치되는 비아에 의해 적층되는 초고주파 다층회로 구조에 있어서, 그 하부면에 하부 접지용 전도체가 프린팅되며 일정 간격을 두고 이격되게 배치되는 공기 공동이 내부에 형성되는 제1층 그린시트와, 제1층 그린시트 상부에 적층된 제2층 그린시트와, 제2층 그린시트 상부에 적층되며 그 상부면에 상부 접지용 전도체와 신호선용 전도체가 프린팅된 제3층 그린시트로 이루어진 초고주파 다층회로 구조를 제공한다.
본 발명의 목적을 달성하기 위한 다른 실시예에 따르면, 초고주파 다층회로를 제작하는 방법에 있어서, 임의의 그린시트에 비아와 동일한 크기의 공기 공동을 집적한 후, 설계한 회로 내에 비아와 동일하게 펀칭하는 제 1 단계와, 공기 공동이형성된 그린시트 밑면에 하부 접지용 전도체를 프린팅하고, 제 2 그린시트 윗면에 상부 접지용 전도체를 프린팅하여 설계된 회로를 형성하는 제 2 단계와, 형성된 각각의 그린시트를 적층하여 다층회로를 형성하는 제 3 단계와, 적층된 다층회로를 소성하는 제 4 단계를 포함하는 초고주파 다층회로 제작 방법을 제공한다.
도 1은 본 발명에 따른 초고주파 다층회로 구조의 전체 구성도,
도 2는 본 발명의 일 실시예에 따라 구현된 초고주파 다층회로 구조의 단면도,
도 3은 본 발명의 다른 실시예에 따라 구현된 초고주파 다층회로 구조 제작 과정의 흐름도.
<도면의 주요부분에 대한 부호의 설명>
100 : 상부접지용 전도체 102 : 하부접지용 전도체
104 : CPW 신호선용 전도체 106 : 상/하부 접지 연결용 비아
108 : 공기공동 111, 112, 113 : 그린시트
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 1은 본 발명에 따른 초고주파 다층회로 구조의 전체 구성도이고, 도 2는 이러한 초고주파 다층회로 구조의 단면도이다.
도 2에 도시한 바와 같이, 본 발명에 따른 초고주파 다층회로 구조는, 상부 접지용 전도체(100), 하부 접지용 전도체(102), CPW 신호선용 전도체(104), 상/하부 접지 연결용 비아(via)(106), 공기 공동(108), 제1층 그린시트(111), 제2층 그린시트(112), 제3층 그린시트(113)로 이루어진다.
도시한 바와 같이, 초고주파 다층회로 구조는 다층의 그린시트(111, 112, 113)가 적층으로 이루어져 있으며, 제1층 그린시트(111) 밑면에는 하부 접지용 전도체(102)가, 제3층 그린시트(113) 윗면에는 상부 접지용 전도체(100)가 각각 프린팅된다.
그리고, 제3층 그린시트(113) 윗면에는 전송선이나 설계된 회로를 위한 신호선용 전도체(104), 즉 스트립 라인이 형성된다.
이때, 제1층 그린시트(111) 내부에는 본 실시예에 따라 구현된 공기공동(108)이 형성된다.
여기서, 공기 공동(108)의 크기는 직경이 100 내지 200㎛로 비아(106)와 동일한 크기이며, 이러한 공기 공동(108)에는 전도성 물질 대신 공기가 채워져 있으며, 형성된 공기 공동(108)은 설계된 회로에 대응하도록 펀칭된다.
이하, 이러한 초고주파 다층회로 구조를 제작하는 일련의 과정을 첨부한 도 3의 흐름도를 참조하여 상세히 기술하기로 한다.
먼저, 단계(S300)(S302)에서는 초고주파 다층회로를 위한 각 그린시트 중 제1층 그린시트(111)에 비아(106)와 동일한 크기의 공기 공동(108)을 집적한 후, 설계한 회로 내에 비아(106)와 동일하게 펀칭한다.
이때, 펀칭된 비아(106)에는 전도성 물질을 채우지만, 공기 공동(108)에는 아무것도 채우지 않은 채로 남겨둔다.
이후, 단계(S304)에서는 공기 공동(108)이 형성된 제1층 그린시트(111) 밑면에 하부 접지용 전도체(102)를 프린팅하고, 제3층 그린시트(113) 윗면에 상부 접지용 전도체(100)를 프린팅하여 설계된 회로를 형성한다.
그리고, 단계(S306)에서는 형성된 각각의 그린시트(111, 112, 113)를 적층하여 다층회로를 형성한다.
여기서, 적층 조건은 다음과 같다.
먼저, 적층 온도는 70℃가 유지되도록 하며, 적층 시간은 10분으로 설정한다.
또한, 적층 압력은 일반적인 적층 공정에서보다 대략 10% 작은 2500 내지2700psi로 설정한다. 적층 압력을 이러한 수치로 설정하는 이유는 그린시트의 함몰을 방지하고, 과도한 압력으로 인해 공기 공동(108) 주위에 크랙(crack)이 발생되는 것을 억제하기 위함이다.
끝으로, 단계(S308)에서는 적층된 다층회로를 소성하고 본 과정을 종료한다.
본 발명에 의하면, 상/하부 접지면 간의 유전율이 낮아져 공진 주파수를 증가시키고 하부 접지면이 상부 접지면과 격리되기 때문에 동작신호 파장에 관계없이 평행판 누설 손실을 없앨 수 있는 효과가 있다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.

Claims (7)

  1. 신호선 양단에 일정 간격을 두고 이격되게 배치되는 비아(via)에 의해 적층되는 초고주파 다층회로 구조에 있어서,
    그 하부면에 하부 접지용 전도체가 프린팅되며 일정 간격을 두고 이격되게 배치되는 공기 공동(air cavity)이 내부에 형성되는 제1층 그린시트와,
    상기 제1층 그린시트 상부에 적층된 제2층 그린시트와,
    상기 제2층 그린시트 상부에 적층되며 그 상부면에 상부 접지용 전도체와 신호선용 전도체가 프린팅된 제3층 그린시트
    로 이루어진 초고주파 다층회로 구조.
  2. 제 1 항에 있어서,
    상기 공기 공동은 상기 비아와 동일한 크기를 갖는 것을 특징으로 하는 초고주파 다층회로 구조.
  3. 제 1 항에 있어서,
    상기 공기 공동에는 전도성 물질 대신 공기가 채워져 있는 것을 특징으로 하는 초고주파 다층회로 구조.
  4. 제 1 항에 있어서,
    상기 공기 공동은 설계된 회로에 대응하도록 임의의 그린시트 상에 펀칭되는 것을 특징으로 하는 초고주파 다층회로 구조.
  5. 초고주파 다층회로를 제작하는 방법에 있어서,
    임의의 그린시트에 비아와 동일한 크기의 공기 공동을 집적한 후, 설계한 회로 내에 상기 비아와 동일하게 펀칭하는 제 1 단계와,
    상기 공기 공동이 형성된 그린시트 밑면에 하부 접지용 전도체를 프린팅하고, 제 2 그린시트 윗면에 상부 접지용 전도체를 프린팅하여 설계된 회로를 형성하는 제 2 단계와,
    형성된 각각의 그린시트를 적층하여 다층회로를 형성하는 제 3 단계와,
    적층된 다층회로를 소성하는 제 4 단계
    를 포함하는 초고주파 다층회로 제작 방법.
  6. 제 5 항에 있어서,
    상기 공기 공동에는 전도성 물질 대신 공기가 채워져 있는 것을 특징으로 하는 초고주파 다층회로 제작 방법.
  7. 제 5 항에 있어서,
    상기 제 3 단계는,
    적층 온도가 70℃, 적층 시간이 10분, 적층 압력이 2500 내지 2700psi로 설정되는 공정 조건에서 수행되는 것을 특징으로 하는 초고주파 다층회로 제작 방법.
KR1020030061414A 2003-09-03 2003-09-03 초고주파 다층회로 구조 및 제작 방법 KR20030074582A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030061414A KR20030074582A (ko) 2003-09-03 2003-09-03 초고주파 다층회로 구조 및 제작 방법
JP2004105600A JP2005080281A (ja) 2003-09-03 2004-03-31 超高周波多層回路構造及び製造方法
US10/872,429 US20050045376A1 (en) 2003-09-03 2004-06-22 High frequency multilayer circuit structure and method for the manufacture thereof
US11/430,081 US20060191714A1 (en) 2003-09-03 2006-05-09 High frequency multilayer circuit structure and method for the manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030061414A KR20030074582A (ko) 2003-09-03 2003-09-03 초고주파 다층회로 구조 및 제작 방법

Publications (1)

Publication Number Publication Date
KR20030074582A true KR20030074582A (ko) 2003-09-19

Family

ID=36931020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030061414A KR20030074582A (ko) 2003-09-03 2003-09-03 초고주파 다층회로 구조 및 제작 방법

Country Status (3)

Country Link
US (2) US20050045376A1 (ko)
JP (1) JP2005080281A (ko)
KR (1) KR20030074582A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949518B1 (ko) * 2007-10-01 2010-03-24 한국전자통신연구원 보상 커패시터를 갖는 수직 천이 구조의 기판 및 이의 제조방법
WO2022186597A1 (ko) * 2021-03-04 2022-09-09 삼성전자 주식회사 연성회로기판 및 이를 포함하는 전자 장치
US12101874B2 (en) 2021-07-19 2024-09-24 Samsung Electronics Co., Ltd. Rigid flexible printed circuit board and electronic device including the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525343B1 (ko) * 2002-08-12 2005-11-02 학교법인 한국정보통신학원 3차원 초고주파 다층회로를 위한 공기 공동 제작방법
US20060226928A1 (en) * 2005-04-08 2006-10-12 Henning Larry C Ball coax interconnect
US7851709B2 (en) * 2006-03-22 2010-12-14 Advanced Semiconductor Engineering, Inc. Multi-layer circuit board having ground shielding walls
WO2008015371A1 (en) * 2006-08-04 2008-02-07 Arm Limited A bus interconnect device and a data processing apparatus including such a bus interconnect device
US20080272857A1 (en) * 2007-05-03 2008-11-06 Honeywell International Inc. Tunable millimeter-wave mems phase-shifter
US20090036303A1 (en) * 2007-07-30 2009-02-05 Motorola, Inc. Method of forming a co-fired ceramic apparatus including a micro-reader
GB2529678B (en) * 2014-08-28 2017-01-25 Cambium Networks Ltd Radio frequency connection arrangement
JP6491353B2 (ja) * 2015-11-20 2019-03-27 古野電気株式会社 多層基板及びレーダ装置
US10782388B2 (en) * 2017-02-16 2020-09-22 Magna Electronics Inc. Vehicle radar system with copper PCB

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852877A (en) * 1969-08-06 1974-12-10 Ibm Multilayer circuits
US3770529A (en) * 1970-08-25 1973-11-06 Ibm Method of fabricating multilayer circuits
US3999004A (en) * 1974-09-27 1976-12-21 International Business Machines Corporation Multilayer ceramic substrate structure
US4109377A (en) * 1976-02-03 1978-08-29 International Business Machines Corporation Method for preparing a multilayer ceramic
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
US5408053A (en) * 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
DE69535391T2 (de) * 1994-08-19 2007-10-31 Hitachi, Ltd. Mehrlagenschaltungssubstrat
US6353189B1 (en) * 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
JP3241019B2 (ja) * 1999-03-15 2001-12-25 日本電気株式会社 コプレーナ線路
US6208220B1 (en) * 1999-06-11 2001-03-27 Merrimac Industries, Inc. Multilayer microwave couplers using vertically-connected transmission line structures
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949518B1 (ko) * 2007-10-01 2010-03-24 한국전자통신연구원 보상 커패시터를 갖는 수직 천이 구조의 기판 및 이의 제조방법
WO2022186597A1 (ko) * 2021-03-04 2022-09-09 삼성전자 주식회사 연성회로기판 및 이를 포함하는 전자 장치
US12101874B2 (en) 2021-07-19 2024-09-24 Samsung Electronics Co., Ltd. Rigid flexible printed circuit board and electronic device including the same

Also Published As

Publication number Publication date
US20050045376A1 (en) 2005-03-03
US20060191714A1 (en) 2006-08-31
JP2005080281A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
US20060191714A1 (en) High frequency multilayer circuit structure and method for the manufacture thereof
US6992636B2 (en) Dielectric substrate with selectively controlled effective permittivity and loss tangent
US6791403B1 (en) Miniature RF stripline linear phase filters
KR101113443B1 (ko) 패치 안테나 및 무선통신 모듈
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
KR20080037041A (ko) 세라믹 다층 기판의 제조 방법
US9007142B1 (en) Integrated output combiner for amplifier system
KR100495211B1 (ko) 세라믹 다층기판 및 그 제조방법
KR100525343B1 (ko) 3차원 초고주파 다층회로를 위한 공기 공동 제작방법
JP3347607B2 (ja) 積層型導波管線路
US5628850A (en) Method for producing input/output connections in a ceramic device
KR20110028144A (ko) 무선통신 모듈 및 그 제조방법
KR20070081223A (ko) 안테나가 내장된 저온 동시소성 세라믹 다층기판
JP2003304064A (ja) 空気層を内蔵したセラミック多層回路基板及びその製造方法
CN109119400B (zh) 高载流能力多层陶瓷基板及其制作方法
KR100566052B1 (ko) 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법
KR100513348B1 (ko) 에어전극패턴을 갖는 칩 부품 및 그 제조방법
KR100476027B1 (ko) 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법
JP2871613B2 (ja) マルチチップモジュール用基板及びその製造方法
JP2002171102A (ja) 誘電体導波管共振器およびフィルタ
CN117239428A (zh) 一种pcb贴片天线加载电感的小尺寸天线构造方法
KR100878399B1 (ko) 저온동시소성 세라믹 기판 및 그 제조 방법
KR100872297B1 (ko) 다층 세라믹 기판의 제조 방법
KR100882098B1 (ko) 저온동시소성 세라믹 기판 및 그 제조 방법
KR100647021B1 (ko) 전도성 비아를 구비한 저온동시소성세라믹 기판 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050907

Effective date: 20061128