KR20080037041A - 세라믹 다층 기판의 제조 방법 - Google Patents

세라믹 다층 기판의 제조 방법 Download PDF

Info

Publication number
KR20080037041A
KR20080037041A KR1020087004158A KR20087004158A KR20080037041A KR 20080037041 A KR20080037041 A KR 20080037041A KR 1020087004158 A KR1020087004158 A KR 1020087004158A KR 20087004158 A KR20087004158 A KR 20087004158A KR 20080037041 A KR20080037041 A KR 20080037041A
Authority
KR
South Korea
Prior art keywords
ceramic
ceramic multilayer
multilayer substrate
unbaked
layer
Prior art date
Application number
KR1020087004158A
Other languages
English (en)
Other versions
KR101011196B1 (ko
Inventor
아키요시 카와무라
타카유키 츠키자와
테츠야 이케다
오사무 치카가와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20080037041A publication Critical patent/KR20080037041A/ko
Application granted granted Critical
Publication of KR101011196B1 publication Critical patent/KR101011196B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

정확하고 또한 용이하게 세라믹 다층 기판을 제조할 수 있는 세라믹 다층 기판의 제조 방법을 제공한다.
복수의 미소성 세라믹 기재층(12)을 적층해서 이루어지는 미소성 세라믹 적층체를 형성하는 제 1 공정과, 미소성 세라믹 적층체를 소성해서 미소성 세라믹층을 소결시키는 제 2 공정과, 미소성 세라믹 적층체의 소성에 의해 형성된 소결이 끝난 세라믹 적층체를 브레이킹해서 세라믹 다층 기판을 인출하는 제 3 공정을 구비한다. 제 1 공정에 있어서 적층되는 세라믹 기재층(12)에 브레이크 라인에 걸쳐 소성시에 소실될 수 있는 브레이킹용 패턴을 형성해 둔다. 제 3 공정에 있어서, 소결이 끝난 세라믹 적층체에 제 2 공정의 소성시에 브레이킹용 패턴이 소실되어 형성된 공극을 통과하는 절단면을 형성해서 세라믹 다층 기판을 인출한다.
세라믹 다층 기판

Description

세라믹 다층 기판의 제조 방법{METHOD OF PRODUCING MULTILAYER CERAMIC SUBSTRATE}
본 발명은 세라믹 다층 기판의 제조 방법에 관한 것으로, 상세하게는, 복수의 세라믹층이 적층된 세라믹 다층 기판의 제조 방법에 관한 것이다.
복수의 세라믹층이 적층된 세라믹 다층 기판은 복수매분의 세라믹 다층 기판이 되는 부분을 포함하는 집합 기판의 상태로 동시에 소성하고, 소성후에 1개씩의 세라믹 다층 기판으로 분할함으로써 효율적으로 제조할 수 있다.
예를 들면 특허문헌1에는, 분할선을 실시한 세라믹 그린 시트를 전사 적층해서 적층체를 형성하고, 적층체를 열처리한 후에, 분할선에 CO2 레이저를 조사하는 등 해서 분할 홈을 형성해서 분할함으로써 다수의 기판을 얻는 것이 개시되어 있다.
또한 특허문헌2에는, 미리 세라믹 그린 시트의 압착체의 표리면의 양쪽 또는 한쪽에 분할 홈을 형성해 두고, 열처리후에 기판을 휘어지게 함으로써 분할 홈으로부터 균열을 진행시켜서 분할하여 다수의 기판을 얻는 것이 개시되어 있다.
또한 특허문헌3에는, 부분적으로 가압해서 오목부를 형성한 세라믹 그린 시 트를 적층함으로써, 내부에 공동부를 갖는 세라믹 기판을 형성하는 것이 개시되어 있다.
또한 특허문헌4에는, 적층형 전자부품의 외형에 대응하는 형상으로 형성된 세라믹 그린 시트를 적층함과 아울러, 잘라지는 여유부분에 해당되는 위치에 소실 재료를 적층하고, 소성후에 소실 재료를 소실시켜서, 개개의 적층형 전자부품을 분리하는 것이 개시되어 있다.
특허문헌1:일본 실용신안공개 평4-38071호 공보
특허문헌2:일본 특허공개 평5-75262호 공보
특허문헌3:일본 특허공개 2001-332857호 공보
특허문헌4:일본 특허공개 2005-311225호 공보
그러나, 특허문헌1의 방법에서는 대규모이고, 또한 고가인 CO2 레이저 조사 장치가 필요하다. 또한 레이저 조사에는 장시간을 요하고, 절단 가공중에 열 변형에 의해 기판이 파손되는 경우나, 레이저에 의한 열로 절단면 부근이 변형·변질되는 경우가 있다.
또한 특허문헌2의 방법에서는, 분할 홈을 형성한 후의 압착체는 반송시에 분할 홈으로부터 변형되거나 파손되는 등의 문제가 발생하는 일이 있다. 또한 열처리후의 기판을 휘어지게 했을 때 분할 홈으로부터 벗어난 의도하지 않은 위치에서 갈라져서 불량품이 발생하는 일이 있다. 분할 홈을 따라 분할할 수 있었던 경우라도 절단면이 불규칙한 형상으로 되어 규격으로부터 벗어나는 경우가 있다.
또한 특허문헌3의 방법에서는, 세라믹 그린 시트의 두께의 불균일이나 가압력의 불균일에 의해 공동이 찌그러지거나 변형되므로, 정밀도 좋게 공동을 형성하는 것이 곤란하다.
또한 특허문헌4의 방법에서는, 적층형 전자부품의 외형에 대응하는 형상으로 소실 재료가 충전된 세라믹 그린 시트를 준비할 필요가 있어 제조공정이 복잡해진다. 또한 소성후, 개개의 부품으로 분리되어 버리므로, 예를 들면 표면 실장 부품의 탑재 공정을 실시할 때에는 개개의 부품을 다시 정렬할 필요가 있다.
본 발명은, 이러한 실정을 감안하여, 정확하고 또한 용이하게 세라믹 다층 기판을 제조할 수 있는 세라믹 다층 기판의 제조 방법 및 세라믹 다층 기판의 집합 기판을 제공하고자 하는 것이다.
본 발명은, 상기 과제를 해결하기 위해서, 이하와 같이 구성한 세라믹 다층 기판의 제조 방법을 제공한다.
세라믹 다층 기판의 제조 방법은 (1) 복수의 미소성(未燒成) 세라믹 기재층을 적층해서 이루어지는 미소성 세라믹 적층체를 형성하는 제 1 공정과, (2) 상기 미소성 세라믹 적층체를 소성해서 미소성의 상기 세라믹층을 소결시키는 제 2 공정과, (3) 상기 미소성 세라믹 적층체의 소성에 의해 형성된 소결이 끝난 세라믹 적층체를 브레이킹(breaking)해서 1개 또는 2개 이상의 세라믹 다층 기판을 인출하는 제 3 공정을 구비한다. 상기 제 1 공정에 있어서 적층되는 적어도 하나의 상기 미소성 세라믹 기재층에 상기 세라믹 다층 기판을 인출할 때의 경계선이 되는 브레이크 라인(break line)에 걸쳐 상기 제 2 공정의 소성시에 소실될 수 있는 브레이킹용 패턴을 형성해 둔다. 상기 제 2 공정에 있어서, 상기 브레이킹용 패턴이 소실되어 상기 소결이 끝난 세라믹 적층체의 내부에 공극이 형성된다. 상기 제 3 공정에 있어서, 상기 소결이 끝난 세라믹 적층체에 상기 공극을 통과하는 절단면을 형성해서 1개 또는 2개 이상의 세라믹 다층 기판을 인출한다.
상기 방법에 의하면, 세라믹 기재층을 적층할 때에 가압해도 브레이킹용 패턴의 위치나 형상은 흐트러지지 않으므로 소결이 끝난 세라믹 적층체의 내부에 브레이크 라인에 걸쳐 정밀도 좋게 공극을 형성할 수 있다. 또한 소성후에는 공극에 걸쳐 소결이 끝난 세라믹 적층체를 용이하게 브레이킹할 수 있다.
바람직하게는, 미소성의 상기 세라믹 기재층의 주면(主面)에 미소성의 상기 세라믹 기재층의 평면 방향의 소성 수축을 억제하기 위한 수축 억제용 층이 형성되어 있다.
이 경우, 세라믹 기재층은 평면 방향의 소성 수축이 억제되어 두께 방향의 수축량이 커진다. 그 때문에 소결이 끝난 세라믹 적층체의 내부에 형성되는 공극의 적층 방향의 간격을 짧게 해서 세라믹 다층 기판의 인출을 쉽게 할 수 있다. 또한 공극의 형성에 따른 소성 변형의 발생을 억제할 수 있다.
바람직하게는, 상기 수축 억제용 층은 상기 제 2 공정의 소성시에는 실질적으로 소결되지 않는 세라믹으로 이루어지는 수축 억제용 층이다.
즉, 금속 분말 등을 수축 억제층으로서 이용할 수도 있지만, 세라믹 기재층에 대한 수축 억제력은 세라믹 분말이 바람직하다.
또, 예를 들면 세라믹 기재층 사이에 세라믹 기재층에 비해서 충분히 얇은 수축 억제용 층을 사이에 둔 미소성 세라믹 적층체를 형성하고, 수축 억제용 층에 의해 세라믹 기재층의 평면 방향의 소성 수축을 억제하면서 미소성 세라믹 적층체를 소성해도 좋다. 이 경우, 세라믹 기재층의 유리 성분 등이 수축 억제층에 침투하고, 수축 억제층은 이 유리 성분 등에 의해 치밀하게 되고, 그 결과, 세라믹 다층 기판은 수축 억제용 층을 포함한다.
한편, 상기 수축 억제용 층은 상기 미소성 세라믹 적층체의 적어도 한쪽 주면에 형성되어 있어도 좋다. 이 경우, 소성후에 상기 수축 억제용 층을 제거함으로써 상기 세라믹 다층 기판이 인출된다.
즉, 주면에 형성된 수축 억제층의 작용에 의해 세라믹 적층체의 평면 방향의 소성 수축을 억제할 수 있다. 이 경우, 수축 억제층은 세라믹 기재층에 대해서 충분히 두꺼워도 되며, 소성후 다공성의 수축 억제층을 제거함으로써, 세라믹 다층 기판이 수축 억제용 층을 포함하지 않도록 할 수 있다.
바람직하게는, 상기 브레이킹용 패턴은 상기 소성시에 소실될 수 있는 수지를 주성분으로 한 수지 패턴이다.
수지는 분자량 등에 따라 소실 거동이 다르기 때문에 세라믹 기재층중의 바인더 수지의 비산 소실에 대응해서 적당한 재료를 선택할 수 있다. 또한 타서 남거나, 디라미네이션(delamination)이 생기지 않도록 할 수 있다.
바람직하게는, 상기 브레이킹용 패턴은 상기 제 2 공정에 있어서 온도가 상기 세라믹층의 소성 최고 온도 부근에 도달한 후에 소실될 수 있는 재료 분말을 포함하는 페이스트이다.
이 경우, 제 2 공정에 있어서, 브레이킹용 패턴은 온도가 세라믹층의 소성 최고 온도 부근에 도달할 때까지 소실되지 않으므로, 브레이킹용 패턴의 소실에 의해 형성된 공극은 소성 온도가 아직 낮은 단계에서 공극이 형성된 경우와 비교하면, 공극 형성후의 소성중에 작아지기 어렵다. 또한 세라믹 적층체의 내부에 있어서 인접하는 공극 사이에 균열이 형성되고, 공극이 연결된 상태로 되어 소성후에 세라믹 다층 기판의 분할을 용이하게 행할 수 있도록 할 수 있다.
바람직하게는, 상기 재료 분말은 카본이다.
카본은 저렴한 데다가 소실되어도 세라믹 다층 기판에 악영향을 주지 않으므로 바람직하다.
바람직하게는, 상기 브레이킹용 패턴의 적어도 일단이 상기 미소성 세라믹 적층체의 측면에 노출되어 있다.
이 경우, 브레이킹용 패턴의 소실에 의해 형성된 공극을 통해 세라믹 기재층중의 성분이 비산 소실되므로, 기재층중에 카본이 잔류되는 것을 억제하여 소성을 효율 좋게 행할 수 있다.
바람직하게는, 상기 미소성 세라믹 기재층은 바인더 수지를 포함하고 있으며, 상기 브레이킹용 패턴은 소성시에 상기 바인더 수지보다 빠르게 소실되는 수지를 주성분으로 한다.
이 경우, 브레이킹용 패턴의 소실에 의해 형성된 공극을 통해서 세라믹 기재층중의 바인더 수지가 비산 소실되므로 기재층중에 카본이 잔류되는 것을 억제하여 소성을 효율적으로 행할 수 있다.
바람직하게는, 상기 브레이킹용 패턴은 복수개의 상기 세라믹 다층 기판을 구획하도록 격자상으로 형성되어 있다.
이 경우, 복수개의 세라믹 다층 기판을 동시에 제작할 수 있다.
바람직하게는, 인접하는 상기 세라믹 다층 기판 사이에 1개의 상기 브레이킹용 패턴이 배치되어 있다.
이 경우, 인접하는 세라믹 다층 기판이 간격을 두지 않고 좁게 배치되므로, 세라믹 적층체로 제작되는 세라믹 다층 기판의 개수를 많게 할 수 있다.
바람직하게는, 인접하는 상기 세라믹 다층 기판 사이에 2개 이상의 상기 브레이킹용 패턴이 배치되어 있다.
이 경우, 인접하는 세라믹 다층 기판이 간격을 두고 배치된다. 세라믹 적층체간의 간격부분에는, 예를 들면 세라믹 다층 기판의 검사용 단자를 배치할 수 있다.
바람직하게는, 상기 미소성 세라믹 기재층은 저온 소결 세라믹 분말을 주성분으로 하는 미소성 저온 소결 세라믹층이며, 상기 미소성 세라믹 적층체에는 금, 은 또는 동을 주성분으로 하는 도체 패턴이 형성되어 있다.
저온 소결 세라믹 재료(LTCC:Low Temperature Co-fired Ceramic)는 1050℃ 이하의 온도에서 소결 가능하며, 비저항이 작은 Au, Ag나 Cu 등과 동시 소성(co-fire)이 가능한 세라믹 재료이기 때문에, 고주파용도의 모듈이나 디바이스를 구성하기 위한 기판 재료로서 바람직한 재료이다. 저온 소결 세라믹 재료로서는, 구체적으로는, (1) 알루미나나 지르코니아, 마그네시아, 포르스테라이트(forsterite) 등의 세라믹 분말에 붕규산계 유리를 혼합해서 이루어지는 유리 복합계 LTCC재료, (2) ZnO-MgO-Al2O3-SiO2계의 결정화 유리를 사용한 결정화 유리계 LTCC재료, (3) BaO-―Al2O3-SiO2계 세라믹 분말이나 Al2O3-CaO-SiO2-MgO-B2O3계 세라믹 분말 등을 이용한 비유리계 LTCC재료 등을 들 수 있다. 저온 소결 세라믹 재료를 이용함으로써, 세라믹 소결체를 소체(素體)로 하는 콘덴서나 인덕터 등의 수동 소자를 소결이 끝난 세라믹 적층체 내에 조립할 수 있다.
바람직하게는, 상기 소결이 끝난 세라믹 적층체의 상기 세라믹 다층 기판이 인출되는 부분, 또는 상기 소결이 끝난 세라믹 적층체로부터 인출된 상기 세라믹 다층 기판의 적어도 한쪽 주면에 표면 실장형 전자부품을 탑재하는 공정을 더 구비한다.
이 경우, 세라믹 다층 기판에 표면 실장형 전자부품을 탑재한 모듈을 제작할 수 있다. 특히, 소성후, 브레이킹전에 탑재하면, 기판의 재배열이 필요없어 효율적으로 표면 실장 부품을 탑재할 수 있다.
(발명의 효과)
본 발명에 의하면, 브레이킹용 패턴의 소성시의 소실에 의해 형성된 공극을 이용해서 소결이 끝난 적층체를 분할하므로, 정확하고 또한 용이하게 세라믹 다층 기판을 제조할 수 있다.
즉, 소결이 끝난 세라믹 적층체의 절단면은 공극을 통과하기 때문에 위치 어긋남이나 형상의 불균일이 거의 생기지 않는다. 그 때문에 의도하지 않은 위치에서 분할되거나, 절단시에 파손되거나, 절단면이 불균일하게 되는 일이 없다.
또한 미소성 세라믹 적층체의 원하는 장소에 도체 패턴과 마찬가지로 후막 패턴을 형성하기만 해도 된다. 소성함으로써 비로소 공극이 형성되므로, 미소성 세라믹 다층 기판의 반송시에 공극으로부터 변형이나 파손이 발생되는 일은 없다. 소결이 끝난 세라믹 적층체는 공극 부근에 응력을 가함으로써, 간단히 절단할 수 있고, 예를 들면 CO2 레이저 조사 장치와 같은 대규모이며 고가의 장치는 특히 불필요하다. 절단시에 열을 가하지 않아도 되므로, 절단면 부근의 열에 의한 변형·변질을 억제할 수 있다.
도 1은 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예1)
도 2는 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예1)
도 3은 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예1)
도 4는 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예1)
도 5는 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예1)
도 6은 세라믹 다층 기판의 단면도이다.(실시예1)
도 7은 세라믹 다층 기판의 절단면을 나타내는 사시도이다.(실시예1)
도 8은 세라믹 다층 기판에 표면 실장형 전자부품을 실장한 모듈의 단면도이다.(실시예1)
도 9는 브레이킹용 패턴을 나타내는 평면도이다.(실시예1)
도 10은 브레이킹용 패턴을 나타내는 평면도이다.(변형예1)
도 11은 브레이킹용 패턴을 나타내는 평면도이다.(변형예2)
도 12는 브레이킹용 패턴을 나타내는 평면도이다.(변형예3)
도 13은 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예2)
도 14는 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예2)
도 15는 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예2)
도 16은 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예2)
도 17은 세라믹 다층 기판의 제조공정을 나타내는 단면도이다.(실시예2)
도 18은 세라믹 다층 기판의 분할 부분의 사진이다.(실시예2)
(부호의 설명)
10,10p,10q,10r:세라믹 다층 기판 11:모듈
12:세라믹 그린 시트(세라믹 기재층) 13:세라믹 적층체
14:면내 도체 패턴(도체 패턴) 15:도통 도체 패턴(도체 패턴)
17,17x:브레이킹용 패턴 18,18x:공극
20,22:수축 억제용 그린 시트 30,32:표면 실장형 전자부품
이하, 본 발명의 실시형태에 대해서 도 1~도 18을 참조하면서 설명한다.
<실시예1> 세라믹 다층 기판의 제조 방법의 실시예1에 대해서 도 1∼도 9를 참조하면서 설명한다.
우선, 세라믹 다층 기판의 제조 방법의 개요에 대해서 설명한다.
도 1의 단면도에 나타내듯이, 복수매의 미소성 세라믹 그린 시트(12)와, 수축 억제용 그린 시트(20,22)를 준비해서 소정 순서로 적층하고, 도 2의 단면도에 나타내듯이 미소성 세라믹 적층체(12)의 양면에 수축 억제용 그린 시트(20,22)를 밀착시킨 복합 적층체를 형성한다.
미소성 세라믹 적층체(13)는 1개 또는 2개분의 세라믹 다층 기판이 되는 부분을 포함한다. 미소성 세라믹 적층체(13)는 적층된 복수매의 미소성 세라믹 그린 시트(12)의 층간에 세라믹 다층 기판의 내부 전극, 내부 배선, 내장 소자 등이 되는 면내 도체 패턴(14)과, 세라믹 다층 기판의 경계(브레이크 라인)에 걸쳐 배치된 브레이킹용 패턴(17)이 형성되어 있다. 또한 세라믹 그린 시트(12)에는 세라믹 그린 시트(12)를 관통하여 면내 도체 패턴(14)에 접속된 관통 도체 패턴(15)이 형성되어 있다.
브레이킹용 패턴(17)은 예를 들면 부티랄계 수지 등 연소되어 소실되는 수지 또는 아크릴계 수지 등 고온이 되면 모노머로 분해되는 수지를 주성분으로 한다. 브레이킹용 패턴(17)은 세라믹 그린 시트(12)의 주면(12a)을 적층 방향으로부터 본 도 9의 평면도에 나타내듯이 가로방향으로 연장되는 부분(17a)과 세로방향으로 연장되는 부분(17b)이 연속적으로 형성되어 있으며, 브레이킹용 패턴(17a,17b)으로 구획된 각 직사각형부분이 세라믹 다층 기판이 되는 부분(40)이다. 세라믹 다층 기판이 되는 부분(40)은 사선으로 나타낸 영역에는 서로 인접해서 배치되어 있다. 세라믹 다층 기판의 품질을 거의 일정하게 유지하기 위해서 세라믹 그린 시트의 외측 가장자리(12x,12y)를 따라 세라믹 다층 기판으로 되지 않는 버려지는 여유부분, 즉 마진부(42)가 배치되어 있다.
도 1에 나타낸 바와 같이, 수축 억제용 그린 시트(20)에 밀착되는 세라믹 그린 시트(12k)의 주면에 형성된 면내 도체 패턴(14k)은 도 6의 단면도에 나타내듯이 세라믹 다층 기판(10)의 한쪽 주면(10s)에 노출되는 전극(26,28)이 된다.
또한 도 1에 나타내듯이, 수축 억제용 그린 시트(22)에는 세라믹 그린 시트(12s)의 관통 도체 패턴(15s)에 접속되는 면내 도체 패턴(16)이 형성되어 있다. 이 면내 도체 패턴(16)은 도 6의 단면도에 나타내듯이 세라믹 다층 기판(10)의 다른쪽 주면(10t)에 노출되는 전극(24)이 된다.
이어서, 미소성 세라믹 적층체(13)는 소결하지만, 수축 억제용 그린 시트(20,22)는 소결하지 않는 조건으로 복합 적층체를 소성한다. 이 때, 미소성 세라믹 적층체(13)는 수축 억제용 그린 시트(20,22)에 의해 평면 방향의 수축이 억제되므로, 도 3의 단면도에 나타내듯이, 예를 들면 40∼60%정도, 두께방향(도면에 있어서 상하방향)으로 크게 수축된다. 또한 소성에 의해 미소성 세라믹 적층체(13)중의 브레이킹용 라인(17)이 소실되어 브레이킹용 라인(17)이 있던 부분에는 공극(18)이 형성된다.
도 9에 나타내듯이, 브레이킹용 패턴(17a,17b)은 연속해서 형성되고, 그 양단은 세라믹 그린 시트의 외측 가장자리(12x,12y)에 도달하고 있기 때문에, 소성후의 세라믹 적층체(13)의 측면에는 브레이킹용 패턴(17a,17b)이 소실되어 형성된 공극(18)이 개구된다. 이렇게, 브레이킹용 패턴(17a,17b)이 연속되고, 브레이킹용 패 턴(17a,17b)의 적어도 일단이 미소성 세라믹 적층체(17)의 측면에 노출되어 있으면, 브레이킹용 패턴(17a,17b)의 소실에 의해 형성된 공극(18)을 통해 세라믹 기재층(12)중의 유기성분이 비산 소실되므로, 잔류 카본을 발생시키지 않아 소성을 효율 좋게 행할 수 있다.
미소성 세라믹 기재층(12)은 바인더 수지를 포함하고 있으며, 브레이킹용 패턴(17)은 소성시에 바인더 수지보다 빠르게 소실되는 수지를 주성분으로 하는 경우, 브레이킹용 패턴(17)의 소실에 의해 형성된 공극(18)을 통해 세라믹 기재층(12)중의 바인더 수지가 비산 소실되므로 특히 소성을 효율 좋게 행할 수 있다.
이어서, 도 4의 단면도에 나타내듯이, 수축 억제용 그린 시트(20,22)를 제거해서 소결이 끝난 세라믹 적층체(13)를 인출한다.
이어서, 소결이 끝난 세라믹 적층체(13)를 구부리고, 공극(18)을 통과하는 절단면을 형성해서 분할하여 도 5의 단면도에 나타내듯이 세라믹 다층 기판(10a,10b,10c)을 인출한다.
이 때, 세라믹 기판(10)의 절단면(10x)에는, 도 6의 확대 단면도 및 도 7의 요부 사시도에 나타내듯이 공극(18)이 분할된 오목형의 공극 분할부(18x)와, 세라믹 기재층이 파단된 대략 평탄한 세라믹 기재층 파단부(13x)가 노출된다. 또, 세라믹 기재층을 형성하는 세라믹 입자에는 공극 분할부(18x)에서는 입계 파단만이 발생하고 있고, 세라믹 기재층 파단부(13x)에서는 입계 파단과 입내 파단이 발생하고 있다.
또, 분할의 개시를 촉진하기 위해서, 미소성 세라믹 적층체(13) 중 어느 한 쪽 또는 양쪽의 주면에 세라믹 다층 기판이 되는 부분의 경계를 따라 미리 홈을 형성해 두어도 좋다. 또는, 세라믹 기재층과 수축 억제층 사이에 브레이킹용 패턴을 형성해 둠으로써, 소결이 끝난 세라믹 적층체의 표면에 분할의 개시를 촉진하는 홈을 형성할 수도 있다.
세라믹 다층 기판(10)에는 도 8의 단면도에 나타내듯이 한쪽 주면에 노출된 전극(26,28)에 적층 콘덴서나 IC칩 등의 표면 실장형 전자부품(30,32)의 단자를 땜납 리플로우(solder reflow)나 범프(bump) 등에 의해 접속하여 표면 실장형 전자부품(30,32)이 탑재된 모듈(11)을 형성한다. 모듈(11)은 세라믹 다층 기판(10)의 다른쪽 주면의 전극(24)을 외부 회로에 땜납 리플로우 등에 의해 접속함으로써 외부 회로에 실장할 수 있다. 또, 상술한 바와 같이, 표면 실장형 전자부품의 탑재는 브레이킹 전의 집합 기판에 대해서 행하는 것이 바람직하다.
다음에 세라믹 다층 기판의 제작예에 대해서 설명한다.
우선, 세라믹 재료를 포함하는 세라믹 그린 시트를 준비한다.
세라믹 그린 시트는 구체적으로는, CaO(10∼55%), SiO2(45∼70%), Al2O3(0∼30wt%), 불순물(0∼10wt%), B2O3(0∼20wt%)로 이루어지는 조성의 유리 분말 50∼65wt%와, 불순물 0∼10wt%의 Al2O3분말 35∼50wt%로 이루어지는 혼합물을 유기용제, 가소제 등으로 이루어지는 유기 비히클중에 분산시켜 슬러리를 조제한다. 이어서, 얻어진 슬러리를 닥터 블레이드법이나 캐스팅법으로 시트상으로 성형하여 미소결 유리 세라믹층(세라믹 그린 시트)을 제작한다.
미소결 유리 세라믹층은 상술한 시트 성형법에 의해 형성된 세라믹 그린 시트인 것이 바람직하지만, 후막 인쇄법에 의해 형성된 미소결의 후막 인쇄층이어도 좋다. 또한 세라믹 분말은 상술한 절연체 재료 외에 페라이트 등의 자성체 재료, 티탄산바륨 등의 유전체 재료를 사용할 수도 있지만, 세라믹 그린 시트로서는 1050℃ 이하의 온도에서 소결되는 저온 소결 세라믹 그린 시트가 바람직하고, 이 때문에 상술한 유리 분말은 750℃ 이하의 연화점을 갖는 것이다.
이어서, 펀칭 가공 등에 의해 상기 미소결 유리 세라믹층에 관통공을 형성하고, 그것에 도전 재료를 페이스트화한 도체 페이스트를 충전한다. 면내 도체 패턴(14)을 형성하기 위해서는, 예를 들면 도체 재료를 페이스트화한 것을 스크린 인쇄법이나 그라비아 인쇄법 등에 의해 인쇄하거나, 또는 소정 패턴 형상의 금속박을 전사하는 등의 방법을 들 수 있다.
상기 도체 재료로서는 저저항이며 난산화성 재료의 Ag를 주성분으로 한 것이 바람직하다. 또한 주성분인 Ag 이외에 특히 세라믹과의 접합 강도가 필요한 경우에는 Al2O3 등의 첨가물을 적어도 1종류 이상 첨가해도 상관없다.
도체 페이스트는 상기의 주성분 분말에 대해서 소정의 비율로 유기 비히클을 소정량 첨가해서 교반, 혼련함으로써 제작할 수 있다. 단, 주성분 분말, 첨가 성분 분말, 유기 비히클 등의 배합의 순서에는 특별히 제한은 없다.
또한 유기 비히클은 바인더 수지와 용제를 혼합한 것이며, 바인더 수지로서는 예를 들면 에틸셀룰로오스, 아크릴 수지, 폴리비닐부티랄, 메타크릴 수지 등을 사용하는 것이 가능하다.
또한 용제로서는 예를 들면 터피네올, 디히드로터피네올, 디히드로터피네올아세테이트, 부틸카르비톨, 부틸카르비톨아세테이트, 알콜류 등을 사용하는 것이 가능하다.
또한 필요에 따라, 각종 분산제, 가소제, 활성제 등을 첨가해도 좋다.
또한 도체 페이스트의 점도는 인쇄성을 고려해서 50∼700Pa·s로 하는 것이 바람직하다.
또, 표면의 도체 패턴에는 상하의 층간 도체 패턴끼리를 접속하기 위한 비아홀 도체나 스루홀 도체 등의 관통 도체 패턴(15)이 표면에 노출된 부분도 포함된다. 관통 도체 패턴(15)은 펀칭 가공 등에 의해 유리 세라믹 그린 시트에 형성된 관통공에 상기 페이스트를 인쇄에 의해 메워 넣는 등의 수단에 의해 형성된다.
브레이킹용 패턴(17)에 사용하는 페이스트는 상기 도체 페이스트에 함유되는 유기 비히클을 사용할 수 있고, 상기 도체 페이스트와 마찬가지로 세라믹 그린 시트에 인쇄되는 것이다.
한편, 상기 미소결 유리 세라믹층의 소성 온도에서는 실질적으로 소결되지 않는 알루미나 등의 세라믹 분말을 유기 바인더, 유기용제, 가소제 등으로 이루어지는 유기 비히클중에 분산시켜서 슬러리를 조제하고, 얻어진 슬러리를 닥터 블레이드법이나 캐스팅법 등에 의거하여 시트상으로 성형해서 수축 억제용 그린 시트를 제작한다. 수축 억제용 그린 시트의 소결 온도는 예를 들면 1400∼1600℃이며, 미소결 유리 세라믹층의 소결 온도에서는 실질적으로 소결되지 않는다.
또, 이 수축 억제용 그린 시트는 1매로 구성해도, 복수매를 적층함으로써 구성해도 좋다. 여기에서, 수축 억제용 그린 시트에 이용하는 세라믹 분말의 평균 입경은 0.1∼5.0㎛가 바람직하다. 세라믹 분말의 평균 입경이 0.1㎛ 미만이면, 미소결 유리 세라믹층의 표층 근방에 함유되어 있는 유리와 소성중에 심하게 반응하고, 소성후에 유리 세라믹층과 수축 억제용 그린 시트가 밀착해서 수축 억제용 그린 시트를 제거할 수 없게 되거나, 작은 입경 때문에 시트중의 바인더 등 유기성분이 소성중에 분해 비산되기 어려워 기판중에 디라미네이션이 발생되는 일이 있고, 한편, 5.0㎛를 초과하면 소성 수축의 억제력이 작아져서 기판이 필요 이상으로 x,y방향으로 수축되거나 휘어지는 경향이 있다.
또한 수축 억제용 그린 시트를 구성하는 세라믹 분말은 미소결 유리 세라믹층의 소성 온도에서는 실질적으로 소결되지 않는 세라믹 분말이면 좋고, 알루미나 외에 지르코니아나 마그네시아 등의 세라믹 분말도 사용할 수 있다. 단, 미소결 유리 세라믹층의 표층 영역에 유리를 많이 존재시키기 위해서는 표층과 수축 억제용 그린 시트가 접촉하고 있는 경계에서 표층의 유리가 수축 억제용 그린 시트에 대해서 바람직하게 습윤성(Wettability)을 가질 필요가 있으므로, 미소결 유리 세라믹층을 구성하는 세라믹 분말과 동종의 세라믹 분말인 것이 바람직하다.
이어서, 면내 도체 패턴, 관통 도체 패턴 및 경계 배치 도체 패턴이 형성된 세라믹 그린 시트를 적층해서 미소성 세라믹 적층체를 형성하고, 미소성 세라믹 적층체의 한쪽 주면, 다른쪽 주면에 수축 억제용 그린 시트를 각각 적층하고, 예를 들면 5∼200MPa의 압력하에서 정수압 프레스 등에 기초해서 압착함으로써, 세라믹 적층체의 양 주면에 수축 억제용 그린 시트를 갖는 복합 적층체를 제작한다.
또, 수축 억제용 그린 시트의 두께는 25∼500㎛가 바람직하다. 수축 억제용 그린 시트의 두께가 25㎛ 미만이면, 소성 수축의 억제력이 작아져서, 기판이 필요이상 xy방향으로 수축되거나 휘어지는 일이 있다. 한편, 500㎛를 초과하면, 시트중의 바인더 등의 유기 성분이 소성중에 분해 비산되기 어려워 기판중에 디라미네이션이 발생하는 경향이 있다.
이어서, 이 복합 적층체를 주지의 벨트 로(belt furnace)나 배치 로(batch furnace)에서 미소성 세라믹 적층체의 세라믹 그린 시트의 소성 온도, 예를 들면 850∼950℃에서 소성해서 미소성 세라믹 적층체를 소결시킨다. 이 때, 미소성 세라믹 적층체는 수축 억제용 그린 시트의 구속 작용에 의해 평면 방향으로 실질적으로 수축되지 않는 대신 두께 방향으로는 크게 수축된다.
이어서, 소성후의 복합 적층체로부터 수축 억제용 그린 시트를 제거함으로써, 복수의 세라믹 다층 기판이 되는 부분을 포함하는 소결이 끝난 세라믹 적층체를 인출한다.
또, 소성후의 복합 적층체에 있어서, 수축 억제용 그린 시트는 실질적으로 소결되지 않고, 또한 소성전에 함유되어 있던 유기 성분이 비산해서 다공질의 상태로 되어 있으므로, 샌드 블래스트법, 웨트 블래스트법, 초음파 진동법 등에 의해 용이하게 제거할 수 있다.
수축 억제용 그린 시트를 제거해서 얻어진 소성후의 세라믹 적층체를 세라믹 다층 기판의 경계를 따라 분할함으로써 세라믹 다층 기판이 얻어진다.
소성후의 세라믹 적층체를 분할할 때에는 세라믹 다층 기판의 경계를 따라 형성된 공극 근방에 응력이 집중해서 균열이 진행되고, 희망 치수대로 매끄러운 절단면을 갖는 세라믹 다층 기판이 얻어진다. 절단면은 배럴 연마 등의 평활화처리에 의해 더 매끄롭게 해도 좋다.
<변형예1> 세라믹 그린 시트(12)의 주면(12a)을 적층 방향으로부터 본 도 10의 평면도에 나타내듯이, 실시예와 마찬가지로 가로방향의 브레이킹용 패턴(17s)과 세로방향의 브레이킹용 패턴(17t)이 격자상으로 형성되어 있다. 실시예와 달리 브레이킹용 패턴(17s,17t)은 파선상으로 단속적으로 형성되어 있다.
<변형예2> 세라믹 그린 시트(12)의 주면(12a)을 적층 방향으로부터 본 도 11의 평면도에 나타내듯이, 가로방향의 브레이킹용 패턴(17x)과 세로방향의 브레이킹용 패턴(17y)이 격자상으로 형성되어 있다. 사선으로 나타낸 세라믹 다층 기판이 되는 부분(44) 사이에 세라믹 다층 기판으로 되지 않는 공백부분(45)이 배치되어 있다. 공백부분(45)에는 세라믹 다층 기판을 인출하기 전에 검사하기 위한 단자 등을 배치할 수 있다.
<변형예3> 세라믹 그린 시트(12)의 주면(12a)을 적층 방향으로부터 본 도 12의 평면도에 나타내듯이, 브레이킹용 패턴(17k)은 사선으로 나타낸 세라믹 다층 기판이 되는 부분(46)의 경계를 따라서만 형성되어 있다. 실시예나 변형예1, 2에서는 세로방향의 브레이킹과 가로방향의 브레이킹을 행함으로써 세라믹 다층 기판을 인출하는 것에 대해서, 변형예3에서는 세라믹 다층 기판이 되는 부분(46)을 펀칭하는 것만으로 인출할 수 있다.
<실시예2> 세라믹 다층 기판의 제조 방법의 실시예2에 대해서, 도 13∼도 18을 참조하면서 설명한다. 실시예2의 세라믹 다층 기판의 제조 방법은 실시예1과 대략 같다. 이하에서는, 실시예1과의 차이점을 중심으로 설명하고, 실시예1과 동일한 구성부분에는 동일한 부호를 사용한다.
실시예2에서는, 미소성 세라믹 그린 시트(12)의 층간에 형성되고, 세라믹 다층 기판의 경계(브레이크 라인)를 따라 배치되는 브레이킹용 패턴(17x)에 특별한 재료를 사용하는 외에, 실시예1과 동일한 방법으로 세라믹 다층 기판을 제작한다.
즉, 도 13의 단면도에 나타내듯이 복수매의 미소성 세라믹 그린 시트(12)와, 수축 억제용 그린 시트(20,22)를 준비해서 소정 순서로 적층하고, 미소성 세라믹 적층체(12)의 양면에 수축 억제용 그린 시트(20,22)를 밀착시킨 복합 적층체를 형성한다.
실시예1의 도 1과 마찬가지로 적층전의 세라믹 그린 시트(12)에는 내부 전극, 내부 배선, 내장 소자 등이 되는 면내 도체 패턴(14)과, 세라믹 다층 기판의 경계(브레이크 라인)를 따라 배치된 브레이킹용 패턴(17x)이 형성되어 있다. 세라믹 그린 시트(12)를 관통하여 면내 도체 패턴(14)에 접속된 관통 도체 패턴(15)이 형성되어 있다. 수축 억제용 그린 시트(20)에 밀착하는 세라믹 그린 시트 주면에는 면내 도체 패턴(14k)이 형성되어 있다. 수축 억제용 그린 시트(22)에는 세라믹 그린 시트의 관통 도체 패턴에 접속되는 면내 도체 패턴(16)이 형성되어 있다.
특히 실시예2에서는, 브레이킹용 패턴(17x)은 세라믹 적층체의 소성시에 세라믹 그린 시트의 소성 최고 온도 부근에서 소실될 수 있는 재료 분말, 예를 들면 무기 재료인 카본을 포함한다.
이어서, 미소성 세라믹 적층체(13)는 소결되지만, 수축 억제용 그린 시트(20,22)는 소결되지 않는 조건으로 복합 적층체를 소성한다. 소성중에, 미소성 세라믹 적층체(13)는 수축 억제용 그린 시트(20,22)에 의해 평면 방향의 수축이 억제되므로, 도 14의 단면도에 나타내듯이 예를 들면 40∼60%정도, 두께 방향(도면에 있어서 상하 방향)으로 크게 수축된다. 또한 소성에 의해, 미소성 세라믹 적층체(13)중의 브레이킹용 라인(17x)이 소실되고, 브레이킹용 라인(17x)이 있던 부분에는 공극(18x)이 형성된다.
특히 실시예2에서는, 소성후에 큰 공극(18x)이 형성되어 공극(18x) 사이가 연결되기 쉽다.
즉, 세라믹 그린 시트의 소성 수축중에 브레이킹용 패턴이 소실되면, 브레이킹용 패턴의 소실후에 형성된 공극은 그 후의 소성에서 세라믹 그린 시트가 수축 됨으로써, 또는, 세라믹 그린 시트중의 유리 성분이 공극 내에 용출됨으로써 작아지고, 경우에 따라서는 파묻혀 버린다. 소성이 느린 단계에서 공극이 형성될수록 공극은 작아지기 어렵다. 실시예2의 브레이킹용 패턴(17x)은 세라믹 그린 시트의 소성 최고 온도 부근에서 소실될 수 있는 재료 분말을 포함하므로, 소성후에 큰 공극이 형성된다.
또한 브레이킹용 패턴(17x)이 소실되면, 적층 방향(Z방향)으로 인접하는 브레이킹용 패턴(17x) 사이 영역의 세라믹 그린 시트는 브레이킹용 패턴(17x)이 소실되어 공극(18x)이 형성되면 면방향(XY방향)으로도 수축된다. 한편, 그 영역의 주위 의 세라믹 그린 시트는 구속층에 의해 면방향의 수축이 계속해서 억제된다. 그 때문에 브레이킹용 패턴(17x)이 소실되어 공극(18x)이 형성되면, 적층 방향으로 인접하는 브레이킹용 패턴(17x) 사이의 영역의 세라믹 그린 시트에 적층 방향으로 연장 되는 균열이 발생되어 공극(18x)이 연결된 상태로 된다.
이어서, 도 15의 단면도에 나타내듯이, 수축 억제용 그린 시트(20,22)를 제거해서 소결이 끝난 세라믹 적층체(13x)를 인출한다. 이 때, 최외층에는 균열이 도달하지 않도록(공극이 연결되지 않도록), 예를 들면 최외층의 세라믹 그린 시트의 두께를 선택하면, 소결이 끝난 세라믹 적층체(13x)는 반송 등의 취급이 용이해진다.
이어서, 소결이 끝난 세라믹 적층체(13x)를 구부려서 도 16의 단면도에 나타내듯이 세라믹 다층 기판(10p,10q,10r)을 인출한다. 이 때, 공극이 연결되어 있으므로, 용이하게 분할될 수 있으며 또한, 엉뚱한 방향으로 분할되는 일이 없다.
도 17의 확대 단면도에 나타내듯이, 분할된 세라믹 다층 기판(10q)의 절단면(10z)에는 공극(18x)이 분할된 오목형의 공극 분할부(18z)와, 세라믹 기재층이 파단된 대략 평탄한 세라믹 기재층 파단부(13z)가 노출된다.
다음에 세라믹 다층 기판의 제작예에 대해서 설명한다. 실시예2의 제작예는, 실시예1의 제작예와는 브레이킹용 패턴(17x)에 사용하는 페이스트만이 다르다.
우선, 세라믹 재료를 포함하는 세라믹 그린 시트를 준비한다.
세라믹 그린 시트는 구체적으로는, CaO(10∼55%), SiO2(45∼70%), Al2O3(0∼ 30wt%), 불순물(0∼10wt%), B2O3(0∼20wt%)로 이루어지는 조성의 유리 분말 50∼65wt%와, 불순물 0∼10wt%의 Al2O3 분말 35∼50wt%로 이루어지는 혼합물을 유기 용제, 가소제 등으로 이루어지는 유기 비히클중에 분산시켜서 슬러리를 조제한다. 이어서, 얻어진 슬러리를 닥터 블레이드법이나 캐스팅법으로 시트상으로 성형해서 미소결 유리 세라믹층(세라믹 그린 시트)을 제작한다.
미소결 유리 세라믹층은 상술한 시트 성형법에 의해 형성된 세라믹 그린 시트인 것이 바람직하지만, 후막 인쇄법에 의해 형성된 미소결의 후막 인쇄층이어도 좋다. 또한 세라믹 분말은 상술한 절연체 재료 외에, 페라이트 등의 자성체 재료, 티탄산바륨 등의 유전체 재료를 사용할 수도 있지만, 세라믹 그린 시트로서는 1050℃ 이하의 온도에서 소결되는 저온 소결 세라믹 그린 시트가 바람직하고, 이 때문에, 상술한 유리 분말은 750℃ 이하의 연화점을 갖는 것이다.
이어서, 펀칭 가공 등에 의해 상기 미소결 유리 세라믹층에 관통공을 형성하고, 그것에 도전 재료를 페이스트화한 도체 페이스트를 충전한다. 면내 도체 패턴(14)을 형성하기 위해서는, 예를 들면 도체 재료를 페이스트화한 것을 스크린 인쇄법이나 그라비아 인쇄법 등에 의해 인쇄하거나, 또는 소정 패턴 형상의 금속박을 전사하는 등의 방법을 들 수 있다.
상기 도체재료로서는, 저저항이며 난산화성 재료인 Ag를 주성분으로 한 것이 바람직하다. 또한 주성분인 Ag 이외에 특히 세라믹과의 접합 강도가 필요한 경우에는 Al2O3 등의 첨가물을 적어도 1종류 이상 첨가해도 상관없다.
도체 페이스트는 상기의 주성분 분말에 대해서 소정의 비율로 유기 비히클을 소정량 첨가하여 교반, 혼련함으로써 제작할 수 있다. 단, 주성분 분말, 첨가 성분분말, 유기 비히클 등의 배합의 순서에는 특별히 제한은 없다.
또한 유기 비히클은 바인더 수지와 용제를 혼합한 것이며, 바인더 수지로서는, 예를 들면 에틸셀룰로오스, 아크릴 수지, 폴리비닐부티랄, 메타크릴 수지 등을 사용하는 것이 가능하다.
또한 용제로서는, 예를 들면 터피네올, 디히드로터피네올, 디히드로터피네올아세테이트, 부틸카르비톨, 부틸카르비톨아세테이트, 알콜류 등을 사용하는 것이 가능하다.
또한 필요에 따라, 각종의 분산제, 가소제, 활성제 등을 첨가해도 좋다.
또한 도체 페이스트의 점도는 인쇄성을 고려해서 50∼700Pa·s로 하는 것이 바람직하다.
또, 표면의 도체 패턴에는 상하의 층간의 도체 패턴끼리를 접속하기 위한 비아홀 도체나 스루홀 도체 등의 관통 도체 패턴(15)이 표면에 노출된 부분도 포함된다. 관통 도체 패턴(15)은 펀칭 가공 등에 의해 유리 세라믹 그린 시트에 형성된 관통공에 상기 페이스트를 인쇄에 의해 메워 넣는 등의 수단에 의해 형성된다.
브레이킹용 패턴(17x)에 사용하는 페이스트는 카본분에 상기 도체 페이스트에 함유되는 유기 비히클을 혼련해서 얻어진다. 이것을 상기 도체 페이스트와 마찬가지로 세라믹 그린 시트에 인쇄한다.
한편, 상기의 미소결 유리 세라믹층의 소성 온도에서는 실질적으로 소결되지 않는 알루미나 등의 세라믹 분말을 유기 바인더, 유기용제, 가소제 등으로 이루어지는 유기 비히클중에 분산시켜서 슬러리를 조제하고, 얻어진 슬러리를 닥터 블레이드법이나 캐스팅법 등에 의거하여 시트상으로 성형해서 수축 억제용 그린 시트를 제작한다. 수축 억제용 그린 시트의 소결 온도는 예를 들면 1400∼1600℃이며, 미소결 유리 세라믹층의 소결 온도에서는 실질적으로 소결되지 않는다.
또, 이 수축 억제용 그린 시트는 1매로 구성해도, 복수매를 적층함으로써 구성해도 좋다. 여기에서, 수축 억제용 그린 시트에 사용하는 세라믹 분말의 평균 입경은 0.1∼5.0㎛가 바람직하다. 세라믹 분말의 평균 입경이 0.1㎛ 미만이면, 미소결 유리 세라믹층의 표층 근방에 함유되어 있는 유리와 소성중에 심하게 반응하고, 소성후에 유리 세라믹층과 수축 억제용 그린 시트가 밀착해서 수축 억제용 그린 시트를 제거할 수 없게 되거나, 작은 입경 때문에 시트중의 바인더 등 유기 성분이 소성중에 분해 비산되기 어려워 기판중에 디라미네이션이 발생되는 일이 있고, 한편 5.0㎛를 초과하면 소성 수축의 억제력이 작아져서 기판이 필요 이상 x,y방향으로 수축되거나 휘어지는 경향이 있다.
또한 수축 억제용 그린 시트를 구성하는 세라믹 분말은 미소결 유리 세라믹층의 소성 온도에서는 실질적으로 소결되지 않는 세라믹 분말이면 좋고, 알루미나 외에, 지르코니아나 마그네시아 등의 세라믹 분말도 사용할 수 있다. 단, 미소결 유리 세라믹층의 표층 영역에 유리를 많이 존재시키기 위해서는 표층과 수축 억제용 그린 시트가 접촉하고 있는 경계에서 표층의 유리가 수축 억제용 그린 시트에 대해서 바람직하게 습윤성을 가질 필요가 있으므로, 미소결 유리 세라믹층을 구성 하는 세라믹 분말과 동종의 세라믹 분말인 것이 바람직하다.
이어서, 면내 도체 패턴, 관통 도체 패턴 및 경계 배치 도체 패턴이 형성된 세라믹 그린 시트를 적층해서 미소성 세라믹 적층체를 형성하고, 미소성 세라믹 적층체의 한쪽 주면, 다른쪽 주면에 수축 억제용 그린 시트를 각각 적층해서 예를 들면 5∼200MPa의 압력하에서 정수압 프레스 등에 기초해서 압착함으로써, 세라믹 적층체의 양 주면에 수축 억제용 그린 시트를 갖는 복합 적층체를 제작한다.
또, 수축 억제용 그린 시트의 두께는 25∼500㎛가 바람직하다. 수축 억제용 그린 시트의 두께가 25㎛ 미만이면, 소성 수축의 억제력이 작아져서, 기판이 필요 이상 xy방향으로 수축되거나 휘어지는 일이 있다. 한편, 500㎛를 초과하면, 시트중의 바인더 등의 유기 성분이 소성중에 분해 비산되기 어려워 기판중에 디라미네이션이 발생하는 경향이 있다.
이어서, 이 복합 적층체를 주지의 벨트 로나 배치 로에서 미소성 세라믹 적층체의 세라믹 그린 시트의 소성 온도, 예를 들면 850∼950℃에서 소성해서 미소성 세라믹 적층체를 소결시킨다. 이 때, 미소성 세라믹 적층체는 수축 억제층용 그린 시트의 구속 작용에 의해 평면 방향으로 실질적으로 수축되지 않는 대신 두께 방향으로는 크게 수축된다.
이어서, 소성후의 복합 적층체로부터 수축 억제용 그린 시트를 제거함으로써, 복수의 세라믹 다층 기판이 되는 부분을 포함하는 소결이 끝난 세라믹 적층체를 인출한다.
또, 소성후의 복합 적층체에 있어서, 수축 억제용 그린 시트는 실질적으로 소결되지 않고, 또한 소성전에 포함되어 있던 유기 성분이 비산되어 다공질의 상태로 되어 있기 때문에, 샌드 블래스트법, 웨트 블래스트법, 초음파 진동법 등에 의해 용이하게 제거할 수 있다.
수축 억제용 그린 시트를 제거해서 얻어진 소성후의 세라믹 적층체를 세라믹 다층 기판의 경계를 따라 분할함으로써, 세라믹 다층 기판이 얻어진다.
분할할 때에는, 세라믹 다층 기판의 경계를 따라 형성된 공극 근방에 응력을 작용시킴으로써 균열이 진행되므로, 원하는 치수 대로이며, 또한, 매끄로운 절단면을 갖는 세라믹 다층 기판을 얻을 수 있다.
도 18은, 실시예2의 제작예에 대해서, 세라믹 다층 기판의 분할전에, 세라믹 다층 기판의 최외층 및 그 주변부분을 촬영한 사진이다. 파선으로 나타낸 부분은 브레이킹용 라인의 인쇄 부분이다. 세라믹 다층 기판의 경계를 따라 최외층의 전방까지 복수층에 걸쳐서 공극이 연결되어 있음을 알 수 있다. 브레이킹용 라인의 폭은 50㎛이며, 공극도 대략 동일 정도의 폭이다. 브레이킹용 라인의 폭을 작게 하면, 공극의 폭도 더 작게 하는 것이 가능하다.
이상으로 설명한 실시예2의 제조 방법은, 미소성 세라믹 그린 시트에 브레이킹용 패턴을 인쇄하고, 소성시에 브레이킹용 패턴이 소실되어 형성된 공극을 이용해서 소결이 끝난 세라믹 적층체로부터 세라믹 기판을 인출함으로써 정확하고 또한 용이하게 세라믹 다층 기판을 제조하는 경우에 바람직하다.
즉, 세라믹 그린 시트에 유기물로 브레이킹용 라인을 형성하면, 공극이 소결시에 작아지거나, 메워져 버리는 일이 있다. 특히, 유리의 점성 유동을 이용해서 소결 거동을 컨트롤하는 유리 세라믹의 그린 시트에서는 유기물의 브레이킹용 라인을 세선화한 경우, 그 경향이 현저하다. 공극이 작아지거나, 메워지거나 하면, 소성후의 기판 분할시에 원하는 절단면으로 분할할 수 없어 불량이 발생하기 쉬워진다.
브레이킹용 라인을 무기물인 카본으로 형성함으로써 브레이킹용 라인이 소성에 의해 소실되는 온도를 기판 소성시의 최고 온도 부근까지 높일 수 있다. 이것에 의해, 세라믹 그린 시트내의 유리의 점성 유동에 의한 공극 소실을 억제할 수 있게 된다.
또한, 소성중에, 구속층에 의해 면방향(XY방향)의 수축이 억제되어 있는 세라믹 그린 시트의 층간에 브레이킹용 라인의 소실에 의해 공극이 생긴 경우, 공극에 인접하는 부분은 구속력이 미치치 못하여 면방향(XY방향)으로 수축이 가능해진다. 그 때문에 세라믹 그린 시트는 공극과 공극 사이의 미소 영역에 있어서만 면방향(X방향)으로 수축되므로, 이 미소 영역에 균열이 생긴다. 이 균열에 의해 공극이 연결된 상태로 되어 소성후의 세라믹 다층 기판의 분할이 용이하게 된다. 또한 분할시에 엉뚱한 방향으로 분할되는 일이 일어나지 않는다.
또, 브레이킹용 라인에 포함되는 재료로서, 카본은 저렴한 동시에 소실되어도 세라믹 다층 기판에 악영향을 주지 않으므로 바람직하지만, 그 이외의 재료를 사용하는 것도 가능하다. 소성시에, 온도가 세라믹 그린 시트의 소성 최고 온도 부근에 도달했을 때에 소실될 수 있는 재료이면, 카본 이외의 무기물이어도 좋고, 또한 유기물이어도 좋다.
<정리> 이상과 같이, 미소성 세라믹 그린 시트에 브레이킹용 패턴을 인쇄하고, 소성시에 브레이킹용 패턴이 소실되어 형성된 공극을 이용해서 소결이 끝난 세라믹 적층체로부터 세라믹 기판을 인출함으로써, 정확하고 또한 용이하게 세라믹 다층 기판을 제조할 수 있다.
소성후의 세라믹 적층체는 구부림으로써 절단할 수 있으므로, 단단한 소성후의 세라믹 적층체를 절단하기 위해서 특별한 절단 장치(레이저 가공기, 다이싱 소(dicing saw) 등)을 이용하여 가공하는 것이 불필요하게 되어 공정을 간략화할 수 있다.
또, 본 발명은 상기한 실시예에 한정되는 것은 아니고, 여러가지로 변경을 가해서 실시 가능하다.
예를 들면 본 발명은 표면 실장형 전자부품이 탑재되는 모듈(복합 기능 부품)의 세라믹 다층 기판의 제조에 한정되지 않고, 적층 콘덴서, 적층 인덕터, LC 칩 등, 세라믹 다층 기판에 다른 부품이 탑재되지 않는 디바이스(단기능 부품)의 세라믹 다층 기판의 제조에도 적용할 수 있다.

Claims (14)

  1. 복수의 미소성 세라믹 기재층을 적층해서 이루어지는 미소성 세라믹 적층체를 형성하는 제 1 공정;
    상기 미소성 세라믹 적층체를 소성해서 미소성의 상기 세라믹층을 소결시키는 제 2 공정; 및
    상기 미소성 세라믹 적층체의 소성에 의해 형성된 소결이 끝난 세라믹 적층체를 브레이킹해서 1개 또는 2개 이상의 세라믹 다층 기판을 인출하는 제 3 공정을 구비한 세라믹 다층 기판의 제조 방법에 있어서:
    상기 제 1 공정에 있어서 적층되는 하나 이상의 상기 미소성 세라믹 기재층에 상기 세라믹 다층 기판을 인출할 때의 경계선이 되는 브레이크 라인에 걸쳐 상기 제 2 공정의 소성시에 소실될 수 있는 브레이킹용 패턴을 형성해 두고;
    상기 제 2 공정에 있어서, 상기 브레이킹용 패턴이 소실되어 상기 소결이 끝난 세라믹 적층체의 내부에 공극이 형성되고;
    상기 제 3 공정에 있어서, 상기 소결이 끝난 세라믹 적층체에 상기 공극을 통과하는 절단면을 형성해서 1개 또는 2개 이상의 세라믹 다층 기판을 인출하는 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  2. 제 1 항에 있어서, 미소성의 상기 세라믹 기재층의 주면에 미소성의 상기 세라믹 기재층의 평면 방향의 소성 수축을 억제하기 위한 수축 억제용 층이 형성되어 있는 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  3. 제 2 항에 있어서, 상기 수축 억제용 층은 상기 제 2 공정의 소성시에는 실질적으로 소결되지 않는 세라믹으로 이루어지는 수축 억제용 층인 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 수축 억제용 층은 상기 미소성 세라믹 적층체의 적어도 한쪽 주면에 형성되어 있고;
    소성후에 상기 수축 억제용 층을 제거함으로써 상기 세라믹 다층 기판이 인출되는 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 브레이킹용 패턴은 상기 소성시에 소실될 수 있는 수지를 주성분으로 한 수지 패턴인 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 브레이킹용 패턴은 상기 제 2 공정에 있어서 온도가 상기 세라믹층의 소성 최고 온도 부근에 도달한 후에 소실될 수 있는 재료 분말을 포함하는 페이스트인 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  7. 제 6 항에 있어서, 상기 재료 분말은 카본인 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 브레이킹용 패턴의 적어도 일단이 상기 미소성 세라믹 적층체의 측면에 노출되어 있는 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  9. 제 8 항에 있어서, 상기 미소성 세라믹 기재층은 바인더 수지를 포함하고 있고, 상기 브레이킹용 패턴은 소성시에 상기 바인더 수지보다 빠르게 소실되는 수지를 주성분으로 하는 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  10. 제 9 항에 있어서, 상기 브레이킹용 패턴은 복수개의 상기 세라믹 다층 기판을 구획하도록 격자상으로 형성되어 있는 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  11. 제 10 항에 있어서, 인접하는 상기 세라믹 다층 기판 사이에 1개의 상기 브레이킹용 패턴이 배치되어 있는 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  12. 제 10 항에 있어서, 인접하는 상기 세라믹 다층 기판 사이에 2개 이상의 상 기 브레이킹용 패턴이 배치되어 있는 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 미소성 세라믹 기재층은 저온 소결 세라믹 분말을 주성분으로 하는 미소성 저온 소결 세라믹층이며, 상기 미소성 세라믹 적층체에는 금, 은 또는 동을 주성분으로 하는 도체 패턴이 형성되어 있는 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 소결이 끝난 세라믹 적층체의 상기 세라믹 다층 기판이 인출되는 부분, 또는 상기 소결이 끝난 세라믹 적층체로부터 인출된 상기 세라믹 다층 기판의 적어도 한쪽 주면에 표면 실장형 전자부품을 탑재하는 공정을 더 구비한 것을 특징으로 하는 세라믹 다층 기판의 제조 방법.
KR1020087004158A 2006-08-07 2007-06-06 세라믹 다층 기판의 제조 방법 KR101011196B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006215046 2006-08-07
JPJP-P-2006-00215046 2006-08-07
JP2007064173 2007-03-13
JPJP-P-2007-00064173 2007-03-13

Publications (2)

Publication Number Publication Date
KR20080037041A true KR20080037041A (ko) 2008-04-29
KR101011196B1 KR101011196B1 (ko) 2011-01-26

Family

ID=39032765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087004158A KR101011196B1 (ko) 2006-08-07 2007-06-06 세라믹 다층 기판의 제조 방법

Country Status (8)

Country Link
US (1) US7833370B2 (ko)
EP (1) EP2051570B1 (ko)
JP (1) JP5090185B2 (ko)
KR (1) KR101011196B1 (ko)
CN (1) CN101347058B (ko)
AT (1) ATE492147T1 (ko)
DE (1) DE602007011286D1 (ko)
WO (1) WO2008018227A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106306B2 (en) 2008-09-05 2012-01-31 Samsung Electro-Mechanics Co., Ltd. Ceramic multi-layer circuit substrate and manufacturing method thereof

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989342B1 (ko) * 2006-05-29 2010-10-25 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층기판의 제조 방법
WO2009050974A1 (ja) * 2007-10-17 2009-04-23 Murata Manufacturing Co., Ltd. キャビティ付きセラミック多層基板の製造方法
KR100887127B1 (ko) * 2007-11-23 2009-03-04 삼성전기주식회사 적층 세라믹 기판의 제조방법
JP4873379B2 (ja) * 2008-03-31 2012-02-08 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
JP5197407B2 (ja) * 2009-01-28 2013-05-15 京セラ株式会社 多数個取り配線基板
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5921074B2 (ja) * 2011-03-17 2016-05-24 株式会社村田製作所 積層基板の製造方法
JP2012227306A (ja) * 2011-04-19 2012-11-15 Ngk Insulators Ltd セラミック基板の製造方法
JP5945099B2 (ja) * 2011-04-20 2016-07-05 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
US9779874B2 (en) 2011-07-08 2017-10-03 Kemet Electronics Corporation Sintering of high temperature conductive and resistive pastes onto temperature sensitive and atmospheric sensitive materials
CN102271456B (zh) * 2011-07-13 2013-05-01 东北大学 一种导热陶瓷基印刷电路板及其制备方法
CN103050281A (zh) * 2011-10-12 2013-04-17 李文熙 利用抑制收缩烧结改善积层陶瓷组件电极连续性
KR20140039736A (ko) * 2012-09-25 2014-04-02 삼성전자주식회사 스택 패키지 및 그 제조 방법
SG11201609223XA (en) * 2014-05-07 2016-12-29 Morgan Advanced Ceramics Inc Method for manufacturing large ceramic co-fired articles
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
CN104640344A (zh) * 2015-02-16 2015-05-20 上海贺鸿电子有限公司 镀铜的陶瓷线路板及其制造方法
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
CN105098300A (zh) * 2015-09-11 2015-11-25 禾邦电子（中国）有限公司 共模滤波器及其制造方法
US9852994B2 (en) 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
US10763031B2 (en) 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
JP7140271B2 (ja) * 2019-03-29 2022-09-21 株式会社村田製作所 セラミック基板の製造方法及びセラミック基板
WO2020202942A1 (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 セラミック基板の製造方法及びセラミック基板
JP7193001B2 (ja) * 2019-08-23 2022-12-20 株式会社村田製作所 チップ状電子部品用治具
JP7180619B2 (ja) * 2020-01-10 2022-11-30 Tdk株式会社 電子部品及びその製造方法
JP7427966B2 (ja) 2020-01-16 2024-02-06 Tdk株式会社 電子部品
CN114364141A (zh) * 2022-01-04 2022-04-15 深圳中富电路股份有限公司 一种厚铜陶瓷基板及其制作方法
CN115475797B (zh) * 2022-09-30 2024-04-05 肇庆绿宝石电子科技股份有限公司 一种叠层电容器及其制造方法、载条清洗液及制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030004A (en) * 1971-04-16 1977-06-14 Nl Industries, Inc. Dielectric ceramic matrices with end barriers
US4353957A (en) * 1973-09-24 1982-10-12 Tam Ceramics Inc. Ceramic matrices for electronic devices and process for forming same
JPS6252917A (ja) * 1985-08-30 1987-03-07 株式会社村田製作所 単板コンデンサの製造方法
DE4091418C2 (de) * 1989-08-24 2001-07-05 Murata Manufacturing Co Verfahren zur Herstellung eines Mehrschichtkondensators
JPH0438071U (ko) 1990-07-27 1992-03-31
JPH0575262A (ja) 1991-09-11 1993-03-26 Matsushita Electric Ind Co Ltd セラミツク多層配線基板の製造方法
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
JP2001332857A (ja) * 2000-05-22 2001-11-30 Kyocera Corp 配線基板の製造方法
JP2002270459A (ja) * 2001-03-06 2002-09-20 Taiyo Yuden Co Ltd 積層セラミック電子部品の製造方法
JP4610114B2 (ja) * 2001-03-28 2011-01-12 京セラ株式会社 セラミック配線基板の製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
TWI345938B (en) * 2003-10-17 2011-07-21 Hitachi Metals Ltd Multi-layered ceramic substrate and its production method, and electronic device comprising same
JP4470158B2 (ja) * 2003-10-24 2010-06-02 日立金属株式会社 多層セラミック基板の製造方法および多層セラミック基板
JP4291187B2 (ja) * 2004-03-24 2009-07-08 Ｔｄｋ株式会社 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法
JP4639801B2 (ja) * 2004-04-14 2011-02-23 株式会社デンソー セラミック板及びその製造方法
JP2005311225A (ja) 2004-04-26 2005-11-04 Tdk Corp 積層型電子部品の製造方法
KR100989342B1 (ko) * 2006-05-29 2010-10-25 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층기판의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106306B2 (en) 2008-09-05 2012-01-31 Samsung Electro-Mechanics Co., Ltd. Ceramic multi-layer circuit substrate and manufacturing method thereof

Also Published As

Publication number Publication date
EP2051570B1 (en) 2010-12-15
EP2051570A4 (en) 2009-11-25
WO2008018227A1 (fr) 2008-02-14
KR101011196B1 (ko) 2011-01-26
JP5090185B2 (ja) 2012-12-05
US7833370B2 (en) 2010-11-16
CN101347058A (zh) 2009-01-14
EP2051570A1 (en) 2009-04-22
CN101347058B (zh) 2010-09-22
DE602007011286D1 (de) 2011-01-27
ATE492147T1 (de) 2011-01-15
JPWO2008018227A1 (ja) 2009-12-24
US20080142147A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
KR101011196B1 (ko) 세라믹 다층 기판의 제조 방법
KR100989342B1 (ko) 세라믹 다층기판의 제조 방법
JP3669255B2 (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
JP2000138455A (ja) セラミック多層基板の製造方法
JP2002520878A (ja) 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用
JP2008004514A (ja) 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP5229316B2 (ja) セラミック基板の製造方法
JP2001339166A (ja) 多層配線基板及びその製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP3173412B2 (ja) ガラスセラミックス基板の製造方法
JP2008172029A (ja) 多層セラミック基板の製造方法
JPH1084056A (ja) セラミック基板の製造方法
JP4077752B2 (ja) 複数個取り用大型基板
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP4645962B2 (ja) 多層セラミック基板
JPWO2009151006A1 (ja) セラミック成形体の製造方法
JP5046099B2 (ja) 多層セラミックス基板の製造方法
JP2006066637A (ja) セラミック多層基板の製造方法およびそれに用いられる押し型
JP2006135195A (ja) セラミック多層基板の製造方法、並びにこの製造方法に用いられるセラミックグリーンシート
JP2002134915A (ja) 厚膜多層基板、その製造方法、及びその厚膜多層基板を用いた電子回路基板
JP2002134914A (ja) 低温焼成セラミック回路基板の製造方法
JP2006128583A (ja) セラミック多層基板及びその製造方法
JP2003192456A (ja) ガラスセラミック基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180112

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 10