JP5046099B2 - 多層セラミックス基板の製造方法 - Google Patents

多層セラミックス基板の製造方法 Download PDF

Info

Publication number
JP5046099B2
JP5046099B2 JP2007191320A JP2007191320A JP5046099B2 JP 5046099 B2 JP5046099 B2 JP 5046099B2 JP 2007191320 A JP2007191320 A JP 2007191320A JP 2007191320 A JP2007191320 A JP 2007191320A JP 5046099 B2 JP5046099 B2 JP 5046099B2
Authority
JP
Japan
Prior art keywords
sheet
firing
ceramic substrate
shrinkage
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007191320A
Other languages
English (en)
Other versions
JP2009023894A (ja
Inventor
利幸 鈴木
泰治 宮内
功 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007191320A priority Critical patent/JP5046099B2/ja
Publication of JP2009023894A publication Critical patent/JP2009023894A/ja
Application granted granted Critical
Publication of JP5046099B2 publication Critical patent/JP5046099B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層セラミック基板の製造方法に関するものであり、特に、低温焼成セラミックス基板の無収縮焼成技術に関する。
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミック基板が提案され実用化されている。多層セラミック基板は、複数のセラミック層を積層することにより構成され、各セラミック層に配線導体(導体パターン)や電子素子等を一体に作り込むことで、高密度実装が可能となっている。
ところで、前述の多層セラミック基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成されるが、前記グリーンシートが焼成工程における焼結に伴って必ず収縮し、多層セラミック基板の寸法精度を低下する大きな要因となっている。このような状況から、多層セラミック基板の焼成工程において、グリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法が提案されている(例えば、特許文献1や特許文献2等を参照)。
例えば、特許文献1には、ガラス粉末と、酸化珪素粉末を含むセラミックスとを含有するグリーンシートを積層し、積層体の少なくとも一方の表面にフォルステライトと非晶質成分とを含む拘束シートを積層して焼成することが開示されている。特許文献1記載の発明では、焼成時に、グリーンシートと拘束シートの間にグリーンシートの酸化珪素と拘束シートのフォルステライトとの反応物を形成することで、拘束シートによる拘束力を強化している。
一方、特許文献2には、セラミック配線基板を形成するための原料粉末を含有するグリーンシートの両面に、2層の拘束シート(第1の拘束シートと第2の拘束シート)を積層して焼成する低温焼成セラミック配線基板の製造方法が開示されている。特許文献2記載の発明において、第1の拘束シートは、配線基板を形成する原料粉末の焼成では焼結しないセラミック粉末とガラス粉末を含有しており、第2の拘束シートは、配線基板を形成する原料粉末の焼成では焼結しないセラミック粉末を含有するとともに、ガラス粉末を実質的に含んでいない。特許文献2記載の発明において、第1の拘束シートにガラス粉末を添加したのは、同時焼成されるグリーンシート(基板となるシート)中のガラスあるいは液相成分が拘束シートに拡散してしまうことにより生ずる基板表面の多孔質化等を防止するためである。第2の拘束シートがガラス粉末を含まないようにしたのは、第1の拘束シートの拘束力を補うためである。
特開2002−198646号公報 特開2002−198647号公報
しかしながら、例えば特許文献1記載の発明のように、グリーンシートと拘束シートの間に反応物を形成することで拘束力を強化する方法を採用した場合には、焼成後に拘束シートを除去することが困難になるという問題がある。同様に、特許文献2記載の発明においても、グリーンシートと接する第1の拘束シートにガラス粉末を添加しているので、焼成後に拘束シートの残渣が残り易い。拘束シートの残渣が基板上に残存すると、得られる基板の品質を損なうことになり、例えば端子電極上に前記残渣が残存すると、めっき不良に繋がる等の問題が生ずる。
また、前述の特許文献1記載の発明や特許文献2記載の発明が対象とする基板は、いわゆるガラスセラミックス基板であるが、ガラス成分をほとんど含まない低温焼成セラミックス基板についても無収縮焼成プロセスの適用が望まれている。
例えば、MgSiO(フォルステライト)は、単体ではQ・f=200000GHz以上と極めてQの値が大きく、誘電損失が非常に小さい材料の一つであり、比誘電率εrも比較的低いことから、前記低誘電率セラミック材料の一つとして注目されているが、AgやCuを導電材料とする内部電極を同時焼成するためには、低温焼成化する必要がある。低温焼成化が可能なセラミックス基板としては、前記ガラスセラミックス基板が知られているが、ガラスセラミックス基板ではガラス成分によってMgSiOが有する高Q特性が損なわれてしまい、強度の点でも問題が残る。
このため、ガラス成分を用いることなく低温焼成化した低温焼成セラミックス基板が開発されているが、この種の低温焼成セラミックス基板においては、無収縮焼成プロセスに関する検討が不十分であり、ガラスセラミックス基板における無収縮焼成プロセスをそのまま適用しても、必ずしも効果的な収縮抑制が実現されるわけではない。例えば、ガラスセラミックス基板の収縮抑制においては、基板素地中に含まれるガラス成分が僅かながらも拘束シート中に拡散し、その結果、拘束シートの剥離を防止して効果的な収縮抑制を実現することが可能である。これに対して、ガラス成分をほとんど含まない低温焼成セラミックス基板を焼成する場合には、拘束シートへのガラス成分の拡散は起こらず、焼成過程において拘束シートが剥がれてしまい、要求される寸法精度を確保することが難しい。また、ガラス成分をほとんど含まないセラミックス組成物は、一般的にガラスセラミックスに比べて熱収縮量が大きく、焼成時に収縮しない拘束シートとの界面に大きな応力が加わって、前記拘束シートの剥離が助長される傾向にある。
前述のように、ガラス成分をほとんど含まない低温焼成セラミックス基板の無収縮焼成においては、焼成温度や拘束シートの選定等に大きな課題が残されており、その改善が待たれている。
本発明は、このような従来の実情に鑑みて提案されたものであり、焼成後に拘束シート(収縮抑制シート)を容易に除去することができ、残渣による品質の低下を抑えることが可能な多層セラミックス基板の製造方法を提供することを目的とする。また、本発明は、ガラス成分を実質的に含まない低温焼成セラミックス基板においても、効果的に収縮抑制を行うことが可能な多層セラミックス基板の製造方法を提供することを目的とする。
前述の目的を達成するために、本発明の多層セラミックス基板の製造方法は、複数の基板用グリーンシートを積層し、積層された基板用グリーンシートの積層体の両面に収縮抑制シートを配して焼成する多層セラミックス基板の製造方法であって、前記多層セラミックス基板がガラス成分を実質的に含まない低温焼成セラミックス基板であり、前記収縮抑制シートとして、前記積層体と接してトリジマイトを含みガラス成分を実質的に含まない第1収縮抑制シートを配するとともに、その外側に前記焼成の際の焼成温度域では焼結することのない第2収縮抑制シートを重ねて配し、前記焼成を行うことを特徴とする。
本発明においては、基板用グリーンシートと接する第1収縮抑制シートにトリジマイトを用いているが、トリジマイトは焼成後に例えば超音波洗浄等により簡単に除去される。また、基板用グリーンシートから拡散した焼結助材の影響を受けることがなく、第1収縮抑制シートが融着することもない。ただし、トリジマイトからなる第1収縮抑制シートのみであると、焼成過程において基板用グリーンシートから剥離してしまい、収縮抑制効果を十分に得ることができない。
これに対して、第1収縮抑制シートの外側に焼成温度域では焼結することのない第2収縮抑制シートを重ねて配することで、第1収縮抑制シートの剥離が防止され、効果的な収縮抑制が実現される。また、前記第2収縮抑制シートを重ねることで、第1収縮抑制シートや第2収縮抑制シートが融着することもなく、焼成後には多層セラミックス基板から速やかに除去され、残渣が残ることもない。
本発明によれば、例えばガラス成分をほとんど含まない低温焼成セラミックス基板の焼成等においても、効果的に収縮抑制を行うことが可能であり、しかも、焼成後に拘束シート(収縮抑制シート)を容易に除去することができ、残渣による品質の低下を抑えることが可能である。
以下、本発明を適用した多層セラミックス基板の製造方法について、図面を参照して詳細に説明する。
本発明の製造方法において、多層セラミックス基板を作製するには、先ず、焼成後に各セラミック層となる基板用グリーンシートを用意する。基板用グリーンシートは、セラミック粉末と有機ビヒクル等を混合して得られるスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。
作製する多層セラミックス基板は、ガラス成分を実質的に含まない低温焼成セラミックス基板であり、その大部分が母材となるセラミックス粉末により構成されるが、低温焼成化のために焼結助材を含んでいることが好ましい。
母材となるセラミックス粉末としては任意のセラミックス粉末を用いることができるが、MgSiO(フォルステライト)は、単体ではQ・f=200000GHz以上と極めてQの値が大きく、誘電損失が非常に小さい材料の一つであり、比誘電率εrも比較的低いことから、低誘電率セラミック材料として好適である。高周波帯域で使用される配線層を有する回路基板では、配線間容量に起因する信号遅延を低減するため低誘電率の基板が必要になる。さらに、高周波信号を減衰させないために高いQ値を持つ多層セラミックス基板が必要になる。このような多層セラミックス基板の作製には、低誘電率セラミック材料(誘電体磁器組成物)が必要である。
前記母材となるセラミックス粉末としてMgSiO(フォルステライト)を用いることで、低誘電率且つ低誘電損失材料を実現することができる。なお、主成分を100%MgSiOとしてもよいが、例えば誘電率の調整のため必要に応じて公知の添加物を添加することも可能である。添加物としては、比誘電率εr=17前後を有するチタン酸マグネシウム(MgTiO)や、比誘電率εr=200前後を有するチタン酸カルシウム(CaTiO)等を挙げることができる。この場合、両者ともQ値がフォルステライトのQ値よりも低いため、これら成分の添加により得られる基板のQ値が低下する傾向にあり、添加量を十分考慮する必要がある。
MgSiO(フォルステライト)において、化学量論的な組成はMgO:SiO=2:1であるが、必ずしもこれに限らず、前記組成から外れていてもよい。ただし、前記組成が化学量論的な組成から大きく外れると所定の特性が得られなくなるおそれがあることから、MgO:SiO=1.9:1.1〜2.1:0.9とすることが好ましい。
前記MgSiO(フォルステライト)は、熱膨張係数αの観点からも母材として好適である。MgSiO(フォルステライト)は熱膨張係数αが大きく、MgSiO(フォルステライト)の比率を大きくすれば、熱膨張係数αの大きな多層セラミックス基板を実現することが可能になる。例えばガラスエポキシ基板等からなるプリント配線基板との熱収縮差により基板へ加わる応力を緩和するため、プリント配線基板と近い熱膨張係数を有する基板材料が求められているが、前記MgSiO(フォルステライト)の比率等を調整することで、ガラスエポキシ基板等のプリント配線基板と近い値(熱膨張係数αが9.0ppm/℃以上)を実現することが可能である。
一方、前記焼結助材は、MgSiO(フォルステライト)よりも低い温度で焼結するものであれば任意のものを使用することができ、各種酸化物から選択して使用すればよい。焼結助材の比率も任意であるが、本発明が製造対象とする多層セラミックス基板は、ガラス成分中にセラミックス成分が分散されたガラスセラミックスではなく、例えばMgSiO(フォルステライト)が焼結された低温焼成セラミックスであり、この点を考慮して焼結助材の比率を設定することが好ましい。
また、母材に前記MgSiOを用いた場合、焼成後の多層セラミックス基板の抗折強度が不十分となり、実用上大きな問題となるおそれがある。これを改善するために、前記焼結助材として、適正な酸化物を選定し添加することで、抗折強度の改善を図ることが好ましい。
本発明者らが前記観点から検討を重ねたところ、ZnO、B、CuO及びRO(ただし、Rはアルカリ土類金属を表す。)を前記焼結助材として添加することが有効であることがわかった。したがって、本発明の多層セラミックス基板においては、これら4つの成分を前述の母材(MgSiO)に添加し、多層セラミックス基板の主組成とすることが好ましい。なお、主組成における各成分の添加量には、それぞれ最適範囲があり、所定の範囲内で添加することが好ましい。
先ず、ZnOについては、添加量を8質量%〜20質量%とすることが好ましい。すなわち、前記MgSiOの質量をa、ZnOの質量をb、Bの質量をc、CuOの質量をd、ROの質量をeとしたときに、全体の質量(a+b+c+d+e)に対するZnOの質量bの比率b/(a+b+c+d+e)を8%〜20%とすることが好ましい。ZnOの添加量[ZnOの質量bの比率b/(a+b+c+d+e)]が8質量%未満であると、所定の効果が得られず、抗折強度が不十分となるおそれがある。逆に、ZnOの添加量[全体の質量に対するZnOの質量bの比率b/(a+b+c+d+e)]が20質量%を越えると、Qが低下し、Q・f=2000GHz以上を達成することが難しくなるおそれがある。
については、添加量を3質量%〜10質量%とすることが好ましい。すなわち、Bの質量をcとしたときに、全体の質量(a+b+c+d+e)に対するBの質量cの比率c/(a+b+c+d+e)を3%〜10%とすることが好ましい。Bの添加量[全体の質量に対するBの質量cの比率c/(a+b+c+d+e)]が3質量%未満であると、Qが低下し、Q・f=2000GHz以上を達成することが難しくなるおそれがある。逆に、Bの添加量[全体の質量に対するBの質量cの比率c/(a+b+c+d+e)]が10質量%を越えると、基板密度が十分に得られなくなり、十分な強度が得られなくなる。
CuOについては、添加量を2質量%〜8質量%とすることが好ましい。すなわち、CuOの質量をdとしたときに、全体の質量(a+b+c+d+e)に対するCuOの質量dの比率d/(a+b+c+d+e)を2%〜8%とすることが好ましい。CuOの添加量[全体の質量に対するCuOの質量dの比率d/(a+b+c+d+e)]が2質量%未満であると、基板密度が十分に得られないため、基板焼成温度をより高温とする必要がある。この場合、電極との同時焼成が困難になるため、基板用途が制限されることになる。逆に、CuOの添加量[全体の質量に対するCuOの質量dの比率d/(a+b+c+d+e)]が8質量%を越えると、Qが低下し、Q・f=2000GHz以上を達成することが難しくなるおそれがある。
RO(ただし、Rはアルカリ土類金属を表す。)については、添加量を1質量%〜4質量%とすることが好ましい。すなわち、ROの質量をeとしたときに、全体の質量(a+b+c+d+e)に対するROの質量eの比率e/(a+b+c+d+e)を1%〜4%とすることが好ましい。ROの添加量[全体の質量に対するROの質量eの比率e/(a+b+c+d+e)]が1質量%未満であると、基板密度が十分に得られないため、基板焼成温度をより高温とする必要がある。この場合、電極との同時焼成が困難になるため、基板用途が制限されることになる。逆に、ROの添加量[全体の質量に対するROの質量eの比率e/(a+b+c+d+e)]が4質量%を越えると、Qが低下し、Q・f=2000GHz以上を達成することが難しくなるおそれがある。
なお、前記ROにおいて、R(アルカリ土類金属)は、Ca、Sr、Baを挙げることができる。前記ROとして、これらアルカリ土類金属の酸化物の1種、あるいは2種以上を添加すればよい。
前述のように、MgSiO(フォルステライト)を母材とし焼結助材として前記4つの成分(ZnO、B、CuO及びRO)を添加することにより、抗折強度を大幅に向上することができ、MgSiO(フォルステライト)が有する誘電特性を生かすことができる。例えばMgSiOの質量をa、ZnOの質量をb、Bの質量をc、CuOの質量をd、ROの質量をeとしたときに、全体の質量(a+b+c+d+e)に対するZnOの質量bの比率b/(a+b+c+d+e)を8%〜20%、Bの質量cの比率c/(a+b+c+d+e)を3%〜10%、CuOの質量dの比率d/(a+b+c+d+e)を2%〜8%、ROの質量eの比率e/(a+b+c+d+e)を1%〜4%とすることで、抗折強度が100MPa以上で、比誘電率εrが7±1、且つQ・fが2000GHz以上の多層セラミックス基板を提供することが可能である。
また、全体の質量(a+b+c+d+e)に対するZnOの質量bの比率b/(a+b+c+d+e)を12%〜20%、Bの質量cの比率c/(a+b+c+d+e)を3%〜9%、CuOの質量dの比率d/(a+b+c+d+e)を4%〜8%、ROの質量eの比率e/(a+b+c+d+e)を2%〜4%とすることで、抗折強度200MPa以上を実現することが可能である。
以上が基板用グリーンシートの形成に用いられる母材及び焼結助材の構成であるが、基板用グリーンシートの形成に際しては、Alを7体積%以下(零は含まず。)の割合で、あるいはZnAlを25体積%以下(零は含まず。)の割合で添加してもよい。これらを添加することで、抗折強度のより一層の改善を図ることが可能である。
ここで、添加するAlの添加量は、主組成に対して7体積%以下とすることが好ましい。前記Alの添加量が7体積%を越えると、抗折強度が却って低下するおそれがある。Alの含有量(添加量)のより好ましい範囲としては、1体積%〜7体積%である。また、加えるAl粉末は、できる限り平均粒径が小さいことが好ましい。平均粒径の小さなAl粉末を用いることで、抗折強度の改善効果を大きなものとすることができる。具体的には、使用するAl粉末の平均粒径は、1.0μm以下とすることが好ましい。
ZnAlを添加する場合、その添加量は、主組成に対して25体積%以下とすることが好ましい。ZnAlの添加量が25体積%を越えると、抗折強度が却って低下するおそれがある。ZnAlの含有量(添加量)のより好ましい範囲としては、5体積%〜20体積%である。ZnAlの添加は、Ag導体周辺部の変色防止にも効果的である。ZnAlを添加することで、Ag導体を同時焼成した場合においても、導体周辺部が茶色に変色することがなくなる。
前述の基板用グリーンシートの作製に際しては、必要に応じてビアホールや導体パターン(電極パッド等)、さらには電子素子(インダクタやキャパシタ等)を作り込んでおく。例えば、ビアホールを形成する場合、基板用グリーンシートの形成後、所定の位置に貫通孔を形成する。前記貫通孔は、積層後に連通してビアホールを構成するものであり、通常は円形の孔として形成される。勿論、これに限らず、前記の通り、例えば楕円形、長円形、正方形や長方形の角部を丸くしたもの、さらにはこれらを組み合わせた形状等、任意の形状とすることができる。
電極パッドは、前記貫通孔に対応して、その周囲に導電ペーストにより円環状の導電パターンとして形成する。貫通孔が円形の場合、電極パッドも貫通孔の周囲に同心円形状に形成するが、貫通孔の形状が円形でない場合には、電極パッドの形状も貫通孔の形状に合わせればよい。また、前記導電ペーストによる電極パッドの形成に際しては、前記貫通孔の内部にも導電ペーストを充填する。
前記導電ペーストは、Ag、Ag−Pd合金、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものである。有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、前記導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導電ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。
前記の基板グリーンシートを準備した後、図1に示すように、これを重ねて積層体とする。本実施形態の場合、8枚の基板用グリーンシート1a〜1hを積層して積層体1を構成するようにしている。
これを焼成して多層セラミック基板とするが、焼成に際しては、図1(A)に示すように、積層体1の両面に第1収縮抑制シート2及び第2収縮抑制シート3を重ねて配置する。第1収縮抑制シート2は積層体1と接して配置され、第2収縮抑制シート3はその外側に配置される。積層状態を図1(B)に示す。図1(B)に示すように、焼成時には、前記基板用グリーンシート1a〜1hを積層した積層体1の両側に前記収縮抑制用グリーンシート3,4が配され、その外側にそれぞれ収縮グリーンシート2,5が配された形になる。
ここで、前記第1収縮抑制シート2は、トリジマイトを主成分として構成されている。トリジマイトの構成成分であるSiOは、極めて単純な組成を有する化合物であるが、温度によって様々な結晶構造を有し、同質多像と称される。各々の結晶状態(変態)としては、石英(α−石英、β−石英)、クリストバライト、トリジマイト等が代表的である。これらの中で、前記トリジマイトは、石英やクリストバライトとは熱膨張率の挙動が異なり、多層セラミック基板の無収縮焼成方法において、無収縮材料として好適である。
前記トリジマイトは、熱膨張係数が約40ppm/℃と大きく、焼成過程においては基板用グリーンシート1の面積を拡大する方向に作用する。一方、基板用グリーンシート1は面内方向において収縮しようとし、結果として焼成前と焼成後の寸法変化が相殺され、面内方向において収縮のない多層セラミックス基板が得られることになる。
なお、第1収縮抑制シート2の収縮抑制材としてトリジマイトを使用した場合、基板用グリーンシートとの熱膨張率差が大きすぎると、基板用グリーンシート1の焼結前に第1収縮抑制シート2が剥がれてしまうことがある。これを防ぐため、基板用グリーンシート1の焼成温度で焼結しない任意の酸化物を加えて熱膨張係数を調節し、焼結後に第1収縮抑制シート2が自然に剥がれるようにすることも可能である。
一方、第2収縮抑制シート3は、焼成温度域では焼結することのないシートである。したがって、例えば高温焼成セラミックス材料を含み、焼結助材を含まないシートが用いられる。高温焼成セラミックス材料としては、アルミナ(Al)やジルコニア(ZrO)等も使用可能であるが、例えば基板用グリーンシート1の母材としてMgSiO(フォルステライト)を用いた場合には、第2収縮抑制シート3をMgSiO(フォルステライト)により形成することも可能である。
焼成に際しては、先ず脱バインダを行い、その後、所定の温度で焼成を行う。焼成は、空気中のような酸素を含む雰囲気中で行うことが好ましい。焼成温度は任意に設定することができるが、前記焼結助材を添加することで低温焼成化が可能であり、電極の融点以下の温度(例えば1000℃以下)で焼成することができる。
また、焼成の際には、積層体1の両面に第1収縮抑制シート2及び第2収縮抑制シート3を配した被焼成体10をセッター上に載置して焼成を行うが、例えば図2に示すように、被焼成体10の上下に例えば多孔質アルミナ板等により形成されたセッター板11a,11bを配置し、これらセッター板11a,11bで被焼成体10を挟み込んだ状態で焼成を行うようにしてもよい。これにより、焼成過程において反り等が発生するのを防止することができる。
以上のように、本発明においては、基板用グリーンシート1a〜1hの積層体1の両面に、第1収縮抑制シート2及び第2収縮抑制シート3を重ねた状態で焼成を行うようにしているので、例えばガラス成分を実質的に含まない低温焼成セラミックス基板の焼成等においても、効果的に収縮抑制を行うことが可能であり、寸法精度に優れた多層セラミックス基板を製造することができる。また、焼成後には、拘束シート(第1収縮抑制シート2や第2収縮抑制シート3)を容易に除去することができ、残渣による品質の低下を抑えることが可能である。
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
実施例
母材であるセラミックス粉末と焼結助材を有機バインダー及び有機溶剤と混合した後、ドクターブレード法によりシート化して、厚さ125μmのセラミックグリーンシート(基板用グリーンシート)を作製した。母材としては、MgSiO(フォルステライト)を用いた。焼結助材としては、ZnO、B、CuO、CaOを用い、母材と焼結助材を合わせた主組成においてZnO:16質量%、B:6質量%、CuO:4質量%、CaO:2質量%となるように配合した。また、抗折強度改善のために、ZnAlを主組成に対して10体積%の割合で加えた。
一方、収縮抑制材として準備したトリジマイトを同じく有機バインダー及び有機溶剤と混合し、ドクターブレード法によりシート化して厚さ125μmの第1収縮抑制シートを作製した。同様に、MgSiO(フォルステライト)を有機バインダー及び有機溶剤と混合し、ドクターブレード法によりシート化して厚さ125μmの第2収縮抑制シートを作製した。
多層セラミック基板の各層を形成する基板用グリーンシートに、それぞれスルーホールを形成する貫通孔を穿孔するとともに導体ペーストを充填し、さらに必要に応じてインダクタやキャパシタ等の素子を形成したり各素子を接続する導体パターン部分を設け、計8枚の基板用グリーンシートを積層して積層体とした。そして、この積層体の両面に前記第1収縮抑制シートを重ね、さらにその外側に第2収縮抑制シートを積層した。
このようにして得られた積層体を通常の上下パンチが平坦な金型に入れて700kg/cmにて7分加圧した後、セッター板上に載せ、覆いを設置することなく脱バインダを行った。脱バインダは昇温速度20℃/分とし、260℃で4時間行った。次いで、積層体上にもセッター板を重ね、焼成を行った。焼成温度は940℃、前記温度での焼成時間は4時間とした。
その結果、得られた焼成基板(多層セラミックス基板)のX−Y面での縮率は、X=0.49%、Y=0.35%であった。また、焼成後、第1収縮抑制シートや第2収縮抑制シートの焼成物は、簡単に剥離除去することができ、洗浄することでほとんど残渣は残っていなかった。
比較例1
基板用グリーンシートの積層体の両面に第1収縮抑制シートのみを重ね、他は実施例と同様に焼成を行った。得られた焼成基板(多層セラミックス基板)のX−Y面での縮率は、X=19.95%、Y=20.51%と極めて大きな値であった。
比較例2
基板用グリーンシートの積層体の両面に第2収縮抑制シートのみを重ね、他は実施例と同様に焼成を行った。得られた焼成基板(多層セラミックス基板)のX−Y面での縮率は、X=7.08%、Y=7.19%であり、十分な寸法精度を得ることはできなかった。また、焼成後の多層セラミックス基板表面に薄い膜状の残渣が残り、表面導体の導電性に問題があった。
比較例3
基板用グリーンシートの積層体の両面に第2収縮抑制シートを重ね、その外側に第1収縮抑制シートを重ね、他は実施例と同様に焼成を行った。得られた焼成基板(多層セラミックス基板)のX−Y面での縮率は、X=0.73%、Y=0.66%であり、ある程度の収縮抑制効果は得られたが、焼成後の多層セラミックス基板表面に薄い膜状の残渣が残り、表面導体の導電性を損なう結果になった。
基板用グリーンシートの積層体への第1収縮抑制シート及び第2収縮抑制シートの積層状態の一例を示すものであり、(A)は一部積層した状態を示す概略断面図、(B)は積層状態を示す概略断面図である。 被焼成体を上下のセッター板で挟み込んだ状態を模式的に示す図である。
符号の説明
1 基板用グリーンシート、2 第1収縮抑制シート、3 第2収縮抑制シート

Claims (5)

  1. 複数の基板用グリーンシートを積層し、積層された基板用グリーンシートの積層体の両面に収縮抑制シートを配して焼成する多層セラミックス基板の製造方法であって、
    前記多層セラミックス基板がガラス成分を実質的に含まない低温焼成セラミックス基板であり、
    前記収縮抑制シートとして、前記積層体と接してトリジマイトを含みガラス成分を実質的に含まない第1収縮抑制シートを配するとともに、その外側に前記焼成の際の焼成温度域では焼結することのない第2収縮抑制シートを重ねて配し、前記焼成を行うことを特徴とする多層セラミックス基板の製造方法。
  2. 前記第2収縮抑制シートは、MgSiOを含み、焼結助材を含まないことを特徴とする請求項1記載の多層セラミックス基板の製造方法。
  3. 前記基板用グリーンシートがAl及びZnAlから選ばれる少なくとも1種を含むことを特徴とする請求項1または2記載の多層セラミックス基板の製造方法。
  4. 1000℃以下の温度で焼成することを特徴とする請求項1から3のいずれか1項記載の多層セラミックス基板の製造方法。
  5. 前記第1収縮抑制シート及び第2収縮抑制シートを重ねた積層体をセッターに挟み込んだ状態で前記焼成を行うことを特徴とする請求項1から4のいずれか1項記載の多層セラミックス基板の製造方法。
JP2007191320A 2007-07-23 2007-07-23 多層セラミックス基板の製造方法 Expired - Fee Related JP5046099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007191320A JP5046099B2 (ja) 2007-07-23 2007-07-23 多層セラミックス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007191320A JP5046099B2 (ja) 2007-07-23 2007-07-23 多層セラミックス基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009023894A JP2009023894A (ja) 2009-02-05
JP5046099B2 true JP5046099B2 (ja) 2012-10-10

Family

ID=40396057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007191320A Expired - Fee Related JP5046099B2 (ja) 2007-07-23 2007-07-23 多層セラミックス基板の製造方法

Country Status (1)

Country Link
JP (1) JP5046099B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471571B2 (ja) * 1996-07-02 2003-12-02 Tdk株式会社 多層ガラス・セラミック基板の製造方法
JPH1084056A (ja) * 1996-09-06 1998-03-31 Sumitomo Kinzoku Electro Device:Kk セラミック基板の製造方法
JP4016507B2 (ja) * 1998-10-21 2007-12-05 日本電気硝子株式会社 ビスマス系ガラス組成物
JP4557417B2 (ja) * 2000-12-26 2010-10-06 京セラ株式会社 低温焼成セラミック配線基板の製造方法
JP3771802B2 (ja) * 2001-01-30 2006-04-26 京セラ株式会社 電子部品用セラミック基板

Also Published As

Publication number Publication date
JP2009023894A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP3982563B2 (ja) セラミック電子部品及びその製造方法
JP2001351827A (ja) 複合積層電子部品
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
KR100922079B1 (ko) 다층 세라믹 기판
JP2003110238A (ja) ガラスセラミック多層基板の製造方法
JP6624282B2 (ja) 多層セラミック基板
JP4610114B2 (ja) セラミック配線基板の製造方法
JP4765330B2 (ja) 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
WO2009119198A1 (ja) セラミック基板の製造方法
JP5046099B2 (ja) 多層セラミックス基板の製造方法
JP2006108483A (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP2004200679A (ja) 多層回路基板の製造方法
JP2004083373A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JP3793557B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP2605306B2 (ja) 多層回路基板
JP2010278117A (ja) 配線基板の製造方法
WO2018216397A1 (ja) セラミック多層基板、及び、電子モジュール
JP2007201276A (ja) 配線基板
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5046099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees