WO2018216397A1 - セラミック多層基板、及び、電子モジュール - Google Patents

セラミック多層基板、及び、電子モジュール Download PDF

Info

Publication number
WO2018216397A1
WO2018216397A1 PCT/JP2018/015669 JP2018015669W WO2018216397A1 WO 2018216397 A1 WO2018216397 A1 WO 2018216397A1 JP 2018015669 W JP2018015669 W JP 2018015669W WO 2018216397 A1 WO2018216397 A1 WO 2018216397A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
ceramic layer
layer
multilayer substrate
ground pattern
Prior art date
Application number
PCT/JP2018/015669
Other languages
English (en)
French (fr)
Inventor
永徳 村瀬
昌昭 花尾
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2018216397A1 publication Critical patent/WO2018216397A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a ceramic multilayer substrate and an electronic module.
  • Patent Document 1 discloses a multilayer wiring board in which a functional element made of a predetermined material film pattern is built in a laminate formed by laminating a plurality of dielectric substrates, and the upper surface of the functional element is a cavity.
  • a multilayer wiring board characterized by the above is disclosed.
  • parasitic capacitance can be reduced by bringing many portions of the surface of the functional element into contact with air having a low relative dielectric constant.
  • the ceramic multilayer substrate of the present invention includes a first ceramic layer, a second ceramic layer facing the first ceramic layer, and an air layer sandwiched between the first ceramic layer and the second ceramic layer. And a conductor pattern disposed in the air layer at a distance from the first ceramic layer and the second ceramic layer, and disposed in the air layer so that one end is connected to the conductor pattern.
  • One or both of the second vias disposed between the ceramic layer and the conductor pattern are included.
  • the plurality of vias include the first via, and the other end of the first via is connected to the first ceramic layer.
  • the plurality of vias include the second via, and the other end of the second via is connected to the second ceramic layer.
  • the ceramic multilayer substrate of the present invention further includes a first ground pattern disposed on an interface between the first ceramic layer and the air layer on the first ceramic layer, and the plurality of vias include the first via
  • the other end of the first via is connected to the first via so that the first via is connected to a region of the first ceramic layer that includes the first via and the first ground pattern is not formed. It is preferable to be connected to one ceramic layer.
  • the ceramic multilayer substrate of the present invention further includes a second ground pattern disposed on an interface between the second ceramic layer and the air layer on the second ceramic layer, and the plurality of vias include The other end of the second via is connected to the second via so that the second via is connected to a region of the second ceramic layer that includes the second via and the second ground pattern is not formed. It is preferable to be connected to two ceramic layers.
  • the first via whose other end is connected to the first ceramic layer or the second via whose other end is connected to the second ceramic layer is a metal It may be composed of a material or may be composed of a ceramic material.
  • the ceramic multilayer substrate of the present invention further includes a first ground pattern disposed on an interface between the first ceramic layer and the air layer on the first ceramic layer, and the plurality of vias include the first via
  • the first via including a first via, the other end of the first via being connected to the first ground pattern, and the other end being connected to the first ground pattern is made of an insulating material. It is preferred that
  • the ceramic multilayer substrate of the present invention further includes a second ground pattern disposed on an interface between the second ceramic layer and the air layer on the second ceramic layer, and the plurality of vias include The second via including a second via, the other end of the second via connected to the second ground pattern, and the other end connected to the second ground pattern is made of an insulating material. It is preferred that
  • the first via having the other end connected to the first ground pattern or the second via having the other end connected to the second ground pattern is ceramic. It is preferable that it is comprised from a material.
  • the ceramic multilayer substrate of the present invention may include a plurality of electrically independent wiring patterns as the conductor pattern.
  • the electronic module of the present invention includes the ceramic multilayer substrate and an electronic component mounted on the ceramic multilayer substrate.
  • a ceramic multilayer substrate having a low dielectric constant and a high degree of design freedom can be provided.
  • FIG. 1 is a cross-sectional view schematically showing an example of a ceramic multilayer substrate according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of the ceramic multilayer substrate shown in FIG. 1 as viewed from the second ceramic layer side.
  • FIG. 3 is a cross-sectional view showing a laminate produced in the course of manufacturing the ceramic multilayer substrate shown in FIG.
  • FIG. 4 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the second embodiment of the present invention.
  • FIG. 5 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from the second ceramic layer side.
  • FIG. 6 is a cross-sectional view showing a laminate produced in the course of manufacturing the ceramic multilayer substrate shown in FIG. FIG.
  • FIG. 7 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the third embodiment of the present invention.
  • FIG. 8 is a plan view of the ceramic multilayer substrate shown in FIG. 7 as viewed from the second ceramic layer side.
  • FIG. 9 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the fourth embodiment of the present invention.
  • FIG. 10 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the fifth embodiment of the present invention.
  • FIG. 11 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the sixth embodiment of the present invention.
  • the ceramic multilayer substrate of the present invention includes a first ceramic layer, a second ceramic layer facing the first ceramic layer, and an air layer sandwiched between the first ceramic layer and the second ceramic layer. And a conductor pattern disposed in the air layer at a distance from the first ceramic layer and the second ceramic layer, and disposed in the air layer so that one end is connected to the conductor pattern.
  • One or both of the second vias disposed between the ceramic layer and the conductor pattern are included.
  • an air layer sandwiched between two ceramic layers is provided instead of a partial cavity as described in Patent Document 1. Since the relative dielectric constant ⁇ r of air is approximately 1, the dielectric constant of the substrate can be lowered by providing an air layer. As a result, the deterioration of characteristics can be sufficiently prevented.
  • a conductor pattern spaced from two ceramic layers is disposed in the air layer, and this conductor pattern is supported by a plurality of vias.
  • the floating conductor pattern can be arranged in the air layer, the degree of freedom in designing the substrate can be increased.
  • An electronic module in which an electronic component is mounted on a ceramic multilayer substrate according to each embodiment described below is also one aspect of the present invention.
  • ceramic multilayer substrate of the present invention and “electronic module of the present invention”.
  • the plurality of vias includes one of the first via and the second via, and the other end of the first via is connected to the first ceramic layer, or The other end of the second via is connected to the second ceramic layer.
  • the plurality of vias include the first via
  • first is “second”
  • second is “first”
  • third is “fourth”.
  • 4th may be read as “3rd”.
  • FIG. 1 is a cross-sectional view schematically showing an example of a ceramic multilayer substrate according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of the ceramic multilayer substrate shown in FIG. 1 as viewed from the second ceramic layer side. However, the second ceramic layer is not shown in FIG. 1 corresponds to a cross-sectional view taken along the line II of FIG.
  • 1 and 2 includes a first ceramic layer 11, a second ceramic layer 12 facing the first ceramic layer 11, and the first ceramic layer 11 and the second ceramic layer. 12, an air layer 20 sandwiched between 12, a conductor pattern 30 disposed in the air layer 20 apart from the first ceramic layer 11 and the second ceramic layer 12, and one end of the conductor in the air layer 20.
  • a plurality of vias 41 arranged to be connected to the pattern 30 and supporting the conductor pattern 30 are provided.
  • the ceramic multilayer substrate 1 shown in FIGS. 1 and 2 further includes a third ceramic layer 13, a first ground pattern 51, and a second ground pattern 52.
  • the first ground pattern 51 is sandwiched between the first ceramic layer 11 and the third ceramic layer 13. That is, the first ground pattern 51 is not disposed on the interface between the first ceramic layer 11 and the air layer 20 on the first ceramic layer 11.
  • the second ground pattern 52 is disposed on the interface between the second ceramic layer 12 and the air layer 20 on the second ceramic layer 12.
  • the second ground pattern 52 may be sandwiched between the second ceramic layer 12 and the fourth ceramic layer 14 as in the ceramic multilayer substrate 2 shown in FIG. 4 described later (see FIG. 4). Both the first ground pattern and the second ground pattern are preferably composed mainly of silver or copper.
  • first ceramic layer and the second ceramic layer are supported by vias (not shown) or the like.
  • a wiring pattern or the like may be arranged on the ceramic layer such as the first ceramic layer.
  • first vias 41 a via arranged between the first ceramic layer and the conductor pattern is referred to as a “first via”.
  • second via A via disposed between the second ceramic layer and the conductor pattern is referred to as a “second via”.
  • the plurality of vias 41 included in the ceramic multilayer substrate 1 shown in FIGS. 1 and 2 are all first vias (hereinafter referred to as first vias 41).
  • one end of the first via 41 is connected to the conductor pattern 30 and the other end is connected to the first ceramic layer 11.
  • the number of first vias 41 is not particularly limited.
  • One end of the first via disposed in the air layer may be physically connected to the conductor pattern, and may not be electrically connected. Moreover, the other end of the first via may be physically connected to the first ceramic layer.
  • the first via whose other end is connected to the first ceramic layer may be made of a metal material or may be made of a ceramic material.
  • 1 and 2 show a first via 41 made of a metal material.
  • the metal material preferably includes at least one selected from gold, silver, and copper, and more preferably includes silver or copper. Since gold, silver, and copper have low resistance, they are particularly suitable when the ceramic multilayer substrate is used for high frequency applications.
  • the ceramic material the same ceramic material that constitutes a ceramic layer described later can be suitably used. By using the same ceramic material, the sintering behavior of the ceramic layer and the via can be matched.
  • the first via disposed in the air layer supports the conductor pattern. As shown in FIG. 1, the first via is preferably provided in the thickness direction of the first ceramic layer and the second ceramic layer.
  • the shape of the first via is not particularly limited, and examples thereof include a columnar shape and a prismatic shape.
  • the first via may have a tapered shape. Further, the shapes of the first vias may all be the same or different.
  • the interval between the adjacent first vias is not particularly limited, and may be constant or may not be constant.
  • the conductor pattern disposed in the air layer is separated from the first ceramic layer and the second ceramic layer. It is preferable that the conductor pattern arrange
  • FIG. 2 shows an example in which one wiring pattern is formed as the conductor pattern 30, but a plurality of electrically independent wiring patterns are formed as the conductor pattern in the air layer. Also good. When a plurality of wiring patterns are formed in the air layer, each wiring pattern may be formed on the same surface or may be formed on different surfaces.
  • the conductor pattern disposed in the air layer may constitute a passive element such as a capacitor or an inductor.
  • the capacitor is formed in combination with the via conductor.
  • the inductor may be a spiral inductor formed on the same surface, or may be a helical inductor formed in combination with a via conductor.
  • an inductor is formed in the air layer and a capacitor is formed in the ceramic layer.
  • FIG. 1 shows an example in which only one air layer is provided, a plurality of air layers sandwiched between two ceramic layers may be provided.
  • At least one ceramic layer is provided above and below the air layer, and the air layer is sandwiched between the ceramic layers.
  • the ceramic material constituting the ceramic layer preferably includes a low-temperature sintered ceramic material.
  • the low-temperature sintered ceramic material means a material that can be sintered at a firing temperature of 1000 ° C. or less and can be simultaneously fired with silver or copper, which is preferably used as a metal material.
  • the low-temperature sintered ceramic material is a glass composite low-temperature sintered ceramic material obtained by mixing borosilicate glass with a ceramic material such as quartz, alumina, forsterite, or the like, ZnO—MgO—Al 2 O 3 — Crystallized glass-based low-temperature sintered ceramic materials using SiO 2 -based crystallized glass, BaO—Al 2 O 3 —SiO 2 ceramic materials and Al 2 O 3 —CaO—SiO 2 —MgO—B 2 O 3 systems
  • a non-glass type low-temperature sintered ceramic material using a ceramic material or the like can be used.
  • An electronic component is mounted on one main surface of such a ceramic multilayer substrate.
  • an electronic module including a ceramic multilayer substrate is configured.
  • the electronic module is mounted on a motherboard, for example.
  • Examples of the electronic component include an RF-IC, a switch IC, and a SAW filter.
  • the ceramic multilayer substrate 1 shown in FIG. 1 is preferably manufactured as follows.
  • a laminated body preparation step is performed for preparing a laminated body in which at least two air layer forming sheets are sandwiched between ceramic green sheets.
  • a conductor paste film is formed between the two air layer forming sheets.
  • one of the air layer forming sheets has a first via passing through the air layer forming sheet so that one end is connected to the conductor paste film and the other end is connected to the ceramic green sheet.
  • a paste body is formed.
  • a ceramic green sheet is prepared.
  • the ceramic green sheet is a green ceramic material mixed with alumina and borosilicate glass, or a powder serving as a raw material for a Ba—Al—Si—O ceramic that generates a glass component during firing.
  • a ceramic slurry containing an organic binder and a solvent is formed into a sheet by a doctor blade method or the like.
  • the ceramic slurry may contain various additives such as a dispersing agent and a plasticizer.
  • organic binder for example, butyral resin (polyvinyl butyral), acrylic resin, methacrylic resin, or the like can be used.
  • solvent for example, alcohol such as toluene and isopropylene alcohol can be used.
  • plasticizer for example, di-n-butyl phthalate can be used.
  • the first ground paste film to be the first ground pattern and the second ground pattern are formed by screen printing using a conductive paste containing silver or copper, for example.
  • a power second ground paste film is formed.
  • a wiring paste film to be a wiring or an electrode is formed on a specific ceramic green sheet by the same method as described above.
  • a through hole is formed in a specific ceramic green sheet by a laser or a mechanical punch, and the conductive paste is filled into the through hole, thereby forming a via conductor paste body to be a via conductor.
  • an air layer forming sheet is prepared.
  • the air layer forming sheet is made of a material that is burned off in a later baking step.
  • the material constituting the air layer forming sheet is preferably a material that burns out at a temperature lower than the firing temperature described below, and more preferably a material that burns out at a temperature of 850 ° C. or higher and 950 ° C. or lower.
  • the material constituting the air layer forming sheet is preferably carbon. That is, it is preferable to use a carbon sheet as the air layer forming sheet.
  • a carbon sheet is obtained by adding an organic binder, a dispersant and a plasticizer to carbon, mixing and pulverizing it to obtain a slurry, and forming the obtained slurry into a sheet on a base film by a doctor blade method and drying it. Obtainable. Commercially available carbon sheets (graphite sheets) can also be used.
  • a through-hole is formed in a specific air layer forming sheet by a laser or a mechanical punch, and a conductive paste or a ceramic paste is filled in the through-hole, thereby forming a first via paste body to be a first via.
  • a conductor paste film to be a conductor pattern is formed by screen printing using a conductor paste.
  • the conductor paste it is preferable to use the same conductor paste as that used for the ceramic green sheet. Moreover, it is preferable that the said ceramic paste contains the ceramic material contained in a ceramic green sheet.
  • the ceramic green sheet and the air layer forming sheet are laminated in a predetermined order.
  • FIG. 3 is a cross-sectional view showing a laminate produced in the course of manufacturing the ceramic multilayer substrate shown in FIG. 3 includes a first ceramic green sheet 111 to be the first ceramic layer 11, a second ceramic green sheet 112 to be the second ceramic layer 12, and a first ceramic green. And two air layer forming sheets 121 and 122 sandwiched between the sheet 111 and the second ceramic green sheet 112.
  • the laminated body 100 shown in FIG. 3 further includes a conductor paste film 130 to be the conductor pattern 30, a first via paste body 141 to be the first via 41, and a first ceramic layer 13 to be the third ceramic layer 13.
  • the conductive paste film 130 is formed between the two air layer forming sheets 121 and 122. Further, the first via paste body 141 is formed so as to penetrate the air layer forming sheet 121, one end is connected to the conductor paste film 130, and the other end is connected to the first ceramic green sheet 111. ing.
  • the order of the processes is not particularly limited as long as a laminated body can be obtained in which the air layer forming sheets are sandwiched between the ceramic green sheets.
  • a laminated body can be obtained in which the air layer forming sheets are sandwiched between the ceramic green sheets.
  • the number of ceramic green sheets and the number of air layer forming sheets are not particularly limited.
  • the baking process which bakes a laminated body is performed.
  • the ceramic material in the ceramic green sheet is sintered, and a ceramic layer such as a first ceramic layer is formed.
  • the metal material contained in the conductor paste and the metal material or ceramic material contained in the first via paste body are also sintered.
  • the material constituting the air layer forming sheet burns away, an air layer is formed between the first ceramic layer and the second ceramic layer.
  • a conductor pattern spaced apart from the first ceramic layer and the second ceramic layer and a via supporting the conductor pattern are formed in the air layer.
  • the firing temperature in the firing step is not particularly limited, it is generally preferably 800 ° C. or higher and 1000 ° C. or lower.
  • the firing atmosphere is not particularly limited, and examples thereof include an air atmosphere and a low oxygen atmosphere.
  • the low oxygen atmosphere means an atmosphere having a lower oxygen partial pressure than the atmosphere, for example, an inert gas atmosphere such as a nitrogen atmosphere or an argon atmosphere, or an atmosphere in which an inert gas such as nitrogen is mixed in the atmosphere. And vacuum atmosphere. Further, a mixed gas atmosphere of nitrogen and hydrogen may be used.
  • a first constraining layer and a second constraining material containing inorganic materials that are not substantially sintered at the firing temperature on both main surfaces of the ceramic green sheet located on the outermost side of the laminate. You may bake in the state which contact
  • the constraining layer restrains the shrinkage of the ceramic green sheet during firing, the shrinkage occurs only in the thickness direction of the ceramic green sheet, and the shrinkage in the main surface direction does not substantially occur. The dimensional accuracy of the ceramic multilayer substrate to be manufactured can be improved.
  • the ceramic multilayer substrate 1 shown in FIG. 1 can be manufactured.
  • the plurality of vias include both the first via and the second via, the other end of the first via is connected to the first ceramic layer, and the second via Is connected to the second ceramic layer.
  • the first via and the second via can support not only the conductor pattern but also the first ceramic layer and the second ceramic layer.
  • FIG. 4 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the second embodiment of the present invention.
  • FIG. 5 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from the second ceramic layer side.
  • the second ceramic layer is not shown in FIG. 4 corresponds to a cross-sectional view taken along line IV-IV in FIG.
  • 4 and 5 includes a first ceramic layer 11, a second ceramic layer 12 facing the first ceramic layer 11, and the first ceramic layer 11 and the second ceramic layer. 12, an air layer 20 sandwiched between 12, a conductor pattern 30 disposed in the air layer 20 apart from the first ceramic layer 11 and the second ceramic layer 12, and one end of the conductor in the air layer 20.
  • a plurality of vias 41 and 42 arranged to be connected to the pattern 30 and supporting the conductor pattern 30 are provided.
  • the ceramic multilayer substrate 2 shown in FIGS. 4 and 5 further includes a third ceramic layer 13, a fourth ceramic layer 14, a first ground pattern 51, and a second ground pattern 52.
  • the first ground pattern 51 is sandwiched between the first ceramic layer 11 and the third ceramic layer 13. That is, the first ground pattern 51 is not disposed on the interface between the first ceramic layer 11 and the air layer 20 on the first ceramic layer 11.
  • the second ground pattern 52 is sandwiched between the second ceramic layer 12 and the fourth ceramic layer 14. That is, the second ground pattern 52 is not disposed on the interface between the second ceramic layer 12 and the air layer 20 on the second ceramic layer 12.
  • first ceramic layer and the second ceramic layer are preferably supported by vias or the like (not shown).
  • a wiring pattern or the like may be arranged on the ceramic layer such as the first ceramic layer.
  • first via 41 disposed between the first ceramic layer 11 and the conductor pattern 30 is connected to the conductor pattern 30 and the other end is the first. 1 ceramic layer 11.
  • second via 42 arranged between the second ceramic layer 12 and the conductor pattern 30 is connected to the conductor pattern 30, and the other end is connected to the second ceramic layer 12.
  • the number of first vias 41 and second vias 42 is not particularly limited.
  • One end of the first via and the second via disposed in the air layer may be physically connected to the conductor pattern, and may not be electrically connected. Further, the other end of the first via may be physically connected to the first ceramic layer, and the other end of the second via may be physically connected to the second ceramic layer. Good.
  • the first via whose other end is connected to the first ceramic layer may be made of a metal material or may be made of a ceramic material.
  • the second via whose other end is connected to the second ceramic layer may be made of a metal material or a ceramic material.
  • the material constituting the first via may be the same as or different from the material constituting the second via.
  • 4 and 5 show a first via 41 and a second via 42 made of a metal material.
  • first via 41 and the second via 42 are arranged on a straight line
  • the arrangement of the first via and the second via is not particularly limited.
  • the number of first vias may be the same as or different from the number of second vias.
  • the shape of the first via may be the same as or different from the shape of the second via.
  • the ceramic multilayer substrate 2 shown in FIG. 4 is preferably manufactured as follows.
  • a laminated body preparation step is performed for preparing a laminated body in which at least two air layer forming sheets are sandwiched between ceramic green sheets.
  • a conductor paste film is formed between the two air layer forming sheets.
  • the first via paste body that penetrates through the air layer forming sheet so that one end of each of the air layer forming sheets is connected to the conductor paste film and the other end is connected to the ceramic green sheet.
  • the 2nd via paste body is formed.
  • FIG. 6 is a cross-sectional view showing a laminate produced in the course of manufacturing the ceramic multilayer substrate shown in FIG.
  • a laminated body 200 shown in FIG. 6 includes a first ceramic green sheet 111 to be the first ceramic layer 11, a second ceramic green sheet 112 to be the second ceramic layer 12, and a first ceramic green. And two air layer forming sheets 121 and 122 sandwiched between the sheet 111 and the second ceramic green sheet 112.
  • the laminated body 200 shown in FIG. 6 further has a conductor paste film 130 to be the conductor pattern 30, a first via paste body 141 to be the first via 41, and a second to be the second via 42.
  • third ceramic green sheet 113 to be third ceramic layer 13 fourth ceramic green sheet 114 to be fourth ceramic layer 14, first ground pattern 51, A first ground paste film 151 to be formed and a second ground paste film 152 to be the second ground pattern 52 are provided.
  • the conductive paste film 130 is formed between the two air layer forming sheets 121 and 122. Further, the first via paste body 141 is formed so as to penetrate the air layer forming sheet 121, one end is connected to the conductor paste film 130, and the other end is connected to the first ceramic green sheet 111. ing. The second via paste body 142 is formed so as to penetrate the air layer forming sheet 122, one end is connected to the conductor paste film 130, and the other end is connected to the second ceramic green sheet 112. ing.
  • the laminate 200 shown in FIG. 6 can be manufactured by a method similar to that of the laminate 100 shown in FIG.
  • the baking process which bakes a laminated body is performed.
  • the method of the firing step is the same as in the first embodiment of the present invention.
  • the ceramic multilayer substrate 2 shown in FIG. 4 can be manufactured.
  • the plurality of vias includes one of the first via and the second via.
  • the plurality of vias include the first via
  • the first ground pattern is formed on the first ceramic layer at the interface between the first ceramic layer and the air layer, and the first ground pattern is formed.
  • the other end of the first via is connected to the first ceramic layer so that the region of the first ceramic layer not present and the first via are connected.
  • the plurality of vias include the second via
  • the second ground pattern is formed on the second ceramic layer at the interface between the second ceramic layer and the air layer, thereby forming the second ground pattern.
  • the other end of the second via is connected to the second ceramic layer so that the region of the second ceramic layer that has not been connected and the second via are connected.
  • an air layer can be formed between the conductor pattern and the ground pattern. Can be lowered.
  • FIG. 7 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the third embodiment of the present invention.
  • FIG. 8 is a plan view of the ceramic multilayer substrate shown in FIG. 7 as viewed from the second ceramic layer side. However, in FIG. 8, the second ceramic layer is not shown. 7 corresponds to a cross-sectional view taken along line VII-VII in FIG.
  • the ceramic multilayer substrate 3 shown in FIGS. 7 and 8 includes a first ceramic layer 11, a second ceramic layer 12 facing the first ceramic layer 11, and the first ceramic layer 11 and the second ceramic layer. 12, an air layer 20 sandwiched between 12, a conductor pattern 30 disposed in the air layer 20 apart from the first ceramic layer 11 and the second ceramic layer 12, and one end of the conductor in the air layer 20.
  • a plurality of vias 41 arranged to be connected to the pattern 30 and supporting the conductor pattern 30 are provided.
  • the ceramic multilayer substrate 3 shown in FIGS. 7 and 8 further includes a first ground pattern 51 and a second ground pattern 52.
  • the first ground pattern 51 is disposed on the interface between the first ceramic layer 11 and the air layer 20 on the first ceramic layer 11. A region where the first ground pattern 51 is not formed exists on the first ceramic layer 11.
  • the second ground pattern 52 is disposed on the interface between the second ceramic layer 12 and the air layer 20 on the second ceramic layer 12. The second ground pattern 52 may be sandwiched between the second ceramic layer 12 and the fourth ceramic layer 14 as in the ceramic multilayer substrate 2 shown in FIG. 4 (see FIG. 4).
  • first ceramic layer and the second ceramic layer are supported by vias (not shown) or the like.
  • a wiring pattern or the like may be arranged on the ceramic layer such as the first ceramic layer.
  • one end of the first via 41 disposed between the first ceramic layer 11 and the conductor pattern 30 is connected to the conductor pattern 30. Furthermore, the other end of the first via 41 is connected to the first ceramic layer 11 so that the region of the first ceramic layer 11 where the first ground pattern 51 is not formed and the first via 41 are connected. It is connected.
  • the number of first vias 41 is not particularly limited.
  • One end of the first via disposed in the air layer may be physically connected to the conductor pattern, and may not be electrically connected. Further, the other end of the first via may be physically connected to a region of the first ceramic layer where the first ground pattern is not formed.
  • the first via whose other end is connected to the first ceramic layer may be made of a metal material or may be made of a ceramic material.
  • 7 and 8 show the first via 41 made of a metal material.
  • the shape of the region where the first ground pattern is not formed is not particularly limited as long as the first via and the first ground pattern do not contact each other.
  • the first ground pattern 51 is disposed at the interface between the first ceramic layer 11 and the air layer 20, and the first ceramic layer in which the first ground pattern 51 is not formed.
  • 11 can be manufactured by the same method as the ceramic multilayer substrate 1 shown in FIG. 1 except that the first region 41 and the first via 41 are connected.
  • the plurality of vias includes both the first via and the second via.
  • a first ground pattern is disposed on an interface between the first ceramic layer and the air layer on the first ceramic layer, and the region of the first ceramic layer in which the first ground pattern is not formed and the first ceramic layer The other end of the first via is connected to the first ceramic layer so that the via is connected.
  • a second ground pattern is disposed on the second ceramic layer at the interface between the second ceramic layer and the air layer, and the second ceramic layer region in which the second ground pattern is not formed and the second ceramic layer are formed. The other end of the second via is connected to the second ceramic layer so that the two vias are connected.
  • the fourth embodiment of the present invention as in the third embodiment, by arranging a ground pattern at the interface between the ceramic layer and the air layer, an air layer can be formed between the conductor pattern and the ground pattern.
  • the dielectric constant of the substrate can be further reduced.
  • the first via and the second via can support not only the conductor pattern but also the first ceramic layer and the second ceramic layer.
  • FIG. 9 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the fourth embodiment of the present invention.
  • a ceramic multilayer substrate 4 shown in FIG. 9 is sandwiched between a first ceramic layer 11, a second ceramic layer 12 facing the first ceramic layer 11, and the first ceramic layer 11 and the second ceramic layer 12.
  • a plurality of vias 41 and 42 arranged to be connected and supporting the conductor pattern 30 are provided.
  • the ceramic multilayer substrate 4 shown in FIG. 9 further includes a first ground pattern 51 and a second ground pattern 52.
  • the first ground pattern 51 is disposed on the interface between the first ceramic layer 11 and the air layer 20 on the first ceramic layer 11. A region where the first ground pattern 51 is not formed exists on the first ceramic layer 11.
  • the second ground pattern 52 is disposed on the interface between the second ceramic layer 12 and the air layer 20 on the second ceramic layer 12. A region where the second ground pattern 52 is not formed exists on the second ceramic layer 12.
  • FIG. 9 does not show the overall configuration of the ceramic multilayer substrate, and the first ceramic layer and the second ceramic layer are preferably supported by vias (not shown) or the like.
  • a wiring pattern or the like may be arranged on the ceramic layer such as the first ceramic layer.
  • one end of the first via 41 arranged between the first ceramic layer 11 and the conductor pattern 30 is connected to the conductor pattern 30. Furthermore, the other end of the first via 41 is connected to the first ceramic layer 11 so that the region of the first ceramic layer 11 where the first ground pattern 51 is not formed and the first via 41 are connected. It is connected. Further, one end of the second via 42 disposed between the second ceramic layer 12 and the conductor pattern 30 is connected to the conductor pattern 30. Furthermore, the other end of the second via 42 is connected to the second ceramic layer 12 so that the region of the second ceramic layer 12 where the second ground pattern 52 is not formed and the second via 42 are connected. It is connected.
  • the number of first vias 41 and second vias 42 is not particularly limited.
  • One end of the first via and the second via disposed in the air layer may be physically connected to the conductor pattern, and may not be electrically connected. Also, the other end of the first via may be physically connected to the region of the first ceramic layer where the first ground pattern is not formed, and the other end of the second via is the second It is only necessary to be physically connected to the region of the second ceramic layer where the ground pattern is not formed.
  • the first via whose other end is connected to the first ceramic layer may be made of a metal material or may be made of a ceramic material.
  • the second via whose other end is connected to the second ceramic layer may be made of a metal material or a ceramic material.
  • the material constituting the first via may be the same as or different from the material constituting the second via.
  • FIG. 9 shows a first via 41 and a second via 42 made of a metal material.
  • the shape of the region where the first ground pattern is not formed is not particularly limited as long as the first via and the first ground pattern do not contact each other.
  • the shape of the region where the second ground pattern is not formed is not particularly limited as long as the second via and the second ground pattern do not contact each other.
  • the shape of the region where the first ground pattern is not formed may be the same as or different from the shape of the region where the second ground pattern is not formed.
  • FIG. 9 shows an example in which the first via 41 and the second via 42 are arranged on a straight line
  • the arrangement of the first via and the second via is not particularly limited.
  • the number of first vias may be the same as or different from the number of second vias.
  • the shape of the first via may be the same as or different from the shape of the second via.
  • the first ground pattern 51 is arranged at the interface between the first ceramic layer 11 and the air layer 20, and the first ceramic layer in which the first ground pattern 51 is not formed. 11 is connected to the first via 41, and the second ground pattern 52 is disposed at the interface between the second ceramic layer 12 and the air layer 20, and the second ground pattern 52 is not formed. It can be manufactured by the same method as the ceramic multilayer substrate 1 shown in FIG. 1 except that the region of the second ceramic layer 12 and the second via 42 are connected.
  • the plurality of vias includes one of the first via and the second via.
  • the first ground pattern is disposed on the interface between the first ceramic layer and the air layer on the first ceramic layer, and the other end of the first via is the first via 1 ground pattern.
  • the second ground pattern is disposed on the interface between the second ceramic layer and the air layer on the second ceramic layer, and the other end of the second via Are connected to the second ground pattern.
  • an air layer can be formed between the conductor pattern and the ground pattern.
  • the dielectric constant of the substrate can be further reduced.
  • a via made of an insulating material can be connected to the ground pattern on the ceramic layer without providing a region where the ground pattern is not formed on the ceramic layer. The degree of design freedom can be further increased.
  • FIG. 10 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the fifth embodiment of the present invention.
  • a ceramic multilayer substrate 5 shown in FIG. 10 is sandwiched between a first ceramic layer 11, a second ceramic layer 12 facing the first ceramic layer 11, and the first ceramic layer 11 and the second ceramic layer 12.
  • a plurality of vias 41 a arranged to be connected and supporting the conductor pattern 30.
  • the ceramic multilayer substrate 5 shown in FIG. 10 further includes a first ground pattern 51 and a second ground pattern 52.
  • the first ground pattern 51 is disposed on the interface between the first ceramic layer 11 and the air layer 20 on the first ceramic layer 11.
  • the second ground pattern 52 is disposed on the interface between the second ceramic layer 12 and the air layer 20 on the second ceramic layer 12.
  • the second ground pattern 52 may be sandwiched between the second ceramic layer 12 and the fourth ceramic layer 14 as in the ceramic multilayer substrate 2 shown in FIG. 4 (see FIG. 4).
  • FIG. 10 does not show the overall configuration of the ceramic multilayer substrate, and the first ceramic layer and the second ceramic layer are supported by vias (not shown) or the like.
  • a wiring pattern or the like may be arranged on the ceramic layer such as the first ceramic layer.
  • one end of the first via 41a disposed between the first ceramic layer 11 and the conductor pattern 30 is connected to the conductor pattern 30, and the other end is a first ground. It is connected to the pattern 51.
  • the number of first vias 41a is not particularly limited.
  • the first via whose other end is connected to the first ground pattern needs to be made of an insulating material, and is preferably made of a ceramic material.
  • FIG. 10 shows a first via 41a made of a ceramic material.
  • the first ground pattern 51 is arranged at the interface between the first ceramic layer 11 and the air layer 20, and the other end of the first via 41 a is used as the first ground pattern 51. It can be manufactured by the same method as the ceramic multilayer substrate 1 shown in FIG.
  • the plurality of vias includes both the first via and the second via.
  • a first ground pattern is disposed on the interface between the first ceramic layer and the air layer on the first ceramic layer, and the other end of the first via is connected to the first ground pattern.
  • a second ground pattern is disposed on the second ceramic layer at the interface between the second ceramic layer and the air layer, and the other end of the second via is connected to the second ground pattern.
  • the sixth embodiment of the present invention by arranging a ground pattern at the interface between the ceramic layer and the air layer, an air layer can be formed between the conductor pattern and the ground pattern.
  • the dielectric constant of the substrate can be further reduced.
  • a via made of an insulating material can be connected to the ground pattern on the ceramic layer without providing a region where the ground pattern is not formed on the ceramic layer.
  • the degree of design freedom can be further increased.
  • the first via and the second via can support not only the conductor pattern but also the first ceramic layer and the second ceramic layer.
  • FIG. 11 is a cross-sectional view schematically showing an example of the ceramic multilayer substrate according to the sixth embodiment of the present invention.
  • a ceramic multilayer substrate 6 shown in FIG. 11 is sandwiched between a first ceramic layer 11, a second ceramic layer 12 facing the first ceramic layer 11, and the first ceramic layer 11 and the second ceramic layer 12.
  • a plurality of vias 41 a and 42 a arranged to be connected and supporting the conductor pattern 30 are provided.
  • the ceramic multilayer substrate 6 shown in FIG. 11 further includes a first ground pattern 51 and a second ground pattern 52.
  • the first ground pattern 51 is disposed on the interface between the first ceramic layer 11 and the air layer 20 on the first ceramic layer 11.
  • the second ground pattern 52 is disposed on the interface between the second ceramic layer 12 and the air layer 20 on the second ceramic layer 12.
  • FIG. 11 does not show the overall configuration of the ceramic multilayer substrate, and the first ceramic layer and the second ceramic layer are preferably supported by vias (not shown) or the like.
  • a wiring pattern or the like may be arranged on the ceramic layer such as the first ceramic layer.
  • first via 41a disposed between the first ceramic layer 11 and the conductor pattern 30 is connected to the conductor pattern 30, and the other end is a first ground. It is connected to the pattern 51.
  • One end of the second via 42 a disposed between the second ceramic layer 12 and the conductor pattern 30 is connected to the conductor pattern 30, and the other end is connected to the second ground pattern 52.
  • the number of first vias 41a and second vias 42a is not particularly limited.
  • the first via whose other end is connected to the first ground pattern needs to be made of an insulating material, and is preferably made of a ceramic material.
  • the second via whose other end is connected to the second ground pattern needs to be made of an insulating material, and is preferably made of a ceramic material.
  • the material constituting the first via may be the same as or different from the material constituting the second via.
  • FIG. 11 shows a first via 41a and a second via 42a made of a ceramic material.
  • FIG. 11 shows an example in which the first via 41a and the second via 42a are arranged on a straight line
  • the arrangement of the first via and the second via is not particularly limited.
  • the number of first vias may be the same as or different from the number of second vias.
  • the shape of the first via may be the same as or different from the shape of the second via.
  • the first ground pattern 51 is arranged at the interface between the first ceramic layer 11 and the air layer 20, and the other end of the first via 41 a is used as the first ground pattern 51.
  • the second ground pattern 52 is disposed at the interface between the second ceramic layer 12 and the air layer 20 and the other end of the second via 42 a is connected to the second ground pattern 52. 1 can be manufactured by the same method as the ceramic multilayer substrate 1 shown in FIG.
  • the ceramic multilayer substrate of the present invention and the electronic module of the present invention are not limited to the above-described embodiment, and various applications and modifications can be made within the scope of the present invention regarding the configuration, manufacturing conditions, etc. of the ceramic multilayer substrate. Can be added.
  • the other end of the first via may not be connected to the first ceramic layer or the first ground pattern, but may be connected to a wiring pattern or the like disposed on the first ceramic layer.
  • the other end of the second via may not be connected to the second ceramic layer or the second ground pattern, but may be connected to a wiring pattern or the like disposed on the second ceramic layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本発明のセラミック多層基板は、第１のセラミック層と、上記第１のセラミック層と対向する第２のセラミック層と、上記第１のセラミック層及び上記第２のセラミック層に挟まれた空気層と、上記空気層内に、上記第１のセラミック層及び上記第２のセラミック層から離間して配置される導体パターンと、上記空気層内に、一端が上記導体パターンと接続されるように配置され、上記導体パターンを支持する複数のビアと、を備え、上記複数のビアは、上記第１のセラミック層と上記導体パターンとの間に配置される第１のビア、及び、上記第２のセラミック層と上記導体パターンとの間に配置される第２のビアのいずれか一方又は両方を含むことを特徴とする。

Description

セラミック多層基板、及び、電子モジュール
本発明は、セラミック多層基板、及び、電子モジュールに関する。
近年、電子モジュールを構成する部品の高集積化が進む一方で、モジュールの低背化も求められている。モジュールの低背化に対しては、セラミック多層基板等の基板を薄くすることが考えられるが、基板を薄くすることによって寄生容量が増加し、その結果、伝送線路及び内蔵受動素子の性能が劣化するという問題が生じる。
特許文献１には、複数の誘電体基板が積層されてなる積層体の内部に所定の材料膜パターンよりなる機能素子を内蔵させた多層配線基板であって、上記機能素子の上面が空洞とされていることを特徴とする多層配線基板が開示されている。特許文献１に記載の多層配線基板では、機能素子の表面の多くの部分を比誘電率の低い空気と接触させることにより、寄生容量を低減させることができるとされている。
特開平１１－１５０３７３号公報
しかしながら、特許文献１に記載の多層配線基板においては、基板の誘電率をさらに低くする点で改善の余地があると言える。
また、特許文献１に記載の多層配線基板では、機能素子の上面に空洞が設けられた構造を必須としているため、設計自由度の点でも改善の余地があると言える。
本発明は上記の問題を解決するためになされたものであり、誘電率が低く、かつ、設計自由度が高いセラミック多層基板を提供することを目的とする。本発明はまた、該セラミック多層基板を備える電子モジュールを提供することを目的とする。
本発明のセラミック多層基板は、第１のセラミック層と、上記第１のセラミック層と対向する第２のセラミック層と、上記第１のセラミック層及び上記第２のセラミック層に挟まれた空気層と、上記空気層内に、上記第１のセラミック層及び上記第２のセラミック層から離間して配置される導体パターンと、上記空気層内に、一端が上記導体パターンと接続されるように配置され、上記導体パターンを支持する複数のビアと、を備え、上記複数のビアは、上記第１のセラミック層と上記導体パターンとの間に配置される第１のビア、及び、上記第２のセラミック層と上記導体パターンとの間に配置される第２のビアのいずれか一方又は両方を含むことを特徴とする。
本発明のセラミック多層基板において、上記複数のビアは、上記第１のビアを含み、上記第１のビアの他端が上記第１のセラミック層と接続されることが好ましい。
本発明のセラミック多層基板において、上記複数のビアは、上記第２のビアを含み、上記第２のビアの他端が上記第２のセラミック層と接続されることが好ましい。
本発明のセラミック多層基板は、上記第１のセラミック層上の、上記第１のセラミック層と上記空気層との界面に配置される第１のグランドパターンをさらに備え、上記複数のビアは、上記第１のビアを含み、上記第１のグランドパターンが形成されていない上記第１のセラミック層の領域と上記第１のビアが接続されるように、上記第１のビアの他端が上記第１のセラミック層と接続されることが好ましい。
本発明のセラミック多層基板は、上記第２のセラミック層上の、上記第２のセラミック層と上記空気層との界面に配置される第２のグランドパターンをさらに備え、上記複数のビアは、上記第２のビアを含み、上記第２のグランドパターンが形成されていない上記第２のセラミック層の領域と上記第２のビアが接続されるように、上記第２のビアの他端が上記第２のセラミック層と接続されることが好ましい。
本発明のセラミック多層基板において、他端が上記第１のセラミック層と接続される上記第１のビア、又は、他端が上記第２のセラミック層と接続される上記第２のビアは、金属材料から構成されてもよいし、セラミック材料から構成されてもよい。
本発明のセラミック多層基板は、上記第１のセラミック層上の、上記第１のセラミック層と上記空気層との界面に配置される第１のグランドパターンをさらに備え、上記複数のビアは、上記第１のビアを含み、上記第１のビアの他端が上記第１のグランドパターンと接続され、他端が上記第１のグランドパターンと接続される上記第１のビアは、絶縁材料から構成されることが好ましい。
本発明のセラミック多層基板は、上記第２のセラミック層上の、上記第２のセラミック層と上記空気層との界面に配置される第２のグランドパターンをさらに備え、上記複数のビアは、上記第２のビアを含み、上記第２のビアの他端が上記第２のグランドパターンと接続され、他端が上記第２のグランドパターンと接続される上記第２のビアは、絶縁材料から構成されることが好ましい。
本発明のセラミック多層基板において、他端が上記第１のグランドパターンと接続される上記第１のビア、又は、他端が上記第２のグランドパターンと接続される上記第２のビアは、セラミック材料から構成されることが好ましい。
本発明のセラミック多層基板は、上記導体パターンとして、電気的に独立した複数の配線パターンを備えていてもよい。
本発明の電子モジュールは、上記セラミック多層基板と、上記セラミック多層基板上に実装された電子部品と、を備えることを特徴とする。
本発明によれば、誘電率が低く、かつ、設計自由度が高いセラミック多層基板を提供することができる。
図１は、本発明の第１実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。 図２は、図１に示すセラミック多層基板を第２のセラミック層側から見た平面図である。 図３は、図１に示すセラミック多層基板の製造途中で作製される積層体を示す断面図である。 図４は、本発明の第２実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。 図５は、図４に示すセラミック多層基板を第２のセラミック層側から見た平面図である。 図６は、図４に示すセラミック多層基板の製造途中で作製される積層体を示す断面図である。 図７は、本発明の第３実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。 図８は、図７に示すセラミック多層基板を第２のセラミック層側から見た平面図である。 図９は、本発明の第４実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。 図１０は、本発明の第５実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。 図１１は、本発明の第６実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。
本発明のセラミック多層基板は、第１のセラミック層と、上記第１のセラミック層と対向する第２のセラミック層と、上記第１のセラミック層及び上記第２のセラミック層に挟まれた空気層と、上記空気層内に、上記第１のセラミック層及び上記第２のセラミック層から離間して配置される導体パターンと、上記空気層内に、一端が上記導体パターンと接続されるように配置され、上記導体パターンを支持する複数のビアと、を備え、上記複数のビアは、上記第１のセラミック層と上記導体パターンとの間に配置される第１のビア、及び、上記第２のセラミック層と上記導体パターンとの間に配置される第２のビアのいずれか一方又は両方を含むことを特徴とする。
本発明のセラミック多層基板においては、特許文献１に記載されているような部分的な空洞ではなく、２つのセラミック層に挟まれた空気層が設けられている。空気の比誘電率εｒはほぼ１であるため、空気層を設けることによって、基板の誘電率を低くすることができる。その結果、特性の劣化を充分に防止することができる。
さらに、本発明のセラミック多層基板においては、２つのセラミック層から離間した導体パターンが空気層内に配置されており、この導体パターンは複数のビアによって支持されている。このように、本発明のセラミック多層基板においては、空気層内に浮いた導体パターンを配置することができるため、基板の設計自由度を高くすることができる。
以下、本発明のセラミック多層基板の実施形態について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の実施形態の望ましい構成を２つ以上組み合わせたものもまた本発明である。
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
なお、以下に示す各実施形態に係るセラミック多層基板上に電子部品が実装されてなる電子モジュールもまた、本発明の１つである。
また、各実施形態を特に区別しない場合、単に「本発明のセラミック多層基板」及び「本発明の電子モジュール」という。
［第１実施形態］
本発明の第１実施形態では、複数のビアが第１のビア及び第２のビアのいずれか一方を含み、第１のビアの他端が第１のセラミック層と接続されるか、又は、第２のビアの他端が第２のセラミック層と接続される。
以下、複数のビアが第１のビアを含む場合について説明する。なお、複数のビアが第２のビアを含む場合には、下記の説明において、「第１」を「第２」、「第２」を「第１」、「第３」を「第４」、「第４」を「第３」に読み替えればよい。
図１は、本発明の第１実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。図２は、図１に示すセラミック多層基板を第２のセラミック層側から見た平面図である。ただし、図２では、第２のセラミック層は示されていない。また、図１は、図２のＩ－Ｉ線断面図に対応する。
図１及び図２に示すセラミック多層基板１は、第１のセラミック層１１と、第１のセラミック層１１と対向する第２のセラミック層１２と、第１のセラミック層１１及び第２のセラミック層１２に挟まれた空気層２０と、空気層２０内に、第１のセラミック層１１及び第２のセラミック層１２から離間して配置される導体パターン３０と、空気層２０内に、一端が導体パターン３０と接続されるように配置され、導体パターン３０を支持する複数のビア４１と、を備えている。
図１及び図２に示すセラミック多層基板１は、さらに、第３のセラミック層１３と、第１のグランドパターン５１と、第２のグランドパターン５２と、を備えている。第１のグランドパターン５１は、第１のセラミック層１１及び第３のセラミック層１３に挟まれている。すなわち、第１のグランドパターン５１は、第１のセラミック層１１上の、第１のセラミック層１１と空気層２０との界面に配置されていない。一方、第２のグランドパターン５２は、第２のセラミック層１２上の、第２のセラミック層１２と空気層２０との界面に配置されている。なお、第２のグランドパターン５２は、後述する図４に示すセラミック多層基板２のように、第２のセラミック層１２及び第４のセラミック層１４に挟まれていてもよい（図４参照）。第１のグランドパターン及び第２のグランドパターンは、いずれも銀又は銅を主成分とすることが好ましい。
図１及び図２には、セラミック多層基板の全体的な構成が示されておらず、第１のセラミック層及び第２のセラミック層は、図示しないビア等によって支持されている。また、第１のセラミック層等のセラミック層には、グランドパターン以外に配線パターン等が配置されていてもよい。
本明細書においては、空気層内に配置され、導体パターンを支持する複数のビアのうち、第１のセラミック層と導体パターンとの間に配置されるビアを「第１のビア」といい、第２のセラミック層と導体パターンとの間に配置されるビアを「第２のビア」ということにする。
したがって、図１及び図２に示すセラミック多層基板１が備える複数のビア４１は、すべて第１のビアである（以下、第１のビア４１という）。
図１及び図２に示すセラミック多層基板１においては、第１のビア４１の一端が導体パターン３０に接続され、他端が第１のセラミック層１１に接続されている。第１のビア４１の個数は、特に限定されない。
空気層内に配置される第１のビアの一端は、導体パターンと物理的に接続されていればよく、電気的に接続されていなくてもよい。また、第１のビアの他端は、第１のセラミック層と物理的に接続されていればよい。
他端が第１のセラミック層と接続される第１のビアは、金属材料から構成されてもよいし、セラミック材料から構成されてもよい。図１及び図２には、金属材料から構成される第１のビア４１を示している。
金属材料としては、金、銀及び銅から選ばれる少なくとも１種を含むことが好ましく、銀又は銅を含むことがより好ましい。金、銀及び銅は、低抵抗であるため、特に、セラミック多層基板が高周波用途である場合に適している。
セラミック材料としては、後述するセラミック層を構成するセラミック材料と同じものを好適に使用することができる。同じセラミック材料を使用することによって、セラミック層及びビアの焼結挙動を合わせることができる。
空気層内に配置される第１のビアは、導体パターンを支持している。第１のビアは、図１に示すように、第１のセラミック層及び第２のセラミック層の厚み方向に設けられていることが好ましい。
第１のビアの形状は特に限定されず、例えば、円柱状、角柱状等が挙げられる。第１のビアは、テーパー形状を有していてもよい。また、第１のビアの形状は、すべて同じであってもよいし、異なっていてもよい。
隣接する第１のビア同士の間隔は特に限定されず、一定であってもよいし、一定でなくてもよい。
空気層内に配置される導体パターンは、第１のセラミック層及び第２のセラミック層から離間している。空気層内に配置される導体パターンは、銀又は銅を主成分とすることが好ましい。また、導体パターンは、図１に示すように、第１のセラミック層及び第２のセラミック層に実質的に平行に形成されていることが好ましい。
図２には、導体パターン３０として、１つの配線パターンが形成されている例を示しているが、空気層内には、導体パターンとして、電気的に独立した複数の配線パターンが形成されていてもよい。空気層内に複数の配線パターンが形成される場合、それぞれの配線パターンは、同一面上に形成されていてもよいし、異なる面上に形成されていてもよい。
また、空気層内に配置される導体パターンは、例えばコンデンサ又はインダクタのような受動素子を構成してもよい。コンデンサは、ビア導体と組み合わせて形成される。インダクタは、同一面上に形成されるスパイラル状のインダクタであってもよいし、ビア導体と組み合わせて形成されるヘリカル状のインダクタであってもよい。ただし、空気層の比誘電率がセラミック層の比誘電率に比べて低い点を考慮すると、空気層内にインダクタが形成され、セラミック層内にコンデンサが形成されることが好ましい。
図１には、空気層が１層だけ設けられている例を示しているが、２つのセラミック層に挟まれた空気層が複数層設けられていてもよい。
空気層の上下には、少なくとも１層ずつのセラミック層が設けられていればよく、該セラミック層に空気層が挟まれていればよい。
セラミック層を構成するセラミック材料としては、低温焼結セラミック材料を含むことが好ましい。
低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、金属材料として好ましく使用される銀や銅との同時焼成が可能である材料を意味する。
低温焼結セラミック材料としては、具体的には、クオーツやアルミナ、フォルステライト等のセラミック材料にホウ珪酸ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ－ＭｇＯ－Ａｌ２Ｏ３－ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ－Ａｌ２Ｏ３－ＳｉＯ２系セラミック材料やＡｌ２Ｏ３－ＣａＯ－ＳｉＯ２－ＭｇＯ－Ｂ２Ｏ３系セラミック材料等を用いた非ガラス系低温焼結セラミック材料等を用いることができる。
このようなセラミック多層基板の一方主面上には、電子部品が実装される。これによって、セラミック多層基板を備える電子モジュールが構成される。当該電子モジュールは、例えば、マザーボード上に実装される。電子部品としては、例えば、ＲＦ－ＩＣ、スイッチＩＣ、ＳＡＷフィルタ等が挙げられる。
図１に示すセラミック多層基板１は、好ましくは、以下のように製造される。
はじめに、少なくとも２枚の空気層形成用シートがセラミックグリーンシートで挟まれるように積層された積層体を準備する積層体準備工程を行う。２枚の空気層形成用シートの間には、導体ペースト膜が形成される。さらに、いずれか一方の空気層形成用シートには、一端が上記導体ペースト膜と接続され、他端がセラミックグリーンシートと接続されるように、該空気層形成用シートを貫通する第１のビアペースト体が形成される。
まず、セラミックグリーンシートを準備する。
セラミックグリーンシートは、未焼結のセラミック材料として、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成するＢａ－Ａｌ－Ｓｉ－Ｏ系セラミックの原料となる粉末と、有機バインダと溶剤とを含有するセラミックスラリーを、ドクターブレード法等によってシート状に成形したものである。セラミックスラリーには、分散剤、可塑剤等の種々の添加剤が含有されていてもよい。
有機バインダとしては、例えば、ブチラール樹脂（ポリビニルブチラール）、アクリル樹脂、メタクリル樹脂等を用いることができる。溶剤としては、例えば、トルエン、イソプロピレンアルコール等のアルコール等を用いることができる。可塑剤としては、例えば、ジ－ｎ－ブチルフタレート等を用いることができる。
特定のセラミックグリーンシート上には、例えば銀又は銅を含有する導体ペーストを用いたスクリーン印刷等により、第１のグランドパターンとなるべき第１のグランドペースト膜、及び、第２のグランドパターンとなるべき第２のグランドペースト膜を形成する。必要に応じて、上記と同様の方法により、配線や電極となるべき配線ペースト膜を特定のセラミックグリーンシート上に形成する。さらに、必要に応じて、特定のセラミックグリーンシートに、レーザーやメカパンチにより貫通孔を形成し、該貫通孔に上記導体ペーストを充填することにより、ビア導体となるべきビア導体ペースト体を形成する。
別途、空気層形成用シートを準備する。
空気層形成用シートは、後の焼成工程で焼失する材料から構成される。
空気層形成用シートを構成する材料は、後述する焼成温度以下の温度で焼失する材料であることが好ましく、８５０℃以上、９５０℃以下の温度で焼失する材料であることがより好ましい。
具体的には、空気層形成用シートを構成する材料は、カーボンであることが好ましい。すなわち、空気層形成用シートとして、カーボンシートを使用することが好ましい。
カーボンシートは、カーボンに有機バインダ、分散剤及び可塑剤を加えて混合粉砕してスラリーを得て、得られたスラリーをドクターブレード法によって基材フィルム上にシート状に成形し、乾燥させることによって得ることができる。
また、市販のカーボンシート（グラファイトシート）を用いることもできる。
空気層形成用シートの厚みは、焼成工程後に形成する予定の空気層の厚みに合わせて適宜設定すればよい。
特定の空気層形成用シートには、レーザーやメカパンチにより貫通孔を形成し、該貫通孔に導体ペースト又はセラミックペーストを充填することにより、第１のビアとなるべき第１のビアペースト体を形成する。また、導体ペーストを用いたスクリーン印刷等により、導体パターンとなるべき導体ペースト膜を形成する。
上記導体ペーストとしては、セラミックグリーンシートに使用した導体ペーストと同じものを用いることが好ましい。また、上記セラミックペーストは、セラミックグリーンシートに含まれるセラミック材料を含有することが好ましい。
次に、セラミックグリーンシート及び空気層形成用シートを所定の順に積層する。
図３は、図１に示すセラミック多層基板の製造途中で作製される積層体を示す断面図である。
図３に示す積層体１００は、第１のセラミック層１１となるべき第１のセラミックグリーンシート１１１と、第２のセラミック層１２となるべき第２のセラミックグリーンシート１１２と、第１のセラミックグリーンシート１１１及び第２のセラミックグリーンシート１１２に挟まれた２枚の空気層形成用シート１２１及び１２２と、を備えている。図３に示す積層体１００は、さらに、導体パターン３０となるべき導体ペースト膜１３０と、第１のビア４１となるべき第１のビアペースト体１４１と、第３のセラミック層１３となるべき第３のセラミックグリーンシート１１３と、第１のグランドパターン５１となるべき第１のグランドペースト膜１５１と、第２のグランドパターン５２となるべき第２のグランドペースト膜１５２と、を備えている。
導体ペースト膜１３０は、２枚の空気層形成用シート１２１及び１２２の間に形成されている。さらに、第１のビアペースト体１４１は、空気層形成用シート１２１を貫通するように形成されており、一端が導体ペースト膜１３０と接続され、他端が第１のセラミックグリーンシート１１１と接続されている。
なお、積層体準備工程では、空気層形成用シートがセラミックグリーンシートで挟まれるように積層された積層体を得ることができれば、その過程の順序は特に限定されない。例えば、それぞれのシートを形成してから各層を積層するのではなく、各層を形成する材料に対して、貫通孔の形成及び導体ペーストの充填や印刷を行いながら積み上げていくビルドアップ方式によってもよい。
また、セラミックグリーンシートの枚数及び空気層形成用シートの枚数は特に限定されるものではない。
続いて、積層体を焼成する焼成工程を行う。
その結果、セラミックグリーンシート中のセラミック材料が焼結し、第１のセラミック層等のセラミック層が形成される。また、導体ペーストに含まれる金属材料、及び、第１のビアペースト体に含まれる金属材料又はセラミック材料も焼結する。一方、空気層形成用シートを構成する材料は焼失するため、第１のセラミック層と第２のセラミック層との間に空気層が形成される。その結果、空気層内に、第１のセラミック層及び第２のセラミック層から離間する導体パターン、並びに、該導体パターンを支持するビアが形成される。
焼成工程における焼成温度は特に限定されないが、一般的には８００℃以上、１０００℃以下であることが好ましい。
焼成雰囲気は特に限定されず、例えば、大気雰囲気、低酸素雰囲気等が挙げられる。本明細書において、低酸素雰囲気とは、大気よりも酸素分圧が低い雰囲気を意味し、例えば、窒素雰囲気又はアルゴン雰囲気等の不活性ガス雰囲気、窒素等の不活性ガスを大気に混入した雰囲気、真空雰囲気等が挙げられる。また、窒素と水素の混合ガス雰囲気であってもよい。
焼成工程においては、積層体の最も外側に位置するセラミックグリーンシートの両主面に、焼成温度では実質的に焼結しない無機材料（例えば、アルミナ等）を含有する第１拘束層及び第２拘束層をそれぞれ密着させた状態で焼成してもよい。
上述の方法によれば、拘束層が焼成時におけるセラミックグリーンシートの収縮を拘束するため、セラミックグリーンシートの厚さ方向のみに収縮が生じ、主面方向での収縮が実質的に生じないため、製造するセラミック多層基板の寸法精度を向上させることができる。
上記工程により、図１に示すセラミック多層基板１を製造することができる。
［第２実施形態］
本発明の第２実施形態では、複数のビアが第１のビア及び第２のビアの両方を含み、第１のビアの他端が第１のセラミック層と接続されるとともに、第２のビアの他端が第２のセラミック層と接続される。
本発明の第２実施形態では、第１のビア及び第２のビアが、導体パターンだけでなく、第１のセラミック層及び第２のセラミック層も支持することができる。
図４は、本発明の第２実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。図５は、図４に示すセラミック多層基板を第２のセラミック層側から見た平面図である。ただし、図５では、第２のセラミック層は示されていない。また、図４は、図５のＩＶ－ＩＶ線断面図に対応する。
図４及び図５に示すセラミック多層基板２は、第１のセラミック層１１と、第１のセラミック層１１と対向する第２のセラミック層１２と、第１のセラミック層１１及び第２のセラミック層１２に挟まれた空気層２０と、空気層２０内に、第１のセラミック層１１及び第２のセラミック層１２から離間して配置される導体パターン３０と、空気層２０内に、一端が導体パターン３０と接続されるように配置され、導体パターン３０を支持する複数のビア４１及び４２と、を備えている。
図４及び図５に示すセラミック多層基板２は、さらに、第３のセラミック層１３と、第４のセラミック層１４と、第１のグランドパターン５１と、第２のグランドパターン５２と、を備えている。第１のグランドパターン５１は、第１のセラミック層１１及び第３のセラミック層１３に挟まれている。すなわち、第１のグランドパターン５１は、第１のセラミック層１１上の、第１のセラミック層１１と空気層２０との界面に配置されていない。同様に、第２のグランドパターン５２は、第２のセラミック層１２及び第４のセラミック層１４に挟まれている。すなわち、第２のグランドパターン５２は、第２のセラミック層１２上の、第２のセラミック層１２と空気層２０との界面に配置されていない。
図４及び図５には、セラミック多層基板の全体的な構成が示されておらず、第１のセラミック層及び第２のセラミック層は、図示しないビア等によって支持されていることが好ましい。また、第１のセラミック層等のセラミック層には、グランドパターン以外に配線パターン等が配置されていてもよい。
図４及び図５に示すセラミック多層基板２においては、第１のセラミック層１１と導体パターン３０との間に配置される第１のビア４１の一端が導体パターン３０に接続され、他端が第１のセラミック層１１に接続されている。また、第２のセラミック層１２と導体パターン３０との間に配置される第２のビア４２の一端が導体パターン３０に接続され、他端が第２のセラミック層１２に接続されている。第１のビア４１及び第２のビア４２の個数は、特に限定されない。
空気層内に配置される第１のビア及び第２のビアの一端は、導体パターンと物理的に接続されていればよく、電気的に接続されていなくてもよい。また、第１のビアの他端は、第１のセラミック層と物理的に接続されていればよく、第２のビアの他端は、第２のセラミック層と物理的に接続されていればよい。
他端が第１のセラミック層と接続される第１のビアは、金属材料から構成されてもよいし、セラミック材料から構成されてもよい。また、他端が第２のセラミック層と接続される第２のビアは、金属材料から構成されてもよいし、セラミック材料から構成されてもよい。第１のビアを構成する材料は、第２のビアを構成する材料と同じであってもよいし、異なっていてもよい。図４及び図５には、金属材料から構成される第１のビア４１及び第２のビア４２を示している。
図４及び図５には、第１のビア４１及び第２のビア４２が一直線上に配置されている例を示しているが、第１のビア及び第２のビアの配置は特に限定されない。第１のビアの個数は、第２のビアの個数と同じであってもよいし、異なっていてもよい。また、第１のビアの形状は、第２のビアの形状と同じであってもよいし、異なっていてもよい。
その他の構成は、本発明の第１実施形態と同じであるため、その詳細な説明は省略する。
図４に示すセラミック多層基板２は、好ましくは、以下のように製造される。
はじめに、少なくとも２枚の空気層形成用シートがセラミックグリーンシートで挟まれるように積層された積層体を準備する積層体準備工程を行う。２枚の空気層形成用シートの間には、導体ペースト膜が形成される。さらに、両方の空気層形成用シートには、一端が上記導体ペースト膜と接続され、他端がセラミックグリーンシートと接続されるように、該空気層形成用シートを貫通する第１のビアペースト体及び第２のビアペースト体が形成される。
図６は、図４に示すセラミック多層基板の製造途中で作製される積層体を示す断面図である。
図６に示す積層体２００は、第１のセラミック層１１となるべき第１のセラミックグリーンシート１１１と、第２のセラミック層１２となるべき第２のセラミックグリーンシート１１２と、第１のセラミックグリーンシート１１１及び第２のセラミックグリーンシート１１２に挟まれた２枚の空気層形成用シート１２１及び１２２と、を備えている。図６に示す積層体２００は、さらに、導体パターン３０となるべき導体ペースト膜１３０と、第１のビア４１となるべき第１のビアペースト体１４１と、第２のビア４２となるべき第２のビアペースト体１４２と、第３のセラミック層１３となるべき第３のセラミックグリーンシート１１３と、第４のセラミック層１４となるべき第４のセラミックグリーンシート１１４と、第１のグランドパターン５１となるべき第１のグランドペースト膜１５１と、第２のグランドパターン５２となるべき第２のグランドペースト膜１５２と、を備えている。
導体ペースト膜１３０は、２枚の空気層形成用シート１２１及び１２２の間に形成されている。さらに、第１のビアペースト体１４１は、空気層形成用シート１２１を貫通するように形成されており、一端が導体ペースト膜１３０と接続され、他端が第１のセラミックグリーンシート１１１と接続されている。また、第２のビアペースト体１４２は、空気層形成用シート１２２を貫通するように形成されており、一端が導体ペースト膜１３０と接続され、他端が第２のセラミックグリーンシート１１２と接続されている。
図６に示す積層体２００は、図３に示す積層体１００と同様の方法によって作製することができる。
続いて、積層体を焼成する焼成工程を行う。焼成工程の方法は、本発明の第１実施形態と同様である。
上記工程により、図４に示すセラミック多層基板２を製造することができる。
［第３実施形態］
本発明の第３実施形態では、複数のビアが第１のビア及び第２のビアのいずれか一方を含む。複数のビアが第１のビアを含む場合、第１のセラミック層上の、第１のセラミック層と空気層との界面に第１のグランドパターンが配置され、第１のグランドパターンが形成されていない第１のセラミック層の領域と第１のビアが接続されるように、第１のビアの他端が第１のセラミック層と接続される。一方、複数のビアが第２のビアを含む場合、第２のセラミック層上の、第２のセラミック層と空気層との界面に第２のグランドパターンが配置され、第２のグランドパターンが形成されていない第２のセラミック層の領域と第２のビアが接続されるように、第２のビアの他端が第２のセラミック層と接続される。
本発明の第３実施形態では、セラミック層と空気層との界面にグランドパターンを配置することにより、導体パターンとグランドパターンとの間を空気層とすることができるため、基板の誘電率をさらに低くすることができる。
以下、複数のビアが第１のビアを含む場合について説明する。なお、複数のビアが第２のビアを含む場合には、下記の説明において、「第１」を「第２」、「第２」を「第１」、「第４」を「第３」に読み替えればよい。
図７は、本発明の第３実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。図８は、図７に示すセラミック多層基板を第２のセラミック層側から見た平面図である。ただし、図８では、第２のセラミック層は示されていない。また、図７は、図８のＶＩＩ－ＶＩＩ線断面図に対応する。
図７及び図８に示すセラミック多層基板３は、第１のセラミック層１１と、第１のセラミック層１１と対向する第２のセラミック層１２と、第１のセラミック層１１及び第２のセラミック層１２に挟まれた空気層２０と、空気層２０内に、第１のセラミック層１１及び第２のセラミック層１２から離間して配置される導体パターン３０と、空気層２０内に、一端が導体パターン３０と接続されるように配置され、導体パターン３０を支持する複数のビア４１と、を備えている。
図７及び図８に示すセラミック多層基板３は、さらに、第１のグランドパターン５１と、第２のグランドパターン５２と、を備えている。第１のグランドパターン５１は、第１のセラミック層１１上の、第１のセラミック層１１と空気層２０との界面に配置されている。第１のセラミック層１１上には、第１のグランドパターン５１が形成されていない領域が存在する。第２のグランドパターン５２は、第２のセラミック層１２上の、第２のセラミック層１２と空気層２０との界面に配置されている。なお、第２のグランドパターン５２は、図４に示すセラミック多層基板２のように、第２のセラミック層１２及び第４のセラミック層１４に挟まれていてもよい（図４参照）。
図７及び図８には、セラミック多層基板の全体的な構成が示されておらず、第１のセラミック層及び第２のセラミック層は、図示しないビア等によって支持されている。また、第１のセラミック層等のセラミック層には、グランドパターン以外に配線パターン等が配置されていてもよい。
図７及び図８に示すセラミック多層基板３においては、第１のセラミック層１１と導体パターン３０との間に配置される第１のビア４１の一端が導体パターン３０に接続されている。さらに、第１のグランドパターン５１が形成されていない第１のセラミック層１１の領域と第１のビア４１が接続されるように、第１のビア４１の他端が第１のセラミック層１１に接続されている。第１のビア４１の個数は、特に限定されない。
空気層内に配置される第１のビアの一端は、導体パターンと物理的に接続されていればよく、電気的に接続されていなくてもよい。また、第１のビアの他端は、第１のグランドパターンが形成されていない第１のセラミック層の領域と物理的に接続されていればよい。
他端が第１のセラミック層と接続される第１のビアは、金属材料から構成されてもよいし、セラミック材料から構成されてもよい。図７及び図８には、金属材料から構成される第１のビア４１を示している。
第１のグランドパターンが形成されていない領域の形状は、第１のビアと第１のグランドパターンとが接しない限り、特に限定されない。
その他の構成は、本発明の第１実施形態と同じであるため、その詳細な説明は省略する。
図７に示すセラミック多層基板３は、第１のグランドパターン５１を第１のセラミック層１１と空気層２０との界面に配置し、第１のグランドパターン５１が形成されていない第１のセラミック層１１の領域と第１のビア４１を接続することを除いて、図１に示すセラミック多層基板１と同様の方法によって製造することができる。
［第４実施形態］
本発明の第４実施形態では、複数のビアが第１のビア及び第２のビアの両方を含む。第１のセラミック層上の、第１のセラミック層と空気層との界面に第１のグランドパターンが配置され、第１のグランドパターンが形成されていない第１のセラミック層の領域と第１のビアが接続されるように、第１のビアの他端が第１のセラミック層と接続される。さらに、第２のセラミック層上の、第２のセラミック層と空気層との界面に第２のグランドパターンが配置され、第２のグランドパターンが形成されていない第２のセラミック層の領域と第２のビアが接続されるように、第２のビアの他端が第２のセラミック層と接続される。
本発明の第４実施形態では、第３実施形態と同様、セラミック層と空気層との界面にグランドパターンを配置することにより、導体パターンとグランドパターンとの間を空気層とすることができるため、基板の誘電率をさらに低くすることができる。さらに、第２実施形態と同様、第１のビア及び第２のビアが、導体パターンだけでなく、第１のセラミック層及び第２のセラミック層も支持することができる。
図９は、本発明の第４実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。
図９に示すセラミック多層基板４は、第１のセラミック層１１と、第１のセラミック層１１と対向する第２のセラミック層１２と、第１のセラミック層１１及び第２のセラミック層１２に挟まれた空気層２０と、空気層２０内に、第１のセラミック層１１及び第２のセラミック層１２から離間して配置される導体パターン３０と、空気層２０内に、一端が導体パターン３０と接続されるように配置され、導体パターン３０を支持する複数のビア４１及び４２と、を備えている。
図９に示すセラミック多層基板４は、さらに、第１のグランドパターン５１と、第２のグランドパターン５２と、を備えている。第１のグランドパターン５１は、第１のセラミック層１１上の、第１のセラミック層１１と空気層２０との界面に配置されている。第１のセラミック層１１上には、第１のグランドパターン５１が形成されていない領域が存在する。第２のグランドパターン５２は、第２のセラミック層１２上の、第２のセラミック層１２と空気層２０との界面に配置されている。第２のセラミック層１２上には、第２のグランドパターン５２が形成されていない領域が存在する。
図９には、セラミック多層基板の全体的な構成が示されておらず、第１のセラミック層及び第２のセラミック層は、図示しないビア等によって支持されていることが好ましい。また、第１のセラミック層等のセラミック層には、グランドパターン以外に配線パターン等が配置されていてもよい。
図９に示すセラミック多層基板４においては、第１のセラミック層１１と導体パターン３０との間に配置される第１のビア４１の一端が導体パターン３０に接続されている。さらに、第１のグランドパターン５１が形成されていない第１のセラミック層１１の領域と第１のビア４１が接続されるように、第１のビア４１の他端が第１のセラミック層１１に接続されている。また、第２のセラミック層１２と導体パターン３０との間に配置される第２のビア４２の一端が導体パターン３０に接続されている。さらに、第２のグランドパターン５２が形成されていない第２のセラミック層１２の領域と第２のビア４２が接続されるように、第２のビア４２の他端が第２のセラミック層１２に接続されている。第１のビア４１及び第２のビア４２の個数は、特に限定されない。
空気層内に配置される第１のビア及び第２のビアの一端は、導体パターンと物理的に接続されていればよく、電気的に接続されていなくてもよい。また、第１のビアの他端は、第１のグランドパターンが形成されていない第１のセラミック層の領域と物理的に接続されていればよく、第２のビアの他端は、第２のグランドパターンが形成されていない第２のセラミック層の領域と物理的に接続されていればよい。
他端が第１のセラミック層と接続される第１のビアは、金属材料から構成されてもよいし、セラミック材料から構成されてもよい。また、他端が第２のセラミック層と接続される第２のビアは、金属材料から構成されてもよいし、セラミック材料から構成されてもよい。第１のビアを構成する材料は、第２のビアを構成する材料と同じであってもよいし、異なっていてもよい。図９には、金属材料から構成される第１のビア４１及び第２のビア４２を示している。
第１のグランドパターンが形成されていない領域の形状は、第１のビアと第１のグランドパターンとが接しない限り、特に限定されない。同様に、第２のグランドパターンが形成されていない領域の形状は、第２のビアと第２のグランドパターンとが接しない限り、特に限定されない。第１のグランドパターンが形成されていない領域の形状は、第２のグランドパターンが形成されていない領域の形状と同じであってもよいし、異なっていてもよい。
図９には、第１のビア４１及び第２のビア４２が一直線上に配置されている例を示しているが、第１のビア及び第２のビアの配置は特に限定されない。第１のビアの個数は、第２のビアの個数と同じであってもよいし、異なっていてもよい。また、第１のビアの形状は、第２のビアの形状と同じであってもよいし、異なっていてもよい。
その他の構成は、本発明の第３実施形態と同じであるため、その詳細な説明は省略する。
図９に示すセラミック多層基板４は、第１のグランドパターン５１を第１のセラミック層１１と空気層２０との界面に配置し、第１のグランドパターン５１が形成されていない第１のセラミック層１１の領域と第１のビア４１を接続するとともに、第２のグランドパターン５２を第２のセラミック層１２と空気層２０との界面に配置し、第２のグランドパターン５２が形成されていない第２のセラミック層１２の領域と第２のビア４２を接続することを除いて、図１に示すセラミック多層基板１と同様の方法によって製造することができる。
［第５実施形態］
本発明の第５実施形態では、複数のビアが第１のビア及び第２のビアのいずれか一方を含む。複数のビアが第１のビアを含む場合、第１のセラミック層上の、第１のセラミック層と空気層との界面に第１のグランドパターンが配置され、第１のビアの他端が第１のグランドパターンと接続される。一方、複数のビアが第２のビアを含む場合、第２のセラミック層上の、第２のセラミック層と空気層との界面に第２のグランドパターンが配置され、第２のビアの他端が第２のグランドパターンと接続される。
本発明の第５実施形態では、第３実施形態と同様、セラミック層と空気層との界面にグランドパターンを配置することにより、導体パターンとグランドパターンとの間を空気層とすることができるため、基板の誘電率をさらに低くすることができる。一方、第３実施形態と異なり、セラミック層上にグランドパターンが形成されていない領域を設けなくても、絶縁材料から構成されるビアをセラミック層上のグランドパターンと接続することができるため、基板の設計自由度をさらに高くすることができる。
以下、複数のビアが第１のビアを含む場合について説明する。なお、複数のビアが第２のビアを含む場合には、下記の説明において、「第１」を「第２」、「第２」を「第１」、「第４」を「第３」に読み替えればよい。
図１０は、本発明の第５実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。
図１０に示すセラミック多層基板５は、第１のセラミック層１１と、第１のセラミック層１１と対向する第２のセラミック層１２と、第１のセラミック層１１及び第２のセラミック層１２に挟まれた空気層２０と、空気層２０内に、第１のセラミック層１１及び第２のセラミック層１２から離間して配置される導体パターン３０と、空気層２０内に、一端が導体パターン３０と接続されるように配置され、導体パターン３０を支持する複数のビア４１ａと、を備えている。
図１０に示すセラミック多層基板５は、さらに、第１のグランドパターン５１と、第２のグランドパターン５２と、を備えている。第１のグランドパターン５１は、第１のセラミック層１１上の、第１のセラミック層１１と空気層２０との界面に配置されている。第２のグランドパターン５２は、第２のセラミック層１２上の、第２のセラミック層１２と空気層２０との界面に配置されている。なお、第２のグランドパターン５２は、図４に示すセラミック多層基板２のように、第２のセラミック層１２及び第４のセラミック層１４に挟まれていてもよい（図４参照）。
図１０には、セラミック多層基板の全体的な構成が示されておらず、第１のセラミック層及び第２のセラミック層は、図示しないビア等によって支持されている。また、第１のセラミック層等のセラミック層には、グランドパターン以外に配線パターン等が配置されていてもよい。
図１０に示すセラミック多層基板５においては、第１のセラミック層１１と導体パターン３０との間に配置される第１のビア４１ａの一端が導体パターン３０に接続され、他端が第１のグランドパターン５１に接続されている。第１のビア４１ａの個数は、特に限定されない。
他端が第１のグランドパターンと接続される第１のビアは、絶縁材料から構成される必要があり、セラミック材料から構成されることが好ましい。図１０には、セラミック材料から構成される第１のビア４１ａを示している。
その他の構成は、本発明の第１実施形態と同じであるため、その詳細な説明は省略する。
図１０に示すセラミック多層基板５は、第１のグランドパターン５１を第１のセラミック層１１と空気層２０との界面に配置し、第１のビア４１ａの他端を第１のグランドパターン５１に接続することを除いて、図１に示すセラミック多層基板１と同様の方法によって製造することができる。
［第６実施形態］
本発明の第６実施形態では、複数のビアが第１のビア及び第２のビアの両方を含む。第１のセラミック層上の、第１のセラミック層と空気層との界面に第１のグランドパターンが配置され、第１のビアの他端が第１のグランドパターンと接続される。さらに、第２のセラミック層上の、第２のセラミック層と空気層との界面に第２のグランドパターンが配置され、第２のビアの他端が第２のグランドパターンと接続される。
本発明の第６実施形態では、第４実施形態と同様、セラミック層と空気層との界面にグランドパターンを配置することにより、導体パターンとグランドパターンとの間を空気層とすることができるため、基板の誘電率をさらに低くすることができる。一方、第４実施形態と異なり、セラミック層上にグランドパターンが形成されていない領域を設けなくても、絶縁材料から構成されるビアをセラミック層上のグランドパターンと接続することができるため、基板の設計自由度をさらに高くすることができる。さらに、第２実施形態と同様、第１のビア及び第２のビアが、導体パターンだけでなく、第１のセラミック層及び第２のセラミック層も支持することができる。
図１１は、本発明の第６実施形態に係るセラミック多層基板の一例を模式的に示す断面図である。
図１１に示すセラミック多層基板６は、第１のセラミック層１１と、第１のセラミック層１１と対向する第２のセラミック層１２と、第１のセラミック層１１及び第２のセラミック層１２に挟まれた空気層２０と、空気層２０内に、第１のセラミック層１１及び第２のセラミック層１２から離間して配置される導体パターン３０と、空気層２０内に、一端が導体パターン３０と接続されるように配置され、導体パターン３０を支持する複数のビア４１ａ及び４２ａと、を備えている。
図１１に示すセラミック多層基板６は、さらに、第１のグランドパターン５１と、第２のグランドパターン５２と、を備えている。第１のグランドパターン５１は、第１のセラミック層１１上の、第１のセラミック層１１と空気層２０との界面に配置されている。第２のグランドパターン５２は、第２のセラミック層１２上の、第２のセラミック層１２と空気層２０との界面に配置されている。
図１１には、セラミック多層基板の全体的な構成が示されておらず、第１のセラミック層及び第２のセラミック層は、図示しないビア等によって支持されていることが好ましい。また、第１のセラミック層等のセラミック層には、グランドパターン以外に配線パターン等が配置されていてもよい。
図１１に示すセラミック多層基板６においては、第１のセラミック層１１と導体パターン３０との間に配置される第１のビア４１ａの一端が導体パターン３０に接続され、他端が第１のグランドパターン５１に接続されている。また、第２のセラミック層１２と導体パターン３０との間に配置される第２のビア４２ａの一端が導体パターン３０に接続され、他端が第２のグランドパターン５２に接続されている。第１のビア４１ａ及び第２のビア４２ａの個数は、特に限定されない。
他端が第１のグランドパターンと接続される第１のビアは、絶縁材料から構成される必要があり、セラミック材料から構成されることが好ましい。また、他端が第２のグランドパターンと接続される第２のビアは、絶縁材料から構成される必要があり、セラミック材料から構成されることが好ましい。第１のビアを構成する材料は、第２のビアを構成する材料と同じであってもよいし、異なっていてもよい。図１１には、セラミック材料から構成される第１のビア４１ａ及び第２のビア４２ａを示している。
図１１には、第１のビア４１ａ及び第２のビア４２ａが一直線上に配置されている例を示しているが、第１のビア及び第２のビアの配置は特に限定されない。第１のビアの個数は、第２のビアの個数と同じであってもよいし、異なっていてもよい。また、第１のビアの形状は、第２のビアの形状と同じであってもよいし、異なっていてもよい。
その他の構成は、本発明の第５実施形態と同じであるため、その詳細な説明は省略する。
図１１に示すセラミック多層基板６は、第１のグランドパターン５１を第１のセラミック層１１と空気層２０との界面に配置し、第１のビア４１ａの他端を第１のグランドパターン５１に接続するとともに、第２のグランドパターン５２を第２のセラミック層１２と空気層２０との界面に配置し、第２のビア４２ａの他端を第２のグランドパターン５２に接続することを除いて、図１に示すセラミック多層基板１と同様の方法によって製造することができる。
［その他の実施形態］
本発明のセラミック多層基板、及び、本発明の電子モジュールは、上記実施形態に限定されるものではなく、セラミック多層基板の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
例えば、第１のビアの他端は、第１のセラミック層又は第１のグランドパターンと接続されず、第１のセラミック層上に配置される配線パターン等と接続されてもよい。同様に、第２のビアの他端は、第２のセラミック層又は第２のグランドパターンと接続されず、第２のセラミック層上に配置される配線パターン等と接続されてもよい。
１，２，３，４，５，６　セラミック多層基板
１１　第１のセラミック層
１２　第２のセラミック層
１３　第３のセラミック層
１４　第４のセラミック層
２０　空気層
３０　導体パターン
４１，４１ａ　第１のビア
４２，４２ａ　第２のビア
５１　第１のグランドパターン
５２　第２のグランドパターン
１００，２００　積層体
１１１　第１のセラミックグリーンシート
１１２　第２のセラミックグリーンシート
１１３　第３のセラミックグリーンシート
１１４　第４のセラミックグリーンシート
１２１，１２２　空気層形成用シート
１３０　導体ペースト膜
１４１　第１のビアペースト体
１４２　第２のビアペースト体
１５１　第１のグランドペースト膜
１５２　第２のグランドペースト膜

Claims (12)

  1. 第１のセラミック層と、
    前記第１のセラミック層と対向する第２のセラミック層と、
    前記第１のセラミック層及び前記第２のセラミック層に挟まれた空気層と、
    前記空気層内に、前記第１のセラミック層及び前記第２のセラミック層から離間して配置される導体パターンと、
    前記空気層内に、一端が前記導体パターンと接続されるように配置され、前記導体パターンを支持する複数のビアと、を備え、
    前記複数のビアは、前記第１のセラミック層と前記導体パターンとの間に配置される第１のビア、及び、前記第２のセラミック層と前記導体パターンとの間に配置される第２のビアのいずれか一方又は両方を含むことを特徴とするセラミック多層基板。
  2. 前記複数のビアは、前記第１のビアを含み、
    前記第１のビアの他端が前記第１のセラミック層と接続される請求項１に記載のセラミック多層基板。
  3. 前記複数のビアは、前記第２のビアを含み、
    前記第２のビアの他端が前記第２のセラミック層と接続される請求項１又は２に記載のセラミック多層基板。
  4. 前記第１のセラミック層上の、前記第１のセラミック層と前記空気層との界面に配置される第１のグランドパターンをさらに備え、
    前記複数のビアは、前記第１のビアを含み、
    前記第１のグランドパターンが形成されていない前記第１のセラミック層の領域と前記第１のビアが接続されるように、前記第１のビアの他端が前記第１のセラミック層と接続される請求項１に記載のセラミック多層基板。
  5. 前記第２のセラミック層上の、前記第２のセラミック層と前記空気層との界面に配置される第２のグランドパターンをさらに備え、
    前記複数のビアは、前記第２のビアを含み、
    前記第２のグランドパターンが形成されていない前記第２のセラミック層の領域と前記第２のビアが接続されるように、前記第２のビアの他端が前記第２のセラミック層と接続される請求項１又は４に記載のセラミック多層基板。
  6. 他端が前記第１のセラミック層と接続される前記第１のビア、又は、他端が前記第２のセラミック層と接続される前記第２のビアは、金属材料から構成される請求項２～５のいずれか１項に記載のセラミック多層基板。
  7. 他端が前記第１のセラミック層と接続される前記第１のビア、又は、他端が前記第２のセラミック層と接続される前記第２のビアは、セラミック材料から構成される請求項２～５のいずれか１項に記載のセラミック多層基板。
  8. 前記第１のセラミック層上の、前記第１のセラミック層と前記空気層との界面に配置される第１のグランドパターンをさらに備え、
    前記複数のビアは、前記第１のビアを含み、
    前記第１のビアの他端が前記第１のグランドパターンと接続され、
    他端が前記第１のグランドパターンと接続される前記第１のビアは、絶縁材料から構成される請求項１に記載のセラミック多層基板。
  9. 前記第２のセラミック層上の、前記第２のセラミック層と前記空気層との界面に配置される第２のグランドパターンをさらに備え、
    前記複数のビアは、前記第２のビアを含み、
    前記第２のビアの他端が前記第２のグランドパターンと接続され、
    他端が前記第２のグランドパターンと接続される前記第２のビアは、絶縁材料から構成される請求項１又は８に記載のセラミック多層基板。
  10. 他端が前記第１のグランドパターンと接続される前記第１のビア、又は、他端が前記第２のグランドパターンと接続される前記第２のビアは、セラミック材料から構成される請求項８又は９に記載のセラミック多層基板。
  11. 前記導体パターンとして、電気的に独立した複数の配線パターンを備える請求項１～１０のいずれか１項に記載のセラミック多層基板。
  12. 請求項１～１１のいずれか１項に記載のセラミック多層基板と、
    前記セラミック多層基板上に実装された電子部品と、を備えることを特徴とする電子モジュール。
PCT/JP2018/015669 2017-05-25 2018-04-16 セラミック多層基板、及び、電子モジュール WO2018216397A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017103667 2017-05-25
JP2017-103667 2017-05-25

Publications (1)

Publication Number Publication Date
WO2018216397A1 true WO2018216397A1 (ja) 2018-11-29

Family

ID=64396752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/015669 WO2018216397A1 (ja) 2017-05-25 2018-04-16 セラミック多層基板、及び、電子モジュール

Country Status (1)

Country Link
WO (1) WO2018216397A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219993A (ja) * 1990-12-20 1992-08-11 Fujitsu Ltd 多層セラミック基板およびその製造方法
JP2003304064A (ja) * 2002-04-08 2003-10-24 Sumitomo Metal Ind Ltd 空気層を内蔵したセラミック多層回路基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219993A (ja) * 1990-12-20 1992-08-11 Fujitsu Ltd 多層セラミック基板およびその製造方法
JP2003304064A (ja) * 2002-04-08 2003-10-24 Sumitomo Metal Ind Ltd 空気層を内蔵したセラミック多層回路基板及びその製造方法

Similar Documents

Publication Publication Date Title
US7381283B2 (en) Method for reducing shrinkage during sintering low-temperature-cofired ceramics
US8124883B2 (en) Ceramic multilayer substrate and method for manufacturing the same
JPH0992983A (ja) セラミック多層基板の製造方法
WO2017002434A1 (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
CN104589738A (zh) 多层陶瓷基板及其制造方法
KR101931108B1 (ko) 미드-k ltcc 조성물 및 디바이스
WO2009096326A1 (ja) セラミック多層基板の製造方法及びセラミック多層基板
JP2007165615A (ja) セラミック多層基板及びその製造方法
JP5071559B2 (ja) 積層型セラミック電子部品およびその製造方法
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP4765330B2 (ja) 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
WO2018216397A1 (ja) セラミック多層基板、及び、電子モジュール
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4508625B2 (ja) 多層基板及びその製造方法
JP2004095767A (ja) セラミック多層基板およびその製造方法
JP2008159726A (ja) 多層配線基板
JP4699769B2 (ja) セラミック多層基板の製造方法
JP5201903B2 (ja) 多層配線基板およびその製造方法、並びにビアホール導体用組成物
JP4645962B2 (ja) 多層セラミック基板
JP5046099B2 (ja) 多層セラミックス基板の製造方法
JP2010053010A (ja) セラミック焼結体の製造方法およびマイクロ波加熱用治具
JP2007284297A (ja) グリーンシート、これを用いた多層基板およびその製造方法
JP2006196674A (ja) 配線基板の製造方法
JP2005191129A (ja) セラミック多層複合基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18806840

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18806840

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP