JP4788544B2 - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP4788544B2
JP4788544B2 JP2006257150A JP2006257150A JP4788544B2 JP 4788544 B2 JP4788544 B2 JP 4788544B2 JP 2006257150 A JP2006257150 A JP 2006257150A JP 2006257150 A JP2006257150 A JP 2006257150A JP 4788544 B2 JP4788544 B2 JP 4788544B2
Authority
JP
Japan
Prior art keywords
ceramic
unfired
thermal expansion
expansion coefficient
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006257150A
Other languages
English (en)
Other versions
JP2008078454A (ja
Inventor
淳 浦川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006257150A priority Critical patent/JP4788544B2/ja
Publication of JP2008078454A publication Critical patent/JP2008078454A/ja
Application granted granted Critical
Publication of JP4788544B2 publication Critical patent/JP4788544B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、多層セラミック基板およびその製造方法に関するもので、特に、表層セラミック部と内層セラミック部との間で熱膨張係数の差を設けて高強度化を図った多層セラミック基板およびその製造方法に関するものである。
この発明にとって興味ある多層セラミック基板が、たとえば特開平6−29664号公報(特許文献1)に記載されている。特許文献1には、図11に示すように、ガラスと残部が結晶質とからなる低温焼成多層セラミック基板1であって、その最外層2の熱膨張係数を内層3の熱膨張係数より小さくし、かつ表裏の最外層2の厚みの合計を内層3の厚みより小さくしたものが記載されている。このような構成を採用することにより、焼成後の冷却過程において、表裏の最外層2に圧縮応力が生じるため、多層セラミック基板1の抗折強度が向上するとされている。
しかしながら、多層セラミック基板1の積層方向に延びる側面4に関しては、特に強度の向上が図られていない。より具体的には、多層セラミック基板1の側面4には、互いに熱膨張係数が異なり、それゆえ、互いに異なる材料からなる最外層2と内層3との界面5が露出しており、この界面5は、クラック等の破壊の起点になりやすい。
特に、側面4上において、上記界面5を跨ぐように、側面電極6が形成されている場合、多層セラミック基板1がプリント配線基板等のマザー基板7(想像線で示す。)上に実装された状態において、落下や撓みなどの衝撃、あるいは熱応力に耐えられず、側面電極6が剥離したり、側面電極6近傍から多層セラミック基板1が破壊したりすることがある。
特開平6−29664号公報
そこで、この発明の目的は、上述したような問題を解決し得る多層セラミック基板を提供しようとすることである。
この発明の他の目的は、上述した多層セラミック基板を製造するための好ましい方法を提供しようとすることである。
この発明は、第1の熱膨張係数を持つ2つの表層セラミック部の間に、第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備える、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ少なくとも一方の表層セラミック部と連接した状態で、第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられていることを特徴としている。
側面セラミック部が有する第3の熱膨張係数は、表層セラミック部が有する第1の熱膨張係数と実質的に同等であることが好ましい。なお、第3の熱膨張係数と第1の熱膨張係数とが同等でない場合には、第3の熱膨張係数は第1の熱膨張係数より大きいことが好ましい。
この発明に係る多層セラミック基板において、2つの表層セラミック部のうち、実装に際してマザー基板側に位置する表層セラミック部のみが側面セラミック部と連接していれば十分である。
この発明に係る多層セラミック基板が、セラミック積層体の側面に沿って形成される側面電極をさらに備える場合、側面電極の周縁部の少なくとも一部に接するように側面セラミック部が設けられていることが好ましい。
表層セラミック部、内層セラミック部および側面セラミック部は、低温焼結セラミックからなることが好ましい。この場合、この発明に係る多層セラミック基板が、表層セラミック部および/または内層セラミック部に関連して設けられる導体パターンを備えているとき、導体パターンは銀または銅を主成分とすることが好ましい。
この発明に係る多層セラミック基板は、セラミック積層体の、実装に際してマザー基板側とは反対側の面に搭載される、表面実装型電子部品をさらに備えていてもよい。
この発明は、上述したような多層セラミック基板を製造する方法にも向けられる。
この発明に係る多層セラミック基板の製造方法は、第1の好ましい実施態様では、焼成されたとき表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部となる未焼成の内層セラミック部とを積層した構造を有するとともに、焼成されたとき側面セラミック部となる未焼成の側面セラミック部をその一部に有する、複数の未焼成のセラミック積層体の集合体である未焼成の集合基板を作製する工程と、未焼成の集合基板を焼成する工程と、セラミック部が側面に露出するように、集合基板を分割する工程とを備えることを特徴としている。ここで、上記焼成工程と上記分割工程とはいずれが先に実施されてもよい。
第2の好ましい実施態様では、焼成されたとき表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、未焼成の表層セラミック部に外方から突起物を押し込むことによって、未焼成の表層セラミック部の一部を内方へ変形させ、未焼成の表層セラミック部の一部をもって、焼成されたとき側面セラミック部となる未焼成の側面セラミック部を形成する工程と、未焼成のセラミック積層体を焼成する工程とを備えることを特徴としている。
第3の好ましい実施態様では、焼成されたとき表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、未焼成のセラミック積層体の側面の少なくとも一部に、焼成されたとき側面セラミック部となる未焼成の側面セラミック部を付与する工程と、未焼成の側面セラミック部が付与された未焼成のセラミック積層体を焼成する工程とを備えることを特徴としている。
この発明に係る多層セラミック基板によれば、表層セラミック部が有する第1の熱膨張係数が、内層セラミック部が有する第2の熱膨張係数より小さくされるので、焼成後の冷却過程で表層セラミック部に圧縮応力を発生させることができ、その結果、多層セラミック基板の抗折強度を高めることができるばかりでなく、セラミック積層体の側面にも、少なくとも一方の表層セラミック部と連接した状態で、内層セラミック部が有する第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられているので、側面を起点とするクラック等の破壊を生じさせにくくすることができる。
したがって、この発明に係る多層セラミック基板がマザー基板上に実装された状態において、落下や撓みなどの衝撃、あるいは熱応力が加わっても、これらに十分耐え得る強度を多層セラミック基板に対して与えることができる。
上述したように、多層セラミック基板がマザー基板上に実装される場合、側面セラミック部は、マザー基板側に位置する表層セラミック部のみと連接していれば、その効果を十分に発揮することができる。
多層セラミック基板が側面電極を備える場合、側面電極の周縁部の少なくとも一部に接するように側面セラミック部が設けられていると、側面電極の周縁部での強度が向上し、結果として、側面電極の剥離が生じにくくなる。
表層セラミック部、内層セラミック部および側面セラミック部が、低温焼結セラミックからなるとき、導体パターンの主成分として、銀または銅を用いても、セラミック積層体を焼結させるための焼成と同時焼成が可能であるとともに、導体パターンの電気抵抗を低くすることができ、導体パターンの電気抵抗に起因する損失を低減することができる。
この発明に係る多層セラミック基板の製造方法についての第1の実施態様によれば、複数のセラミック積層体の集合体である集合基板の状態で製造工程を進めることができるので、能率的に多層セラミック基板を製造することができる。
この発明に係る多層セラミック基板の製造方法についての第2の実施態様によれば、未焼成の表層セラミック部の一部を変形させることによって、側面セラミック部が形成されるので、側面セラミック部の形成のための工程を簡易化することができる。また、第2の実施態様によっても、第1の実施態様の場合と同様、複数のセラミック積層体の集合体である集合基板の状態で、多層セラミック基板を製造するための工程を進めることができる。
この発明に係る多層セラミック基板の製造方法についての第3の実施態様によれば、未焼成のセラミック積層体を得た後、この未焼成のセラミック積層体の側面に未焼成の側面セラミック部を付与するようにしているので、側面セラミック部を備えない多層セラミック基板の製造方法を大幅に変更することなく、側面セラミック部を備える多層セラミック基板を製造することができる。
図1ないし図3は、この発明の第1の実施形態を説明するためのものである。図1(a)は多層セラミック基板11を示す断面図であり、図1(b)は、図1(a)の線B−Bに沿う断面図である。図2および図3は、図1に示した多層セラミック基板11の製造方法を説明するためのものである。
図1を参照して、多層セラミック基板11は、内層セラミック部12ならびに内層セラミック部12を積層方向に挟むように位置する2つの表層セラミック部13および14とからなる積層構造を有する、セラミック積層体15を備えている。内層セラミック部12は、少なくとも1つの内層部セラミック層16をもって構成され、表層セラミック部13および14は、それぞれ、少なくとも1つの表層部セラミック層17および18をもって構成されている。
多層セラミック基板11は、好ましくは銀または銅を主成分とする導体パターンを備えている。導体パターンは、内層セラミック部12ならびに/または表層セラミック部13および14に関連して設けられるものであり、たとえばコンデンサまたはインダクタのような受動素子を構成したり、あるいは素子間の電気的接続のような接続配線を行なったりするためのものである。
導体パターンとしては、セラミック積層体15の内部に形成されるいくつかの内部導体膜19、第1の表層セラミック部13の外表面上に形成されるいくつかの表面導体膜12、セラミック積層体15の積層方向に延びる側面21に沿って形成されるいくつかの側面電極22、ならびに、導体膜19および20のいずれかと電気的に接続されかつセラミック層16〜18のいずれか特定のものを厚み方向に貫通するように設けられるいくつかのビアホール導体23がある。
図1(a)において、多層セラミック基板11を実装するためのマザー基板24が想像線で示されている。上述した側面電極22は、マザー基板24への実装に際して、マザー基板24側の導電ランドとはんだ付けされ、電気的に接続される。
セラミック積層体15の、実装に際してマザー基板24側とは反対側の面には、破線で示すように、表面実装型電子部品25が搭載される。表面実装型電子部品25は、特定の表面導体膜20と電気的に接続される。
セラミック積層体15において、表層セラミック部13および14の熱膨張係数は、内層セラミック部12の熱膨張係数より小さくされる。これにより、セラミック積層体15に対して、高い抗折強度を与えることができる。
この発明の特徴的構成として、セラミック積層体15には、その側面21の少なくとも一部に沿った状態で、側面セラミック部26が設けられている。側面セラミック部26は、内層セラミック部12が有する熱膨張係数より小さな熱膨張係数を有している。側面セラミック部26の熱膨張係数は、好ましくは、表層セラミック部13および14の熱膨張係数と実質的に同等とされる。なお、側面セラミック部26の熱膨張係数は、内層セラミック部12の熱膨張係数より小さければ十分であるが、表層セラミック部13および14の熱膨張係数との関係で言えば、両者が異なる場合、表層セラミック部13および14の熱膨張係数より大きい方が好ましい。
側面セラミック部26は、表層セラミック部13および14の少なくとも一方と連接した状態で設けられるが、側面セラミック部26と連接するのは、この実施形態のように、マザー基板24側に位置する表層セラミック部14であることが好ましい。側面セラミック部26の存在は、セラミック積層体15の側面21での強度を向上させるが、上述のように、マザー基板24側に位置する表層セラミック部14が側面セラミック部26と連接していると、多層セラミック基板11がマザー基板24上に実装された状態で及ぼされやすい衝撃や熱応力による破壊から多層セラミック基板11を効果的に保護することができる。
側面セラミック部26は、側面電極22の周縁部の少なくとも一部に接するように設けられることが好ましい。この実施形態では、より好ましく、側面セラミック部26は、側面電極22の周縁部の全体にわたって接するように設けられている。これによって、側面電極22の近傍での強度が向上し、衝撃や熱応力によっても、側面電極22が剥離されにくくすることができる。
前述したように、内層セラミック部12の熱膨張係数より、表層セラミック部13および14の熱膨張係数ならびに側面セラミック部26の熱膨張係数が小さくされる。このような熱膨張係数の大小関係を実現するため、一例として、内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26の材料が次のように選ばれる。
内層セラミック部12、表層セラミック部13および14ならび側面セラミック部26は、好ましくは、非ガラス系セラミック材料から構成される。非ガラス系セラミック材料は、たとえばクォーツおよび/またはクリストバライトのようなSiO系結晶相を含んでいる。この場合、このSiO系結晶相の割合を変更することにより、熱膨張係数を調整することができる。より具体的には、SiO系結晶相の割合について、表層セラミック部13および14ならびに側面セラミック部26の方が内層セラミック部12より少なくされることにより、表層セラミック部13および14ならびに側面セラミック部26の熱膨張係数を内層セラミック部12の熱膨張係数より小さくすることができる。
表層セラミック部13および14ならびに側面セラミック部26と内層セラミック部12とは、SiO系結晶相の割合を除き、互いに実質的に同組成の材料によって形成されていることが好ましい。これによって、表層セラミック部13および14ならびに側面セラミック部26と内層セラミック部12との間で良好な接合状態を得ることができ、デラミネーションなどの欠陥が生じにくくなる。
なお、表層セラミック部13および14ならびに側面セラミック部26と内層セラミック部12とは、上述のように、互いに実質的に同組成の材料によって形成されることが好ましいが、ここで、「実質的に同組成」とは、SiO系結晶相のほか、少なくとも1種類(好ましくは2種類以上)の同じ結晶相が析出し得る組成のことを言う。
内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26は、より具体的には、BaO−Al−SiO系低温焼結セラミック材料によって形成されていることが好ましい。これによって、内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26自体の抗折強度を高めることができるとともに、焼成工程において、たとえば950〜1040℃といった比較的低温での焼結が可能である。そのため、前述した導体膜19および20、側面電極22ならびにビアホール導体23のような導体パターンが銀または銅を主成分とするとき、これら導体パターンの焼成を、セラミック積層体15を得るための焼成と同時に行なうことができる。BaO−Al−SiO系低温焼結セラミック材料は、代表的な非ガラス系材料であるが、このほか、Al−CaO−SiO−MgO−B系低温焼結セラミック材料(非ガラス系)を用いることもできる。
上述したBaO−Al−SiO系低温焼結セラミック材料は、BaをBaOに換算して4.0〜50.0重量%、AlをAlに換算して2.0〜60.0重量%、およびSiをSiOに換算して4.0〜70.0重量%含有することが好ましい。
BaがBaOに換算して4.0重量%未満か、50.0重量%を超えると、焼結性が悪化して焼結体が十分に緻密化しにくくなり、Qの低下を招くことがある。AlをAlに換算して2.0重量%未満であると、抗折強度の向上に寄与するAl化合物が十分析出せず、抗折強度を十分に高めることができない。他方、AlがAlに換算して60.0重量%を超えると、焼結性が悪化して焼結体が十分に緻密化しないため、抗折強度の低下を招くことがある。SiがSiOに換算して4.0重量%未満か、70.0重量%を超えると、焼結性が悪化して焼結体が十分に緻密化しにくくなり、Qの低下を招くことがある。なお、上述した組成系のBaO−Al−SiO系低温焼結セラミック材料は、クォーツ、クリストバライトのSiO系結晶相のほか、サンボルナイト、セルシアンアルミナの結晶相を析出し得る。
なお、BaO−Al−SiO系低温焼結セラミック材料には、1〜30重量%の範囲でBが添加されることが好ましい。これによって、焼結性を向上させ、焼結体をより緻密化することができるからである。
以上、BaO−Al−SiO系低温焼結セラミック材料(非ガラス系)について説明したが、内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26のためのセラミック材料はこれに限定されるものではない。たとえば、ガラス複合系や結晶化ガラス系の低温焼結セラミック材料であっても、SiO系結晶相を有するものであれば、同様に好適に用いることができる。
多層セラミック基板11において、内層セラミック部12の厚みは50〜1500μm、表層セラミック部13および14の各々の厚みは5〜150μmであることが好ましい。その理由は次のとおりである。
表層セラミック部13および14と内層セラミック部12との界面において熱膨張係数の差による応力が働く。より詳細には、表層セラミック部13および14側では圧縮応力が働き、この圧縮応力は、界面からの距離が大きくなるに従い小さくなる。他方、内層セラミック部12側には引っ張り応力が働き、この引っ張り応力は、界面からの距離が大きくなるに従い小さくなる。これは、距離に従い、応力が緩和されることによる。この距離が150μmを超えると、表面には圧縮応力がほぼ作用しなくなり、その効果がほとんど見られなくなるため、表層セラミック部13および14の各々の厚みは150μm以下であることが好ましい。
他方、表層セラミック部13および14の各々の厚みが5μm未満になると、引っ張り応力が働いているために強度低下した内層セラミック部12が表面から5μm未満の表面近傍領域に存在することになる。このため、表面近傍の内層セラミック部12から破壊が起こりやすくなり、表層セラミック部13および14に圧縮応力を形成することによって強化した効果が見られなくなる。したがって、表層セラミック部13および14の各々の厚みは5μm以上であることが好ましい。
上述のような多層セラミック基板11は、好ましくは、次のようにして製造される。
多層セラミック基板11を製造するため、図2に示すような複数の未焼成のセラミック積層体31の集合体である未焼成の集合基板32が作製される。未焼成のセラミック積層体31は、焼成されることによって、多層セラミック基板11となるべきものであって、焼成されたとき、それぞれ、多層セラミック基板11における内層セラミック部12となる未焼成の内層セラミック部33、表層セラミック部13および14となる未焼成の表層セラミック部34および35、ならびに側面セラミック部26となる未焼成の側面セラミック部36を備えている。また、未焼成のセラミック積層体31は、内部導体膜19、表面導体膜20、側面電極22およびビアホール導体23の各々の未焼成状態のものを備えている。
集合基板32は、ここから複数のセラミック積層体15または未焼成のセラミック積層体31を取り出すため、1点鎖線で示す分割線37に沿って分割される。
前述した側面電極22は、集合基板32において形成されたスルーホール導体を分割線37に沿って分割することによって得られるものである。
未焼成の内層セラミック部33、未焼成の表層セラミック部34および35ならびに未焼成の側面セラミック部36は、たとえばBaO−Al−SiO系低温焼結セラミック材料のための原料のように、少なくともSiOを含み、かつ、焼成されたとき、SiO系結晶相を生成する材料を含んでいる。そして、焼成後において、前述したように、表層セラミック部13および14ならびに側面セラミック部26におけるSiO系結晶相の割合は、内層セラミック部12におけるSiO系結晶相の割合よりも少なくなるように、未焼成の表層セラミック部34および35、側面セラミック部36ならびに内層セラミック部33の各組成が選ばれる。
SiO系結晶相の割合についての上述したような特定的な関係が達成されるようにするため、第1の好ましい実施態様では、未焼成の表層セラミック部34および35ならびに側面セラミック部36に含まれるSiOの割合が、未焼成の内層セラミック部33に含まれるSiOの割合よりも少なくされる。第2の好ましい実施態様では、未焼成の表層セラミック部34および35ならびに側面セラミック部36と未焼成の内層セラミック部33とは互いに実質的に同組成の材料によって形成されており、未焼成の表層セラミック部34および35ならびに側面セラミック部36に含まれる無機材料を作製する際に適用される仮焼温度が、未焼成の内層セラミック部33に含まれる無機材料を作製する際に適用される仮焼温度よりも高くされる。
未焼成の内層セラミック部33は、焼成されたとき内層部セラミック層16となる内層部セラミックグリーンシート38をもって構成され、未焼成の表層セラミック部34および35は、それぞれ、焼成されたとき表層部セラミック層17および18となる表層部セラミックグリーンシート39および40をもって構成されている。なお、未焼成の集合基板32を作製するため、内層部セラミックグリーンシート38ならびに表層部セラミックグリーンシート39および40が用意され、これらが所定の順序で積層され、次いで圧着されるのが通常であるが、セラミックグリーンシート38〜40の各々に対応する生のセラミック層を厚膜印刷により形成することによって、未焼成の集合基板32を作製するようにしてもよい。
図2に示すように、内層部セラミックグリーンシート38の特定のものに関連して、未焼成の側面セラミック部36が形成されている。図2に示した実施形態では、未焼成の表層セラミック部35に隣接する内層部セラミックグリーンシート38(A)とこれに隣接する内層部セラミックグリーンシート38(B)に関連して、未焼成の側面セラミック部36が形成されている。
図3には、内層部セラミックグリーンシート38(A)の積層前の状態が示されている。積層前において、内層部セラミックグリーンシート38(A)には、貫通孔41が設けられ、貫通孔41内に未焼成の側面セラミック部36となるべきセラミックスラリーが充填される。次いで、未焼成の側面セラミック部36に貫通孔42が設けられ、貫通孔42内に側面電極22となるべき導電性ペーストが充填される。内層部セラミックグリーンシート38(A)には、さらに、内部導体膜19およびビアホール導体23となるべき導電性ペーストが付与されている。
他の内層部セラミックグリーンシート38ならびに表層部セラミックグリーンシート39および40においても、上述のことから容易に類推できるように、必要に応じて、所定の形態で未焼成の側面セラミック部36となるべきセラミックスラリー、導体膜19および20、側面電極22ならびにビアホール導体23となるべき導電性ペーストが付与される。
次に、未焼成の集合基板32が焼成される。一例として、導体膜19および20、側面電極22ならびにビアホール導体23の導電成分として銅が用いられ、未焼成の内層セラミック部33、未焼成の表層セラミック部34および35ならびに未焼成の側面セラミック部36がBaO−Al−SiO系低温焼結セラミック材料のための原料を含む組成である場合には、還元性雰囲気中において、950〜1040℃の温度で焼成される。この焼成の結果、集合基板32が焼結する。
次に、集合基板32が分割線37に沿って分割され、それによって、図1に示したセラミック積層体15が得られる。前述した焼成工程は、この分割工程の後に実施されてもよい。
なお、未焼成の内層セラミック部33、未焼成の表層セラミック部34および35ならびに未焼成の側面セラミック部36が焼結する温度では実質的に焼結しないAl等の無機材料を含む、拘束用グリーンシートが用意され、未焼成の集合基板32または分割後の未焼成のセラミック積層体31の少なくとも一方の主面上に拘束用グリーンシートを配置した状態で焼成工程を実施してもよい。この場合、拘束用グリーンシートは、焼成工程において実質的に焼結しないので収縮が生じず、未焼成のセラミック積層体31に対して主面方向での収縮を抑制するように作用する。その結果、得られた焼結後のセラミック積層体15の不所望な変形を抑制し、寸法精度を高めることができるとともに、焼成時において、未焼成の表層セラミック部34および35と未焼成の内層セラミック部33との間で剥がれを生じにくくすることができる。
図4は、この発明の第2の実施形態による多層セラミック基板11aを示す断面図である。図4は、図1(a)に相当する図であり、図4において、図1(a)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図4に示した多層セラミック基板11aでは、側面セラミック部26がセラミック積層体15の側面21の全域に沿うように設けられていることを特徴としている。したがって、側面セラミック部26は、2つの表層セラミック部13および14の双方と連接した状態となっている。
このような多層セラミック基板11aによれば、図1に示した多層セラミック基板11に比べて、側面21での強度をより高くすることができる。
図5および図6は、この発明の第3の実施形態を説明するためのもので、図5は多層セラミック基板11bを示す断面図であり、図6は、図5に示した多層セラミック基板11bの製造方法を説明するための断面図である。図5および図6において、前述した図1ないし図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図5および図6では、図1等に示した内部導体膜19、表面導体膜20およびビアホール導体23ならびに表面実装型電子部品25の図示が省略されている。
図5を参照して、多層セラミック基板11bに備えるセラミック積層体15は、その底面端部において変形が生じている。その結果、表層セラミック部14の一部が側面セラミック部26を構成している。そして、この部分に、表層セラミック部14が側面セラミック部26と連接する状態が得られている。また、底面導体膜45が形成されるが、この底面導体膜45の一部が側面電極22を構成している。そして、この側面電極22の周縁部に接するように側面セラミック部26が位置している。
上述のような多層セラミック基板11bは、好ましくは、次のようにして製造される。
図6(1)に示すような複数のセラミック積層体15のための複数の未焼成のセラミック積層体31の集合体である未焼成の集合基板32が用意される。未焼成のセラミック積層体31は、焼成されたとき内層セラミック部12となる未焼成の内層セラミック部33と、焼成されたとき表層セラミック部13および14となる未焼成の表層セラミック部34および35とを積層した構造を有している。
集合基板32は、分割線37に沿って分割されることにより、複数のセラミック積層体15または未焼成のセラミック積層体31が取り出される。集合基板32には、各分割線37を跨ぐように、底面導体膜45が導電性ペーストによって形成されている。
他方、同じく図6(1)に示すように、分割線37の位置に対応するように位置合わせされた突起物46が形成されたプレス型47が用意される。
次に、矢印48および49で示すように、未焼成の集合基板32とプレス型47とが互いに近づけられる。このとき、突起物46は、未焼成の表層セラミック部35に外方から押し込まれる。その結果、図6(2)に示すように、未焼成の表層セラミック部35の分割線37の位置にある一部が内方へ変形し、未焼成の表層セラミック部35の一部をもって、焼成されたとき側面セラミック部26となる未焼成の側面セラミック部36が形成される。
上述の未焼成の表層セラミック部35の変形に伴われて、底面導体膜45も変形し、底面導体膜45の一部によって、側面電極22が形成される。
次に、未焼成の集合基板32が焼成される。その結果、集合基板32が焼結する。
次に、集合基板32が分割線37に沿って分割され、それによって、図5に示したセラミック積層体15が得られる。この分割工程において、表層セラミック部14の内方へ変形した部分は、分割を容易にするように作用する。なお、焼成工程は、分割工程の後に実施されてもよい。
図7、図8、図9および図10は、この発明の第4、第5、第6および第7の実施形態による多層セラミック基板11c、11d、11eおよび11fをそれぞれ示す断面図である。図7ないし図10において、図1(a)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図7ないし図10においても、図1に示した導体膜19および20ならびにビアホール導体23に相当する要素については図示が省略されている。
図7に示した多層セラミック基板11cは、好ましくは、次のようにして製造される。
まず、焼成されたとき、表装セラミック部13および14となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部12となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体が作製される。
次いで、未焼成のセラミック積層体の側面の全域に、焼成されたとき側面セラミック部26となる未焼成の側面セラミック部を付与するため、所定の組成のセラミックスラリーが塗布される。
次に、未焼成の側面セラミック部が付与された未焼成のセラミック積層体が焼成される。そして、側面電極22が、セラミック積層体15の側面から底面へと延びるように、導電性ペーストの塗布および焼き付けによって形成される。
次に、図8に示した多層セラミック基板11dは、図7に示した多層セラミック基板11cと比較して、側面セラミック部26がセラミック積層体15の側面21の一部に沿って形成されていることを特徴としている。
次に、図9に示した多層セラミック基板11eは、図7に示した多層セラミック基板11cと比較して、側面電極22に代えて、底面導体膜52が形成されることを特徴としている。多層セラミック基板11eがマザー基板上に実装されるとき、底面導体膜52がマザー基板側の導電ランドと電気的に接続される。
次に、図10に示した多層セラミック基板11fは、キャビティ55を備えることを特徴としている。キャビティ55は、多層セラミック基板11cが実装されるマザー基板24側に開口を向けている。また、キャビティ55の周囲の土手部56に底面導体膜57が形成され、底面導体膜57がマザー基板24側の導電ランドと電気的に接続される。
このような多層セラミック基板11fにおいて、側面セラミック部26が、表層セラミック部14と連接した状態で設けられる。図10では、側面セラミック部26が土手部56にのみ設けられたが、さらに上面側の表層セラミック部13に連接するように設けられてもよい。
図10に示した側面セラミック部26は、図2を参照して説明した方法と実質的に同様の方法によって設けられるものであるが、図6を参照して説明した方法と実質的に同様の方法あるいは図7を参照して説明した方法と実質的に同様の方法によって設けられてもよい。
この発明の第1の実施形態による多層セラミック基板11を示すもので、(a)は正面方向から示した断面図であり、(b)は(a)の線B−Bに沿う断面図である。 図1に示した多層セラミック基板11の製造の途中で作製される未焼成の集合基板32を示す断面図である。 図2に示した内層部セラミックグリーンシート38(A)の積層前の状態を単独で示す断面図である。 この発明の第2の実施形態による多層セラミック基板11aを示す断面図である。 この発明の第3の実施形態による多層セラミック基板11bを示す断面図である。 図5に示した多層セラミック基板11bの製造方法を説明するためのもので、未焼成の集合基板32を示す断面図である。 この発明の第4の実施形態による多層セラミック基板11cを示す断面図である。 この発明の第5の実施形態による多層セラミック基板11dを示す断面図である。 この発明の第6の実施形態による多層セラミック基板11eを示す断面図である。 この発明の第7の実施形態による多層セラミック基板11fを示す断面図である。 この発明にとって興味ある従来の多層セラミック基板1を示す断面図である。
符号の説明
11,11a〜11f 多層セラミック基板
12 内層セラミック部
13,14 表層セラミック部
15 セラミック積層体、
21 側面
22 側面電極
24 マザー基板
25 表面実装型電子部品
26 側面セラミック部
31 未焼成のセラミック積層体
32 集合基板
33 未焼成の内層セラミック部
34,35 未焼成の表層セラミック部
36 未焼成の側面セラミック部
37 分割線
46 突起物

Claims (9)

  1. 第1の熱膨張係数を持つ2つの表層セラミック部の間に、前記第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備え、前記セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ少なくとも一方の前記表層セラミック部と連接した状態で、前記第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられている、多層セラミック基板。
  2. 前記第3の熱膨張係数は、前記第1の熱膨張係数と実質的に同等か、前記第1の熱膨張係数より大きい、請求項1に記載の多層セラミック基板。
  3. 2つの前記表層セラミック部のうち、実装に際してマザー基板側に位置する前記表層セラミック部のみが前記側面セラミック部と連接している、請求項1または2に記載の多層セラミック基板。
  4. 前記セラミック積層体の側面に沿って形成される側面電極をさらに備え、前記側面電極の周縁部の少なくとも一部に接するように前記側面セラミック部が設けられている、請求項1ないし3のいずれかに記載の多層セラミック基板。
  5. 前記表層セラミック部、前記内層セラミック部および前記側面セラミック部は、低温焼結セラミックからなり、さらに、前記表層セラミック部および/または前記内層セラミック部に関連して設けられかつ銀または銅を主成分とする、導体パターンを備える、請求項1ないし4のいずれかに記載の多層セラミック基板。
  6. 前記セラミック積層体の、実装に際してマザー基板側とは反対側の面に搭載される、表面実装型電子部品をさらに備える、請求項1ないし5のいずれかに記載の多層セラミック基板。
  7. 第1の熱膨張係数を持つ2つの表層セラミック部の間に、前記第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備え、前記セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ前記表層セラミック部と連接した状態で、前記第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられている、多層セラミック基板を製造する方法であって、
    焼成されたとき前記表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき前記内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有するとともに、焼成されたとき前記側面セラミック部となる未焼成の側面セラミック部をその一部に有する、複数の未焼成のセラミック積層体の集合体である未焼成の集合基板を作製する工程と、
    前記未焼成の集合基板を焼成する工程と、
    前記側面セラミック部が側面に露出するように、前記集合基板を分割する工程と
    を備える、多層セラミック基板の製造方法。
  8. 第1の熱膨張係数を持つ2つの表層セラミック部の間に、前記第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備え、前記セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ前記表層セラミック部と連接した状態で、前記第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられている、多層セラミック基板を製造する方法であって、
    焼成されたとき前記表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき前記内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、
    前記未焼成の表層セラミック部に外方から突起物を押し込むことによって、前記未焼成の表層セラミック部の一部を内方へ変形させ、前記未焼成の表層セラミック部の一部をもって、焼成されたとき前記側面セラミック部となる未焼成の側面セラミック部を形成する工程と、
    前記未焼成のセラミック積層体を焼成する工程と
    を備える、多層セラミック基板の製造方法。
  9. 第1の熱膨張係数を持つ2つの表層セラミック部の間に、前記第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備え、前記セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ前記表層セラミック部と連接した状態で、前記第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられている、多層セラミック基板を製造する方法であって、
    焼成されたとき前記表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき前記内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、
    前記未焼成のセラミック積層体の側面の少なくとも一部に、焼成されたとき前記側面セラミック部となる未焼成の側面セラミック部を付与する工程と、
    前記未焼成の側面セラミック部が付与された前記未焼成のセラミック積層体を焼成する工程と
    を備える、多層セラミック基板の製造方法。
JP2006257150A 2006-09-22 2006-09-22 多層セラミック基板およびその製造方法 Expired - Fee Related JP4788544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006257150A JP4788544B2 (ja) 2006-09-22 2006-09-22 多層セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006257150A JP4788544B2 (ja) 2006-09-22 2006-09-22 多層セラミック基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008078454A JP2008078454A (ja) 2008-04-03
JP4788544B2 true JP4788544B2 (ja) 2011-10-05

Family

ID=39350198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006257150A Expired - Fee Related JP4788544B2 (ja) 2006-09-22 2006-09-22 多層セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4788544B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5600474B2 (ja) * 2010-05-12 2014-10-01 日本特殊陶業株式会社 セラミック多層配線基板の製造方法
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9659478B1 (en) 2013-12-16 2017-05-23 Multek Technologies, Ltd. Wearable electronic stress and strain indicator
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
WO2017096167A1 (en) * 2015-12-02 2017-06-08 Multek Technologies Limited Pcb hybrid redistribution layer
US20170238416A1 (en) 2016-02-17 2017-08-17 Multek Technologies Limited Dummy core restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI

Also Published As

Publication number Publication date
JP2008078454A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
KR102093157B1 (ko) 다층 세라믹 기판
JP5182367B2 (ja) 多層セラミック基板およびその製造方法
WO2013058351A1 (ja) 多層配線基板、プローブカード及び多層配線基板の製造方法
JP2007317711A (ja) 積層基板及びその製造方法
WO2011148678A1 (ja) Lc共焼結基板及びその製造方法
WO2014156393A1 (ja) 絶縁性セラミックペースト、セラミック電子部品およびその製造方法
JP2010080679A (ja) 半導体装置の製造方法
JP4765330B2 (ja) 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
JP2010016141A (ja) 部品内蔵セラミックス基板およびその製造方法
JP2004200679A (ja) 多層回路基板の製造方法
JP2008159725A (ja) セラミック多層基板およびその製造方法
JP2008159726A (ja) 多層配線基板
KR100992238B1 (ko) 무수축 세라믹 기판의 제조 방법
JP4339139B2 (ja) セラミック配線基板
JP2012004422A (ja) セラミック多層基板
JP2004235374A (ja) コンデンサ内蔵基板及びチップ状コンデンサ
KR100992273B1 (ko) 다층 세라믹 기판
JP4466863B2 (ja) 多層セラミックス基板
JP2006181738A (ja) セラミック積層体
JP5046099B2 (ja) 多層セラミックス基板の製造方法
JP6336841B2 (ja) 配線基板
KR101069952B1 (ko) 저온 동시 소성 세라믹 기판 및 그의 제조방법
JP2005191129A (ja) セラミック多層複合基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081216

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4788544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees