JP4466863B2 - 多層セラミックス基板 - Google Patents

多層セラミックス基板 Download PDF

Info

Publication number
JP4466863B2
JP4466863B2 JP2005270676A JP2005270676A JP4466863B2 JP 4466863 B2 JP4466863 B2 JP 4466863B2 JP 2005270676 A JP2005270676 A JP 2005270676A JP 2005270676 A JP2005270676 A JP 2005270676A JP 4466863 B2 JP4466863 B2 JP 4466863B2
Authority
JP
Japan
Prior art keywords
conductor
ceramic substrate
multilayer ceramic
glass
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005270676A
Other languages
English (en)
Other versions
JP2007081320A (ja
Inventor
知子 中村
克彦 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005270676A priority Critical patent/JP4466863B2/ja
Publication of JP2007081320A publication Critical patent/JP2007081320A/ja
Application granted granted Critical
Publication of JP4466863B2 publication Critical patent/JP4466863B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、例えばビアホール導体等の内部導体を有する多層セラミックス基板に関するものであり、特に、内部導体周囲の欠陥を防止する技術に関する。
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミッスク基板が提案され実用化されている。多層セラミックス基板は、複数のセラミックス層を積層することにより構成され、各セラミックス層に配線導体や電子素子等を一体に作り込むことで、高密度実装が可能となっている。
前記多層セラミックス基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記グリーンシートは、この焼成工程における焼結に伴って必ず収縮し、多層セラミックス基板の寸法精度を低下する大きな要因となっている。具体的には、前記収縮に伴って収縮バラツキが発生し、最終的に得られる多層セラミックス基板においては、寸法精度は、0.5%程度に留まっている。
このような状況から、多層セラミックス基板の焼成工程において、グリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法が提案されている(例えば、特許文献1等を参照)。特許文献1等にも記載されるように、前記焼成温度でも収縮しないシートをグリーンシートの積層体に貼り付け、この状態で焼成を行うと、前記面内方向の収縮が抑制され、厚さ方向にのみ収縮する。この方法によれば、多層セラミックス基板の面内方向の寸法精度を例えば0.05%程度にまで改善することが可能である。
ところで、多層セラミックス基板においては、層間接続を図るためのビアホール導体等の内部導体の形成が必須であり、前記多層セラミックス基板の作製に際しては、例えばビアホールを形成し、ここに導体ペーストを充填して焼成することが行われる。この場合、導体ペーストとグリーンシートの熱収縮挙動の相違等により、内部導体(例えばビアホール導体)の周囲に空隙(欠陥)が発生することが知られている。このような欠陥の発生は、特に無収縮焼成方法において顕著である。
そこで、このような欠陥を解消するための技術も各方面で検討されている(例えば、特許文献2、3等を参照)。例えば、特許文献2記載の発明では、ビア孔に充填される導体組成物として、Ag等の導電性粉末と、Mo化合物またはMo金属とを含有する多層セラミック基板用導電組成物を用いることで、焼成後の電極近傍に欠陥を生じない多層セラミック基板の製造を可能としている。同様に、特許文献3記載の発明では、ビアホール導体をAgとWとから構成することで、ビアホール導体とビアホールの内壁との間に隙間が生じないようにしている。
特開平10−75060号公報 特開2003−133745号公報 特許第2732171号公報
しかしながら、本発明者らが検討を重ねたところ、前記各特許文献に掲載されるような内部導体を形成するための導電ペースト自体の収縮挙動の制御のみでは、必ずしも満足し得る結果が得られず、特に、前記無収縮焼成法により多層セラミックス基板を作製する場合等において、内部導体周囲に発生する欠陥を十分に抑えきれないことがわかった。また、例えば、特許文献2,3に記載されるようにMoやWの添加により導電ペーストの収縮を抑えようとする場合、ある程度の添加量が必要となり、内部導体の電気抵抗を上昇する原因となることも懸念される。
本発明は、このような従来の実情に鑑みて提案されたものであり、内部導体を有する多層セラミックス基板において、製造コストを上昇することなく内部導体周囲に生ずる欠陥を確実に解消可能とすることを目的とし、これにより信頼性の高い多層セラミックス基板を提供することを目的とする。
前述の目的を達成するために、本発明の多層セラミックス基板は、複数のガラスセラミックス層が積層されるとともに、内部導体を有する多層セラミックス基板であって、前記内部導体が導電材料としてAgを含有し、前記内部導体の少なくとも一部において、内部導体からの距離が100μm以下の領域にのみセルシアン構造を有する結晶が析出していることを特徴とする。
内部導体を有する多層セラミックス基板の焼成に際しては、内部導体とガラスセラミックス層(ガラスセラミックスグリーンシート)の熱収縮の相違により欠陥が発生するものと考えられており、前記各従来技術においても、この内部導体とガラスセラミックス層の熱収縮の相違を解消することに主眼が置かれている。
これに対して、本発明では、内部導体の周囲に結晶を析出させることで、前記欠陥の発生を抑制するようにしている。前記結晶の析出により欠陥の発生が抑えられる理由について、その詳細なメカニズムは不明であるが、結晶の析出が内部導体周囲における熱収縮挙動の相違を解消する方向に働いているものと推測される。
本発明によれば、内部導体周囲に生ずる欠陥を確実に解消することが可能であり、信頼性の高い多層セラミックス基板を提供することが可能である。また、本発明においては、内部導体に添加物等を加える必要がないので、内部導体の電気抵抗が低い多層セラミックス基板を提供することができ、製造コストも削減可能である。
以下、本発明を適用した多層セラミックス基板について、図面を参照して詳細に説明する。
本発明の多層セラミックス基板1は、図1に示すように、複数層のガラスセラミックス層2(ここでは4層のガラスセラミックス層2a〜2d)を積層し、これらガラスセラミックス層2a〜2dを貫通するビアホール導体3やガラスセラミックス層2a〜2dの両面に形成された表面導体4等の内部導体を設けてなるものである。
各ガラスセラミックス層2a〜2dは、所定のガラス組成を有する複合酸化物に例えばアルミナ(Al)等を加えたものを焼成することにより形成されるものである。ここで、ガラス組成を有する複合酸化物を構成する各酸化物としては、SiOやB、CaO、SrO、BaO、La、ZrO、TiO、MgO、ZnO、PbO、LiO、NaO、KO等を挙げることができ、これらを適宜組み合わせて用いればよい。多層セラミックス基板1を構成する各セラミックス層を前記ガラスセラミックス層とすることにより、低温での焼成が可能となる。
一方、内部導体のうちのビアホール導体3は、各ガラスセラミックス層2a〜2dに形成されたビアホールに導電ペーストの焼成により残存する導電材が充填形成された形で形成されており、このビアホール導体3によって各セラミックス層2a〜2dに形成された表面導体4間を電気的に接続したり、熱を伝導する等の機能を果たしている。ビアホール導体3の断面形状は、通常は概ね円形であるが、これに限らず、限られた形状スペース範囲において大きな断面積を得るために、例えば楕円形、長円形、正方形等、任意の形状とすることができる。
ここで、前記ビアホール導体3や表面導体4等の内部導体は、いずれも導体ペーストを焼成することにより形成されるが、通常は、導体ペーストに含まれる導電材料として例えば銀(Ag)が用いられている。勿論、これに限らず、Agと他の金属(例えばPd等)との合金であってもよいし、他の金属を導電材料として用いてもよい。
前述の構成を有する多層セラミックス基板においては、内部導体と周囲のガラスセラミックス層との熱収縮挙動の相違により、空隙等の欠陥が生ずるという現象が発生する。そこで、本発明においては、この内部導体周囲のガラスセラミックス層2に結晶を析出させ、前記欠陥を抑制することとする。
図2は、内部導体(例えばビアホール導体3)近傍のガラスセラミックス層2における結晶析出の様子を模式的に示すものである。ガラスセラミックス層2は、ガラス成分中にアルミナ等のセラミックス成分が分散した形態を有するが、本発明の場合、さらに前記ビアホール導体3の周囲に結晶Cが析出した状態となっている。
前記結晶Cは、前記ガラスセラミックス層2を構成するガラス成分やセラミックス成分等が反応することにより形成されるものと推測され、例えばガラス成分としてCa−B−Si系ガラスやSr−B−Si系ガラス、Ba−B−Si系ガラス等を用い、セラミックス成分としてアルミナ(Al)等を用いた場合に、いわゆるセルシアン構造を有する結晶が析出する。
セルシアン構造を有する結晶は、例えばSrAl Si 、BaAl Si 等の組成を有し、顕微鏡で観察することにより、前記ガラス成分やセラミックス成分と明瞭に区別することができる。また、前記セルシアン構造を有する結晶は、X線回折においてピークが出現し、X線回折チャートを解析することにより、その存在を確認することもできる。
前記結晶Cは、あまり広範な領域に析出すると却って効果が損なわれる可能性があり、内部導体(例えばビアホール導体3)からの距離Lが概ね100μm以下の領域での析出に止めることが好ましい。なお、前記結晶Cの析出は、前記範囲内のみに制約されるわけではなく、例えばガラスセラミックス層2の全体に分布していてもよい。この場合には、内部導体の周囲の領域での結晶Cの析出が他の部分よりも相対的に多ければよく、このような場合も、本発明で言うところの内部導体の周囲に結晶が析出している状態に相当するものとする。
前述のように内部導体周囲に結晶を析出させるためには、例えば焼成に際して、ガラスセラミックス層を構成するガラス成分の軟化点温度付近に所定時間維持すればよい。以下、前記多層セラミックス基板1の製造方法について説明する。
前述の多層セラミックス基板1を作製するには、先ず、図3(a)に示すように、焼成後に各ガラスセラミックス層となるガラスセラミックスグリーンシート21a〜21dを用意する。ガラスセラミックスグリーンシート21a〜21dは、前述の酸化物粉末(ガラス成分及びセラミックス成分)と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記有機ビヒクルとしては、公知のものがいずれも使用可能である。
前記ガラスセラミックスグリーンシート21a〜21dの形成後、所定の位置に貫通孔(ビアホール)を形成する。前ビアホールは、通常は円形の孔として形成され、ここに導体ペースト22を充填することによりビアホール導体が形成される。さらに、各ガラスセラミックスグリーンシート21a〜21dの表面に所定のパターンで導電ペーストを印刷し、表面導体パターン23を形成する。
前記ビアホールに充填される導体ペースト22や表面導体パターン23の形成に用いられる導体ペーストは、例えばAg、Ag−Pd合金、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものであるが、特にAgを用いた場合に前記欠陥の問題が顕著であるので、Agを導電材料とする導体ペーストを採用した場合に、本発明の適用が有効である。
前記導体ペーストにおいて、有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導体ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。
各ガラスセラミックスグリーンシート21a〜21dに内部導体となる導体ペースト22を充填し、表面導体パターン23を形成した後、図3(b)に示すように、これらを重ねて積層体とするが、このとき、積層体の両側(最外層)に、収縮抑制用グリーンシート24を拘束層として配し、焼成を行う。
収縮抑制用グリーンシート24には、前記ガラスセラミックスグリーンシート21a〜21dの焼成温度では収縮しない材料、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物が用いられ、これら収縮抑制用グリーンシート24間に積層体を挟み込み、焼成を行うことで、前記積層体の面内方向での収縮が抑えられる。
図3(b)は、いわゆる積層体の仮スタックの状態であるが、次に、図3(c)に示すようにプレスを行い、さらに図3(d)に示すように焼成を行う。焼成に際しては、ガラスセラミックスグリーンシート21a〜21dに含まれるガラス成分の軟化点近傍の温度に一定時間保持し、結晶の析出を促進する。その後、所定の温度まで昇温して焼成を行うが、焼成後には、前記ガラスセラミックスグリーンシート21a〜21dはガラスセラミックス層2a〜2dとなり、前記ビアホール内の導体ペースト23はビアホール導体3になる。同様に、表面導体パターン24も表面導体4となる。
前記焼成において、各ガラスセラミックスグリーンシート21a〜21dは、焼成に伴い収縮しているが、最も外側のガラスセラミックスグリーンシート21a,21dでは前記収縮抑制用グリーンシート24の拘束力が強く働き、ほとんど収縮していない。これに対して、積層方向の中央部分のガラスセラミックスグリーンシート21b,21cは、前記収縮抑制用グリーンシート24から離れているため、その拘束力が弱く、ある程度収縮する。したがって、内部導体の周囲、例えばビアホール導体3の周囲には空隙等の欠陥が発生し易くなるが、前記結晶を析出させているので、前記空隙等の欠陥の発生が確実に抑えられる。
焼成後には、図3(e)に示すように、熱膨張の差により前記収縮抑制用グリーンシート24は自然剥離され、本発明の多層セラミックス基板1が得られる。得られる多層セラミックス基板1においては、内部導体(ビアホール導体3や表面導体4)の周囲に欠陥が生ずることがなく、信頼性の高い多層セラミックス基板を実現することが可能である。
なお、前記拡散元素の拡散による欠陥防止効果は、前述の収縮抑制用グリーンシート24を配して焼成を行う無収縮焼成とした場合に大きいが、これに限らず、収縮抑制用グリーンシートを用いない場合にも同様の効果を得ることができる。
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
実施例1
ガラスセラミックスグリーンシートに貫通孔を形成し、ここにビアホール導体となる導体ペーストを充填して焼成を行った。ガラスセラミックスグリーンシートは、Sr−B−Si−Oガラスをガラス成分とするとともに、Alをセラミックス成分として含む誘電体シートであり、導電ペーストは、導電材料としてAgを含む導体ペーストを用いた。焼成は、α石英とトリジマイトを含む収縮抑制用グリーンシート(拘束層)を配し、無収縮焼成法により行った。
前記焼成に際して、ガラス成分の軟化点温度で1時間、5時間、及び10時間保持し、セルシアン結晶を析出させた。図4は、内部導体近傍の透過型電子顕微鏡写真である。ガラスセラミックス層は、ガラスとAl結晶とから構成されているが、さらにセルシアン結晶(SrAlSi)の析出が見られた。図5は、ガラスセラミックス層の内部導体と接した部分、及び内部導体から離れた部分のX線回折パターンである。内部導体から離れた部分では、Alのピークしか見られなが、内部導体と接した部分では、セルシアン結晶のピークが明瞭に観察される。
また、前記軟化点温度での保持時間による結晶の析出状態の相違を調べたところ、保持時間によって結晶が析出する範囲が異なることがわかった。具体的には、保持時間1時間の場合には内部導体からの距離が29μmまでの範囲において結晶が析出しており、保持時間5時間の場合には前記距離が50μmまでの範囲、保持時間10時間では前記距離が108μmまでの範囲においてセルシアン結晶が析出していた。そして、保持時間1時間及び5時間の場合には、いずれも欠陥の発生は見られなかったが、保持時間10時間では、欠陥が見られた。したがって、セルシアン結晶の析出範囲は、内部導体から100μm以内とすることが好ましいことがわかった。
実施例2
ガラスセラミックスグリーンシートのガラス成分をBa−B−Si−Oガラスに変え、他は実施例1と同様に焼成を行った。焼成に際して、ガラス成分の軟化点温度で1時間、5時間、及び10時間保持し、セルシアン結晶(BaAlSi)の析出の様子を調べたところ、保持時間1時間の場合には内部導体からの距離が40μmまでの範囲においてセルシアン結晶が析出しており、保持時間5時間の場合には前記距離が103μmまでの範囲、保持時間10時間では前記距離が145μmまでの範囲においてセルシアン結晶が析出していた。保持時間1時間の場合には、欠陥の発生は見られなかったが、保持時間5時間及び10時間の場合には、欠陥が見られた。
多層セラミックス基板の一例を示す概略断面図である。 内部導体近傍に結晶が析出した状態を示す模式図である。 多層セラミックス基板の製造プロセスを示す模式的な断面図であり、(a)はガラスセラミックスグリーンシート及び内部導体形成工程、(b)は仮スタック工程、(c)はプレス工程、(d)は焼成工程、(e)は収縮抑制用グリーンシート剥離工程を示す。 ビアホール導体近傍の透過型電子顕微鏡写真である。 ガラスセラミックス層の内部導体と接する部分及び内部導体から離れた部分のX線回折パターンである。
符号の説明
1 多層セラミックス基板、2a〜2d ガラスセラミックス層、3 ビアホール導体、4 表面導体、21a〜21d ガラスセラミックスグリーンシート、22 導体ペースト、23 表面導体パターン、24 収縮抑制用グリーンシート

Claims (3)

  1. 複数のガラスセラミックス層が積層されるとともに、内部導体を有する多層セラミックス基板であって、
    前記内部導体が導電材料としてAgを含有し、
    前記内部導体の少なくとも一部において、内部導体からの距離が100μm以下の領域にのみセルシアン構造を有する結晶が析出していることを特徴とする多層セラミックス基板。
  2. 前記結晶は、Sr、Baから選ばれる1種以上とSi、Al、Oを構成元素として含むことを特徴とする請求項1記載の多層セラミックス基板。
  3. 収縮抑制プロセスにより作製されたものであることを特徴とする請求項1または2記載の多層セラミックス基板。
JP2005270676A 2005-09-16 2005-09-16 多層セラミックス基板 Expired - Fee Related JP4466863B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005270676A JP4466863B2 (ja) 2005-09-16 2005-09-16 多層セラミックス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005270676A JP4466863B2 (ja) 2005-09-16 2005-09-16 多層セラミックス基板

Publications (2)

Publication Number Publication Date
JP2007081320A JP2007081320A (ja) 2007-03-29
JP4466863B2 true JP4466863B2 (ja) 2010-05-26

Family

ID=37941265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270676A Expired - Fee Related JP4466863B2 (ja) 2005-09-16 2005-09-16 多層セラミックス基板

Country Status (1)

Country Link
JP (1) JP4466863B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228888A1 (ja) * 2022-05-27 2023-11-30 京セラ株式会社 回路部品

Also Published As

Publication number Publication date
JP2007081320A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
WO2007004415A1 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP5158040B2 (ja) ガラスセラミックス基板
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP4279869B2 (ja) 多層セラミックス基板
JP4107437B2 (ja) 多層セラミックス基板及びその製造方法
WO2018037842A1 (ja) セラミック基板及び電子部品内蔵モジュール
JP4703212B2 (ja) 配線基板及びその製造方法
JP2010080679A (ja) 半導体装置の製造方法
US7749592B2 (en) Multilayer ceramic substrate
JPH1095686A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP4466863B2 (ja) 多層セラミックス基板
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP6493560B2 (ja) 多層セラミック基板及び電子部品
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP2006310340A (ja) 導体ペーストおよび成形体並びに配線基板
JP4797534B2 (ja) 多層セラミックス基板
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP2008159726A (ja) 多層配線基板
JP2005093846A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2004200679A (ja) 多層回路基板の製造方法
JP2010080683A (ja) 半導体装置の製造方法
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP2010056205A (ja) 半導体装置の製造方法
JP2007081321A (ja) 多層セラミックス基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4466863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees