JP2008112787A - 多層セラミックス基板及びその製造方法 - Google Patents

多層セラミックス基板及びその製造方法 Download PDF

Info

Publication number
JP2008112787A
JP2008112787A JP2006293764A JP2006293764A JP2008112787A JP 2008112787 A JP2008112787 A JP 2008112787A JP 2006293764 A JP2006293764 A JP 2006293764A JP 2006293764 A JP2006293764 A JP 2006293764A JP 2008112787 A JP2008112787 A JP 2008112787A
Authority
JP
Japan
Prior art keywords
ceramic substrate
conductive paste
glass
layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006293764A
Other languages
English (en)
Inventor
Tomoko Nakamura
知子 中村
Katsuhiko Igarashi
克彦 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006293764A priority Critical patent/JP2008112787A/ja
Publication of JP2008112787A publication Critical patent/JP2008112787A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】無収縮焼成技術で作製される多層セラミックス基板において、焼結金属導体のセラミックス基板層に対する接着強度を十分に確保するとともに、めっき不良の発生を抑える。
【解決手段】複数のセラミックス基板層2a〜2dが積層された積層体の表面に焼結金属導体(表面導体5)を有する。焼結金属導体として形成される表面導体5は、所定のパターンでセラミックス基板層2a,2d上に直接接して形成されており、且つセラミックス基板層2a,2dと接する側のガラス濃度が表面側のガラス濃度よりも大である。表面導体5の形成に際しては、セラミックスグリーンシート11a,11d上に所定のパターンを有する導電ペースト層を少なくとも2層形成し、これら導電ペースト層のうち最下層の導電ペースト層に含まれるガラス含有量を最上層の導電ペースト層に含まれるガラス含有量よりも大とする。
【選択図】図3

Description

本発明は、表面に焼結金属導体を有する多層セラミックス基板に関するものであり、さらにはその製造方法に関する。
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミッスク基板が提案され実用化されている。多層セラミックス基板は、複数のセラミックス基板層を積層することにより構成され、各セラミックス基板層に配線導体や電子素子等を一体に作り込むことで、高密度実装が可能となっている。
前記多層セラミックス基板は、複数のセラミックスグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記セラミックスグリーンシートは、この焼成工程における焼結に伴って必ず収縮し、多層セラミックス基板の寸法精度を低下する大きな要因となっている。具体的には、前記収縮に伴って収縮バラツキが発生し、最終的に得られる多層セラミックス基板においては、寸法精度は0.5%程度に留まっている。
このような状況から、多層セラミックス基板の焼成工程において、セラミックスグリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成技術が提案されている。焼成温度でも収縮しないシート(拘束層)をセラミックスグリーンシートの積層体に貼り付け、この状態で焼成を行うと、前記面内方向の収縮が抑制され、厚さ方向にのみ収縮する。この方法によれば、多層セラミックス基板の面内方向の寸法精度を例えば0.05%程度にまで改善することが可能である。
ところで、前述の多層セラミックス基板では、その外側表面にも配線導体(表面導体)が形成されるが、表面導体を焼結金属により形成する場合、使用する導体ペーストにガラスフリットを添加するのが一般的である(例えば、特許文献1等を参照)。焼結金属からなる表面導体(焼結金属導体)とセラミックス基板層との接着強度を確保する上でガラスフリットの添加が有効であり、特許文献1においても、例えば段落番号0051に、Ag粉末に接着強度を高めるためのガラスフリットを加えたものを無機成分とする導体ペーストを用いることが記載されている。
しかしながら、表面導体の形成にガラスフリット入りの導体ペーストを用いた場合、形成された焼結金属導体の表面にガラス成分が残り、めっき不良が発生し易く、はんだ濡れ性を損なうという問題がある。多層セラミックス基板の表面導体を焼結金属で形成する場合、その表面をめっきして信頼性を確保することが広く行われているが、前記めっき不良の発生は信頼性を大きく損なうことになる。
また、特に無収縮焼成技術においては、表面導体にガラスフリット入りの導電ペーストを用いると、拘束層の残りカス(残渣)が残り、めっき不良がさらに顕著になるという問題もある。無収縮焼成技術では、拘束層が表面導体に接することになる。この時、導体ペーストに含まれるガラスフリットが拘束層の構成成分と反応し、多量の残渣発生の原因となる。前記残渣が発生すると、めっきが残渣によって阻害され、やはりめっき不良の原因となる。ここで、例えばウエットブラスト等の技術により前記残渣を強制的に除去することも考えられるが、セラミックス基板層も大きく削れてしまうため、表面導体に浮きが生ずる等、セラミックス基板と表面導体間の密着性を損なうおそれがある。
このような状況から、表面導体におけるめっき不良の発生を抑制したり、はんだ濡れ性を改善するための技術が各方面において開発されている(例えば、特許文献2〜特許文献6等を参照)。
具体的には、特許文献2には、電極パターン上もしくは表層全面にZn系組成物を含んだペーストの印刷を行い、無収縮焼成を行うことが開示されている。特許文献2記載の発明では、Zn系組成物を含んだペーストを電極パターン上に印刷することで、電極表面のガラス中のSiとZnが結晶化を起こし、はんだ濡れ性を阻害するガラス成分を減少させている。また、特許文献3には、球状Ag粉とフレーク状Ag粉とからなる導体ペーストを用いることが開示されている。特許文献3記載の発明では、球状Ag粉とフレーク状Ag粉の混合粉末で作製した導体ペーストによって配線パターンを形成することで、導体膜の緻密化温度を低下させ、表面に浮いてくるガラス成分を抑えるようにしている。
一方、特許文献4は、めっき工程における表面電極及びビアホール内へのめっき液の浸入を防止することを目的に案出されたものであり、積層体の外層に形成される表面電極を密度が高く緻密な金属箔で覆うことが開示されている。さらに、特許文献5及び特許文献6には、導体ペーストの下にガラスペーストの下地層やガラスとアルミナを含む下地層を形成することが開示されている。これら下地層を形成することで、高い接着強度と高いはんだ濡れ性の両立を図っている。
特開平5−343851号公報 特開平7−162152号公報 特開平9−92976号公報 特開2004−241432号公報 特開平6−237081号公報 特開平9−221375号公報
しかしながら、特許文献2に記載されるようなZn系組成物を含むペーストを電極パターン上に印刷する方法では、焼成後にZn系組成物を取り除く必要があり、工程を煩雑化することになる。特許文献3に記載されるような球状Ag粉とフレーク状Ag粉とからなる導体ペーストを用いる方法では、特殊なAg粉が必要であり、製造コストを上昇する原因となる。また、セラミックス基板層に対する接着強度を確保することも難しい。
一方、特許文献4〜特許文献6記載の発明は、前述の無収縮焼成技術に対応したものではなく、これら記載の発明をそのまま無収縮焼成技術に適用することはできない。例えば特許文献4記載の発明のように導電性ペーストを金属箔で覆って焼成を行うと、金属箔が表面電極から剥離するという問題が生ずる。金属箔が拘束層によって拘束される一方、導電性ペーストやグリーンシートは収縮しようとし、導電性ペーストと金属箔の界面で剥離が生ずる。また、導電性ペーストにより形成される電極の表面を金属箔で覆う場合、工程が著しく煩雑なものとなり、現実的ではない。
特許文献5や特許文献6記載の発明の場合には、表面電極以外の部分に下地層が広く露呈することになり、拘束層を重ねることができない。前記下地層が広く露呈する状態で拘束層を重ねて焼成を行うと、下地層と拘束層が反応して拘束層を除去できなくなったり、多量の残渣が残存してしまうからである。また、前記下地層を形成した場合、これら下地層が絶縁物であることから、例えば表面導体とビア導体等との電気的接続を取るための工夫が必要になり、やはり工程の煩雑化を招くことになる。さらに、ガラスペースト等からなる下地層からの浸透により表面導体にガラスを含ませる場合、ガラス含有量を適正に制御することは難しく、例えば過剰のガラスが導体表面に浮き出してめっきを阻害する原因になる等の問題が生ずるおそれがある。
本発明は、以上のような従来の実情に鑑みて提案されたものである。すなわち、本発明は、製造工程の煩雑化や製造コストの上昇を招くことなく、焼結金属導体のセラミックス基板層に対する接着強度を十分に確保することができ、且つめっき不良の発生のない多層セラミックス基板及びその製造方法を提供することを目的とする。さらに本発明は、無収縮焼成技術にも適用可能な多層セラミックス基板及びその製造方法を提供することを目的とする。
前述の目的を達成するために、本発明の多層セラミックス基板は、複数のセラミックス基板層が積層された積層体の少なくとも一方の表面に焼結金属導体を有する多層セラミックス基板であって、前記焼結金属導体は、所定のパターンでセラミックス基板層上に直接接して形成されており、且つ焼結金属導体のセラミックス基板層と接する側のガラス濃度が表面側のガラス濃度よりも大であることを特徴とする。
また、本発明の製造方法は、セラミックスグリーンシートを所定枚数積層して積層体を形成する工程と、前記積層体上に所定のパターンを有する導電ペースト層を少なくとも2層形成する工程と、前記積層体上に重ねて拘束層を配する工程と、所定の温度で焼成する工程と、前記拘束層を除去する工程とを有し、前記導電ペースト層のうち最下層の導電ペースト層に含まれるガラス含有量を最上層の導電ペースト層に含まれるガラス含有量よりも大とすることを特徴とする。
セラミックスグリーンシートの積層体上に最下層の導電ペースト層に含まれるガラス含有量を最上層の導電ペースト層に含まれるガラス含有量よりも大として2層以上の導電ペースト層を形成し、これを焼成することで、表面側のガラス濃度が小さくセラミックス基板層と接する側のガラス濃度が大きな焼結金属導体が形成される。ここで、前記焼結金属導体におけるガラスの濃度勾配は、接着強度の確保とめっき不良の抑制の両立に寄与する。すなわち、焼結金属導体の表面側のガラス濃度が小さく、例えば拘束層と接する面にガラスがほとんど存在しないので、反応性が抑制されて残渣が発生し難くなり、めっき性に問題のない焼結金属導体が形成され、めっき不良の発生が回避される。一方、焼結金属導体のセラミックス基板層と接する側のガラス濃度が大きいので、焼結金属導体とセラミックス基板層とがガラスで接着され、焼結金属導体のセラミックス基板層に対する接着強度が十分に確保される。また、導電ペースト層間は、金属同士の相互拡散によって一体化される。
前記焼結金属層の形成に際しては、例えば焼成後にZn組成物を除去する工程等は必要なく、製造工程を煩雑化することはない。また、各導電ペースト層は印刷等の方法により容易に所定のパターンで形成することができ、金属箔で覆う場合に比べて簡略な工程で済む。さらに、特殊な形態のAg粉等を使用する必要がないので、製造コストを上昇することもない。
また、本発明の多層セラミックス基板及びその製造方法は、無収縮焼成技術も適用可能である。例えば、セラミックス基板層の外側表面にガラスを含む下地層が形成されることはなく、下地層が露呈することはない。したがって、無収縮焼成のため拘束層を重ねた場合、拘束層がガラスを含む下地層と接することはなく、拘束層の焼き付きが起こることはない。残渣が発生することもない。
焼結金属導体について言えば、前記下地層が形成されず、直接セラミックス基板層と接する形で形成されているので、例えばビア導体等の内部導体との電気的接続を図るための工夫等は不要である。また、導電ペーストに含まれるガラスの含有量を制御することで、焼結金属導体におけるガラス濃度勾配を適正に制御することが可能であり、下地層として形成した場合のように、ガラスが過剰に浸透して焼結金属導体の表面に浮き出すこともない。
本発明によれば、製造工程の煩雑化や製造コストの上昇を招くことなく、焼結金属導体のセラミックス基板層に対する接着強度が高く、且つめっき不良の発生のない多層セラミックス基板を提供することが可能である。また、本発明は無収縮焼成技術にも適用可能であり、寸法精度に優れ、しかも焼結金属導体の接着強度とめっき性とを両立した多層セラミックス基板を提供することが可能である。
以下、本発明を適用した多層セラミックス基板及びその製造方法について、図面を参照して詳細に説明する。
多層セラミックス基板1は、例えば図1に示すように、複数層のセラミックス基板層2(ここでは4層のセラミックス基板層2a〜2d)が積層された積層体を主体とするものであり、当該積層体において、セラミックス基板層2a〜2dを貫通するビア導体3や内層となるセラミックス基板層2b,2cの両面に形成された内部導体4を形成し、さらには最外層となるセラミックス基板層2a,2dの外側表面に表面導体5を形成することにより構成されるものである。
各セラミックス基板層2a〜2dは、例えばガラスセラミックス等から形成され、所定の組成を有するガラス組成物にアルミナ(Al)等のセラミックス材料を加えたものを焼成することにより形成される。ここで、ガラス組成物を構成する酸化物としては、SiOやB、CaO、SrO、BaO、La、ZrO、TiO、MgO、ZnO、PbO、LiO、NaO、KO等を挙げることができ、これらを適宜組み合わせて用いればよい。多層セラミックス基板1を構成する各セラミックス基板層2a〜2dを前記ガラスセラミックスとすることにより、低温での焼成が可能となる。勿論、これに限らず、各セラミックス基板層2a〜2dにガラスセラミックス以外の各種セラミックス材料を使用することも可能である。
一方、前記ビア導体3や内部導体4、表面導体5は、いずれも導体ペーストを焼成することにより形成される焼結金属導体である。導体ペーストは、導電材料を主体とし、これを有機ビヒクルと混練することにより調製されるものである。導電材料としては、Ag、Au、Pd、Pt、Cu等を挙げることができるが、これらの中ではAgを用いることが好ましい。導電材料としてAgを用いることで、低抵抗の焼結金属導体の形成が可能であり、また、例えばAuやPd等の貴金属を用いる場合に比べて製造コストを抑えることが可能である。Cuは焼成雰囲気の制御が困難である。なお、導電材料として前記Agを用いる場合、Agを主体とするものであれば他の金属成分を含んでいてもよい。
これら焼結金属導体のうち、ビア導体3は、各セラミックス基板層2a〜2dに形成されたビアホールに導体ペーストの焼成により残存する導電材が充填形成された形で形成されており、このビア導体3によって各セラミックス基板層2a〜2dに形成された内部導体4や表面導体5の間を電気的に接続したり、熱を伝導する等の機能を果たしている。ビア導体3の断面形状は、通常は概ね円形であるが、これに限らず、限られた形状スペース範囲において大きな断面積を得るために、例えば楕円形、長円形、正方形等、任意の形状とすることができる。
本実施形態の多層セラミックス基板1においては、前記表面導体5に含まれるガラスの濃度が一様ではなく、その厚さ方向において濃度勾配を有する。この点について詳細に説明すると、前記表面導体5は、複数の導体ペースト層を焼結により一体化することにより形成されたものであり、各導体ペースト層に含まれる導電材料が金属同士の相互拡散により一体化されることで、単層としての形態を有している。ただし、表面導体5においては、各導体ペースト層に含まれるガラス成分の含有量がガラス濃度に反映されており、ガラス濃度に濃度勾配を有する。具体的には、図2に示すように、表面部分5aのガラス濃度が小さく、セラミックス基板層2a,2dと接する部分5bのガラス濃度が大きい。
表面導体5が前述のようなガラスの含有量に濃度勾配を有することで、接着強度とめっき性とが両立されている。すなわち、表面導体5においては、セラミックス基板層2a,2dと接する部分5bのガラス濃度が大きいことから、この部分5bに含まれるガラスが表面導体5とセラミックス基板層2a,2dとを接着する役割を果たし、表面導体5とセラミックス基板層2a,2d間の接着強度(密着強度)が十分に確保されている。また、表面部分5aのガラス濃度が小さいことから、ガラス浮きが発生することがなく、無収縮焼成の際に拘束層と反応することもないので、残渣の発生も抑えられる。したがって、表面導体5は、めっき性が良好なものとなり、めっき不良が発生することがない。
また、本実施形態の多層セラミックス基板1においては、前記表面導体5が、下地層等を介することなくセラミックス基板層2a,2d上に直接形成されている。ガラスペースト等からなる下地層上に表面導体5が形成される場合、下地層が絶縁層であるが故に、例えばビア導体3と表面導体5との電気的接続を確実にするための工夫が必要になる。これに対して、本実施形態の多層セラミックス基板1では、表面導体5が導電材料を主体とする導体ペースト層のみを焼成することにより形成されているため、絶縁層が介在されることがなく、表面導体5とビア導体3とは確実に電気的に接続される。
前記表面導体5がセラミックス基板層2a,2d上に直接形成されていることは、後述の多層セラミックス基板1の製造方法おいて、無収縮焼成プロセスを適用する上でも必須である。例えば、特許文献5記載の発明や特許文献6記載の発明のようにガラスペースト下地層やガラスとアルミナを含む下地層をセラミックスグリーンシートの全面に形成し、その上に表面導体となる導電ペースト層を形成した場合、セラミックスグリーンシート表面の大部分(導電ペースト層が形成されていない部分)が下地層で覆われることになる。このような状態で拘束層を重ねると、前記下地層と拘束層とが直接接することになり、焼成後に拘束層を除去することができなくなる。したがって、無収縮焼成プロセスを適用することができない。
これに対して、本実施形態の多層セラミックス基板1では、表面導体5がセラミックス基板層2a,2d上に直接形成されており、その製造に際してセラミックスグリーンシート上に下地層が露呈することがないので、何の問題もなく無収縮焼成プロセスを適用することができる。
焼結金属導体として形成される前述の表面導体5の表面には、はんだ付け性を向上し信頼性の高い電気的接続を図ること等を目的に、めっき被膜を形成することが好ましい。例えば、図2に示すように、表面導体5上にNiめっき膜6を形成し、さらにその上にAuめっき膜7を形成する。これに限らず、例えばNiめっき膜6のみを形成してもよいし、Auめっき膜7のみを形成してもよい。さらに、めっき膜の種類も任意であり、例えばはんだめっき膜等とすることも可能である。これらめっき膜を形成することで、表面導体5の信頼性を向上することができる。
本実施形態の多層セラミックス基板1では、表面導体5の表面部分5aのガラス濃度が小さいことから、ガラス浮きが発生することがなく、残渣の発生が抑えられ、表面導体5のめっき性が良好なものとなっている。したがって、前記Niめっき膜6やAuめっき膜7をめっきする際に、めっき不良が発生することはない。
次に、無収縮焼成プロセスを適用して前述の多層セラミックス基板1を製造する方法について説明する。
多層セラミックス基板1を作製するには、先ず、図3(a)に示すように、焼成後に各セラミックス基板層2a〜2dとなるセラミックスグリーンシート11a〜11dを用意する。セラミックスグリーンシート11a〜11dは、酸化物粉末(ガラスセラミックス粉末等)と有機ビヒクルとを混合してスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記有機ビヒクルとしては、公知のものがいずれも使用可能である。
前記セラミックスグリーンシート11a〜11dの形成後、所定の位置に貫通孔(ビアホール)を形成する。前ビアホールは、通常は円形の孔として形成され、ここに導体ペースト12を充填することによりビア導体が形成される。さらに、内層となるセラミックスグリーンシート11b,11cの表面に所定のパターンで導体ペーストを印刷し、内部導体パターン13を形成する。
前記ビアホールに充填される導体ペースト12や内部導体パターン13の形成に用いられる導体ペーストは、例えばAg、Au、Cu等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものである。有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導体ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。
一方、最も外側に配置されるセラミックスグリーンシート11a,11dには、下地層等を介することなく、表面導体パターン14をこれらセラミックスグリーンシート11a,11dと直接接する形で形成する。また、これら表面導体パターン14の形成においては、少なくとも2層の導電ペースト層を重ねて印刷形成する。本実施形態の場合、図4(a)に示すように、セラミックスグリーンシート11a,11d上に第1の導電ペースト層14aを所定のパターンで印刷形成した後、図4(b)に示すように、この上に第2の導電ペースト層14bを同一パターンで印刷形成している。
前記表面導体パターン14の形成に際しては、各導電ペースト層14a,14bに含まれるガラス成分の含有量を適正に設定する必要がある。すなわち、最下層の導電ペースト層に含まれるガラス含有量を最上層の導電ペースト層に含まれるガラス含有量よりも大とする。ここでは第1の導電ペースト層14aに含まれるガラス成分の含有量を第2の導電ペースト層14bに含まれるガラス成分の含有量よりも大とする。第2の導電ペースト層14bについては、ガラス成分を含有していないことが好ましい。
前記第1の導電ペースト層14aは、セラミックスグリーンシート11a,11dと接しており、焼成後には、表面導体5のうちのセラミックス基板層2a,2dと接する部分5bを構成する。第1の導電ペースト層14aに含まれるガラス含有量が多ければ、セラミックスグリーンシート11a,11d(セラミックス基板層2a,2d)と第1の導電ペースト層14a(表面導体5のセラミックス基板層2a,2dと接する部分5b)とがガラス成分により接着され、十分な密着強度が確保される。
前記第2の導電ペースト層14bは、最上層として形成されており、焼成後には表面導体5の表面部分5aを構成する。第2の導電ペースト層14bにはガラス成分がほとんど含まれておらず、焼成後にもこの状態が維持されるので、表面導体5の表面にガラスの浮き出しが発生することはなく、めっき性が改善される。また、後述の拘束層との反応も抑えられるので、残渣の発生によるめっき不良も回避される。
前記第1の導電ペースト層14aと第2の導電ペースト層14bに含まれるガラス成分の含有量には、それぞれ最適値があり、例えば第1の導電ペースト層14aについては、ガラス成分の含有量Aを2体積%<A≦20体積%とすることが好ましい。第1の導電ペースト層14aに含まれるガラス成分の含有量Aが2体積%以下であると、基板(セラミックス基板層2a,2d)との接着強度が不十分になるおそれがある。逆に、第1の導電ペースト層14aに含まれるガラス成分の含有量Aが20体積%を越えると、形成される表面導体5の抵抗値が上昇するおそれがあり、また表面部分5aへガラス成分が過剰に浸透してガラス浮きが生ずるおそれもある。
第2の導電ペースト層14bについては、なるべくガラス成分の含有量が少ない方がよく、全くガラス成分を含んでいないことが好ましい。したがって、第2の導電ペースト層14bにおけるガラス成分の含有量Bは、0体積%≦B≦2体積%とすることが好ましい。第2の導電ペースト層14bに含まれるガラス成分の含有量Bが2体積%を越えると、ガラス浮きによりめっき性を阻害するおそれがあり、拘束層との反応による残渣の発生が問題になるおそれがある。
なお、前記ガラス成分の含有量A,Bは、いずれも導電ペーストに含まれる導電材料とガラス成分の合計量を100体積%としたときの比率である。また、本実施形態では、表面導体パターン14を2層の導電ペースト層14a,14bにより形成しているが、例えば3層以上の導電ペースト層によって形成することも可能である。この場合にも、やはり最下層の導電ペースト層に含まれるガラス含有量を最上層の導電ペースト層に含まれるガラス含有量よりも大とする必要があり、最下層から最上層に向けてガラス成分の含有量が次第に減少するように調整することが好ましい。
前述のように少なくとも第1の導電ペースト層14aにはガラス成分を含有させるが、使用するガラス成分の種類は任意である。例示するならば、Zn系ガラスやCa系ガラス等を挙げることができる。Zn系ガラスは、ZnO、B、SiO、MnO等の酸化物からなるものであり、Ca系ガラスは、CaO、B、SiO、ZrO等の酸化物からなるものである。
また、第1の導電ペースト層14aや第2の導電ペースト層14bの厚さは任意であるが、例えば第1の導電ペースト層14aや第2の導電ペースト層14bの厚さが極端に薄いと、各導電ペースト層14a,14bが有する機能が十分に発揮されなくなるおそれがある。このような観点から、例えば第1の導電ペースト層14aの厚さは、5μm以上とすることが好ましい。第1の導電ペースト層14aの厚さが5μm未満であると、接着強度が不足するおそれがある。第2の導電ペースト層14bの厚さは、5μm以上とすることが好ましい。第2の導電ペースト層14bの厚さが5μm未満であると、第1の導電ペースト層14aに含まれるガラス成分が簡単に表面にまで浸透してしまうおそれがある。
各セラミックスグリーンシート11a〜11dに導体ペースト12を充填し、内部導体パターン13や表面導体パターン14を形成した後、図4(b)に示すように、これらを重ねて積層体とするが、このとき、積層体の両側(最外層)に収縮抑制用グリーンシート15を拘束層として配し、焼成を行う。
拘束層となる収縮抑制用グリーンシート15には、前記セラミックスグリーンシート11a〜11dの焼成温度では収縮しない材料、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物が用いられ、これら収縮抑制用グリーンシート15間に積層体を挟み込み、焼成を行うことで前記積層体の面内方向での収縮が抑えられる。
ここで、例えば、収縮抑制材料の1種であるトリジマイトは、例えば平均粒子径50μm以上の石英粒子と炭酸カリウム水溶液とを混合した後、加熱によって水分を除去し、焼成を行うことにより製造する。製造に際して、炭酸カリウム(KCO)を添加物として用いるが、炭酸カリウムを水溶液として石英粒子と混合することで、石英粒子の周囲に均一に炭酸カリウムがコーティングされる。また、前記コーティングの後、例えばマイクロ波加熱を行うことで、水分が速やかに除去される。このような前処理を経た後に焼成を行うと、低温且つ短時間の焼成により効率的にトリジマイト相が生成する。
このようにして製造されるトリジマイトにはカリウムが含まれ、当該カリウムの含有に起因してガラス成分との反応が起こり易くなる。本実施形態では、前述のように第2の導電ペースト層14bに含まれるガラス成分を僅かなものとしているので(あるいは含まれないようにしているので)、収縮抑制材料としてトリジマイトを用いた場合にも表面導体パターン14の表面で反応が起こることがなく、残渣の発生が抑えられる。また、表面導体パターン14の形成に際して下地層を形成していないので、セラミックスグリーンシート11a,11dの表面に下地層が露呈することがなく、前記トリジマイト等を収縮抑制材料として用いた収縮抑制用グリーンシート15を重ねて配置しても問題が生ずることはない。
図3(b)は、いわゆる積層体の仮スタックの状態であるが、次に、図3(c)に示すようにプレスを行い、さらに図3(d)に示すように焼成を行う。収縮抑制用グリーンシート15の収縮抑制材料として前記トリジマイトを使用した場合、焼成後には、図3(e)に示すように、熱膨張の差により前記収縮抑制用グリーンシート15は自然剥離され、多層セラミックス基板1が得られる。収縮抑制材料としてトリジマイト以外の材料を使用した場合には、焼成後に残渣を除去する残渣除去工程を追加することにより、同様に多層セラミックス基板1が得られる。
得られる多層セラミックス基板1においては、前記セラミックスグリーンシート11a〜11dはガラスセラミックス層2a〜2dとなり、前記ビアホール内の導体ペースト12はビア導体3になる。同様に、内部導体パターン13も内部導体4となる。表面導体パターン14は表面導体5となるが、形成される表面導体5は、前述のようにガラス成分の含有量(ガラス濃度)に濃度勾配をもった状態で形成される。
前述の製造方法における変更点は、表面導体パターン14の形成の際に導電ペースト層を2層形成することだけであり、工程をほとんど追加する必要がない。また、ガラスペースト層等の下地層を形成する場合と異なり、下地層として機能する第1の導電ペースト層14aが導電材料を主体としガラス成分の含有量が少ないため、不用意なガラス浮き等が起こることはなく、焼成後の表面導体5におけるガラスの濃度勾配を容易に制御することが可能である。
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
先の実施形態に準じて多層セラミックス基板を作製した。作製に際しては、表面導体形成のための表面導体パターンを第1の導電ペースト層及び第2の導電ペースト層の2層構成とし、各導電ペースト層に含まれるガラス成分の含有量を変えて各種多層セラミックス基板を作製した。なお、試料No.1は、第2の導電ペースト層を形成せず一層構造とした例(比較例に相当)である。
作製した各多層セラミックス基板について、残渣除去率、残渣除去性、接着強度、接着性を評価した。なお、残渣除去率は、表面導体の表面を走査電子顕微鏡で観察し、形成面積中の金属が露出している面積の割合を算出した。残渣除去性は、前記残渣除去率が95%以上の場合を○、95%未満の場合を×とした。残渣除去率95%以上ではんだ濡れ性やめっき性が良好なものとなる。
接着強度の測定は、次のようにして行った。先ず、セラミックス基板層表面に直径1.0mmの導体を10個形成し、評価用の支持体にはんだ付けした。支持体とセラミックス基板層をそれぞれ治具で固定し、一定速度で引き剥がし、破壊した時の応力を接着強度とした。また、この時、セラミックス基板層と表面導体の界面で破壊したものはセラミックス基板層と表面導体との間の接着性が不十分と判断し、接着性を×とした。その他の部分、例えば支持体やセラミックス基板層自体が破壊された場合には、接着性を○とした。結果を表1に示す。
Figure 2008112787
表1から明らかな通り、第1の導電ペースト層に含まれるガラス成分の含有量を増加するのに伴い接着性が向上していることがわかる。一方、第2の導電ペースト層に含まれるガラス成分の含有量が3体積%になると、残渣除去率が低下し残渣除去性が悪くなっている。したがって、先ずガラス成分を所定の割合で含む第1の導電ペースト層を形成し、この上にガラス成分をほとんど含まない第2の導電ペースト層を形成し、ガラス濃度に濃度勾配をもった表面導体の形成が有効であることがわかる。
多層セラミックス基板の一例を示す概略断面図である。 表面導体の構成例を示す要部概略断面図である。 多層セラミックス基板の製造プロセスを示す模式的な断面図であり、(a)はガラスセラミックスグリーンシート及び内部導体形成工程、(b)は仮スタック工程、(c)はプレス工程、(d)は焼成工程、(e)は収縮抑制用グリーンシート剥離工程を示す。 (a)は第1の導電ペースト層の形成工程を示す要部概略断面図であり、(b)は第2の導電ペースト層の形成工程を示す要部概略断面図である。
符号の説明
1 多層セラミックス基板、2a〜2d セラミックス基板層、3 ビア導体、4 内部導体、5 表面導体、6 Niめっき膜、7 Auめっき膜、11a〜11d セラミックスグリーンシート、12 導体ペースト、13 内部導体パターン、14 表面導体パターン、14a 第1の導電ペースト層、14b 第2の導電ペースト層、15 収縮抑制用グリーンシート

Claims (4)

  1. 複数のセラミックス基板層が積層された積層体の少なくとも一方の表面に焼結金属導体を有する多層セラミックス基板であって、
    前記焼結金属導体は、所定のパターンでセラミックス基板層上に直接接して形成されており、且つ焼結金属導体のセラミックス基板層と接する側のガラス濃度が表面側のガラス濃度よりも大であることを特徴とする多層セラミックス基板。
  2. 前記焼結金属導体表面にめっきが施されていることを特徴とする請求項1記載の多層セラミックス基板。
  3. セラミックスグリーンシートを所定枚数積層して積層体を形成する工程と、
    前記積層体上に所定のパターンを有する導電ペースト層を少なくとも2層形成する工程と、
    前記積層体上に重ねて拘束層を配する工程と、
    所定の温度で焼成する工程と、
    前記拘束層を除去する工程とを有し、
    前記導電ペースト層のうち最下層の導電ペースト層に含まれるガラス含有量を最上層の導電ペースト層に含まれるガラス含有量よりも大とすることを特徴とする多層セラミックス基板の製造方法。
  4. 前記最下層の導電ペースト層に含まれるガラス含有量Aを
    2体積%<A≦20体積%
    とし、
    前記最上層の導電ペースト層に含まれるガラスの含有量Bを
    0体積%≦B≦2体積%
    とすることを特徴とする請求項3記載の多層セラミックス基板の製造方法。
JP2006293764A 2006-10-30 2006-10-30 多層セラミックス基板及びその製造方法 Pending JP2008112787A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006293764A JP2008112787A (ja) 2006-10-30 2006-10-30 多層セラミックス基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293764A JP2008112787A (ja) 2006-10-30 2006-10-30 多層セラミックス基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008112787A true JP2008112787A (ja) 2008-05-15

Family

ID=39445157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293764A Pending JP2008112787A (ja) 2006-10-30 2006-10-30 多層セラミックス基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008112787A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142318A (ja) * 2010-12-28 2012-07-26 Mitsuboshi Belting Ltd パターン基板の製造方法
US20140022699A1 (en) * 2011-03-28 2014-01-23 Murata Manufacturing Co., Ltd. Glass ceramic substrate and method for producing the same
JP2014220391A (ja) * 2013-05-08 2014-11-20 住友電気工業株式会社 三次元構造体用配線シート及び三次元構造体
JPWO2013137214A1 (ja) * 2012-03-14 2015-08-03 日本特殊陶業株式会社 セラミック基板およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134885A (ja) * 2001-07-09 2002-05-10 Hitachi Ltd 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2003224338A (ja) * 2001-11-26 2003-08-08 Kyocera Corp ガラスセラミック配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134885A (ja) * 2001-07-09 2002-05-10 Hitachi Ltd 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2003224338A (ja) * 2001-11-26 2003-08-08 Kyocera Corp ガラスセラミック配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142318A (ja) * 2010-12-28 2012-07-26 Mitsuboshi Belting Ltd パターン基板の製造方法
US20140022699A1 (en) * 2011-03-28 2014-01-23 Murata Manufacturing Co., Ltd. Glass ceramic substrate and method for producing the same
US9466425B2 (en) * 2011-03-28 2016-10-11 Murata Manufacturing Co., Ltd. Glass ceramic substrate and method for producing the same
JPWO2013137214A1 (ja) * 2012-03-14 2015-08-03 日本特殊陶業株式会社 セラミック基板およびその製造方法
JP2016122856A (ja) * 2012-03-14 2016-07-07 日本特殊陶業株式会社 セラミック基板およびその製造方法
KR101679937B1 (ko) * 2012-03-14 2016-11-25 니혼도꾸슈도교 가부시키가이샤 세라믹기판 및 그 제조방법
KR101758585B1 (ko) * 2012-03-14 2017-07-14 니혼도꾸슈도교 가부시키가이샤 세라믹기판 및 그 제조방법
JP2014220391A (ja) * 2013-05-08 2014-11-20 住友電気工業株式会社 三次元構造体用配線シート及び三次元構造体

Similar Documents

Publication Publication Date Title
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
JP5708798B2 (ja) セラミック電子部品の製造方法
JP4279869B2 (ja) 多層セラミックス基板
JP4107437B2 (ja) 多層セラミックス基板及びその製造方法
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
CN111096090A (zh) 陶瓷基板的制造方法、陶瓷基板以及模块
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
WO2017199712A1 (ja) セラミック電子部品
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP2008159726A (ja) 多層配線基板
JP4688314B2 (ja) 配線基板の製造方法
JP4797534B2 (ja) 多層セラミックス基板
JP4466863B2 (ja) 多層セラミックス基板
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP2010153554A (ja) セラミック基板及びその製造方法
JP2008186908A (ja) 多層回路基板の製造方法
JP6699723B2 (ja) セラミック電子部品
JP2002353626A (ja) 多層配線基板およびその製造方法
JP2008186907A (ja) 多層回路基板の製造方法
WO2017217174A1 (ja) セラミック電子部品
JP4804110B2 (ja) 配線基板の製造方法
JP2006164799A (ja) 導電性ペーストおよびその製造方法、ならびにセラミック多層基板
JP2007081319A (ja) 多層セラミックス基板及びその製造方法
JP2007081321A (ja) 多層セラミックス基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090709

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110228

A02 Decision of refusal

Effective date: 20110705

Free format text: JAPANESE INTERMEDIATE CODE: A02