JP5708798B2 - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP5708798B2
JP5708798B2 JP2013515068A JP2013515068A JP5708798B2 JP 5708798 B2 JP5708798 B2 JP 5708798B2 JP 2013515068 A JP2013515068 A JP 2013515068A JP 2013515068 A JP2013515068 A JP 2013515068A JP 5708798 B2 JP5708798 B2 JP 5708798B2
Authority
JP
Japan
Prior art keywords
external terminal
terminal electrode
forming
ceramic
ceramic green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013515068A
Other languages
English (en)
Other versions
JPWO2012157436A1 (ja
Inventor
邦男 岩越
邦男 岩越
修一 小野寺
修一 小野寺
隆男 岡野
隆男 岡野
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013515068A priority Critical patent/JP5708798B2/ja
Publication of JPWO2012157436A1 publication Critical patent/JPWO2012157436A1/ja
Application granted granted Critical
Publication of JP5708798B2 publication Critical patent/JP5708798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24488—Differential nonuniformity at margin

Description

この発明は、セラミック電子部品の製造方法に関するもので、特に、セラミック電子部品に備える外部端子電極の形成方法に関するものである。
この発明にとって興味あるセラミック電子部品として、たとえば特開２００１−２６７７４４号公報（特許文献１）に記載されるような積層型セラミック電子部品がある。特許文献１に記載される積層型セラミック電子部品は、多層セラミック基板とも呼ばれるもので、複数のセラミック層をもって構成される積層構造を有する部品本体を備えている。
多層セラミック基板は、所定の実装基板上に実装されるものであるが、多層セラミック基板には、実装基板に電気的に接続される外部端子電極が設けられている。多層セラミック基板の外部端子電極は、通常、最外層に配置されるセラミックグリーンシート上に導電性ペーストをスクリーン印刷にて印刷し、最外層のセラミックグリーンシートを他のセラミックグリーンシートとともに積層し、プレスした後、焼成することにより形成される。また、焼成後の外部端子電極には、必要に応じて、ニッケルめっきおよび金めっきまたはニッケルめっきおよび錫めっきが施されることがある。
しかしながら、上述した方法により、外部端子電極が形成されるとき、次のような現象が生じる傾向がある。
（１）通常、セラミックグリーンシート上にスクリーン印刷により導電性ペーストを印刷すると、導電性ペーストの表面張力により、導電性ペーストが印刷塗膜の中央部に集まり、印刷塗膜の周縁部の厚みが薄くなる。
（２）また、スクリーン印刷版における導電性ペーストの通過を許容する透過部の開口の側面に導電性ペーストが付着したまま残り、印刷塗膜としての導電性ペースト膜の周縁部において厚みが薄くなる。
（３）さらに、プレス工程において、導電性ペースト膜が厚み方向につぶされるため、導電性ペースト膜の特に周縁部がより薄くなる。
上述のように、印刷塗膜としての導電性ペースト膜の周縁部の厚みが薄くなると、当然、焼成後の外部端子電極の周縁部の厚みも薄くなる。しかし、外部端子電極の剥離を生じさせ得る応力は、その周縁部において最もかかりやすいため、外部端子電極の周縁部の厚みが薄くなると、外部端子電極が部品本体から剥れやすくなり、その結果、外部端子電極の接合強度が低下するという問題を招く。また、めっきを施す場合、外部端子電極と部品本体との界面からめっき液が浸入して、さらに接合強度を低下させるという問題も引き起こすことがある。
外部端子電極の周縁部の厚みを増すための対策として、外部端子電極となる導電性ペーストの印刷を繰り返して実施すること、すなわち重ね塗りすることも考えられる。しかしながら、スクリーン印刷によって導電性ペーストの印刷を繰り返すと、導電性ペースト膜の厚みが増すに伴い、スクリーン版と導電性ペースト膜との密着性が悪くなることから、印刷性が低下し、外部端子電極の輪郭形状が劣化する。また、印刷の繰り返しは、生産性の低下および製造コストの上昇を招く。
さらに、導電性ペーストは、通常、セラミックとの接合強度を高めるため、アルミナ等の焼結抑制剤を含んでいるが、この焼結抑制剤の含有は、焼成工程において、外部端子電極と部品本体との収縮挙動の差をより大きくしてしまう。したがって、外部端子電極の厚みが増すほど、上記収縮挙動の差に起因する応力が大きくなり、この応力が部品本体に作用して、部品本体に反りやうねりなどの不所望な変形を生じさせることがある。
なお、以上のような問題は、多層セラミック基板のような積層型のセラミック電子部品に限らず、たとえば単層のセラミック基板からなる部品本体を備え、この部品本体の主面に沿って外部端子電極が設けられた、積層型ではない構造のセラミック電子部品においても遭遇し得る。
特開２００１−２６７７４４号公報
そこで、この発明の目的は、外部端子電極の接合強度が高められたセラミック電子部品の製造方法を提供しようとすることである。
この発明に係るセラミック電子部品の製造方法は、セラミックグリーンシートを用意する工程と、セラミックグリーンシートの主面に導電性ペーストを用いて外部端子電極を形成する工程と、外部端子電極が形成されたセラミックグリーンシートを焼成する工程と、を備え、上述した技術的課題を解決するため、外部端子電極を形成する工程では、その周縁部が、その中央部とは反対側にある外周を規定する端部に近づくほど薄くされながら、その周縁部の厚みが、最も厚い部分で周縁部によって囲まれた中央部の厚みよりも厚くなるように、外部端子電極を形成することを第１の特徴としている。この製造方法によれば、外部端子電極の接合強度が高いセラミック電子部品を作製することができる。
また、この発明では、外部端子電極を形成するにあたって、周縁部と中央部とをそれぞれ別に形成するようにされることを第２の特徴としている。この構成を備えることにより、表面張力により導電性ペーストが中央部に集まる現象が抑制されるため、容易に周縁部の厚みをより厚くすることができる。また、前述した重ね塗りの場合に招き得る、印刷性の低下、生産性の低下および製造コストの上昇といった問題を有利に回避することができる。
さらに、この発明では、周縁部を形成する工程の後に、中央部を形成する工程が実施されることを第３の特徴としている。このように、周縁部を形成する工程の後に、中央部を形成する工程が実施される場合、スクリーン印刷によって周縁部を印刷するにあたって、スクリーン版とセラミックグリーンシートとの密着性が中央部によって阻害されることがないので、良好な印刷性を得ることができる。
この発明において、好ましくは、周縁部を形成する工程で用いられる導電性ペーストの組成と中央部を形成する工程で用いられる導電性ペーストの組成とを互いに異ならせることができる。たとえば、周縁部を形成する工程で用いられる導電性ペーストは、中央部を形成する工程で用いられる導電性ペーストに比べて、無機材料の含有量がより多くされたり、周縁部を形成する工程で用いられる導電性ペーストは、中央部を形成する工程で用いられる導電性ペーストに比べて、有機溶剤の量が少なくされたりする。
上述の前者のように、周縁部を形成する工程で用いられる導電性ペーストが、中央部を形成する工程で用いられる導電性ペーストに比べて、無機材料の含有量がより多くされる場合、焼成によって、無機材料はセラミックグリーンシート中のセラミックに含まれるガラス成分と強固に結合するので、特に周縁部での接合強度を向上させることができる。他方、無機材料が導電性ペーストにより多く添加されるほど、焼結して得られた導体膜がより緻密ではなくなり、外部からの水分の浸入が起こりやすくなる。中央部を形成するための導電性ペーストにおいて、無機材料の含有量が比較的少なくされると、中央部において緻密な導体膜が形成される。特に、中央部は、比較的薄く形成され、また、部品本体内部のビア導体と接続されることがあるので、緻密な導体膜であることが好ましいのである。
上述の後者のように、周縁部を形成する工程で用いられる導電性ペーストが、中央部を形成する工程で用いられる導電性ペーストに比べて、有機溶剤の量が少なくされる場合、周縁部をより厚く印刷することが容易になるとともに、中央部をより薄く印刷することが容易になり、この発明の目的により適う。
前述の焼成工程の前に、外部端子電極が形成されたセラミックグリーンシートをプレスする工程が実施されることが好ましい。この構成を備えることにより、外部端子電極の部品本体に対する密着性をより高めることができる。
このプレス工程によって、好ましくは、外部端子電極の周縁部の少なくとも一部をセラミックグリーンシートに埋め込むようにされ、より好ましくは、外部端子電極の表面がセラミックグリーンシートの主面と同一面上に位置するようにされる。
焼成工程の前に、外部端子電極の周縁部の少なくとも一部を覆うようにセラミックグリーンシート上に電気絶縁性の被覆層を形成することが好ましい。この被覆層は、好ましくは、絶縁体ペーストをスクリーン印刷により塗布することによって形成される。特に、周縁部を形成した後に、中央部を形成するようにしながら、その後に、被覆層をスクリーン印刷によって形成する場合には、上述のように、周縁部が良好な印刷性をもって形成されているので、被覆層のスクリーン印刷時のにじみを生じにくくすることができる。
また、前述のように、外部端子電極の周縁部の少なくとも一部を覆うようにセラミックグリーンシート上に電気絶縁性の被覆層を形成する場合には、好ましくは、焼成工程の前に、外部端子電極の表面と被覆層の表面とが同一面上に位置するように、外部端子電極および被覆層が形成されたセラミックグリーンシートをプレスする工程が実施される。
この発明に係るセラミック電子部品の製造方法において、外部端子電極の表面にめっき膜を形成する工程をさらに備えていてもよい。
この発明に係る製造方法が、積層型のセラミック電子部品の製造方法に向けられる場合、複数のセラミックグリーンシートが用意され、複数のセラミックグリーンシートのうちの特定のものに対して外部端子電極を形成する工程が実施され、さらに、複数のセラミックグリーンシートのうちの特定のものに内部導体を形成する工程と、外部端子電極が一方の主面上に位置するように、複数のセラミックグリーンシートを積層する工程とが実施される。
この発明に係る製造方法によって得られたセラミック電子部品によれば、外部端子電極において、剥離を生じさせ得る応力の最もかかりやすい周縁部の厚みが中央部の厚みよりも厚くされるので、外部端子電極の接合強度を向上させることができ、また、外部端子電極にめっき膜が形成される場合には、外部端子電極と部品本体との界面からのめっき液の浸入を生じにくくすることができ、そのため、めっき液の浸入による外部端子電極の接合強度の低下をも生じにくくすることができる。
また、前述したように、導電性ペーストは、通常、セラミックとの接合強度を高めるため、アルミナ等の焼結抑制剤を含んでおり、この焼結抑制剤によって、焼成工程において、外部端子電極と部品本体との収縮挙動の差を大きくする傾向があるが、この発明に係る製造方法によって得られたセラミック電子部品では、外部端子電極の接合強度に、より大きく影響する周縁部においてのみ厚みを増し、中央部では厚みを抑えているので、上記収縮挙動の差に起因する部品本体における反りやうねりなどの不所望な変形を生じにくくすることができる。
外部端子電極の周縁部の少なくとも一部が部品本体に埋め込まれていると、上述した接合強度の向上およびめっき液の浸入抑制の効果をより高めることができる。
この発明に係るセラミック電子部品の製造方法によれば、周縁部の厚みが、周縁部によって囲まれた中央部の厚みよりも厚くなるように外部端子電極が形成されるので、外部端子電極の接合強度が高いセラミック電子部品を作製することができる。
この発明の一実施形態によるセラミック電子部品１を示す断面図である。 図１に示したセラミック電子部品１に備える外部端子電極７の形成方法についての一実施形態を説明するためのもので、（Ａ）は周縁部８を形成した状態を示す平面図であり、（Ｂ）は周縁部８を形成した状態をスクリーン版２２とともに示す断面図である。 図２に示した工程に続いて実施される工程を説明するためのもので、（Ａ）は中央部９を形成した状態を示す平面図であり、（Ｂ）は中央部９を形成した状態をスクリーン版２５とともに示す断面図である。 図３に示した工程に続いて実施される工程を説明するためのもので、被覆層１１を形成した状態をスクリーン版２８とともに示す断面図である。 図４に示した工程に続いて実施される工程を説明するためのもので、外部端子電極７および被覆層１１が形成されたセラミックグリーンシート２１を積層し、プレスした後の状態を示す断面図である。 図５に示した工程に続いて実施される工程を説明するためのもので、焼成工程の後、外部端子電極７にめっき膜１３を形成した状態を示す断面図である。 図１に示したセラミック電子部品１に備える外部端子電極７の形成方法についての第１の参考例を説明するためのもので、（Ａ）は中央部９を形成した状態を示す平面図であり、（Ｂ）は中央部９を形成した状態をスクリーン版３５とともに示す断面図である。 図７に示した工程に続いて実施される工程を説明するためのもので、（Ａ）は周縁部８を形成した状態を示す平面図であり、（Ｂ）は周縁部８を形成した状態をスクリーン版３８とともに示す断面図である。 外部端子電極の形成状態の第１の変形例を示す断面図である。 外部端子電極の形成状態の第２の変形例を示す断面図である。 図１に示したセラミック電子部品１に備える外部端子電極７の形成方法についての第２の参考例を説明するためのもので、形成された外部端子電極７をスクリーン版４１とともに示す断面図である。
図１を参照して、この発明の一実施形態によるセラミック電子部品１の構造について説明する。
セラミック電子部品１は、多層セラミック基板を構成するもので、積層された複数のセラミック層２をもって構成される、積層構造の部品本体３を備えている。部品本体３の内部には、内部導体として、いくつかの内部導体膜４がセラミック層２間の特定の界面に沿って設けられ、また、いくつかのビア導体５が特定のセラミック層２を貫通するように設けられている。
セラミック電子部品１は、また、部品本体３の主面６に沿って設けられるいくつかの外部端子電極７を備えている。セラミック電子部品１は、外部端子電極７が図示しない実装基板に電気的に接続されかつ機械的に固定されながら、実装基板上に実装される。
外部端子電極７は、図６に拡大されて図示されている。なお、図６は、図１と比べて、外部端子電極７を天地逆にして図示している。図６によく示されているように、外部端子電極７は、周縁部８と周縁部８によって囲まれた中央部９とを備え、周縁部８は、中央部９とは反対側にある外周を規定する端部に近づくほど薄くされながら、周縁部８の厚みは、最も厚い部分で中央部９の厚みよりも厚く、かつ、周縁部８は部品本体３に埋め込まれている。この実施形態では、外部端子電極７の表面１０と部品本体３の主面６とは同一面上に位置している。
セラミック電子部品１は、図６に示した外部端子電極７に関連して、さらに、以下のような特徴を有している。
外部端子電極７の周縁部８の少なくとも一部を覆うように部品本体３の主面６に沿って電気絶縁性の被覆層１１が形成されている。この被覆層１１の端部１２は、部品本体３の主面６において、外部端子電極７の周縁部８のうち最も厚みが厚い部分と接している。また、被覆層１１についても、外部端子電極７の表面１０と同一面上に位置している。
また、外部端子電極７の表面１０には、めっき膜１３が形成されている。
このようなセラミック電子部品１を製造するため、次のような工程が実施される。
まず、複数のセラミック層２となるべき複数のセラミックグリーンシートが用意される。セラミックグリーンシートは、たとえば、キャリアフィルム上でセラミックスラリーに対してドクターブレード法などを適用することによって成形される。
次に、導電性ペーストを用いて、内部導体膜４、ビア導体５および外部端子電極７が、それぞれ、特定のセラミックグリーンシートに形成される。内部導体膜４は、導電性ペーストをスクリーン印刷することによって形成される。ビア導体５は、セラミックグリーンシートにレーザ光を照射したり、パンチングを適用したりして、貫通孔を設け、この貫通孔に導電性ペーストを充填することによって形成される。外部端子電極７の形成方法については後述する。
前述したセラミックグリーンシートに含まれるセラミック材料としては、たとえば低温焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料を用いることができる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さなＡｕ、ＡｇやＣｕ等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナやジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。
なお、セラミック材料としては、低温焼結セラミックに限らず、高温焼結セラミック（ＨＴＣＣ：High Temperature Co-fired Ceramic）材料を用いることもできる。高温焼結セラミック材料としては、たとえば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助材を加え、１１００℃以上で焼結可能なセラミック材料がある。この場合、以下に説明する導電性ペーストに含まれる導電性金属材料のうち、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、およびＮｉならびにこれらを含む合金から選択される金属を用いることになる。
前述した導電性ペーストに含まれる導電性金属材料としては、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、ＭｏおよびＡｕの少なくとも１種を主成分とする金属を用いることができる。これらの導電性金属材料のうち、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金およびＣｕは、比抵抗が小さいため、特に高周波向けの導体パターンにおいてより好ましく用いることができる。
次に、複数のセラミックグリーンシートが所定の順序で積層され、プレスされることによって、部品本体３の未焼成状態のものが得られる。このとき、外部端子電極７が部品本体３の一方の主面上に位置するようにされる。
次に、焼成工程が実施され、焼結した部品本体３が得られる。ここで、内部導体膜４、ビア導体５および外部端子電極７も焼結する。
次に、めっき工程が実施され、外部端子電極７上にめっき膜１３が形成される。
次に、図１に想像線で示すように、ＩＣチップまたは受動素子のような表面実装部品１４が部品本体３の上面に実装され、また、表面実装部品１４を覆うように、金属カバー１５が部品本体３に装着される。この実施形態では、表面実装部品１４は、部品本体３の上面に露出するビア導体５の端面に直接電気的に接続されている。
なお、上述した工程が複数のセラミック電子部品１を取り出すことができるマザー電子部品の状態で実施される場合には、マザー電子部品を分割して個々のセラミック電子部品１を取り出す工程がさらに実施される。
前述した外部端子電極７を形成する工程では、形成された外部端子電極７の周縁部８の厚みが、中央部９の厚みよりも厚くなるようにされる。以下、外部端子電極７の形成方法についての一実施形態を説明する。
まず、図２に示すように、導電性ペーストを用いて、外部端子電極７の周縁部８がセラミックグリーンシート２１上に比較的厚い膜厚をもって形成される。図２（Ｂ）には、周縁部８の印刷のためのスクリーン版２２が図示されている。スクリーン版２２には、導電性ペーストの通過を許容する透過部２３が設けられ、それ以外の領域は非透過部２４とされている。
上記のように、スクリーン印刷によって周縁部８を印刷する場合、スクリーン版２２とセラミックグリーンシート２１との密着性が中央部９によって阻害されることがないので、良好な印刷性を得ることができる。
次に、図３に示すように、導電性ペーストを用いて、外部端子電極７の中央部９がセラミックグリーンシート２１上に比較的薄い膜厚をもって形成される。図３（Ｂ）には、中央部９の印刷のためのスクリーン版２５が図示されている。スクリーン版２５には、導電性ペーストの通過を許容する透過部２６が設けられ、それ以外の領域は非透過部２７とされている。なお、中央部９の厚みを前述した周縁部８の厚みより薄く形成するため、たとえば、スクリーン版２５の厚みはスクリーン版２２の厚みより薄くされる。
図３に示した中央部９は、周縁部８の一部と重なるように形成されているため、周縁部８と中央部９との間で多少位置ずれが生じても、周縁部８と中央部９との間に隙間を生じないようにすることができるが、このような利点を特に望まないならば、周縁部８とは重ならない状態で形成されてもよい。
次に、図４に示すように、周縁部の少なくとも一部を覆うようにセラミックグリーンシート２１上に電気絶縁性の被覆層１１が形成される。被覆層１１は、たとえば、セラミック材料および／またはガラス材料をペースト化した絶縁体ペーストをスクリーン印刷することによって形成される。図４には、被覆層１１の印刷のためのスクリーン版２８が図示されている。スクリーン版２８には、絶縁体ペーストの通過を許容する透過部２９が設けられ、それ以外の領域は非透過部３０とされる。図４からわかるように、中央部９の厚みが周縁部８の厚みより薄いため、スクリーン版２８の透過部２９を規定する端縁３１を、周縁部８に容易に密着させることができる。そのため、被覆層１１を良好な印刷性をもって、すなわち印刷にじみを生じさせることなく形成することができる。
また、周縁部８を形成した後に、中央部９を形成するようにしながら、その後に、被覆層１１をスクリーン印刷によって形成する場合には、前述のように、周縁部８が良好な印刷性をもって形成されている。このことも、被覆層１１のスクリーン印刷時のにじみを生じにくくすることに寄与する。
なお、被覆層１１を形成するため、上述したような印刷法によらず、別に用意した絶縁体グリーンシートを所望の形状に切り抜き、それをセラミックグリーンシート２１上の所定の位置に貼り付けるようにしてもよい。
次に、前述したように、上記セラミックグリーンシート２１を含む複数のセラミックグリーンシートが所定の順序で積層され、プレスされる。このプレス工程を経て得られた部品本体３の未焼成段階のものの一部が図５に示されている。プレス工程の結果、セラミックグリーンシート２１と外部端子電極７および被覆層１１との密着性が高められるばかりでなく、外部端子電極７の周縁部８と中央部９とが平滑化され、外部端子電極７の表面がセラミックグリーンシート２１の主面と同一面上に位置するようにされ、さらに、外部端子電極７の表面と被覆層１１の表面とが同一面上に位置するようにされる。
上述したプレス工程では、剛体プレスおよび弾性体プレスのいずれをも用いることができるが、外部端子電極７の表面と被覆層１１の表面とセラミックグリーンシート２１の主面とが同一面上に位置する状態を得るには、剛体プレスを用いることが好ましい。
なお、被覆層１１は、図１に示したセラミック電子部品１では、外部端子電極７の近傍にのみ形成されたが、隣り合う外部端子電極７間の間隔が狭い場合には、隣り合う外部端子電極７間を連結するように形成されることもある。また、被覆層１１は、部品本体３の主面６の全域にわたって形成されてもよい。
次に、前述したように、焼成工程が実施される。その結果、外部端子電極７および被覆層１１が焼結するとともに、セラミックグリーンシート２１が焼結する。セラミックグリーンシート２１が焼結することによって、図１に示したセラミック層２が得られる。
その後、めっき工程が実施されることによって、図６に示すように、外部端子電極７上にめっき膜１３が形成される。
以上のようにして得られたセラミック電子部品１において、図６に示した各部分の寸法は、以下のとおりとされることが好ましい。まず、外部端子電極７の周縁部８の最も厚い部分の厚みＴ１は１５〜４０μｍとされ、被覆層１１によって埋まる周縁部８の端部の深さＤは５〜３０μｍとされ、中央部９の厚みＴ２は５〜４０μｍとされる。また、セラミックグリーンシート２１としては、焼成後で、たとえば１２．５〜５０μｍのものが用いられる。
次に、この発明による外部端子電極の接合強度の向上効果を確認するために実施した実験例について説明する。
この実験例では、以下の表１に示すような試料を作製した。
Figure 0005708798
表１に示した試料の作製方法について補足すると、試料１は、被覆層を形成しなかったことを除いて、上記の実施形態に従って作製した。試料２は、上記の実施形態に従って作製した。試料３および４は、この発明の範囲外の比較例となるもので、試料３では、比較的厚いスクリーン版を用いてスクリーン印刷を１回だけ実施することによって、外部端子電極を形成し、試料４では、比較的薄いスクリーン版を用いて２回のスクリーン印刷を繰り返すことによって、外部端子電極を形成した。また、試料３および４のいずれも、被覆層を形成しなかった。
上記試料１〜４に各々について、表２に示すように、外部端子電極の印刷時のにじみ量を評価するとともに、焼成後の外部端子電極の接合強度を評価した。接合強度は、平面寸法が２ｍｍ×２ｍｍの外部端子電極に対して、０．５ｍｍ／秒の引張速度で引張試験を実施し、剥離が生じた時点での引張強度を測定し、試料数２５個での平均値を求めた。
Figure 0005708798
表１および表２からわかるように、外部端子電極の周縁部が中央部よりも厚い試料１および２によれば、試料３および４に比べて、接合強度が高められた。特に、被覆層が形成された試料２では、試料１に比べても、より高い接合強度が得られた。
これらに対して、外部端子電極の周縁部が中央部よりも薄い試料３および４では、高い接合強度が得られなかった。また、試料４では、外部端子電極の形成のために導電性ペーストの重ね塗りを行なったため、印刷にじみが大きく発生した。
次に、この発明の範囲外のものであるが、図７および図８を参照して、外部端子電極７の形成方法の第１の参考例について説明する。簡単に言えば、この参考例は、上述した実施形態と比較して、周縁部８と中央部９との形成順序が逆であることを特徴としている。
まず、図７に示すように、導電性ペーストを用いて、外部端子電極７の中央部９がセラミックグリーンシート２１上に比較的薄い膜厚をもって形成される。図７（Ｂ）には、中央部９の印刷のためのスクリーン版３５が図示されている。スクリーン版３５には、導電性ペーストの通過を許容する透過部３６が設けられ、それ以外の領域は非透過部３７とされている。
上記のように、周縁部８を形成する前に、中央部９を形成するようにすれば、中央部９を薄く形成することが容易である。
次に、図８に示すように、導電性ペーストを用いて、外部端子電極７の周縁部８がセラミックグリーンシート２１上に比較的厚い膜厚をもって形成される。図８（Ｂ）には、周縁部８の印刷のためのスクリーン版３８が図示されている。スクリーン版３８には、導電性ペーストの通過を許容する透過部３９が設けられ、それ以外の領域は非透過部４０とされている。なお、周縁部８の厚みを前述した中央部９の厚みより厚く形成するため、たとえば、スクリーン版３８の厚みはスクリーン版３５の厚みより厚くされる。
図８に示した周縁部８は、中央部９の一部と重なるように形成されているが、中央部９とは重ならない状態で形成されてもよい。また、周縁部８は、そのすべてが中央部９と重なる状態で、すなわち、そのすべてが中央部９の上に乗る状態で形成されてもよい。
その後、前述した実施形態の場合と同様、被覆層１１の形成工程、複数のセラミックグリーンシートの積層工程、プレス工程、焼成工程、めっき処理工程が順次実施され、図１に示したセラミック電子部品１が得られる。
上記参考例のように、中央部９を形成した後に、周縁部８を形成するようにしながら、その後に、被覆層１１をスクリーン印刷によって形成する場合には、前述のように、中央部９をより薄く形成でき、そのため、より厚い周縁部８とより薄い中央部９との厚みの差をより大きくすることが容易であり、被覆層１１の印刷のためのスクリーン版と周縁部８との密着性を高めることができるので、被覆層１１のスクリーン印刷時のにじみを生じにくくすることができる。
以上説明した外部端子電極７の形成方法において、周縁部８を形成するための導電性ペーストと中央部９を形成するための導電性ペーストとで、有機溶剤の量を異ならせてもよい。すなわち、周縁部８用の導電性ペーストに含まれる有機溶剤の量を、中央部９用の導電性ペーストに含まれる有機溶剤の量より少なくすれば、周縁部８より厚く印刷することが容易になるとともに、中央部９をより薄く印刷することが容易になる。
また、周縁部８用の導電性ペーストおよび中央部９用の導電性ペーストとで、無機材料の含有量を異ならせておけば、以下のような利点が奏される。すなわち、ガラスや無機酸化物（Ａｌ２Ｏ３、ＺｒＯ２、ＭｎＯ２など）といった無機材料の含有量に関して、周縁部８を形成するための導電性ペーストの方が、中央部９を形成するための導電性ペーストに比べて、より多くされると、焼成によって、無機材料はセラミックグリーンシート２１中のセラミックに含まれるガラス成分との強固に結合するので、特に周縁部８での接合強度を向上させることができる。他方、無機材料が導電性ペーストに多く添加されると、焼結して得られた導体膜が緻密ではなくなり、外部からの水分の浸入が起こりやすくなる。したがって、中央部９を形成するための導電性ペーストにおいて、無機材料の含有量が比較的少なくされると、中央部９において緻密な導体膜が形成される。特に、図１からわかるように、中央部９は、比較的薄く形成され、また、部品本体３内部のビア導体５と接続されるので、緻密な導体膜であることが好ましい。
なお、上述の無機材料は、無機材料粉末の形で導電性ペーストに添加されても、金属粉末の粒子表面のコーティングした状態で添加されてもよい。
次に、図９および図１０を参照して、外部端子電極の形成状態の変形例について説明する。図９および図１０は、図６に対応する図である。図９および図１０において、図６に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図９に示した外部端子電極７ａは、その周縁部８の少なくとも一部を覆う被覆層が形成されていないことを特徴としている。
図１０に示した外部端子電極７ｂは、その周縁部８の少なくとも一部を覆う被覆層が形成されていないばかりでなく、周縁部８の一部のみが部品本体３に埋め込まれていることを特徴としている。
次に、図１１を参照して、外部端子電極の形成方法についての第２の参考例を説明する。簡単に言えば、第２の参考例は、外部端子電極７の周縁部８と中央部９とを同時に形成することを特徴としている。
この実施形態で用いられるスクリーン版４１には、導電性ペーストの通過を許容する透過部４２と、導電性ペーストの通過を禁止する非透過部４３とが設けられるが、透過部４２の領域内においては、その周縁部４４に比べて、その中央部４４がより厚くされ、中央部４４が下方へ張り出す形状とされる。
このようなスクリーン版４１を用いることにより、一度のスクリーン印刷によって、周縁部８の厚みが中央部９の厚みより厚い外部端子電極７を形成することができる。
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形が可能である。
たとえば、上述の実施形態では、外部端子電極や被覆層の形成を、積層前のセラミックグリーンシートに対して行なったが、複数のセラミックグリーンシートを積層して得られた未焼成の部品本体における最表面に存在するセラミックグリーンシートに対して行なってもよい。
また、この発明は、積層構造を有する部品本体を備えるセラミック電子部品だけでなく、単層のセラミック層からなる部品本体を備えるセラミック電子部品に対しても適用することができる。
１ セラミック電子部品
２ セラミック層
３ 部品本体
４ 内部導体膜
５ ビア導体
６ 主面
７，７ａ，７ｂ 外部端子電極
８ 周縁部
９ 中央部
１０ 外部端子電極の表面
１１ 被覆層
１２ 被覆層の端部
１３ めっき膜
２１ セラミックグリーンシート
２２，２５，２８，３５，３８，４１ スクリーン版

Claims (12)

  1. セラミックグリーンシートを用意する工程と、
    前記セラミックグリーンシートの主面に導電性ペーストを用いて外部端子電極を形成する工程と、
    前記外部端子電極が形成された前記セラミックグリーンシートを焼成する工程と、
    を備え、
    前記外部端子電極を形成する工程は、その周縁部が、その中央部とは反対側にある外周を規定する端部に近づくほど薄くされながら、その周縁部の厚みが、最も厚い部分で前記周縁部によって囲まれた中央部の厚みよりも厚くなるように、前記外部端子電極を形成する工程を含み、
    前記外部端子電極を形成する工程は、前記周縁部と前記中央部とをそれぞれ別に形成する工程を含み、前記周縁部を形成する工程の後に、前記中央部を形成する工程が実施される、
    セラミック電子部品の製造方法。
  2. 前記周縁部を形成する工程で用いられる導電性ペーストと前記中央部を形成する工程で用いられる導電性ペーストとは、互いに異なる組成を有する、請求項１に記載のセラミック電子部品の製造方法。
  3. 前記周縁部を形成する工程で用いられる導電性ペーストは、前記中央部を形成する工程で用いられる導電性ペーストに比べて、無機材料の含有量がより多くされる、請求項２に記載のセラミック電子部品の製造方法。
  4. 前記周縁部を形成する工程で用いられる導電性ペーストは、前記中央部を形成する工程で用いられる導電性ペーストに比べて、有機溶剤の量がより少なくされる、請求項２または３に記載のセラミック電子部品の製造方法。
  5. 前記焼成する工程の前に、前記外部端子電極が形成された前記セラミックグリーンシートをプレスする工程をさらに備える、請求項１ないし４のいずれかに記載のセラミック電子部品の製造方法。
  6. 前記プレスする工程は、前記外部端子電極の前記周縁部の少なくとも一部を前記セラミックグリーンシートに埋め込む工程を含む、請求項５に記載のセラミック電子部品の製造方法。
  7. 前記プレスする工程は、前記外部端子電極の表面が前記セラミックグリーンシートの主面と同一面上に位置するようにプレスする工程を含む、請求項６に記載のセラミック電子部品の製造方法。
  8. 前記焼成する工程の前に、前記外部端子電極の前記周縁部の少なくとも一部を覆うように前記セラミックグリーンシート上に電気絶縁性の被覆層を形成する工程をさらに備える、請求項１ないし４のいずれかに記載のセラミック電子部品の製造方法。
  9. 前記被覆層を形成する工程は、絶縁体ペーストをスクリーン印刷により塗布する工程を含む、請求項８に記載のセラミック電子部品の製造方法。
  10. 前記焼成する工程の前に、前記外部端子電極の表面と前記被覆層の表面とが同一面上に位置するように、前記外部端子電極および前記被覆層が形成された前記セラミックグリーンシートをプレスする工程をさらに備える、請求項８または９に記載のセラミック電子部品の製造方法。
  11. 前記外部端子電極の表面にめっき膜を形成する工程をさらに備える、請求項１ないし１０のいずれかに記載のセラミック電子部品の製造方法。
  12. 前記セラミックグリーンシートを用意する工程において、複数のセラミックグリーンシートが用意され、前記複数のセラミックグリーンシートのうちの特定のものに対して前記外部端子電極を形成する工程が実施され、さらに、前記複数のセラミックグリーンシートのうちの特定のものに内部導体を形成する工程と、前記外部端子電極が一方の主面上に位置するように、前記複数のセラミックグリーンシートを積層する工程とを備える、請求項１ないし１１のいずれかに記載のセラミック電子部品の製造方法。
JP2013515068A 2011-05-16 2012-04-27 セラミック電子部品の製造方法 Active JP5708798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013515068A JP5708798B2 (ja) 2011-05-16 2012-04-27 セラミック電子部品の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011109121 2011-05-16
JP2011109121 2011-05-16
JP2013515068A JP5708798B2 (ja) 2011-05-16 2012-04-27 セラミック電子部品の製造方法
PCT/JP2012/061364 WO2012157436A1 (ja) 2011-05-16 2012-04-27 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012157436A1 JPWO2012157436A1 (ja) 2014-07-31
JP5708798B2 true JP5708798B2 (ja) 2015-04-30

Family

ID=47176771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013515068A Active JP5708798B2 (ja) 2011-05-16 2012-04-27 セラミック電子部品の製造方法

Country Status (4)

Country Link
US (1) US10178774B2 (ja)
JP (1) JP5708798B2 (ja)
CN (1) CN103535121B (ja)
WO (1) WO2012157436A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6496026B2 (ja) * 2015-07-28 2019-04-03 京セラ株式会社 配線基板および電子装置
JP6699723B2 (ja) * 2016-05-09 2020-05-27 株式会社村田製作所 セラミック電子部品
JP6767204B2 (ja) * 2016-08-25 2020-10-14 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
JP7131628B2 (ja) 2018-11-08 2022-09-06 株式会社村田製作所 セラミック電子部品
US11088090B1 (en) * 2020-02-12 2021-08-10 Qualcomm Incorporated Package comprising a substrate that includes a stress buffer layer
CN219181776U (zh) * 2020-06-17 2023-06-13 株式会社村田制作所 电子部件
WO2021256561A1 (ja) * 2020-06-18 2021-12-23 株式会社村田製作所 電子部品及び電子部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125341A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電子回路装置
JP2004221407A (ja) * 2003-01-16 2004-08-05 Kyocera Corp 配線基板
WO2008053956A1 (en) * 2006-11-02 2008-05-08 Murata Manufacturing Co., Ltd. Ceramic substrate, electronic device and method for producing ceramic substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
JPH0858259A (ja) 1994-08-19 1996-03-05 Taiyo Yuden Co Ltd スクリーン印刷用版
JPH0864932A (ja) 1994-08-25 1996-03-08 Tokin Corp メタライズ基板の製造方法
JP4370663B2 (ja) 2000-03-22 2009-11-25 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3994936B2 (ja) 2002-07-16 2007-10-24 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
US6861588B2 (en) * 2002-07-16 2005-03-01 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method of producing the same
JP2006335045A (ja) 2005-06-06 2006-12-14 Murata Mfg Co Ltd スクリーン印刷版およびその製造方法、積層セラミック電子部品の製造方法
US7388296B2 (en) * 2005-06-09 2008-06-17 Ngk Spark Plug Co., Ltd. Wiring substrate and bonding pad composition
CN101933409B (zh) * 2008-01-31 2013-03-27 株式会社村田制作所 陶瓷多层基板的制造方法及陶瓷多层基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125341A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電子回路装置
JP2004221407A (ja) * 2003-01-16 2004-08-05 Kyocera Corp 配線基板
WO2008053956A1 (en) * 2006-11-02 2008-05-08 Murata Manufacturing Co., Ltd. Ceramic substrate, electronic device and method for producing ceramic substrate

Also Published As

Publication number Publication date
US10178774B2 (en) 2019-01-08
US20140057080A1 (en) 2014-02-27
JPWO2012157436A1 (ja) 2014-07-31
CN103535121B (zh) 2017-06-20
CN103535121A (zh) 2014-01-22
WO2012157436A1 (ja) 2012-11-22

Similar Documents

Publication Publication Date Title
JP5708798B2 (ja) セラミック電子部品の製造方法
JP6297082B2 (ja) セラミック基板およびその製造方法
JP4404139B2 (ja) 積層型基板、電子装置および積層型基板の製造方法
KR100885136B1 (ko) 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법
JP2016034035A (ja) 基板内蔵用積層セラミック電子部品及びそれを備える印刷回路基板
US9466425B2 (en) Glass ceramic substrate and method for producing the same
JP5582069B2 (ja) セラミック多層基板
JP4711823B2 (ja) 電子部品収納用パッケージおよび電子装置
US11659659B2 (en) Ceramic electronic component
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JP5981389B2 (ja) 配線基板
WO2009151006A1 (ja) セラミック成形体の製造方法
WO2023002894A1 (ja) セラミック電子部品
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP5383531B2 (ja) 配線基板の製造方法
JP2013115123A (ja) 配線基板およびその製造方法
JP2011176020A (ja) 多数個取り配線基板およびその製造方法
JP6818609B2 (ja) 配線基体および撮像装置
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP6026898B2 (ja) セラミック配線基板
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
WO2017217174A1 (ja) セラミック電子部品
JP2015201514A (ja) 配線基板およびその製造方法
JP5996293B2 (ja) セラミック多層基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R150 Certificate of patent or registration of utility model

Ref document number: 5708798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150