JP2011176020A - 多数個取り配線基板およびその製造方法 - Google Patents
多数個取り配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2011176020A JP2011176020A JP2010037486A JP2010037486A JP2011176020A JP 2011176020 A JP2011176020 A JP 2011176020A JP 2010037486 A JP2010037486 A JP 2010037486A JP 2010037486 A JP2010037486 A JP 2010037486A JP 2011176020 A JP2011176020 A JP 2011176020A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- ceramic green
- glass
- green sheet
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】母基板の分割を容易としながら、無電解めっきの際の金属成分の付着を防止することが可能な多数個取り配線基板およびその製造方法を提供する。
【解決手段】セラミック焼結体からなる複数の絶縁層5が積層されて形成された母基板1に複数の配線基板領域2が縦横の並びに配列され、配線基板領域2の境界に分割溝6が形成された多数個取り配線基板9であって、配線基板領域2の境界における絶縁層5の層間にガラス層7が配置されており、分割溝6の底がガラス層7の表面部分に位置していることを特徴とする多数個取り配線基板9である。表面部分に分割溝6の底が位置する柔軟なガラス層7が設けられていることから、分割溝6を形成する際に分割溝6の底を起点にした応力を緩和してマイクロクラックの発生を抑えることができ、めっき液がマイクロクラック中に滞留することに起因する金属成分の付着を抑制することができる。
【選択図】図1
【解決手段】セラミック焼結体からなる複数の絶縁層5が積層されて形成された母基板1に複数の配線基板領域2が縦横の並びに配列され、配線基板領域2の境界に分割溝6が形成された多数個取り配線基板9であって、配線基板領域2の境界における絶縁層5の層間にガラス層7が配置されており、分割溝6の底がガラス層7の表面部分に位置していることを特徴とする多数個取り配線基板9である。表面部分に分割溝6の底が位置する柔軟なガラス層7が設けられていることから、分割溝6を形成する際に分割溝6の底を起点にした応力を緩和してマイクロクラックの発生を抑えることができ、めっき液がマイクロクラック中に滞留することに起因する金属成分の付着を抑制することができる。
【選択図】図1
Description
本発明は、半導体素子や弾性表面波素子等の電子部品を搭載するための配線基板となる複数の配線基板領域が母基板に縦横の並びに配列されてなり、配線基板領域の境界に形成された分割溝に沿って破断して個片の配線基板に分割される多数個取り配線基板およびその製造方法に関するものである。
従来、半導体素子や弾性表面波素子等の電子部品を搭載するために用いられる配線基板は、ガラスセラミック焼結体や酸化アルミニウム質焼結体等のセラミック焼結体からなる四角形板状の絶縁基体の上面に電子部品を搭載するための搭載部を有し、この搭載部またはその周辺から絶縁基体の側面や下面にかけて銀や銅等の金属材料から成る複数の配線導体が形成された構造を有している。
このような配線基板は、一般に、1枚の広面積の母基板から複数個の配線基板を同時集約的に得るようにした、いわゆる多数個取り配線基板の形態で製作されている。
多数個取り配線基板は、例えば、平板状の母基板に配線基板となる複数の配線基板領域が縦横の並びに配列形成された構造を有している。
このような多数個取り配線基板は、配線基板領域の境界にあらかじめ分割溝を設けておき、この分割溝に沿って母基板に曲げ応力を加えて、分割溝部分において母基板を破断させることによって個片の配線基板に分割される。
また、多数個取り配線基板は、所定部位に配線導体となる導体ペーストを印刷した複数のセラミックグリーンシートを積層し、この積層体の主面に、配線基板領域の境界に沿ってカッター刃等を切り込ませて分割溝を形成し、その後焼成することによって製作されている。
しかしながら、上記従来技術の多数個取り配線基板およびその製造方法においては、分割溝の底を起点としたマイクロクラックが母基板の内部に発生しやすいという問題点があった。これは、母基板となるセラミックグリーンシートの積層体に分割溝を形成する際に、カッター刃の進入に伴い、セラミックグリーンシートのうち分割溝の底に接した部分を起点として応力が発生し、この応力によってセラミックグリーンシートに機械的な破壊が生じるためである。
特に、各配線基板領域が主面に電子部品収納用の凹部(キャビティ)を有するキャビティ構造である場合には、カッター刃の進入に伴い、セラミックグリーンシートのうちキャビティの側壁部分を構成する部分がキャビティ側に倒れこむ力が働く傾向があるため、この力によってもマイクロクラックが進行する。そのためこのような場合には、セラミック
グリーンシートの積層体の内部に向けて、例えば、キャビティの底部に相当する深さ付近まで容易に進行してしまう。
グリーンシートの積層体の内部に向けて、例えば、キャビティの底部に相当する深さ付近まで容易に進行してしまう。
このようなマイクロクラックが生じると、配線導体の露出する表面に無電解めっき法でニッケルや金等のめっき層を被着させる場合に、幅が狭いマイクロクラックの内部に入り込んだめっき液中で酸素成分の不足等に起因して金属成分の不要な析出(いわゆる液の分解)が生じ、この金属成分が、個片の配線基板の側面となる分割溝の内側面やマイクロクラックの内部に付着しやすい。
そして、このような個片の配線基板の側面に付着した不要な金属成分は、配線基板に電子部品を搭載した後、これをプリント基板等の外部電気回路基板に実装する際に使用する半田等の導電性の接続材が広がる下地となってしまい、結果として配線導体間の電気的な短絡等の不具合が発生してしまう可能性がある。
特に、近年、配線基板の小型化や生産性の向上のために多数個取り配線基板に配列される配線基板領域の数(いわゆる取り数)の増加に応じて分割溝の幅が狭くなってきているため、母基板(母基板となるセラミックグリーンシートの積層体)において一定の範囲に形成される分割溝の数が多くなる傾向にある。そのため、カッター刃の進入に伴って分割溝の底を起点として発生する応力が大きくなる傾向にあり、マイクロクラックの発生が多発する傾向にある。
本発明は、かかる従来の問題点に鑑みて完成されたものであり、その目的は、配線基板領域の境界に分割溝が設けられた多数個取り配線基板において、母基板の分割を容易とするための分割溝を有しながら、分割溝の底を起点としたマイクロクラックの発生が抑制された多数個取り配線基板およびその製造方法を提供することにある。
本発明の多数個取り配線基板は、セラミック焼結体からなる複数の絶縁層が積層されて形成された母基板に複数の配線基板領域が縦横の並びに配列され、前記配線基板領域の境界に分割溝が形成された多数個取り配線基板であって、前記配線基板領域の境界における前記絶縁層の層間にガラス層が配置されており、前記分割溝の底が前記ガラス層の表面部分に位置していることを特徴とするものである。
また、本発明の多数個取り配線基板の製造方法は、複数枚のセラミックグリーンシートを準備するとともに、該セラミックグリーンシートに複数の配線基板領域を縦横の並びに配列する工程と、少なくとも1枚の前記セラミックグリーンシートの表面のうち前記配線基板領域の境界上に位置する部位に、ガラスペーストを層状に塗布する工程と、前記複数枚のセラミックグリーンシートを、前記ガラスペーストを塗布した前記セラミックグリーンシートの表面がシート間に位置するように積層してセラミックグリーンシート積層体を作製する工程と、前記配線基板領域の境界において前記セラミックグリーンシート積層体に分割溝を、該分割溝の底が前記ガラスペーストの表面部分に位置する深さで形成する工程と、前記セラミックグリーンシート積層体を焼成する工程とを備えることを特徴とするものである。
本発明の多数個取り配線基板によれば、配線基板領域の境界における絶縁層の層間にガラス層が配置されており、分割溝の底がガラス層の表面部分に位置していることから、応力が発生しやすい分割溝の底に接する部分に、分割溝を形成する未焼成時において絶縁層(セラミックグリーンシート)よりも柔軟なガラス層(未焼成のガラスペースト等)が配置されたものとなっている。そのため、配線基板領域の境界に分割溝を形成する際に、分
割溝の底を起点として母基板内に生じる応力を柔軟なガラス層で緩和して、マイクロクラックの発生を抑制することができる。したがって、母基板の分割を容易とするための分割溝を有しながら、分割溝の底を起点としたマイクロクラックの発生が抑制された多数個取り配線基板を提供することができる。
割溝の底を起点として母基板内に生じる応力を柔軟なガラス層で緩和して、マイクロクラックの発生を抑制することができる。したがって、母基板の分割を容易とするための分割溝を有しながら、分割溝の底を起点としたマイクロクラックの発生が抑制された多数個取り配線基板を提供することができる。
このような多数個取り配線基板の場合には、例えば無電解めっき時にめっき液がマイクロクラック中に滞留することに起因する金属成分の付着等の不具合を効果的に抑制することができる。そして、個片の配線基板をプリント基板に実装する際に使用する半田等が配線基板の側面に広がることが抑制されるため、配線導体間の電気的な短絡が抑制され、プリント基板に対する実装の信頼性を高くすることができる。
また、本発明の多数個取り配線基板の製造方法によれば、上記各工程を備えることから、分割溝の底を起点としてセラミックグリーンシートの内部にマイクロクラックが発生することを効果的に抑制することができる。
すなわち、配線基板領域の境界においてセラミックグリーンシート積層体に分割溝を、分割溝の底がガラスペーストの表面部分に位置する深さで形成することから、応力が発生しやすい分割溝の底に接する部分を、ガラスペースト層の表面に接するか、またはガラスペースト層の表面から内部に少し入り込んだ位置とすることができる。このガラスペーストがセラミックグリーンシートよりも柔軟であるため、分割溝をセラミックグリーンシートの積層体に形成する際に分割溝の底に応力が発生したとしても、その応力をガラスペースト層で効果的に吸収することができる。
したがって、配線基板領域の境界に分割溝を形成しながら、その分割溝の底を起点としたマイクロクラックの発生を効果的に抑制することが可能な多数個取り配線基板の製造方法を提供することができる。
なお、この製造方法においては、焼成時に軟化流動するガラス層のガラス成分によって、分割溝の底の近傍でセラミックグリーンシートに発生する可能性がある微細な欠陥を埋めて、焼成後の絶縁層に欠陥が残留することを抑制する効果を得ることもできる。
本発明の多数個取り配線基板について、添付の図面を参照しつつ説明する。
図1(a)は、本発明の多数個取り配線基板の実施の形態の一例を示す断面図であり、図1(b)は、図1(a)の要部を拡大して示す拡大断面図である。図1(a)および(b)において、1は母基板、2は配線基板領域である。母基板1に複数の配線基板領域2が縦横の並びに配列されて多数個取り配線基板9が基本的に形成されている。
母基板1は、ガラスセラミック焼結体,酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ムライト質焼結体等のセラミック焼結体からなる複数の絶縁層5が積層されて形成されている。
なお、図1に示す例においては、母基板1の上面に、各配線基板領域2においてキャビ
ティ(電子部品収納用凹部)(符号なし)を設けている。
ティ(電子部品収納用凹部)(符号なし)を設けている。
母基板1に配列された複数の配線基板領域2は、それぞれが個片の配線基板(図示せず)となる領域である。母基板1が分割溝6において破断して分割されることにより、複数の配線基板が同時集約的に製作される。
個片の配線基板が電子部品搭載用基板として使用される場合には、配線基板領域2の上面の中央部に電子部品の搭載部(符号なし)が設けられている。なお、母基板1は、このような電子部品を収容する凹部を配線基板領域2の上面の中央部等に有し、凹部の底面を搭載部としたものである必要はなく、平板状としたものでもよい。
搭載部に搭載される電子部品(図示せず)としては、ICやLSI等の半導体集積回路素子、およびLED(発光ダイオード)やPD(フォトダイオード),CCD(電荷結合素子)等の光半導体素子を含む半導体素子、弾性表面波素子や水晶振動子等の圧電素子、容量素子、抵抗器、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等の種々の電子部品が挙げられる。
電子部品は、搭載部に、例えばエポキシ系樹脂,ポリイミド系樹脂,アクリル系樹脂,シリコーン系樹脂,ポリエーテルアミド系樹脂等の樹脂接着剤や、Au−Sn,Sn−Ag−Cu,Sn−Cu,Sn−Pb等のはんだや、ガラス等で接着される。
また、この例においては、各配線基板領域2に配線導体3が形成されている。配線導体3は、一部が搭載部に露出するように形成されている。この配線導体3は、例えば搭載部において一部が電子部品と電気的に接続されて、電子部品同士や、電子部品と外部の電気回路とを互いに電気的に接続する導電路として機能する。
配線導体3は、銅−タングステンやモリブデン,マンガン,銀,銅,パラジウム,白金,金,等の金属材料により形成されている。
電子部品と配線導体3との電気的な接続は、例えば、配線導体3のうち搭載部の周辺に露出している部位に電子部品の電極(図示せず)を、ボンディングワイヤやはんだ等の導電性接続材(図示せず)を介して接続することにより行なうことができる。
このような、それぞれが配線導体3を有する複数の配線基板領域2が縦横の並びに配列された母基板1は、例えば各絶縁層5がガラスセラミック質焼結体からなる場合であれば、次のようにして製作することができる。
まず、二酸化ケイ素を含むホウケイ酸系ガラスや酸化リチウム系ガラス、リン酸塩系ガラス等のガラス粉末と酸化アルミニウムや酸化マグネシウム、酸化カルシウム等のセラミック粉末とを主成分とする原料粉末を、有機溶剤、バインダと混練するとともに、ドクターブレード法やリップコータ法等の成形方法でシート状に成形して、セラミックグリーンシートを作製する。次に、銀や銅等の金属材料の粉末を有機溶剤およびバインダとともに混練して、金属ペーストを作製する。次に、セラミックグリーンシートを母基板1の外形寸法に切断するとともに、配線基板領域2となる領域のそれぞれに、所定の配線導体3のパターンにスクリーン印刷法等の印刷法で金属ペーストを印刷する。そして、複数のセラミックグリーンシートを積層した後、約900〜1000℃程度の焼成温度で焼成することによ
って、それぞれが配線導体3を有する複数の配線基板領域2が縦横の並びに配列された母基板1を製作することができる。
って、それぞれが配線導体3を有する複数の配線基板領域2が縦横の並びに配列された母基板1を製作することができる。
この実施の形態の例において、母基板1の外周には、配列された複数の配線基板領域2
を取り囲むようにダミー領域4が設けられている。ダミー領域4は、多数個取り配線基板9の取り扱いを容易とすること等のために設けられている。
を取り囲むようにダミー領域4が設けられている。ダミー領域4は、多数個取り配線基板9の取り扱いを容易とすること等のために設けられている。
多数個取り配線基板9は、配線基板領域2の境界(配線基板領域2同士の境界および配線基板領域2とダミー領域4との境界)に、少なくとも底付近における縦断面がV字状である分割溝6が形成されている。この分割溝6が形成されている部分において母基板1を破断させることによって、多数個取り配線基板9を個片の配線基板に分割することができる。この母基板1の分割(破断)は、分割溝6を挟むように母基板1に曲げ応力を加え、この応力で母基板1を破断させて行なわれる。なお、分割溝6は、母基板1となるセラミックグリーンシートの積層体の表面に、配線基板領域2の境界に沿ってカッター刃等で所定の深さの切り込みを入れることによって形成される。
そして、図1(a)および図1(b)に示すように、この多数個取り配線基板9は、母基板1のうち配線基板領域2の境界における絶縁層5の層間にガラス層7が配置されており、さらに分割溝6の底がガラス層7の表面部分に位置している。なお、ガラス層7の表面部分とは、ガラス層7の表面または表面からガラス層7の内部に若干(例えば厚みが約20〜50μm程度のガラス層7に対して厚み方向に約20%程度の深さで)入った位置である。
このように、分割溝6の底にガラス層7が配置されていることから、応力が発生しやすい分割溝6の底に接する部分に、セラミック焼結体となるセラミックグリーンシートよりも柔軟なガラス層7(未焼結のもの)が配置されたものとなっている。そのため、配線基板領域2の境界に分割溝6を形成する際に、分割溝6の底を起点として生じる応力を、柔軟なガラス層7によって緩和し、マイクロクラックの発生を抑制することができる。したがって、母基板1の分割を容易とするための分割溝6を有しながら、分割溝6の底を起点としたマイクロクラックの発生が抑制された多数個取り配線基板9を提供することができる。
この場合には、例えば、無電解めっき時にめっき液がマイクロクラック中に滞留することに起因する金属成分の付着等の不具合を効果的に抑制することができる。そして、個片の配線基板をプリント基板に実装する際に使用する半田等が配線基板の側面に広がることが抑制されるため、配線導体3間の電気的な短絡が抑制された、実装の信頼性の高い配線基板を製作することが可能な多数個取り配線基板9とすることができる。
なお、ガラス層7は、ホウケイ酸系ガラスや酸化リチウム系ガラス,リン酸塩系ガラス等のガラス材料によって形成されている。このようなガラス層7は、例えばホウケイ酸系ガラス等のガラス材料の粉末を主成分とする原料粉末を、有機溶剤およびバインダと混練してペースト状とした混合物(ガラスペースト)を、分割溝6の底が位置する予定のセラミックグリーンシートの配線基板領域2の境界上に、スクリーン印刷やロールコート等の方法で塗布し、その後、約900〜1000℃程度の焼成温度でセラミックグリーンシートと同
時焼成することによって形成することができる。
時焼成することによって形成することができる。
この場合、ガラスペーストを印刷するセラミックグリーンシートの表面は、例えば、母基板1に形成する予定の分割溝6の深さを考慮して、分割溝6の底が位置する絶縁層5となるセラミックグリーンシートの下面に接して積層されるセラミックグリーンシートの上面とすればよい。
ガラス層7は、その表面部分に分割溝6の底を位置させて、母基板1の内部に生じる可能性があるマイクロクラックを防ぐためには、約20μm以上の厚みに設定することが好ましい。また、ガラス層7の厚みが厚くなり過ぎると、ガラス層7によって上下の絶縁層5
の間の密着が妨げられやすくなる可能性がある。そのため、ガラス層7の厚みは、例えば絶縁層5の厚みが電子部品搭載用の多数個取り配線基板において一般的な約50〜125μm
であるような場合には、約20〜35μm程度の範囲とすることが好ましい。
の間の密着が妨げられやすくなる可能性がある。そのため、ガラス層7の厚みは、例えば絶縁層5の厚みが電子部品搭載用の多数個取り配線基板において一般的な約50〜125μm
であるような場合には、約20〜35μm程度の範囲とすることが好ましい。
また、ガラス層7を構成するガラス粉末の平均粒径は0.1〜1μm程度の粒径が好まし
い。すなわち、ガラス粉末の粒径を上記の範囲程度に小さくしておけば、焼成前の段階で分割溝6を形成する際に、カッター刃によって生じる応力を粉末の移動によってより容易に緩和することができるため、マイクロクラックの発生をより効果的に抑制することができる。
い。すなわち、ガラス粉末の粒径を上記の範囲程度に小さくしておけば、焼成前の段階で分割溝6を形成する際に、カッター刃によって生じる応力を粉末の移動によってより容易に緩和することができるため、マイクロクラックの発生をより効果的に抑制することができる。
なお、ガラス層7を配置する範囲は、例えば、配線基板領域2の境界から配線基板領域2側またはダミー領域4側に数十μm〜100μm程度の一定の幅で入った帯状の範囲とす
ればよい。なお、絶縁層5の層間のうちガラス層7を配置する層間にも配線導体3を形成する場合であれば、配線導体3の形成を妨げない範囲にガラス層7を配置する必要がある。また、この場合に、同じ層間で、ガラス層7の厚みを配線導体3の厚みとを同じ程度に抑えて上下の絶縁層5同士の密着をより容易とするようにしてもよい。
ればよい。なお、絶縁層5の層間のうちガラス層7を配置する層間にも配線導体3を形成する場合であれば、配線導体3の形成を妨げない範囲にガラス層7を配置する必要がある。また、この場合に、同じ層間で、ガラス層7の厚みを配線導体3の厚みとを同じ程度に抑えて上下の絶縁層5同士の密着をより容易とするようにしてもよい。
次に、本発明の多数個取り配線基板の製造方法について、図2を参照しつつ説明する。図2(a)〜(c)は、それぞれ本発明の多数個取り配線基板の製造方法を工程順に示す断面図である。図2において図1と同様の部位には同様の符号を付している。
本発明の多数個取り配線基板の製造方法によれば、例えば図1に示したような、母基板1の分割を容易としながら、マイクロクラックの発生を抑制し、無電解めっきの際の金属成分の付着を防止することが可能な多数個取り配線基板9を製作することができる。
すなわち、図2(a)に示すように、例えば複数枚のセラミックグリーンシート55の表面やあらかじめ打ち抜き形成しておいた貫通孔(符号なし)の内部に配線導体3となる金属ペースト33を印刷するとともに、配線基板領域2の境界上に位置する部位にガラスペースト77を層状に塗布した後乾燥させ、必要に応じてセラミックグリーンシート55同士を密着させるための密着液(図示せず)を塗布した後、図2(b)に示すようにセラミックグリーンシート55を上下に積層し密着させセラミックグリーンシート積層体88を得る。その後、図2(c)に示すように、配線基板領域2の境界においてセラミックグリーンシート積層体88に分割溝6を、分割溝6の底がガラスペースト77の層の表面部分に位置する深さで形成する。このような各工程を備えることから、分割溝6を形成する際に、分割溝6の底を起点として生じる応力を柔軟なガラスペースト77によって緩和し、マイクロクラックの発生を防止することができる。したがって、配線基板領域2の境界に分割溝6を形成しながら、その分割溝6の底を起点としたマイクロクラックの発生を効果的に抑制することが可能な多数個取り配線基板9の製造方法を提供することができる。
以下、上記各工程について詳しく説明する。
まず、図2(a)に示すように、複数枚のセラミックグリーンシート55を準備するとともに、これらのセラミックグリーンシート55に複数の配線基板領域2を縦横の並びに配列する。
セラミックグリーンシート55は、ガラスセラミック焼結体や酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ムライト質焼結体等のセラミック焼結体からなる絶縁層5となって母基板1を構成するものである。これらのセラミックグリーンシート55は、上記のように、ガラス粉末およびセラミック粉末を主成分とする原料粉末を、有機溶剤およびバインダと混練するとともに、ドクターブレード
法やリップコータ法等の成形方法でシート状に成形することによって作製することができる。
法やリップコータ法等の成形方法でシート状に成形することによって作製することができる。
なお、図2(a)に示す例では、平板状のセラミックグリーンシート55の上面に枠状のセラミックグリーンシート55を積層して、図1に示すような、上面にキャビティ(電子部品収納用の凹部)(符号なし)を有する母基板1を作製するようにしている。
配線基板領域2は、それぞれが個片の配線基板(図示せず)となる領域であり、四角形状等の形状でセラミックグリーンシート55の主面に縦横の並びに配列する。図2(a)において、配線基板領域2の境界に相当する部位を二点鎖線Kで示している。また、この図2(a)に示す例では、配線基板領域2のそれぞれに、配線導体3となる導体ペースト33を印刷している。導体ペースト33は、上記のように、銅−タングステンやモリブデン,マンガン,銀,銅,パラジウム,白金,金,等の金属材料を有機溶剤およびバインダとともに混練して作製することができる。この導体ペースト33を、スクリーン印刷法等の方法で、セラミックグリーンシート55の表面およびセラミックグリーンシート55にあらかじめ形成しておいた貫通孔(符号なし)の内部に印刷塗布または充填する。
次に、図2(b)に示すように、少なくとも1枚のセラミックグリーンシート55の表面のうち配線基板領域2の境界上に位置する部位に、ガラスペースト77を層状に塗布した後、複数枚のセラミックグリーンシート55を、ガラスペースト77を塗布したセラミックグリーンシート55の表面がシート間に位置するように積層してセラミックグリーンシート積層体88を作製する。なお、図2(b)においても、配線基板領域2の境界に相当する部位を二点鎖線Kで示している。
ガラスペースト77は、上記のように、ホウケイ酸系ガラスや酸化リチウム系ガラス等のガラス材料の粉末を主成分とする原料粉末を、有機溶剤およびバインダと混練してペースト状とすることによって作製することができる。
また、このガラスペースト77は、次の工程で分割溝6を形成するときのマイクロクラックの発生を抑制する上では、0.1〜1μm程度の粒径が好ましく、バインダは粘性が高い
ものが好ましい。ガラスペースト77においてバインダの粘性を高くしておくと、ガラスペースト77の層がより柔軟になるため、分割溝6を形成するときに発生する応力をより効果的に緩和することが出来る。
ものが好ましい。ガラスペースト77においてバインダの粘性を高くしておくと、ガラスペースト77の層がより柔軟になるため、分割溝6を形成するときに発生する応力をより効果的に緩和することが出来る。
そして、図2(c)に示すように、配線基板領域2の境界においてセラミックグリーンシート積層体88に分割溝6を、その分割溝6の底がガラスペースト77の表面部分に位置する深さで形成した後、セラミックグリーンシート積層体88を焼成すれば、例えば図1に示すような多数個取り配線基板9が製作される。
分割溝6は、例えば先端における縦断面がV字状のカッター刃を用いて、セラミックグリーンシート積層体88の主面(この例では上面および下面)から所定の深さで切込みを入れることによって形成することができる。
この場合、分割溝6の底がガラスペースト77の層の表面部分に位置させるには、上記のように分割溝6の深さに応じて、その分割溝6の底がガラスペースト77の表面部分に位置するようにガラスペースト77の塗布厚みを調整すればよい。また、ガラスペースト77の表面部分に応じた深さで、分割溝6となる切り込みの深さを調整するようにしてもよい。
したがって、この多数個取り配線基板9に無電解めっき皮膜を形成する際に、めっき液が微細な欠陥に滞留してしまうことを防止するため、配線基板の側面に金属成分が付着す
ることを抑制することができる。
ることを抑制することができる。
また、上記製造方法によれば、セラミックグリーンシート積層体88を焼成する際に、ガラスペースト77中のガラス成分が分割溝6の底近傍においてセラミックグリーンシート55の内部に生じている可能性がある微細な欠陥を防ぐこともできる。
なお、ガラスペースト77中のガラス成分の軟化点はセラミックグリーンシート積層体88の焼成温度と同程度であることが望ましい。すなわち、ガラス成分の軟化点が低すぎると、焼成時にガラス成分がセラミックグリーンシート55に吸収されてしまい、周囲のセラミックグリーンシート55(ガラスセラミック焼結体からなる絶縁層5)に余計なガラス成分が混じる可能性があり、ガラス成分の軟化点が高すぎると、分割溝6の底近傍の微細な欠陥を防ぐ効果が低くなるため、セラミックグリーンシート55の微細な欠陥を防ぐ効果が小さくなる傾向がある。
ホウケイ酸系ガラスおよび酸化アルミニウムを主成分とするガラスセラミック焼結体からなる厚みが約0.5mmの母基板に、1辺の長さが約7mmの正方形状の配線基板領域を11×11個の並びに縦横に配列し、配線基板領域の境界に約0.1mmの深さで分割溝を形成した多数個取り配線基板を用いて、本発明の多数個取り配線基板の効果を確認した。なお、母基板は、ホウケイ酸系ガラスおよび酸化アルミニウムを主成分として形成したセラミックグリーンシートを12層積層して作製したものであり、各絶縁層の厚みは約0.05mmであった。
この多数個取り配線基板において、深さが約0.1mmの分割溝の底は、母基板を構成す
る厚みが約0.5mmの絶縁層のうち上から2層目の絶縁層の厚み方向の途中部分に位置し
ていた。そして、上記絶縁層のうち上から2層目のものと3層目のものとの層間にガラス層を配置した。つまり、ガラス層は、上から3層目のセラミック絶縁層となるセラミックグリーンシートの上面にガラスペーストを、配線基板領域の境界に沿って約1mmの幅で塗布しておき、セラミックグリーンシートの積層体と同時焼成することによって形成した。ガラス層の厚みは約0.02μmに設定し、分割溝の底がガラス層の表面部分に位置するようにした。
る厚みが約0.5mmの絶縁層のうち上から2層目の絶縁層の厚み方向の途中部分に位置し
ていた。そして、上記絶縁層のうち上から2層目のものと3層目のものとの層間にガラス層を配置した。つまり、ガラス層は、上から3層目のセラミック絶縁層となるセラミックグリーンシートの上面にガラスペーストを、配線基板領域の境界に沿って約1mmの幅で塗布しておき、セラミックグリーンシートの積層体と同時焼成することによって形成した。ガラス層の厚みは約0.02μmに設定し、分割溝の底がガラス層の表面部分に位置するようにした。
そして、この多数個取り配線基板を、硫酸ニッケル(めっき用の金属主成分)と次亜リン酸ナトリウム(還元剤)とを主成分とする無電解めっき液中に約10分間(液温約90℃)浸漬した後、分割溝に沿って分割して個片の配線基板とし、その側面を画像認識装置による外観の確認および蛍光X線装置による元素分析で確認して、めっき広がり、つまりニッケルの付着の有無によってマイクロクラックの有無を確認した。
また、比較例として、上記のようなガラス層を配置していない従来技術の多数個取り配線基板を、ガラス層を被着させないこと以外は実施例の多数個取り配線基板と同様にして作製し、同様にマイクロクラックの有無を確認した。
その結果、本発明の実施例の多数個取り配線基板においては、確認した10個の多数個取り配線基板(個片の配線基板として11×11×10=1210個)においてニッケルの付着が見られず、マイクロクラックの発生が効果的に抑制されていた。これに対し、比較例の多数個取り配線基板においては、1210個の個片の配線基板のうち23個において側面にニッケルの付着が見られた。以上のように、本発明の多数個取り配線基板におけるマイクロクロックを抑制する効果を確認することができた。
1・・・母基板
2・・・配線基板領域
3・・・配線導体
4・・・ダミー領域
5・・・絶縁層
6・・・分割溝
7・・・ガラス層
9・・・多数個取り配線基板
33・・・導体ペースト
55・・・セラミックグリーンシート
77・・・ガラスペースト
88・・・セラミックグリーンシートの積層体
2・・・配線基板領域
3・・・配線導体
4・・・ダミー領域
5・・・絶縁層
6・・・分割溝
7・・・ガラス層
9・・・多数個取り配線基板
33・・・導体ペースト
55・・・セラミックグリーンシート
77・・・ガラスペースト
88・・・セラミックグリーンシートの積層体
Claims (2)
- セラミック焼結体からなる複数の絶縁層が積層されて形成された母基板に複数の配線基板領域が縦横の並びに配列され、前記配線基板領域の境界に分割溝が形成された多数個取り配線基板であって、
前記配線基板領域の境界における前記絶縁層の層間にガラス層が配置されており、前記分割溝の底が前記ガラス層の表面部分に位置していることを特徴とする多数個取り配線基板。 - 複数枚のセラミックグリーンシートを準備するとともに、該セラミックグリーンシートに複数の配線基板領域を縦横の並びに配列する工程と、
少なくとも1枚の前記セラミックグリーンシートの表面のうち前記配線基板領域の境界上に位置する部位に、ガラスペーストを層状に塗布する工程と、
前記複数枚のセラミックグリーンシートを、前記ガラスペーストを塗布した前記セラミックグリーンシートの表面がシート間に位置するように積層してセラミックグリーンシート積層体を作製する工程と、
前記配線基板領域の境界において前記セラミックグリーンシート積層体に分割溝を、該分割溝の底が前記ガラスペーストの表面部分に位置する深さで形成する工程と、
前記セラミックグリーンシート積層体を焼成する工程と
を備えることを特徴とする多数個取り配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010037486A JP2011176020A (ja) | 2010-02-23 | 2010-02-23 | 多数個取り配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010037486A JP2011176020A (ja) | 2010-02-23 | 2010-02-23 | 多数個取り配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011176020A true JP2011176020A (ja) | 2011-09-08 |
Family
ID=44688656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010037486A Pending JP2011176020A (ja) | 2010-02-23 | 2010-02-23 | 多数個取り配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011176020A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013105901A (ja) * | 2011-11-14 | 2013-05-30 | Kyocera Corp | 多数個取りセラミック基板およびセラミック基板 |
US9565767B2 (en) | 2012-08-24 | 2017-02-07 | Sony Corporation | Wiring board formed by a laminate on a stiffener |
-
2010
- 2010-02-23 JP JP2010037486A patent/JP2011176020A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013105901A (ja) * | 2011-11-14 | 2013-05-30 | Kyocera Corp | 多数個取りセラミック基板およびセラミック基板 |
US9565767B2 (en) | 2012-08-24 | 2017-02-07 | Sony Corporation | Wiring board formed by a laminate on a stiffener |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010143597A1 (ja) | 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板 | |
US9456494B2 (en) | Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate | |
CN106688091A (zh) | 布线基板、电子装置以及电子模块 | |
JP2010021386A (ja) | セラミック部品の製造方法 | |
JP5738109B2 (ja) | 多数個取り配線基板 | |
JP2011176020A (ja) | 多数個取り配線基板およびその製造方法 | |
JP2010258189A (ja) | 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法 | |
JP4712065B2 (ja) | 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法 | |
JP5956185B2 (ja) | 多数個取り配線基板 | |
JP2018049988A (ja) | 配線基板、電子装置および電子モジュール | |
JP5893967B2 (ja) | 多数個取り配線基板 | |
JP2011155043A (ja) | 配線基板 | |
JP5673123B2 (ja) | モジュール基板及びモジュール基板の製造方法 | |
JP2011049342A (ja) | 電子部品搭載用基板およびその製造方法 | |
JP5197407B2 (ja) | 多数個取り配線基板 | |
JP2011176254A (ja) | 多数個取り配線基板およびその製造方法 | |
JP5668867B2 (ja) | 多層配線基板、プローブカード及び多層配線基板の製造方法 | |
JP2005217099A (ja) | 多数個取り配線基板 | |
JP6193702B2 (ja) | 多数個取り配線基板 | |
JP2010056498A (ja) | 多数個取り配線基板 | |
JP2012248710A (ja) | 多数個取り配線基板および配線基板ならびに配線基板の製造方法 | |
JP2012204711A (ja) | セラミック多層基板とセラミック多層基板の製造方法 | |
JP2010135714A (ja) | 多数個取り配線基板およびその製造方法ならびに配線基板およびその製造方法 | |
JP5240724B2 (ja) | 電子部品搭載用基板 | |
JP6336841B2 (ja) | 配線基板 |