JP5673123B2 - モジュール基板及びモジュール基板の製造方法 - Google Patents
モジュール基板及びモジュール基板の製造方法 Download PDFInfo
- Publication number
- JP5673123B2 JP5673123B2 JP2011009174A JP2011009174A JP5673123B2 JP 5673123 B2 JP5673123 B2 JP 5673123B2 JP 2011009174 A JP2011009174 A JP 2011009174A JP 2011009174 A JP2011009174 A JP 2011009174A JP 5673123 B2 JP5673123 B2 JP 5673123B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- base substrate
- module
- conductor portion
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
Description
図1は、本発明の実施の形態1に係るモジュール基板の構成を示す模式図である。図1に示すように、モジュール基板10は、ベース基板1、ベース基板1の一面に実装した複数の電子部品2、複数の電子部品2を実装したベース基板1をマザー基板20に接続する導体部3、実装した電子部品2を被覆する樹脂層4を備えている。さらに、モジュール基板10は、電子部品2を実装したベース基板1の他面に実装した複数の電子部品5、実装した電子部品5を被覆する樹脂層6、被覆した樹脂層6を覆うシールド層7を備えている。モジュール基板10の導体部3と、マザー基板(他の基板)20に形成してある電極パッド21とをハンダ8で接合することで、モジュール基板10とマザー基板20とを電気的に接続してある。なお、マザー基板とは、複数のモジュール基板10、電子部品2、5等を実装して、それぞれを電気的に接続するための電子回路基板である。
本発明の実施の形態2に係るモジュール基板は、ベース基板の外縁部に樹脂層を備える導体部をベース基板の一面に接続した構成である。図8は、本発明の実施の形態2に係るモジュール基板の構成を示す模式図である。図8に示すように、モジュール基板40は、ベース基板1、ベース基板1の一面に実装した複数の電子部品2、複数の電子部品2を実装したベース基板1をマザー基板20に接続する導体部3、実装した複数の電子部品2を被覆する樹脂層4を備えている。さらに、モジュール基板40は、複数の電子部品2を実装したベース基板1の他面に実装した複数の電子部品5、実装した複数の電子部品5を被覆する樹脂層6、被覆した樹脂層6を覆うシールド層7を備えている。モジュール基板40の導体部3と、マザー基板20に形成したある電極パッド21とをハンダ8で接合することで、モジュール基板40とマザー基板20とを接合してある。
2、5 電子部品
3 導体部
4、6、13 樹脂層
7 シールド層
8 ハンダ
9a、9b、9c、9d、9e 溝
11 メッキ層
10、40 モジュール基板
20 マザー基板
30 端子接続基板
35 絶縁基板
36 銅箔
38 絶縁体(支持部)
Claims (6)
- ベース基板と、
該ベース基板の少なくとも一面に実装する複数の電子部品と、
複数の前記電子部品を実装した前記ベース基板を他の基板に接続する複数の導体部と
を備え、
前記導体部は柱状であり、前記他の基板と接続する部分のうち前記ベース基板の外縁側が、前記ベース基板と接続する部分のうち前記ベース基板の外縁側よりも前記ベース基板の内側に位置するようにしてあり、
前記導体部の前記他の基板と接続する部分のうち前記ベース基板の内縁側と、前記導体部の前記ベース基板と接続する部分のうち前記ベース基板の内縁側とが、平面視した場合に同じ位置になるようにしてあることを特徴とするモジュール基板。 - 前記導体部は、前記ベース基板と接続する部分のうち前記ベース基板の外縁側から、前記他の基板と接続する部分のうち前記ベース基板の外縁側へと傾斜させた形状であることを特徴とする請求項1に記載のモジュール基板。
- 前記導体部は、前記ベース基板の内側方向へ中途で屈曲させた形状であることを特徴とする請求項1に記載のモジュール基板。
- 前記導体部の外側面に樹脂層を備えることを特徴とする請求項1乃至3のいずれか一項に記載のモジュール基板。
- 前記ベース基板の両面に、複数の前記電子部品が実装してあることを特徴とする請求項1乃至請求項4のいずれか一項に記載のモジュール基板。
- 少なくとも一面に複数の電子部品を実装した集合基板を分断して、該集合基板から複数のモジュール基板を切り出すモジュール基板の製造方法において、
複数の前記電子部品を、前記集合基板の少なくとも一面に実装する第1工程と、
柱状の端子接続基板を、切り出し位置を跨ぐように、前記集合基板の一面に接続する第2工程と、
前記集合基板から前記切り出し位置にて複数の前記モジュール基板を切り出す第3工程と
を含み、
前記第3工程で、前記集合基板から複数の前記モジュール基板を切り出す場合、前記端子接続基板から複数の導体部を切り出すときに、切り出す前記導体部を、ベース基板と接続する部分のうち前記ベース基板の外縁側から、他の基板と接続する部分のうち前記ベース基板の外縁側へと傾斜させた形状に形成するとともに、
切り出す前記導体部を、前記他の基板と接続する部分のうち前記ベース基板の内縁側と、前記導体部の前記ベース基板と接続する部分のうち前記ベース基板の内縁側とが、平面視した場合に同じ位置になるように形成することを特徴とするモジュール基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009174A JP5673123B2 (ja) | 2011-01-19 | 2011-01-19 | モジュール基板及びモジュール基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009174A JP5673123B2 (ja) | 2011-01-19 | 2011-01-19 | モジュール基板及びモジュール基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012151303A JP2012151303A (ja) | 2012-08-09 |
JP5673123B2 true JP5673123B2 (ja) | 2015-02-18 |
Family
ID=46793285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011009174A Active JP5673123B2 (ja) | 2011-01-19 | 2011-01-19 | モジュール基板及びモジュール基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5673123B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5862584B2 (ja) * | 2013-03-08 | 2016-02-16 | 株式会社村田製作所 | モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置 |
JP6271882B2 (ja) * | 2013-06-28 | 2018-01-31 | 京セラ株式会社 | 配線基板および電子装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024312A (ja) * | 1999-07-13 | 2001-01-26 | Taiyo Yuden Co Ltd | 電子装置の製造方法及び電子装置並びに樹脂充填方法 |
JP2001267714A (ja) * | 2000-03-16 | 2001-09-28 | Sony Corp | 電子回路装置 |
JP2005158360A (ja) * | 2003-11-21 | 2005-06-16 | Nec Saitama Ltd | 三次元基板間接続部品および三次元基板間接続構造 |
-
2011
- 2011-01-19 JP JP2011009174A patent/JP5673123B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012151303A (ja) | 2012-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5532141B2 (ja) | モジュール基板及びモジュール基板の製造方法 | |
JP4111239B2 (ja) | 複合セラミック基板 | |
JP5790682B2 (ja) | モジュールおよびその製造方法 | |
JP5510461B2 (ja) | モジュール基板、及びモジュール基板の製造方法 | |
US10468316B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
JP4265607B2 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
JP2019004080A (ja) | 電子部品、電子装置、及び電子部品の製造方法 | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP5673123B2 (ja) | モジュール基板及びモジュール基板の製造方法 | |
JP4158798B2 (ja) | 複合セラミック基板 | |
JP5409236B2 (ja) | 配線基板 | |
JP6336858B2 (ja) | 配線基板、電子装置および積層型電子装置 | |
WO2012165111A1 (ja) | 多層基板の製造方法および多層基板 | |
JP4712065B2 (ja) | 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法 | |
JP5956185B2 (ja) | 多数個取り配線基板 | |
US20220077012A1 (en) | Electronic element mounting substrate and electronic device | |
JP2010056506A (ja) | 電子装置の実装構造 | |
US20240063107A1 (en) | Crack arrest features for miultilevel package substrate | |
JP5197407B2 (ja) | 多数個取り配線基板 | |
JP2011176020A (ja) | 多数個取り配線基板およびその製造方法 | |
JP5381881B2 (ja) | モジュール基板の製造方法 | |
JP7025845B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2006041310A (ja) | 多数個取り配線基板 | |
JP6231376B2 (ja) | 半導体素子実装基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5673123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |