JP5381881B2 - モジュール基板の製造方法 - Google Patents

モジュール基板の製造方法 Download PDF

Info

Publication number
JP5381881B2
JP5381881B2 JP2010091132A JP2010091132A JP5381881B2 JP 5381881 B2 JP5381881 B2 JP 5381881B2 JP 2010091132 A JP2010091132 A JP 2010091132A JP 2010091132 A JP2010091132 A JP 2010091132A JP 5381881 B2 JP5381881 B2 JP 5381881B2
Authority
JP
Japan
Prior art keywords
terminal
module substrate
substrate
resin
terminal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010091132A
Other languages
English (en)
Other versions
JP2011222791A (ja
Inventor
一生 山元
明彦 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010091132A priority Critical patent/JP5381881B2/ja
Publication of JP2011222791A publication Critical patent/JP2011222791A/ja
Application granted granted Critical
Publication of JP5381881B2 publication Critical patent/JP5381881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、片面又は両面に複数の電子部品を実装した集合基板を分断して、集合基板から複数のモジュール基板を切り出すモジュール基板の製造方法に関する。
近年、電子機器の小型化、軽量化に伴い、電子機器に実装するモジュール基板自体も小型化、軽量化が求められている。そのため、リード端子、半田ボール、キャビティ構造等を用いて電子部品をモジュール基板の両面に実装することで小型化、軽量化が行われている。
特許文献1には、キャビティ構造等を形成することなく、安価に両面に実装することが可能な半導体装置の製造方法が開示されている。すなわち、連結板により一体化した複数の接続用電極を、電子部品を実装したモジュール基板に重ね合わせて固着し、連結板を研磨することにより除去して接続用電極を形成する。これにより、例えば半田等により複数の接続用電極をモジュール基板に固着したために連結板が傾いている場合であっても、連結板がなくなるまで研磨することによりモジュール基板のコプラナリティ(Coplanarity)を維持することができる。
特許第3960479号公報
しかし、特許文献1に開示してある半導体装置の製造方法では、連結板を研磨することにより除去する必要があることから、十分に連結板を研磨することができなかった場合、接続用電極の接続不良が発生するおそれがあるという問題点があった。
また、連結板は比較的長さの長い接続用電極が露出しており、連結板をモジュール基板へ実装する前のテーピング工程等の取扱いにおいて接続用電極が変形するおそれがあった。このため、隣接する接続用電極同士が短絡するおそれもあった。
本発明は斯かる事情に鑑みてなされたものであり、コプラナリティを維持しつつ、端子電極同士を短絡させることなく確実に接続することができるモジュール基板の製造方法を提供することを目的とする。
上記目的を達成するために第1発明に係るモジュール基板の製造方法は、少なくとも片面に複数の電子部品を実装したモジュール基板の製造方法において、絶縁体の対向する二面を貫通した複数の端子電極を配置してあり、前記端子電極の一端側が前記絶縁体の一面から所定の長さ突出している端子接続基板を、前記モジュール基板の一面に複数実装する第1工程と、複数の前記端子電極の前記絶縁体の一面から突出している部分が前記モジュール基板の一面からの高さが同じになるよう前記端子電極の一端側を研削する第2工程とを含むことを特徴とする。
また、第2発明に係るモジュール基板の製造方法は、第1発明において、前記所定の長さは、前記モジュール基板の一面からの設計上の高さから前記絶縁体の高さを減じた長さ以上であることを特徴とする。
また、第3発明に係るモジュール基板の製造方法は、第1又は第2発明において、前記端子接続基板は、複数の前記端子電極間にレジストを印刷してあることを特徴とする。
また、第4発明に係るモジュール基板の製造方法は、第1乃至第3発明のいずれか1つにおいて、前記第1工程の後、前記第2工程の代わりに、前記モジュール基板に実装された複数の電子部品と前記端子接続基板とを樹脂封止し、封止した樹脂の上面と前記端子電極の一端側とを研磨する研磨工程を含むことを特徴とする。
また、第5発明に係るモジュール基板の製造方法は、第4発明において、前記研磨工程の後、導電性ペーストによりNC電極を形成する工程を含むことを特徴とする。
また、第6発明に係るモジュール基板の製造方法は、第4又は第5発明において、前記研磨工程の後、封止した前記樹脂の上面に再度配線を施す工程を含むことを特徴とする。
また、第7発明に係るモジュール基板の製造方法は、第4乃至第6発明のいずれか1つにおいて、複数の前記電子部品を封止する樹脂は、前記端子接続基板の絶縁体と同じ組成であることを特徴とする。
第1発明では、絶縁体の対向する二面を貫通した複数の端子電極を配置してあり、端子電極の一端側が絶縁体の一面から所定の長さ突出している端子接続基板を準備する。電子部品をモジュール基板の片面又は両面に実装するとともに、端子接続基板をモジュール基板の一面に複数実装する。複数の端子電極の絶縁体の一面から突出している部分がモジュール基板の一面からの高さが同じになるよう端子電極の一端側を研削する。端子電極を研削する場合、端子電極が絶縁体にて支持されているので安定して研削することができ、コプラナリティを維持することができる。また、端子電極が絶縁体にて支持されているので、端子電極が変形しにくく、隣接する端子電極同士が短絡するおそれが少ない。
第2発明では、端子電極の一端側が絶縁体の一面から突出している所定の長さは、モジュール基板の一面からの設計上の高さから絶縁体の高さを減じた長さ以上であることにより、研削代を確保することができるとともに、コプラナリティを維持することが可能となる。
第3発明では、端子接続基板は、複数の端子電極間にレジストを印刷してあることにより、研削により端子電極が変形しにくく、隣接する端子電極同士が短絡するおそれが少ない。また、端子接続基板の端子電極が突出している側の端子電極間の段差を埋めることができ、実装時の吸引性が高まる。
第4発明では、モジュール基板に実装された複数の電子部品と端子接続基板とを樹脂封止し、封止した樹脂の上面と端子電極の一端側とを同時に研磨することにより、コプラナリティを維持することが可能となる。また、樹脂封止することにより落下強度が向上し、モジュール基板全体として信頼性が向上する。
第5発明では、封止した樹脂の上面を研磨した後、導電性ペーストによりNC電極を形成することにより、モジュール基板の落下時の衝撃を分散させることができ、落下強度を向上させることが可能となる。
第6発明では、封止した樹脂の上面を研磨した後、樹脂の上面に再度配線を施すことにより、外部電極の位置を端子接続基板の端子電極の位置と異なる位置に配置することが可能となる。
第7発明では、複数の電子部品を封止する樹脂は、端子接続基板の絶縁体と同じ組成であることにより、互いの密着力が強く、モジュール基板全体として強度が向上する。
上記構成によれば、端子電極を研削する場合、端子電極が絶縁体にて支持されているので安定して研削することができ、コプラナリティを維持することができる。また、端子電極が絶縁体にて支持されているので、端子電極が変形しにくく、隣接する端子電極同士が短絡するおそれが少ない。
本発明の実施の形態1に係るモジュール基板に配置する端子接続基板の構成を示す、一列に並んだ端子電極を切断する面での断面図である。 本発明の実施の形態1に係るモジュール基板に配置する端子接続基板の製造工程を示す、一列に並んだ端子電極を切断する面での断面図である。 本発明の実施の形態1に係るモジュール基板に配置する端子接続基板の分断位置の一例を示す斜視図である。 本発明の実施の形態1に係るモジュール基板に配置する端子接続基板のレジスト印刷時の構成を示す、一列に並んだ端子電極を切断する面での断面図である。 本発明の実施の形態1に係るモジュール基板に配置する端子接続基板の両面に厚い銅箔を用いる場合の構成を示す、一列に並んだ端子電極を切断する面での断面図である。 本発明の実施の形態1に係るモジュール基板に配置する端子接続基板の厚い銅箔が絶縁体に一部埋没している場合の構成を示す、一列に並んだ端子電極を切断する面での断面図である。 本発明の実施の形態1に係るモジュール基板の製造工程を示す斜視図である。 本発明の実施の形態1に係るモジュール基板の研削工程を示す、一列に並んだ端子電極を切断する面での断面図である。 本発明の実施の形態2に係るモジュール基板に配置する端子接続基板の製造工程を示す、一列に並んだ端子電極を切断する面での断面図である。 本発明の実施の形態2に係るモジュール基板の製造工程を示す、一列に並んだ端子電極を切断する面での断面図である。 本発明の実施の形態2に係るモジュール基板のNC電極を形成する場合の工程を示す、一列に並んだ端子電極を切断する面での断面図である。 本発明の実施の形態2に係るモジュール基板に再配線を施す場合の、一列に並んだ端子電極を切断する面での断面図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1に係るモジュール基板に配置する端子接続基板の構成を示す、一列に並んだ端子電極を切断する面での断面図である。本発明の実施の形態1に係る端子接続基板14は、セラミック、ガラス、エポキシ樹脂等からなる絶縁体141と、絶縁体141の対向する二面を貫通して、一列に配置されている複数の端子電極142、142、・・・とで構成されている。
図2は、本発明の実施の形態1に係るモジュール基板に配置する端子接続基板14の製造工程を示す、一列に並んだ端子電極142、142、・・・を切断する面での断面図である。まず図2(a)に示すように、セラミック、ガラス、エポキシ樹脂等からなる絶縁基板31の所望の位置に、レーザ加工によりスルーホール32、32、・・・を形成する。そして、無電解銅メッキにより、形成したスルーホール32、32、・・・の壁面をメッキし、メッキされたスルーホール32、32、・・・内に樹脂を充填する。
次に、図2(b)に示すように、スルーホール32、32、・・・の開口部を有する両面に所定の厚みを有する銅箔33、34を張り付ける。本実施の形態1では、銅箔34の厚みは38μm、銅箔33の厚みを250μmとする。なお、エポキシ樹脂等で絶縁基板31が形成されている場合、剛性の高い基板であっても良いし、可撓性を有する基板であっても良い。また、銅箔33、34は純銅に限定されるものではなく、リン青銅、黄銅等の銅合金であっても良い。純銅と比較して加工性が高いので、ダイサーでの分断時、上面研削時等にバリ、延び等が発生しにくい。
さらに、厚みが厚い銅箔33はメッキ加工により形成しても良い。例えば150μm前後の厚みを有する銅箔33を張り付け、その上にメッキ加工することにより200〜400μmの厚みにすれば足りる。銅箔33の厚みは100〜500μm、特に200〜400μmが好ましい。500μm以上の厚みとなった場合、上面の研削量が過大となり、相当の加工時間を要するためコスト低減が困難となる。
銅箔33の厚みが200μm以上である場合、実装時の端子接続基板14の傾きによる端子接続基板14両端の高低差よりも大きいことから、上面を研削したときであっても端子電極142、142、・・・が消失することがない。また、銅箔33の厚みが400μm以下である場合、絶縁基板31から突出している高さが比較的低くなることから、端子電極142が変形しにくい。
次に、図2(c)に示すように、張り付けた銅箔33、34の同じ位置にて、端子電極142、142、・・・を形成するようエッチング加工する。本実施の形態1では、断面形状が一辺0.3mmの矩形である柱状の端子電極142、142、・・・を形成し、0.6mm間隔で配置してある。
そして、図2(d)に示すように、エッチング加工により形成された端子電極142、142、・・・の表面にメッキ膜35、35、・・・を成膜し、図2(e)に示すように、所定数の端子電極142、142、・・・を有するよう、分断位置36、36、・・・において絶縁基板31をダイサーにて分断することにより、図2(f)に示すような端子接続基板14を切り出す。切り出した端子接続基板14は、モジュール基板の所定の位置に実装される。なお、メッキ膜35、35、・・・は、Ni/Sn又はNi/Au等を湿式メッキ等で成膜する。また、防錆処理を施しても良い。端子電極142に用いられている銅の酸化の進行を抑制することができ、実装時の半田濡れ性を向上させることができるからである。
図3は、本発明の実施の形態1に係るモジュール基板に配置する端子接続基板14の分断位置の一例を示す斜視図である。図3(a)に示すように、絶縁基板31上にマトリクス状に端子電極142、142、・・・を配置しておき、所望の端子電極数、配列に応じて分断する。これにより、一列に端子電極142、142、・・・が配置されている端子接続基板14(図3(b))だけでなく、二列(図3(c))、三列(図3(d))等複数列に端子電極142、142、・・・が配置されている端子接続基板14、矩形の端子接続基板14(図3(e))等、任意の端子接続基板14を切り出すことが可能となる。
また、端子電極142、142間にレジストを印刷しても良い。図4は、本発明の実施の形態1に係るモジュール基板に配置する端子接続基板14のレジスト印刷時の構成を示す、一列に並んだ端子電極142、142、・・・を切断する面での断面図である。図4に示すように、絶縁体141の一方の面に並列に配置されている端子電極142、142、・・・の間を埋めるようにレジスト143、143、・・・を印刷する。このようにすることで、端子電極142、142間の段差が小さくなり、端子接続基板14の実装時の吸引性が高まる。レジスト143、143、・・・を印刷してあるので、上面を研削する場合にレジスト143、143、・・・も端子電極142、142、・・・とともに研削する。
さらに、絶縁基板31に形成してあるスルーホール32、32、・・・の開口部を有する両面に厚い銅箔33、33を張り付けても良い。図5は、本発明の実施の形態1に係るモジュール基板に配置する端子接続基板14の両面に厚い銅箔33、33を用いる場合の構成を示す、一列に並んだ端子電極142、142、・・・を切断する面での断面図である。
図5に示すように、端子接続基板14の両面に厚い銅箔33、33を用いてエッチング加工している。両面の銅箔33、33の厚みが同じであるので、エッチング条件をそれぞれの面で変更する必要がなく、従来は片面ずつ2回エッチング加工することが必要であったのに対して1回のエッチング加工で済む。したがって、製造コストを低減することができる。もちろん、銅箔33、33は純銅に限定されるものではなく、リン青銅、黄銅等の銅合金であっても良い。純銅と比較して加工性が高いので、ダイサーでの分断時、上面研磨時等にバリ、延び等が発生しにくい。
また、端子電極142、142、・・・が絶縁体141に一部埋没していても良い。図6は、本発明の実施の形態1に係るモジュール基板に配置する端子接続基板14の端子電極142、142、・・・が絶縁体141に一部埋没している場合の構成を示す、一列に並んだ端子電極142、142、・・・を切断する面での断面図である。
図6に示すように、端子接続基板14の片面にある端子電極142、142、・・・を、絶縁体141に一部埋没させている。このようにすることで、端子電極142、142、・・・と絶縁体141との密着力が強くなり、モジュール基板の落下強度が向上する。
図7は、本発明の実施の形態1に係るモジュール基板の製造工程を示す斜視図である。まず、図7(a)に示すように、ベース基板10の表面電極のうち、所望の表面電極上に半田を印刷する。ベース基板10としては、LTCC(低温同時焼成セラミックス:Low Temperature Co−fired Ceramics)基板、有機基板等、特に限定されるものではない。
LTCC基板を用いてベース基板10を作成する場合、まずPETフィルム上にセラミックスラリーをコーティングした後、乾燥させ、厚み10〜200μmのセラミックグリーンシートを作成する。作成したセラミックグリーンシートに金型、レーザ等により直径略0.1mmのビアホールをPETフィルム側から形成する。
次に、銀又は銅を主成分とする金属粉、樹脂、有機溶剤を混練した電極ペーストをビアホール内に充填して乾燥させる。そして、セラミックグリーンシート上に同等の電極ペーストを所望のパターンにスクリーン印刷等し、乾燥させる。
この状態で複数のセラミックグリーンシートを積み重ね、圧力100〜1500kg/cm2 、温度40〜100℃にて圧着する。その後、電極ペーストが銀を主成分とする場合には空気中で略850℃、銅を主成分とする場合には窒素雰囲気中で略950℃にて焼成し、表裏両面の電極にNi/Sn又はNi/Au等を湿式メッキ等で成膜することで、ベース基板10を作成する。
次に、図7(b)に示すように、半田が印刷されているベース基板10の表面電極上に電子部品12、12、・・・を実装するとともに、端子接続基板14、14、・・・も実装する。端子接続基板14、14、・・・は、ベース基板10の周縁部、及び電子部品12、12、・・・が配置されていない空隙部に配置して実装する。また、電子部品12、12、・・・は、ベース基板10の表面だけでなく、裏面にも配置することができることは言うまでもない。
そして、図7(c)に示すように、ローラ型ブレード11等を用いて、モジュール基板1の一面からの設計上の高さとなるように端子接続基板14の端子電極142、142、・・・の一端側(上面)を研削する。図8は、本発明の実施の形態1に係る端子接続基板14の端子電極142、142、・・・の研削工程を示す、一列に並んだ端子電極142、142、・・・を切断する面での断面図である。
図8(a)に示すように、半田81、81、・・・の状態によっては、端子電極142、142、・・・を有する端子接続基板14が、ベース基板10に対して傾斜する。したがって、ローラ型ブレード11等により端子電極142、142、・・・の上面を研削する場合、端子接続基板14の傾きによる端子接続基板14両端の高低差を解消することができる高さを、端子電極142、142、・・・が有する必要がある。
そこで、本実施の形態1では、端子電極142、142、・・・の一端側が絶縁体141の一面から、突出している長さが、モジュール基板1(ベース基板10)の一面からの設計上の高さHから絶縁体141の高さを減じた長さ以上となるように、端子接続基板14を製造する。設計上の高さHは、電子部品12、12、・・・のうち高さが最も高い電子部品の高さ以上の高さとなる。これにより、ローラ型ブレード11等による研削代を確保することができるとともに、コプラナリティを維持することができる。また、端子電極142、142、・・・が絶縁体141にて支持されているので、端子電極142、142、・・・が変形しにくく、隣接する端子電極142、142同士が短絡するおそれが少ない。
ローラ型ブレード11等による研削後は、端子接続基板14の絶縁体141は傾斜した状態のままであっても、図8(b)に示すように、端子電極142、142、・・・のモジュール基板1の一面からの高さは、モジュール基板1の設計上の高さHに揃えることができる。すなわち、端子電極142、142、・・・は所定の高さを有しているので、ローラ型ブレード11等により上面を研削した場合であっても消失することがない。
ローラ型ブレード11等による研削後は、端子電極142、142、・・・の上面には銅が露出している。そこで、図7(d)に示すように、端子電極142、142、・・・の先端にNi/Auメッキを施すことにより、モジュール基板1が完成する。
以上のように本実施の形態1によれば、端子電極142、142、・・・の一端側が絶縁体141の一面から、モジュール基板1(ベース基板10)の一面からの設計上の高さHから絶縁体141の高さを減じた長さ以上の長さ突出するよう端子接続基板14を製造することにより、研削代を確保することができるとともに、コプラナリティを維持することができる。したがって、実装した電子部品12、12、・・・の高さギリギリまで端子電極142、142、・・・の一端側を研削することができ、製品としてのモジュール基板1自体を小型化することが可能となる。
また、端子電極142、142、・・・が絶縁体141にて支持されているので、端子電極142、142、・・・が変形しにくく、隣接する端子電極142、142同士が短絡するおそれが少なくなる。
さらに、半田が端子電極142、142、・・・の側面まで濡れ上がり接触面積が増加することから、マザー基板との接合力を高めることが可能となる。端子接続基板14の絶縁体141は、半田の過度な濡れ上がりを防止する効果も奏する。
(実施の形態2)
本発明の実施の形態2に係るモジュール基板1に配置する端子接続基板14の構成は実施の形態1と同様である。実施の形態1との違いは、絶縁基板31としてセラミック基板31aを用いる点である。その他は、同一の符号を付することにより詳細な説明は省略する。また、電子部品12、12、・・・を実装した後、樹脂封止し、上面を研磨する点でも実施の形態1と相違する。
図9は、本発明の実施の形態2に係るモジュール基板1に配置する端子接続基板14の製造工程を示す、一列に並んだ端子電極142、142、・・・を切断する面での断面図である。まずPETフィルム上にセラミックスラリーをコーティングし、乾燥させた後に、厚み10〜200μmのセラミックグリーンシート91を作成する。また、PETフィルム上にアクリル系の樹脂をコーティングし、乾燥させた後に、厚み10〜200μmの樹脂シート92を作成する。
コーティングする樹脂材料としてはアクリル系の樹脂に限定されるものではなく、スチレンアクリル系、ポリオレフィン系、ポリエステル系、ポリプロピレン系、ブチラール系等の、燃焼した場合に消失する樹脂、又は高温になった場合にモノマーに分解される樹脂等から少なくとも1種の樹脂材料を選択すれば良い。すなわち、これらの樹脂材料は単体で用いても良いし、混合して用いても良い。
次に、作成したセラミックグリーンシート91及び樹脂シート92に金型による打ち抜き加工、レーザ加工等により、ビアホール93、94をPETフィルム側から貫通させる。樹脂シート92側のビアホール93、93、・・・は、焼成後に突起部として端子電極142、142、・・・を形成する。したがって、直径0.2〜0.4mmとなるよう加工する。
一方、セラミックグリーンシート91側のビアホール94、94、・・・は、電気的に接続することさえできれば足りるので、直径0.1mmで十分である。もちろん、樹脂シート92側のビアホール93、93、・・・と同様に、直径0.2〜0.4mmとなるよう加工しても良い。
そして、加工したビアホール93、93、・・・、94、94、・・・に、銀又は銅を主成分とする金属粉、樹脂、有機溶剤を混練した電極ペースト95を充填して乾燥させる。その後、セラミックグリーンシート91上にスクリーン印刷等で同等の電極ペーストを所望の電極パターンに印刷し、乾燥させる。
電極ペースト95を充填したビアホール93、93、・・・とビアホール94、94、・・・との位置が重なるようにセラミックグリーンシート91と樹脂シート92とを、セラミックグリーンシート91が下方になるように積み重ね、圧力100〜1500kg/cm2 、温度40〜100℃にて圧着する。図9(a)は、セラミックグリーンシート91と樹脂シート92とを圧着した状態を示す断面図である。
その後、電極ペースト95が銀を主成分とする場合には空気中で略850℃、銅を主成分とする場合には窒素雰囲気中で略950℃にて焼成することにより、樹脂シート92は消失する。したがって、ビアホール93、93、・・・内に充填してある電極ペースト95、95、・・・が端子電極142、142、・・・となる。図9(b)は、焼成により端子電極142、142、・・・を形成した状態を示す断面図である。
そして、図9(c)に示すように、表裏両面の端子電極142、142、・・・にNi/Sn又はNi/Au等を湿式メッキ等で成膜し、ダイサー(図示せず)を用いて所望の位置36、36、・・・にて分断することにより、所望の端子電極数を有する端子接続基板14を、図9(d)に示すように切り出す。
実施の形態1と同様に、樹脂シート92の厚みは100〜500μm、特に200〜400μmが好ましい。500μm以上の厚みとなった場合、樹脂封止後の研磨量が過大となり、相当の加工時間を要するのでコスト低減が困難となる。
樹脂シート92の厚みが200μm以上である場合、実装時の端子接続基板14の傾きによる端子接続基板14両端の高低差よりも大きいことから、樹脂封止した後の封止した樹脂の上面を研磨したときであっても端子電極142、142、・・・が消失することがない。また、樹脂シート92の厚みが400μm以下である場合、絶縁体141(セラミックシート91)から突出している高さが比較的低くなることから、端子電極142が変形しにくい。
図10は、本発明の実施の形態2に係るモジュール基板1の製造工程を示す、一列に並んだ端子電極142、142、・・・を切断する面での断面図である。まず、図10(a)に示すように、半田が印刷されているベース基板10の表面電極上に電子部品12、12、・・・を実装するとともに、端子接続基板14、14、・・・も実装する。また、電子部品12、12、・・・は、ベース基板10の表面だけでなく、裏面にも配置することができる。本実施の形態2では、表裏両面に実装している。端子接続基板14、14、・・・は、半田81、81、・・・の盛り具合によって傾斜して実装される。
そして、図10(b)に示すように、表裏両面に樹脂シート100、100をラミネートする。樹脂シート100は、PETフィルム上に複合樹脂を成型して半硬化させたものを用いる。複合樹脂は、エポキシ、フェノール、シアネート等の熱硬化性樹脂と、Al2 3 、SiO2 、TiO2 等の無機フィラーとを混合させた複合材料である。樹脂シート100、100をラミネートする場合、所望の厚みを有するスペーサを、切り出すモジュール基板1の周囲に配置することにより、ラミネートされた樹脂層の厚みを確保することができる。この状態のベース基板10をオーブンに入れて、樹脂シート100、100を完全に硬化させる。
本実施の形態2では、上述したように表裏両面に樹脂シート100、100を一括してラミネートして硬化しているが、表側、裏側を別個にラミネートして硬化しても良い。
次に、図10(c)に示すように、樹脂シート100、100により樹脂封止されたベース基板10の上面を、ローラ型ブレード11等で研磨する。端子接続基板14、14、・・・の端子電極142、142、・・・の高さに、半田81、81、・・・の盛り具合により高低差がある場合であっても、上面を研磨することによりコプラナリティを維持することができる。
そして、図10(d)に示すように、突出した端子電極142、142、・・・の上面にNi/Auメッキ101、101、・・・を施す。もちろん、Ni/Auメッキ101、101、・・・を施す前に導電性ペーストを用いてNC電極を形成しても良い。NC電極を形成することにより、マザー基板と接続する端子数が増加し、モジュール基板1の落下時に衝撃が分散されやすくなるので、モジュール基板1の落下強度が向上する。
図11は、本発明の実施の形態2に係るモジュール基板1のNC電極を形成する場合の工程を示す、一列に並んだ端子電極142、142、・・・を切断する面での断面図である。図11に示すように、突出した端子電極142、142、・・・の上面にNi/Auメッキを施す前に、NC電極111、111、・・・を封止した樹脂の上面に印刷する。そして、図11に示すように、突出した端子電極142、142、・・・の上面、及び印刷したNC電極111、111、・・・の上面にNi/Auメッキ112、112、・・・を施す。これにより、マザー基板と接続する端子数を増やすことができるので、モジュール基板1の落下時の衝撃に対する強度が向上する。
また、Ni/Auメッキを施す前に再配線を施しても良い。端子接続基板14を配置した位置に応じて端子電極142、142、・・・を設けても良いが、この場合、モジュール基板1の周縁部及び電子部品12、12、・・・が配置されていない空隙部に端子電極142、142、・・・が集中する。そこで、端子電極142の位置をモジュール基板1の周縁部及び電子部品12、12、・・・が配置されていない空隙部から所望の位置へ配置するよう再配線する。
再配線は、封止した樹脂の上面にスクリーン印刷、インクジェット等により形成される。また、シード用配線パターンを形成した後、無電解メッキすることで形成しても良い。再配線した端子電極142、142、・・・の周辺にソルダレジストを印刷し、外部接続用のバンプを形成しても良い。
図12は、本発明の実施の形態2に係るモジュール基板1に再配線を施す場合の、一列に並んだ端子電極142、142、・・・を切断する面での断面図である。図12に示すように、ソルダレジスト121を再配線パターンの周辺に印刷し、バンプ122、122、・・・を再配線パターンに応じて形成してある。これにより、外部電極の位置を端子電極142、142、・・・の位置に限定されることがなく、設計上の自由度が向上する。
以上のように本実施の形態2によれば、端子電極142、142、・・・の一端側が絶縁体141の一面から、モジュール基板1(ベース基板10)の一面からの設計上の高さHから絶縁体141の高さを減じた長さ以上の長さ突出するよう端子接続基板14を製造することにより、研削代を確保することができるとともに、コプラナリティを維持することができる。したがって、実装した電子部品12、12、・・・の高さギリギリまで樹脂封止した樹脂の上面を研磨することができ、製品としてのモジュール基板1自体を小型化することが可能となる。
また、端子電極142、142、・・・が樹脂シート100にて支持されているので、端子電極142、142、・・・が変形しにくく、隣接する端子電極142、142同士が短絡するおそれが少ない。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨の範囲内であれば多種の変形、置換等が可能であることは言うまでもない。例えば端子接続基板14の絶縁体141と、実装された電子部品12、12、・・・を樹脂封止する樹脂シート100とが、同一の組成を有しても良い。この場合、実装された電子部品12、12、・・・を樹脂封止する樹脂シート100との密着度が増し、モジュール基板1全体としての強度が向上する。
1 モジュール基板
10 ベース基板
12 電子部品
14 端子接続基板
141 絶縁体
142 端子電極
100 樹脂シート

Claims (7)

  1. 少なくとも片面に複数の電子部品を実装したモジュール基板の製造方法において、
    絶縁体の対向する二面を貫通した複数の端子電極を配置してあり、前記端子電極の一端側が前記絶縁体の一面から所定の長さ突出している端子接続基板を、前記モジュール基板の一面に複数実装する第1工程と、
    複数の前記端子電極の前記絶縁体の一面から突出している部分が前記モジュール基板の一面からの高さが同じになるよう前記端子電極の一端側を研削する第2工程と
    を含むことを特徴とするモジュール基板の製造方法。
  2. 前記所定の長さは、前記モジュール基板の一面からの設計上の高さから前記絶縁体の高さを減じた長さ以上であることを特徴とする請求項1に記載のモジュール基板の製造方法。
  3. 前記端子接続基板は、複数の前記端子電極間にレジストを印刷してあることを特徴とする請求項1又は2に記載のモジュール基板の製造方法。
  4. 前記第1工程の後、前記第2工程の代わりに、前記モジュール基板に実装された複数の電子部品と前記端子接続基板とを樹脂封止し、封止した樹脂の上面と前記端子電極の一端側とを研磨する研磨工程を含むことを特徴とする請求項1乃至3のいずれか一項に記載のモジュール基板の製造方法。
  5. 前記研磨工程の後、導電性ペーストによりNC電極を形成する工程を含むことを特徴とする請求項4に記載のモジュール基板の製造方法。
  6. 前記研磨工程の後、封止した前記樹脂の上面に再度配線を施す工程を含むことを特徴とする請求項4又は5に記載のモジュール基板の製造方法。
  7. 複数の前記電子部品を封止する樹脂は、前記端子接続基板の絶縁体と同じ組成であることを特徴とする請求項4乃至6のいずれか一項に記載のモジュール基板の製造方法。
JP2010091132A 2010-04-12 2010-04-12 モジュール基板の製造方法 Expired - Fee Related JP5381881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010091132A JP5381881B2 (ja) 2010-04-12 2010-04-12 モジュール基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010091132A JP5381881B2 (ja) 2010-04-12 2010-04-12 モジュール基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011222791A JP2011222791A (ja) 2011-11-04
JP5381881B2 true JP5381881B2 (ja) 2014-01-08

Family

ID=45039368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010091132A Expired - Fee Related JP5381881B2 (ja) 2010-04-12 2010-04-12 モジュール基板の製造方法

Country Status (1)

Country Link
JP (1) JP5381881B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147348A (ja) * 1993-11-26 1995-06-06 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその製造方法
JPH1074887A (ja) * 1996-08-30 1998-03-17 Sony Corp 電子部品及びその製造方法
JP2002076561A (ja) * 2000-08-24 2002-03-15 Sony Corp 立体的回路基板装置及び立体的回路基板装置の製造方法
JP2004063567A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
JP3960479B1 (ja) * 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011222791A (ja) 2011-11-04

Similar Documents

Publication Publication Date Title
JP5510461B2 (ja) モジュール基板、及びモジュール基板の製造方法
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
KR100845497B1 (ko) 복합 세라믹 기판
US9781828B2 (en) Module substrate and method for manufacturing module substrate
JP6139653B2 (ja) 部品内蔵樹脂多層基板
CN106463515B (zh) 摄像元件安装用基板及摄像装置
JP2008042064A (ja) セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
JP2005108950A (ja) セラミックモジュール部品およびその製造方法
US9674970B2 (en) Module board and manufacturing method thereof
US20130050957A1 (en) Electronic component incorporating board and composite module
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP4581903B2 (ja) セラミック電子部品の製造方法
JP5381881B2 (ja) モジュール基板の製造方法
JP5673123B2 (ja) モジュール基板及びモジュール基板の製造方法
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP6336858B2 (ja) 配線基板、電子装置および積層型電子装置
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
JP4388410B2 (ja) 多数個取り配線基板
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP5956185B2 (ja) 多数個取り配線基板
JP4458974B2 (ja) 多数個取り配線基板
JP2011071373A (ja) 配線基板
JP2013115244A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP7237990B2 (ja) 電子素子実装用基板、および電子装置
JP5574848B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5381881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees