JP2004193404A - 回路モジュール、及びその製造方法 - Google Patents

回路モジュール、及びその製造方法 Download PDF

Info

Publication number
JP2004193404A
JP2004193404A JP2002360705A JP2002360705A JP2004193404A JP 2004193404 A JP2004193404 A JP 2004193404A JP 2002360705 A JP2002360705 A JP 2002360705A JP 2002360705 A JP2002360705 A JP 2002360705A JP 2004193404 A JP2004193404 A JP 2004193404A
Authority
JP
Japan
Prior art keywords
insulating layer
chip component
flip
circuit module
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002360705A
Other languages
English (en)
Inventor
Yoshitaka Hirose
欣孝 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2002360705A priority Critical patent/JP2004193404A/ja
Priority to US10/731,812 priority patent/US20040120127A1/en
Priority to EP03257807A priority patent/EP1429389A1/en
Publication of JP2004193404A publication Critical patent/JP2004193404A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】小型で、フリップチップ部品の取付の精度が良く、安価な回路モジュール、及びその製造方法を提供する。
【解決手段】本発明の回路モジュールにおいて、回路基板１の第１，或いは第２面１ａ、１ｂには、第１，或いは第２面１ａ、１ｂのほぼ全面を覆うように絶縁層１０が形成されると共に、第１，或いは第２のフリップチップ部品４，６が絶縁層１０によって埋設状態となったため、第１，第２のフリップチップ部品４，６が回路基板１の第１，第２面１ａ、１ｂに分散して配置されているため、小型となり、また、絶縁層１０の露出表面を基準として、埋設されたフリップチップ部品と反対側に位置するフリップチップ部品の実装できて、その取付位置が正確で、精度の良い取付ができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は近距離無線機器等に使用して好適な回路モジュール、及びその製造方法に関する。
【０００２】
【従来の技術】
従来の回路モジュールの構成を図６に基づいて説明すると、１枚、或いは複数枚が積層された絶縁基板からなる回路基板５１の表面には、配線パターン５２が形成されている。
【０００３】
半導体のベアチップからなるフリップチップ部品（半導体チップ）５３の下部には、電極５４に固着されたバンプ５５を有し、複数個のフリップチップ部品５３は、バンプ５５が配線パターン５２に取り付けられ、フリップチップ部品５３が回路基板５１に搭載されている。
【０００４】
また、回路基板５１の配線パターン５２には、種々の電気部品（図示せず）が配線パターン５２に半田付けされ、電気部品が回路基板５１に搭載されて、所望の電気回路が形成されている。（例えば、特許文献１参照）
【０００５】
このように、回路基板５１の一面側である表面において、フリップチップ部品５３や電気部品を搭載すると、回路基板５１の表面積が大きくなって、小型化に適さない。
【０００６】
そこで、回路基板５１の両面において、少なくともフリップチップ部品５３を分散して配置することが考えられるが、この場合の製造方法において、回路基板５１の一方の面側への第１のフリップリップ部品５３の搭載時は、回路基板５１の他面側の平坦面を基準として行えるため、一方の面側での第１のフリップリップ部品５３の搭載は、精度良く実装できる。
【０００７】
しかし、回路基板５１の他方の面側に第２のフリップリップ部品５３の搭載する際、前記第１のフリップチップ部品５３を下方にした状態で、回路基板５１の一方の面側を治具（図示せず）上に載置する構成となるが、この場合、治具は、第１のフリップチップ部品５３の逃げ部を設けた複雑な構成となるばかりか、回路基板５１の支持が不安定になることが予想され、第２のフリップチップ部品５３の実装にバラツキを生じ、取付の精度が悪くなる。
【０００８】
また、治具は、種々の回路モジュールの形態に合わせた種々の治具を用意する必要が生じて、コスト高になる。
【０００９】
【特許文献１】
特開２００１−６０６０２号公報
【００１０】
【発明が解決しようとする課題】
従来の回路モジュールは、回路基板５１の一面側である表面において、フリップチップ部品５３や電気部品が搭載されているため、回路基板５１の表面積が大きくなって、大型になるという問題がある。
また、回路基板５１の両面において、少なくともフリップチップ部品５３を分散して配置することが考えられるが、この場合、治具が複雑になると共に、多数用意する必要が生じて、コスト高で、且つ、フリップチップ部品５３の精度の良い取付ができないという問題がある。
【００１１】
そこで、本発明は小型で、フリップチップ部品の取付の精度が良く、安価な回路モジュール、及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、一面側の第１面に設けられた第１の配線パターン、及び他面側の第２面に設けられた第２の配線パターンを有する回路基板と、前記第１面に搭載された第１のフリップチップ部品と、前記第２面に搭載された第２のフリップチップ部品とを備え、前記第１，或いは第２面には、前記第１，或いは第２面のほぼ全面を覆うように絶縁層が形成されると共に、前記第１，或いは第２のフリップチップ部品が前記絶縁層によって埋設状態となった構成とした。
【００１３】
また、第２の解決手段として、前記絶縁層の露出表面が前記第１，或いは第２面と平行な平坦面となした構成とした。
また、第３の解決手段として、前記第１面には、前記第１のフリップチップ部品の他に、電気部品が搭載されると共に、前記第２面に搭載された前記フリップチップ部品が前記絶縁層によって埋設された構成とした。
【００１４】
また、第４の解決手段として、前記第２面には、前記第２の配線パターンに接続された状態で端子部が形成されると共に、前記端子部は、その端面が露出した状態で、前記絶縁層に埋設された構成とした。
また、第５の解決手段として、前記絶縁層の表面がマザー基板上に載置された状態で、前記端子部が前記マザー基板上の導電パターンに接続可能とした構成とした。
【００１５】
また、第６の解決手段として、一面側の第１面に設けられた第１の配線パターン、及び他面側の第２面に設けられた第２の配線パターンを有する回路基板と、前記第１面に搭載される第１のフリップチップ部品と、前記第２面に搭載される第２のフリップチップ部品とを備え、前記第２面に前記第２のフリップチップ部品を搭載した後、前記第２のフリップチップ部品を埋設した状態で、前記第２面のほぼ全面を覆うように絶縁層を形成し、前記絶縁層を基準として、前記第１面に前記第１のフリップチップ部品が搭載された製造方法とした。
【００１６】
また、第７の解決手段として、前記絶縁層が射出形成、或いは塗布することによって形成された製造方法とした。
また、第８の解決手段として、前記絶縁層の露出表面が研磨、或いは切削されて、前記絶縁層の露出表面が前記第２面と平行な平坦面となした製造方法とした。
【００１７】
また、第９の解決手段として、前記第２面には端子部が形成され、前記端子部の端面が露出した状態で、前記端子部が前記絶縁層に埋設された製造方法とした。
【００１８】
【発明の実施の形態】
本発明の回路モジュール、及びその製造方法の図面を説明すると、図１は本発明の回路モジュールの要部断面図、図２は本発明の回路モジュールの製造方法に係り、第１工程を示す説明図、図３は本発明の回路モジュールの製造方法に係り、第２工程を示す説明図、図４は本発明の回路モジュールの製造方法に係り、第３工程を示す説明図、図５は本発明の回路モジュールの製造方法に係り、第４工程を示す説明図である。
【００１９】
次に、本発明の回路モジュールの構成を図１に基づいて説明すると、１枚、或いは複数枚が積層された絶縁基板からなる回路基板１は、一面側である第１面１ａに設けられた導電パターンからなる第１の配線パターン２と、他面側である第２面１ｂに設けられた導電パターンからなる第２の配線パターン３とを有する。
【００２０】
また、第１面１ａ（上面）の第１の配線パターン２と第２面１ｂ（下面）の第２の配線パターン３は、回路基板１内に設けられた導体等と共に、接続導体（図示せず）によって互いに接続された状態となっている。
【００２１】
半導体のベアチップからなる第１のフリップチップ部品（半導体チップ）４は、バンプやワイヤー等からなる接続部５によって第１の配線パターン２に接続され、第１のフリップチップ部品４は回路基板１に搭載されている。
【００２２】
半導体のベアチップからなる第２のフリップチップ部品（半導体チップ）６は、バンプやワイヤー等からなる接続部７によって第２の配線パターン３に接続され、第２のフリップチップ部品６は回路基板１に搭載されている。
【００２３】
また、回路基板１の第１面１ａ側の第１の配線パターン２には、抵抗やコンデンサ等の種々の電気部品８が半田付けされ、電気部品８が回路基板１に搭載されて、回路モジュールを構成する所望の電気回路が形成されている。
【００２４】
また、回路基板１の第２面１ｂ側の第２の配線パターン３には、回路基板１の外周部に沿って、半田バンプ等からなる複数個の柱状の端子部９が設けられ、この端子部９は、第２面１ｂから下方に突出した状態となっている。
【００２５】
合成樹脂等の絶縁材からなる絶縁層１０は、第２面１ｂのほぼ全面を覆い、且つ、第２のフリップチップ部品６と端子部９とを埋設した状態で、第２面１ｂ上に形成されている。
【００２６】
そして、この絶縁層１０は、絶縁材の射出成形や塗布等によって形成されていると共に、絶縁層１０の露出表面１０ａは、研磨や切削等によって、第２面１ｂと平行な平坦面となっている。
また、絶縁層１０によって埋設された端子部９の端面９ａは、絶縁層１０から露出した状態となっている。
【００２７】
金属板からなる箱形のカバー１１は、第１のフリップチップ部品４や電気部品８を覆うように、第１面１ａに取り付けられて、電気回路を電気的にシールドするようになっており、このような構成によって、本発明の回路モジュールが形成されている。
【００２８】
そして、このような構成を有する本発明の回路モジュールは、絶縁層１０がマザー基板１２上に載置され、端子部９の端面９ａがマザー基板１２上の導電パターン１３に半田付けされて、マザー基板１２上に組み込まれるようになっている。
【００２９】
なお、この実施例では、第２面１ｂ側が絶縁層１０で覆われるようにしたが、第１面１ａ側が絶縁層１０で覆うようにしても良く、また、第２面１ｂ側にも電気部品８を配置しても良い。
【００３０】
次に、本発明の回路モジュールの製造方法を図２〜図５に基づいて説明すると、先ず、第１工程においては、図２に示すように、回路基板１の第１面１ａ側が治具１４の平坦面上に載置された状態で、第２のフリップチップ部品６を第２の配線パターン３上に搭載すると共に、端子部９を第２の配線パターン３上に形成する。
この時、回路基板１の治具１４への支持が安定して、第２のフリップチップ部品６の取付位置が正確で、精度の良い取付ができる。
【００３１】
次に、第２工程として、図３に示すように、第２面１ｂのほぼ全面を覆うように絶縁層１０を形成して、この絶縁層１０によって、第２のフリップチップ部品６を埋設すると共に、端面９ａを露出した状態で、端子部９を埋設する。
【００３２】
次に、第３工程として、研磨や切削によって、図３で示す線Ｓまで、絶縁層１０の表面と端子部９の上部を削り、図４に示すように、絶縁層１０の露出表面１０ａが第２面１ｂと平行な平坦面となるように加工する。
【００３３】
次に、第４工程として、図５に示すように、治具１４の平坦面上には、絶縁層１０の露出表面１０ａを載置した状態で、第１面１ａ側において、第１のフリップチップ部品４，電気部品８，及びカバー１１を順次取り付けると、回路モジュールの製造が完了する。
【００３４】
即ち、絶縁層１０が治具１４上に載置されるため、回路基板１の支持が確実であると共に、絶縁層１０の平坦面な露出表面１０ａが基準となって、第１のフリップチップ部品４や電気部品８と取り付けられるため、その取付位置が正確で、精度の良い取付ができる。
【００３５】
【発明の効果】
本発明の回路モジュールは、一面側の第１面に設けられた第１の配線パターン、及び他面側の第２面に設けられた第２の配線パターンを有する回路基板と、第１面に搭載された第１のフリップチップ部品と、第２面に搭載された第２のフリップチップ部品とを備え、第１，或いは第２面には、第１，或いは第２面のほぼ全面を覆うように絶縁層が形成されると共に、第１，或いは第２のフリップチップ部品が絶縁層によって埋設状態となった構成とした。
このような構成によって、少なくとも第１，第２のフリップチップ部品が回路基板の第１，第２面に分散して配置されているため、小型の回路モジュールが提供できる。
また、回路基板の一方の面側のほぼ全面が絶縁層で覆われると共に、一方のフリップチップ部品が絶縁層に埋設されているため、絶縁層の露出表面を基準として、他方のフリップチップ部品の実装ができ、従って、他方のフリップチップ部品の取付位置が正確で、精度の良い取付ができる。
また、絶縁層を載置する治具が簡単な構成となり、安価なものが得られる。
【００３６】
また、絶縁層の露出表面が前記第１，或いは第２面と平行な平坦面となしたため、他方のフリップチップ部品の取付位置が一層正確で、一層精度の良い取付ができる。
【００３７】
また、第１面には、第１のフリップチップ部品の他に、電気部品が搭載されると共に、第２面に搭載されたフリップチップ部品が絶縁層によって埋設されたため、絶縁層を基準として電気部品の取付ができて、電気部品の取付位置の正確なものが得られる。
【００３８】
また、第２面には、第２の配線パターンに接続された状態で端子部が形成されると共に、端子部は、その端面が露出した状態で、絶縁層に埋設されたため、絶縁層を治具に載置した際、外接続用となる端子部が障害にならず、フリップチップ部品や電気部品の取付位置が正確で、精度の良い取付ができる。
【００３９】
また、絶縁層の表面がマザー基板上に載置された状態で、端子部がマザー基板上の導電パターンに接続可能としたため、端子部群の平坦度が向上して、回路モジュールのマザー基板への載置が安定し、信頼性の高い半田接続が可能な回路モジュールを提供できる。
【００４０】
また、一面側の第１面に設けられた第１の配線パターン、及び他面側の第２面に設けられた第２の配線パターンを有する回路基板と、第１面に搭載される第１のフリップチップ部品と、第２面に搭載される第２のフリップチップ部品とを備え、第２面に第２のフリップチップ部品を搭載した後、第２のフリップチップ部品を埋設した状態で、第２面のほぼ全面を覆うように絶縁層を形成し、絶縁層を基準として、第１面に第１のフリップチップ部品が搭載されたため、絶縁層の露出表面を基準として、第１のフリップチップ部品の実装ができ、従って、第１のフリップチップ部品の取付位置が正確で、精度の良い取付ができると共に、治具の構成が簡単で、安価な製造方法が提供できる。
【００４１】
また、絶縁層が射出形成、或いは塗布することによって形成されたため、絶縁層の形成の容易なものが得られる。
【００４２】
また、絶縁層の露出表面が研磨、或いは切削されて、絶縁層の露出表面が第２面と平行な平坦面となしたため、露出表面の加工が簡単であると共に、第１のフリップチップ部品の取付位置が一層正確で、一層精度の良い取付ができる。
【００４３】
また、第２面には端子部が形成され、端子部の端面が露出した状態で、端子部が絶縁層に埋設されたため、端子部が第２のフリップチップ部品と同時に絶縁層で埋設できると共に、絶縁層を治具に載置した際、外接続用となる端子部が障害にならず、第１のフリップチップ部品や電気部品の取付位置が正確で、精度の良い取付ができる。
【図面の簡単な説明】
【図１】本発明の回路モジュールの要部断面図。
【図２】本発明の回路モジュールの製造方法に係り、第１工程を示す説明図。
【図３】本発明の回路モジュールの製造方法に係り、第２工程を示す説明図。
【図４】本発明の回路モジュールの製造方法に係り、第３工程を示す説明図。
【図５】本発明の回路モジュールの製造方法に係り、第４工程を示す説明図。
【図６】従来の回路モジュールの正面図。
【符号の説明】
１ 回路基板
１ａ 第１面
１ｂ 第２面
２ 第１の配線パターン
３ 第２の配線パターン
４ 第１のフリップチップ部品
５ 接続部
６ 第２のフリップチップ部品
７ 接続部
８ 電気部品
９ 端子部
９ａ 端面
１０ 絶縁層
１０ａ 露出表面
１１ カバー
１２ マザー基板
１３ 導電パターン
１４ 治具
Ｓ 線

Claims (9)

  1. 一面側の第１面に設けられた第１の配線パターン、及び他面側の第２面に設けられた第２の配線パターンを有する回路基板と、前記第１面に搭載された第１のフリップチップ部品と、前記第２面に搭載された第２のフリップチップ部品とを備え、前記第１，或いは第２面には、前記第１，或いは第２面のほぼ全面を覆うように絶縁層が形成されると共に、前記第１，或いは第２のフリップチップ部品が前記絶縁層によって埋設状態となったことを特徴とする回路モジュール。
  2. 前記絶縁層の露出表面が前記第１，或いは第２面と平行な平坦面となしたことを特徴とする請求項１記載の回路モジュール。
  3. 前記第１面には、前記第１のフリップチップ部品の他に、電気部品が搭載されると共に、前記第２面に搭載された前記フリップチップ部品が前記絶縁層によって埋設されたことを特徴とする請求項１、又は２記載の回路モジュール。
  4. 前記第２面には、前記第２の配線パターンに接続された状態で端子部が形成されると共に、前記端子部は、その端面が露出した状態で、前記絶縁層に埋設されたことを特徴とする請求項３記載の回路モジュール。
  5. 前記絶縁層の表面がマザー基板上に載置された状態で、前記端子部が前記マザー基板上の導電パターンに接続可能としたことを特徴とする請求項４記載の回路モジュール。
  6. 一面側の第１面に設けられた第１の配線パターン、及び他面側の第２面に設けられた第２の配線パターンを有する回路基板と、前記第１面に搭載される第１のフリップチップ部品と、前記第２面に搭載される第２のフリップチップ部品とを備え、前記第２面に前記第２のフリップチップ部品を搭載した後、前記第２のフリップチップ部品を埋設した状態で、前記第２面のほぼ全面を覆うように絶縁層を形成し、前記絶縁層を基準として、前記第１面に前記第１のフリップチップ部品が搭載されたことを特徴とする回路モジュールの製造方法。
  7. 前記絶縁層が射出形成、或いは塗布することによって形成されたことを特徴とする請求項６記載の回路モジュールの製造方法。
  8. 前記絶縁層の露出表面が研磨、或いは切削されて、前記絶縁層の露出表面が前記第２面と平行な平坦面となしたことを特徴とする請求項６，又は７記載の回路モジュールの製造方法。
  9. 前記第２面には端子部が形成され、前記端子部の端面が露出した状態で、前記端子部が前記絶縁層に埋設されたことを特徴とする請求項６から８の何れかに７記載の回路モジュールの製造方法。
JP2002360705A 2002-12-12 2002-12-12 回路モジュール、及びその製造方法 Withdrawn JP2004193404A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002360705A JP2004193404A (ja) 2002-12-12 2002-12-12 回路モジュール、及びその製造方法
US10/731,812 US20040120127A1 (en) 2002-12-12 2003-12-09 Compact circuit module having high mounting accuracy and method of manufacturing the same
EP03257807A EP1429389A1 (en) 2002-12-12 2003-12-11 Compact circuit module having high mounting accuracy and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002360705A JP2004193404A (ja) 2002-12-12 2002-12-12 回路モジュール、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004193404A true JP2004193404A (ja) 2004-07-08

Family

ID=32322120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002360705A Withdrawn JP2004193404A (ja) 2002-12-12 2002-12-12 回路モジュール、及びその製造方法

Country Status (3)

Country Link
US (1) US20040120127A1 (ja)
EP (1) EP1429389A1 (ja)
JP (1) JP2004193404A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245396A (ja) * 2005-03-04 2006-09-14 Akita Denshi Systems:Kk 半導体装置及びその製造方法
DE102005014094A1 (de) * 2005-03-29 2006-10-05 Robert Bosch Gmbh Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen
WO2009136496A1 (ja) * 2008-05-09 2009-11-12 国立大学法人九州工業大学 ３次元実装半導体装置及びその製造方法
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
JP2011222791A (ja) * 2010-04-12 2011-11-04 Murata Mfg Co Ltd モジュール基板の製造方法
WO2013035714A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法および端子集合体
JP2015135849A (ja) * 2014-01-16 2015-07-27 ミツミ電機株式会社 電子部品モジュール及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158814A (ja) * 2003-11-20 2005-06-16 Alps Electric Co Ltd 電子回路ユニット
WO2006059556A1 (ja) * 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
JP4555119B2 (ja) 2005-02-22 2010-09-29 アルプス電気株式会社 面実装型電子回路ユニット
US8144478B1 (en) * 2005-07-01 2012-03-27 Globalfoundries Inc. Circuit module and method
EP1843391A4 (en) * 2005-10-26 2009-12-30 Murata Manufacturing Co STACKED ELECTRONIC COMPONENT, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING STACKED ELECTRONIC COMPONENT
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
US7495927B2 (en) * 2007-01-24 2009-02-24 Epson Imaging Devices Corporation Mount structure, electro-optical device, and electronic apparatus
KR101011199B1 (ko) * 2007-11-01 2011-01-26 파나소닉 주식회사 실장 구조체
JP5768889B2 (ja) * 2011-09-07 2015-08-26 株式会社村田製作所 モジュールの製造方法およびモジュール
WO2014017228A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュール
TWI668811B (zh) * 2018-10-17 2019-08-11 矽品精密工業股份有限公司 電子封裝件及承載結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245396A (ja) * 2005-03-04 2006-09-14 Akita Denshi Systems:Kk 半導体装置及びその製造方法
JP4577686B2 (ja) * 2005-03-04 2010-11-10 エルピーダメモリ株式会社 半導体装置及びその製造方法
DE102005014094A1 (de) * 2005-03-29 2006-10-05 Robert Bosch Gmbh Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen
KR101193416B1 (ko) 2008-05-09 2012-10-24 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 3차원 실장 반도체 장치 및 그의 제조 방법
WO2009136496A1 (ja) * 2008-05-09 2009-11-12 国立大学法人九州工業大学 ３次元実装半導体装置及びその製造方法
JP5605222B2 (ja) * 2008-05-09 2014-10-15 国立大学法人九州工業大学 ３次元実装半導体装置及びその製造方法
US8415789B2 (en) 2008-05-09 2013-04-09 Kyushu Institute Of Technology Three-dimensionally integrated semicondutor device and method for manufacturing the same
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
US8461463B2 (en) 2008-10-08 2013-06-11 Murata Manufacturing Co., Ltd. Composite module
JP4711026B2 (ja) * 2008-10-08 2011-06-29 株式会社村田製作所 複合モジュール
JP2011222791A (ja) * 2010-04-12 2011-11-04 Murata Mfg Co Ltd モジュール基板の製造方法
WO2013035714A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法および端子集合体
US9491846B2 (en) 2011-09-07 2016-11-08 Murata Manufacturing Co., Ltd. Method of manufacturing module
JP2015135849A (ja) * 2014-01-16 2015-07-27 ミツミ電機株式会社 電子部品モジュール及びその製造方法

Also Published As

Publication number Publication date
EP1429389A1 (en) 2004-06-16
US20040120127A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
JP2004193404A (ja) 回路モジュール、及びその製造方法
US7261596B2 (en) Shielded semiconductor device
US20070170582A1 (en) Component-containing module and method for producing the same
US7273765B2 (en) Solid-state imaging device and method for producing the same
US8797756B2 (en) Integrated overmolded interconnect tab for surface-mounted circuits
JP2006060128A (ja) 半導体装置
US20060125077A1 (en) Semiconductor device
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
JP6783724B2 (ja) 回路基板
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
CN101502189B (zh) 三维电子电路装置
KR101772490B1 (ko) 인쇄회로기판 어셈블리
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
JP2000299432A (ja) 半導体装置の製造方法
JP2008078164A (ja) 半導体装置とその製造方法
KR200458255Y1 (ko) 집적회로의 연결구조
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP2010153491A5 (ja) 電子装置及びその製造方法、並びに半導体装置
JP2007134618A5 (ja)
JP2006339276A (ja) 接続用基板及びその製造方法
KR20150025128A (ko) 전자 소자 모듈 및 그 제조 방법
KR20110080491A (ko) 반도체 칩 패키지 제조방법
JPH0922960A (ja) マルチチップモジュール装置とその製造方法
JP2809191B2 (ja) 半導体チップの実装方法
KR20080114062A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070514