JP4711026B2 - 複合モジュール - Google Patents

複合モジュール Download PDF

Info

Publication number
JP4711026B2
JP4711026B2 JP2010513508A JP2010513508A JP4711026B2 JP 4711026 B2 JP4711026 B2 JP 4711026B2 JP 2010513508 A JP2010513508 A JP 2010513508A JP 2010513508 A JP2010513508 A JP 2010513508A JP 4711026 B2 JP4711026 B2 JP 4711026B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
sub
main
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010513508A
Other languages
English (en)
Other versions
JPWO2010041589A1 (ja
Inventor
登 加藤
純 佐々木
勝己 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010513508A priority Critical patent/JP4711026B2/ja
Application granted granted Critical
Publication of JP4711026B2 publication Critical patent/JP4711026B2/ja
Publication of JPWO2010041589A1 publication Critical patent/JPWO2010041589A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Description

本発明は、複合モジュール、特に、多層回路基板をメイン基板としてその主面に半導体素子やコンデンサなどの機能素子を搭載したＤＣ−ＤＣコンバータなどの複合モジュールに関する。
特許文献１には、多層回路基板をベースにして、該基板の一方主面に半導体素子やコンデンサなどの機能素子を搭載して樹脂材で被覆した複合モジュールが記載されている。樹脂材にレーザなどで多層回路基板にまで達するまで形成した孔に電極ペーストを充填してビアホール導体とし、該ビアホール導体の一端を樹脂材の表面に形成した入出力端子に接続している。これにて、多層回路基板の両主面に機能素子を搭載した小型の複合モジュールを得ることができる。
この複合モジュールでは多層回路基板の両主面に複数の機能素子を搭載することが可能となる。しかしながら、多層回路基板に対してコンデンサやインダクタなどの表面実装部品の搭載数が多くなると、多層回路基板の面積を大きくしないと必要な数のビアホール導体を樹脂材に形成することができず、複合モジュール自体が大型化してしまう。大型化を避けるには、ビアホール導体の数を減らすことになるが、これでは多層回路基板に搭載できる部品数を確保できない。即ち、搭載部品の高密度実装と小型化は両立できず、いずれかを犠牲にしなければならないのが現状であった。
特開２００７−２８１１６０号公報
そこで、本発明の目的は、大型化することなく部品の高密度実装が可能な複合モジュールを提供することにある。
前記目的を達成するため、本発明の一形態である複合モジュールは、
メイン基板と、
前記メイン基板の一方主面に搭載された磁性体からなるサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなり、
前記サブ基板にインダクタが内蔵されており、
前記メイン基板の一方主面に形成された前記インダクタの入出力電極に接続される接続電極以外の接続電極の少なくとも一つは前記サブ基板に前記インダクタとは独立して設けたビアホール導体を介して前記第２の端子電極に接続されており、
前記メイン基板の他方主面に、受動表面実装部品及び／又は能動表面実装部品が搭載されており、
前記ビアホール導体は前記受動表面実装部品及び／又は前記能動表面実装部品に接続されていること、
を特徴とする。
前記複合モジュールにおいては、メイン基板から直接的に引き出された第１の端子電極に加えて、メイン基板の一方主面に搭載されたサブ基板からも直接的に引き出された第２の端子電極を設けるようにしたため、メイン基板に搭載する部品が増加したとしても、メイン基板を大型化することなく必要な端子電極を増やすことができる。
即ち、本複合モジュールにおいて、サブ基板は汎用品ではなく専用品であり、サブ基板に設けた電極を介して実装用の第２の端子電極を設けており、あるいは、サブ基板に設けた電極を実装用の第２の端子電極として利用している。
従って、本発明に係る複合モジュールによれば、メイン基板を大型化することなく、メイン基板への高密度実装が可能になる。
第１実施例である複合モジュールを示す断面図である。 第２実施例である複合モジュールを示す断面図である。 サブ基板の第１変形例を示す斜視図である。 サブ基板の第２変形例を示す斜視図である。 第３実施例であるＤＣ−ＤＣコンバータの回路構成を示すブロック図である。 前記ＤＣ−ＤＣコンバータを示し、（Ａ）は断面図、（Ｂ）は下面図である。
以下、本発明に係る複合モジュールの実施例を添付図面を参照して説明する。なお、各図において、共通する部品、部分には同じ符号を付し、重複する説明は省略する。
（第１実施例、図１参照）
図１に、第１実施例である複合モジュール１Ａを示す。この複合モジュール１Ａは、例えば携帯電話に組み込まれる実装基板１００上に搭載されるもので、主として、メイン基板１０と、該メイン基板１０の一方主面である下面１０ａに搭載されたサブ基板２０と、サブ基板２０をも含んで被覆するようにメイン基板１０の下面１０ａに設けた封止層３０と、該封止層３０の下面（以下、実装面３０ａと記す）に設けた第１の端子電極４１ａ及び第２の端子電極４１ｂとを備えている。さらに、メイン基板１０の他方主面である上面１０ｂには、ＩＣチップ５０、インダクタやキャパシタなどのチップ部品５２が搭載され、封止層５５にて被覆されている。
メイン基板１０は、低温焼成セラミックからなる多層回路基板であり、内部に図示しない電極が設けられ、これらの内部電極と接続された電極１１、第１の接続電極１２ａ及び第２の接続電極１２ｂがその上下面に形成されている。電極１１は上面に搭載されたＩＣチップ５０の電極５０ａやチップ部品５２の電極５２ａとはんだなどを介して接続されている。
サブ基板２０は、多層の磁性体基板又はメイン基板１０よりも高い誘電率を有する多層の誘電体基板であり、内部には例えばコイル状のインダクタ２１が形成されている。このサブ基板２０の上面には電極２５が形成され、下面には電極２６が形成されている。電極２５，２６はそれぞれサブ基板２０に設けた層間接続電極（ビアホール導体）２７を介して接続されている。また、インダクタ２１の両端部はサブ基板２０の上面に設けた図示しない電極を介してメイン基板１０に内蔵された図示しないコンデンサなどの機能素子、あるいは、メイン基板１０の図示しない内部電極及び電極１１を介してＩＣチップ５０又はチップ部品５２に接続されている。
電極２５はメイン基板１０の下面１０ａに設けた第２の接続電極１２ｂとはんだなどを介して接続されている。接続電極１２ｂはメイン基板１０に内蔵された図示しないコンデンサなどの機能素子、あるいは、メイン基板１０の図示しない内部電極及び電極１１を介してＩＣチップ５０又はチップ部品５２に接続されている。なお、接続電極１２ｂはメイン基板１０に内蔵された図示しないグランド電極に接続されていてもよい。
封止層３０，５５はエポキシ系などの樹脂材からなる。封止層３０の下面は実装基板１００への実装面３０ａとされ、実装面３０ａには第１の端子電極４１ａ及び第２の端子電極４１ｂが形成されている。端子電極４１ａは封止層３０に形成した層間接続電極３５ａを介して第１の接続電極１２ａに接続されている。接続電極１２ａはメイン基板１０に内蔵された図示しないグランド電極に接続されている。また、実装面３０ａに形成した端子電極４１ｂは封止層３０に形成した層間接続電極３５ｂを介してサブ基板２０の下面に設けた電極２６に接続されている。封止層３０の層間接続電極３５ａ，３５ｂはビアホール導体として形成されている。
以上の構成からなる複合モジュール１Ａは、実装基板１００の表面に形成したランド１０１にはんだなどを介して接続される。なお、実装面３０ａには図１に示した端子電極４１ａ，４１ｂ以外にも種々の端子電極が設けられており、また、実装基板１００の表面にもランド１０１以外の種々のランドが設けられている。
前記複合モジュール１Ａにおいて、実装面３０ａには、メイン基板１０（接続電極１２ａ）から直接的に引き出された第１の端子電極４１ａに加えて、メイン基板１０の一方主面（下面１０ａ）に搭載されたサブ基板２０（電極２６）から直接的に引き出された第２の端子電極４１ｂを設けるようにしたため、メイン基板１０に搭載した部品の数が増加して実装面３０ａに形成すべき端子電極の数が増加した場合であっても、サブ基板２０に設けた電極２５，２６を介してその直下に位置する端子電極４１ｂを用いて実装基板１００のランド１０１と接続すればよく、メイン基板１０を大型化することなく実装基板１００と接続するための必要な端子電極を増やすことができる。
ところで、サブ基板２０として磁性体基板や誘電体基板を用いた場合、サブ基板２０内にグランド線路を形成するとノイズがグランド線路に乗りやすくなり、浮遊容量や浮遊インダクタンスの影響により理想的なグランド線路が形成できない。本第１実施例では、接続電極１２ａ、端子電極４１ａ及び層間接続電極３５ａをグランド線路として用いており、このグランド線路は実装基板１００までの距離を最短にするように配置され、サブ基板２０内には配置されていないため、不要なキャパシタンス成分やインダクタンス成分を抑制することができる。
また、メイン基板１０の一方主面に搭載されたサブ基板２０に設けたインダクタ２１は、チップ部品ではなく、内蔵されたコイル状であるため、磁束が透過する面積を大きくすることができ、大きなインダクタンス値とすることができる。しかも、このインダクタ２１はサブ基板２０がメイン基板１０よりも高い透磁率を有する場合は、より大きなインダクタンス値とすることができる。
（第２実施例、図２参照）
図２に、第２実施例である複合モジュール１Ｂを示す。この複合モジュール１Ｂは、封止層３０をサブ基板２０の一方主面（下面２０ａ）と同一平面を構成するようにメイン基板１０の下面１０ａを被覆しており、実装面３０ａは封止層３０の下面とサブ基板２０の下面２０ａとで構成されている。それゆえ、サブ基板２０の下面２０ａに設けた電極２６が実装基板１００のランド１０１への接続用端子電極として機能している。
本第２実施例の他の構成は前記第１実施例と同様であり、その作用効果も第１実施例と同様である。
（サブ基板の第１変形例、図３参照）
図３に、サブ基板の第１変形例を示す。このサブ基板２０Ａは、前記第１実施例で示したビアホール導体２７、電極２５，２６に加えて、内蔵したインダクタ２１の一端に接続した電極２２ａ及び他端に接続した電極２２ｂをサブ基板２０Ａの上面及び下面に設け、サブ基板２０Ａの上面から一端面さらに下面にわたって電極２８を設けたものである。
インダクタ２１の電極２２ａは前記メイン基板１０の下面に設けた電極にはんだなどを介して接続され、電極２２ｂは封止層３０に設けたビアホール導体を介して実装面３０ａに設けた端子電極に接続される。また、サブ基板２０Ａの表面に設けた電極２８は、例えば、封止層３０に設けた層間接続電極３５ａ（図１及び図２参照）に代えてグランド線路として用いられる。
第１変形例においては、サブ基板２０Ａの上下面に、インダクタ２１の入出力用の電極２２ａ，２２ｂ、ビアホール導体２７に接続された電極２５，２６、及び、サブ基板２０Ａの表面に設けた電極２８が設けられており、これらの電極２２ａ，２２ｂ，２５，２６，２８はサブ基板２０Ａに形成されているので、位置ずれを生じることがなく、端子電極との実装精度を確保することができる。特に、サブ基板２０Ａに、インダクタ２１の入出力用の電極２２ａ，２２ｂと他の電極２５，２６，２８とを設けていることで、入出力用の電極２２ａ，２２ｂと他の電極２５，２６，２８との位置ずれが生じない。また、サブ基板２０Ａに設けた電極２６，２８を第２の端子電極４１ｂに接続してビアホール導体２７や電極２８自体を層間接続電極として機能させることで、メイン基板１０の小型化を図ることができる。
なお、このサブ基板２０Ａが前記第２実施例に適用される場合、電極２２ｂ，２８は実装基板１００のランドに直接はんだなどを介して接続されていてもよい。
（サブ基板の第２変形例、図４参照）
図４に、サブ基板の第２変形例を示す。このサブ基板２０Ｂは、コンデンサを内蔵したもので、両端部には電極２３ａ，２３ｂが形成され、中央部分には電極２４ａ，２４ｂが形成されている。電極２３ａ，２３ｂはコンデンサの入出力端子として機能し、例えば、メイン基板１０の下面１０ａに設けた電極にはんだなどを介して接続される。電極２４ａ，２４ｂは、例えば、封止層３０に設けた層間接続電極３５ａ（図１及び図２参照）に代えてグランド線路として用いられる。
このサブ基板２０Ｂが前記第２実施例に適用される場合、電極２３ａ，２３ｂ，２４ａ，２４ｂは実装基板１００のランドに直接はんだなどを介して接続される。
（第３実施例、図５及び図６参照）
第３実施例は、携帯電話の実装基板に搭載される降圧型ＤＣ−ＤＣコンバータとして構成したものである。このＤＣ−ＤＣコンバータ１Ｃは、図５に示す等価回路で説明すると、電界効果型トランジスタからなるスイッチング素子を含むＩＣチップ５０を中心として構成され、入力端子電極Ｖｉｎ及び出力端子電極Ｖｏｕｔを備え、入力側に挿入されたコンデンサＣｉｎはグランド端子電極ＧＮＤ１に接続され、出力側に挿入されたインダクタＬｏｕｔはコンデンサＣｏｕｔを介してグランド端子電極ＧＮＤ３に接続されている。さらに、ＩＣチップ５０は電源用などの端子電極Ｖｄｄ，Ｖｃｏｎ，Ｖｅｎ、グランド端子電極ＧＮＤ２を備えている。
ＤＣ−ＤＣコンバータ１Ｃの構成は、前記第１実施例として示した複合モジュール１Ａと基本的には同じであり、図６においては、対応するエレメントに図５に示したそれぞれの素子や電極の符号を付している。
詳しくは、入力端子電極Ｖｉｎは封止層３０に設けた図示しない層間接続電極及びメイン基板１０の図示しない内部電極を介してコンデンサＣｉｎやＩＣチップ５０に接続されている。グランド端子電極ＧＮＤ１は層間接続電極３５ａ及びメイン基板１０の図示しない内部電極を介してコンデンサＣｉｎに接続されている。端子電極Ｖｄｄは層間接続電極３５ｂ，２７及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。端子電極Ｖｃｏｎ，Ｖｅｎは、前記端子電極Ｖｄｄと同様に、封止層３０に設けた図示しない層間接続電極及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。
さらに、グランド端子電極ＧＮＤ２は層間接続電極３５ｂ，２７及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。出力端子電極Ｖｏｕｔは封止層３０に設けた図示しない層間接続電極を介してインダクタＬｏｕｔの一端に接続され、インダクタＬｏｕｔの他端は図示しない外部電極及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。グランド端子電極ＧＮＤ３は層間接続電極３５ａ及びメイン基板１０の図示しない内部電極を介してコンデンサＣｏｕｔに接続されている。また、コンデンサＣｏｕｔはメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。
以上説明したように、ＤＣ−ＤＣコンバータ１Ｃは基本的には前記第１実施例と同様の構成を備え、その作用効果は第１実施例と同様である。
（他の実施例）
なお、本発明に係る複合モジュールは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
特に、メイン基板には、コンデンサ、インダクタ、抵抗などの受動表面実装部品や、ＩＣチップなどの能動表面実装部品の様々な種類の部品を搭載することができ、各実施例以外の複合モジュールを構成することができる。
以上のように、本発明は、ＤＣ−ＤＣコンバータなどの複合モジュールに有用であり、特に、大型化することなく部品の高密度実装が可能である点で優れている。
１Ａ，１Ｂ…複合モジュール
１Ｃ…ＤＣ−ＤＣコンバータ
１０…メイン基板
１２ａ…第１の接続電極
１２ｂ…第２の接続電極
２０，２０Ａ，２０Ｂ…サブ基板
２１…インダクタ
２２ａ，２２ｂ…電極
２５，２６…電極
２７…層間接続電極
２８…電極
３０…封止層
３５ａ，３５ｂ…層間接続電極
４１ａ…第１の端子電極
４１ｂ…第２の端子電極
１００…実装基板

Claims (8)

  1. メイン基板と、
    前記メイン基板の一方主面に搭載された磁性体からなるサブ基板と、
    前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
    前記実装基板への接続のために前記実装面に設けられた端子電極と、
    を備え、
    前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなり、
    前記サブ基板にインダクタが内蔵されており、
    前記メイン基板の一方主面に形成された前記インダクタの入出力電極に接続される接続電極以外の接続電極の少なくとも一つは前記サブ基板に前記インダクタとは独立して設けたビアホール導体を介して前記第２の端子電極に接続されており、
    前記メイン基板の他方主面に、受動表面実装部品及び／又は能動表面実装部品が搭載されており、
    前記ビアホール導体は前記受動表面実装部品及び／又は前記能動表面実装部品に接続されていること、
    を特徴とする複合モジュール。
  2. 前記メイン基板は多層回路基板であること、を特徴とする請求項１に記載の複合モジュール。
  3. 前記メイン基板の前記一方主面には、グランド電位にある第１の接続電極及び機能素子に接続された第２の接続電極が形成されており、
    前記第１の接続電極の少なくとも一つは層間接続電極を介して前記第１の端子電極に接続されており、
    前記第２の接続電極の少なくとも一つは前記サブ基板に設けた電極を介して前記第２の端子電極に接続されていること、
    を特徴とする請求項１又は請求項２に記載の複合モジュール。
  4. 前記層間接続電極は前記封止層に設けたビアホール導体であることを特徴とする請求項３に記載の複合モジュール。
  5. 前記層間接続電極は前記サブ基板の表面に設けた電極であることを特徴とする請求項３に記載の複合モジュール。
  6. 前記サブ基板の一方主面及び他方主面には、前記インダクタの両端部に接続された電極と、及び／又は、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極とが形成されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の複合モジュール。
  7. 前記封止層は前記サブ基板の一方主面を全体的に被覆しており、
    前記第２の端子電極は前記封止層に設けた層間接続電極を介して前記サブ基板の一方主面に設けた電極に接続されていること、
    を特徴とする請求項１ないし請求項６のいずれかに記載の複合モジュール。
  8. 前記封止層は前記サブ基板をその一方主面と同一平面を構成するように被覆しており、
    前記サブ基板の一方主面に設けた電極が第２の端子電極として機能していること、
    を特徴とする請求項１ないし請求項６のいずれかに記載の複合モジュール。
JP2010513508A 2008-10-08 2009-10-01 複合モジュール Active JP4711026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010513508A JP4711026B2 (ja) 2008-10-08 2009-10-01 複合モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008261849 2008-10-08
JP2008261849 2008-10-08
PCT/JP2009/067161 WO2010041589A1 (ja) 2008-10-08 2009-10-01 複合モジュール
JP2010513508A JP4711026B2 (ja) 2008-10-08 2009-10-01 複合モジュール

Publications (2)

Publication Number Publication Date
JP4711026B2 true JP4711026B2 (ja) 2011-06-29
JPWO2010041589A1 JPWO2010041589A1 (ja) 2012-03-08

Family

ID=42100540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010513508A Active JP4711026B2 (ja) 2008-10-08 2009-10-01 複合モジュール

Country Status (3)

Country Link
US (1) US8461463B2 (ja)
JP (1) JP4711026B2 (ja)
WO (1) WO2010041589A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5464110B2 (ja) * 2010-09-30 2014-04-09 大日本印刷株式会社 電圧変換モジュール
JP5338875B2 (ja) * 2011-08-25 2013-11-13 株式会社村田製作所 Ｄｃ−ｄｃコンバータ
US20130257525A1 (en) * 2012-03-30 2013-10-03 Stephen V. Kosonocky Circuit board with integrated voltage regulator
CN104364899B (zh) * 2012-06-22 2017-11-24 株式会社村田制作所 电子部件模块
WO2014017228A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュール
US20140167900A1 (en) * 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
TWI518878B (zh) * 2012-12-18 2016-01-21 Murata Manufacturing Co Laminated type electronic device and manufacturing method thereof
JP6282410B2 (ja) * 2013-06-10 2018-02-21 太陽誘電株式会社 モジュール
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
US9190367B1 (en) 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
KR101672622B1 (ko) 2015-02-09 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN105489597B (zh) 2015-12-28 2018-06-15 华为技术有限公司 系统级封装模块组件、系统级封装模块及电子设备
US9831783B2 (en) * 2015-12-30 2017-11-28 International Business Machines Corporation Power converter using near-load output capacitance, direct inductor contact, and/or remote current sense
US20200260586A1 (en) * 2016-03-03 2020-08-13 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
WO2017183384A1 (ja) * 2016-04-21 2017-10-26 株式会社村田製作所 電源モジュールおよび電源装置
FR3053528B1 (fr) * 2016-06-30 2018-11-02 Safran Electronics & Defense Dispositif electronique ayant une banque integree de composants passifs
WO2018037969A1 (ja) 2016-08-24 2018-03-01 株式会社村田製作所 回路モジュール
US11011466B2 (en) 2019-03-28 2021-05-18 Advanced Micro Devices, Inc. Integrated circuit package with integrated voltage regulator
CN116057693A (zh) * 2020-10-30 2023-05-02 株式会社村田制作所 电源电路模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
JP2005203633A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置実装体、および半導体装置の製造方法
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2005340577A (ja) * 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 多層プリント基板
JP2007134568A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 積層コイル部品及びその製造方法
JP2007281160A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003212648A (ja) * 2002-01-21 2003-07-30 Murata Mfg Co Ltd 絶縁体磁器、セラミック多層基板、セラミック電子部品、および積層セラミック電子部品
US20040211590A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and integrated circuit using the same
JP2004356264A (ja) 2003-05-28 2004-12-16 Hitachi Ltd 受動部品内蔵基板及びそれを用いた高周波回路モジュール
JP2005038904A (ja) * 2003-07-15 2005-02-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP4883392B2 (ja) 2005-12-26 2012-02-22 日立金属株式会社 Ｄｃ−ｄｃコンバータ
JP2008270386A (ja) 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd 部品内蔵基板と、これを用いた電子モジュール及び電子機器
WO2009050829A1 (ja) * 2007-10-18 2009-04-23 Ibiden Co., Ltd. 配線基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
JP2005203633A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置実装体、および半導体装置の製造方法
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2005340577A (ja) * 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 多層プリント基板
JP2007134568A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 積層コイル部品及びその製造方法
JP2007281160A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法

Also Published As

Publication number Publication date
JPWO2010041589A1 (ja) 2012-03-08
US20110182039A1 (en) 2011-07-28
WO2010041589A1 (ja) 2010-04-15
US8461463B2 (en) 2013-06-11

Similar Documents

Publication Publication Date Title
JP4711026B2 (ja) 複合モジュール
US7646610B2 (en) DC-DC converter
JP5570196B2 (ja) インダクタ内蔵部品
JP5549600B2 (ja) 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
JP4354472B2 (ja) 電子部品モジュール
JP6432460B2 (ja) Ｄｃ−ｄｃコンバータ
JPWO2012140805A1 (ja) 積層型インダクタ素子およびその製造方法
US10396031B2 (en) Electronic device with delamination resistant wiring board
US8592689B2 (en) Voltage conversion module
JP2007317838A (ja) 回路装置および表面実装コイル
JP6365696B2 (ja) モジュール
JP2008060427A (ja) 受動部品及び電子部品モジュール
JP2008176626A (ja) 非接触データキャリア、非接触データキャリア用配線板
JP6090533B2 (ja) Ｒｆｉｄタグおよびこれを備える通信装置
JP6508434B2 (ja) 基板モジュール
JP2005353790A (ja) 複合型電子部品
US11024571B2 (en) Coil built-in multilayer substrate and power supply module
JP2005167468A (ja) 電子装置および半導体装置
JP5890475B2 (ja) インダクタ内蔵部品
WO2017150614A1 (ja) 電子部品モジュール、ｄｃ－ｄｃコンバータおよび電子機器
JP5099063B2 (ja) 電子部品モジュール
JP4985852B2 (ja) 実装型電子回路モジュール
JP2011198842A (ja) 電子モジュール及び電子モジュール製造方法
JP2017038085A (ja) 回路モジュール
JP6613857B2 (ja) Ｄｃ‐ｄｃコンバータモジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R150 Certificate of patent or registration of utility model

Ref document number: 4711026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150