JP2007281160A - 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法 - Google Patents

回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
JP2007281160A
JP2007281160A JP2006104996A JP2006104996A JP2007281160A JP 2007281160 A JP2007281160 A JP 2007281160A JP 2006104996 A JP2006104996 A JP 2006104996A JP 2006104996 A JP2006104996 A JP 2006104996A JP 2007281160 A JP2007281160 A JP 2007281160A
Authority
JP
Japan
Prior art keywords
insulating member
circuit board
ring
module
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006104996A
Other languages
English (en)
Inventor
Yoshitake Hayashi
林  祥剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006104996A priority Critical patent/JP2007281160A/ja
Publication of JP2007281160A publication Critical patent/JP2007281160A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】層間接続の信頼性を高くする。
【解決手段】無機質フィラー70〜95重量%と樹脂組成物5〜30重量%とを含む混合物からなる絶縁性部材3を備え、この絶縁性部材3は、その一方の面側(多層回路基板2と絶縁性部材3との接合界面)に多層回路基板2に実装した半導体素子4が埋め込まれ、他方の面側に第1のリング状電極5a1が埋め込まれ、上記第1のリング状電極5a1を利用してレーザ光照射により形成されたビアホールを有する回路部品内蔵モジュール。
【選択図】図1

Description

本発明は、通信機器を含む各種電子機器に用いられる、半導体素子等の回路部品を内蔵した回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法に関するものである。
近年、電子機器の高性能・小型化の一層の進展により、これら電子機器の電子制御に用いる半導体素子等の回路部品も、より高密度・高機能化が要求され、その要求に対応する高密度実装技術の開発もより活発化している(例えば、特許文献1、2等参照)。
高密度実装の一例として、無機質フィラーと熱硬化性樹脂との混合物内に、既存部品である能動部品や受動部品を埋め込んだ回路部品内蔵モジュールが提案されている。
以下、図14ないし図18を参照して従来の回路部品内蔵モジュールを説明する。
まず、図14ないし図16を参照して回路部品内蔵モジュールの製造方法のうち積層工程を説明する。図14に、この積層工程で積層される転写シート100、絶縁性部材200、および多層回路基板300をその積層方向に配置した積層前の状態を示し、図15に転写シート100と、絶縁性部材200と、多層回路基板300とを積層した後の状態を示し、図16に転写シート100から支持基材101を剥離した状態を示す。
転写シート100はシート状の支持基材101下面に配線パターン102が形成されている。絶縁性部材200はキャビティ201とインナービア202とを有する。インナービア202は、絶縁性部材200にレーザ−光などにより積層方向に貫通形成された円柱状の穴に導電性の樹脂ペーストが充填されて形成されている。多層回路基板300は、配線パターン301が形成され、この配線パターン301上に回路部品である半導体素子302がフリップチップ実装されている。
多層回路基板300と半導体素子302との電気的な接続は、半導体素子302に形成された導電性バンプ(図示せず)と多層回路基板300の配線パターン301との接合により行われている。半導体素子302と多層回路基板300との隙間には絶縁性のアンダーフィル樹脂303が介在され、多層回路基板300と半導体素子302表面に形成されている保護膜とそれぞれ接着されている。
転写シート100と、絶縁性部材200と、多層回路基板300との三者を図14で示すように配置し、次いでこれら三者を図15で示すように積層して積層体400となし、この積層体400を両側から熱プレスする。この熱プレスにより、未硬化の絶縁性部材200が硬化すると共にこの絶縁性部材200に多層回路基板300が接着し、多層回路基板300の配線パターン301と転写シート100の配線パター101ンとが絶縁性部材200に埋込まれて上記三者が一体化される。次いで、図16で示すように転写シート100から支持基材101を剥離除去することにより目的とする回路部品内蔵モジュールを得ることができる。回路部品内蔵モジュールの片面または両面に図示略の面実装部品が実装されることで回路部品内蔵の3次元実装モジュールとなる。
以上の構成を備えた従来の回路部品内蔵モジュールの課題を図17、図18を参照して説明する。
上記従来の回路部品内蔵モジュールでは、多層回路基板300と絶縁性部材200と転写シート100とを積層して熱プレスにより一体化する際、多層回路基板300のビア受けランド300aと、絶縁性部材200のインナービア202と、転写シート100のビア受けランド100aとが位置精度良く合致している必要がある。ただし、ビア受けランド300aは多層回路基板300の配線パターン301の一部で形成され、ビア受けランド100aは転写シート100の配線パターン102の一部で形成される。
しかし現実には、それぞれの加工位置精度、積層精度、絶縁性部材200の図14ないし図16のプロセス中における膨張収縮による寸法変形などにより、図17で示すように、ビア受けランド300aと、インナービア202と、ビア受けランド100aとの間の位置関係に位置ずれが発生する。このような位置ずれが発生したのでは、層間の電気的接続の信頼性が低下してしまう。
さらには、熱プレスの際に絶縁性部材200が一旦軟化することでインナービア202が流動するなどにより、この点からも層間の電気的接続の信頼性が悪くなる。
また、図18の回路部品内蔵モジュールの平面図に示すように、回路部品実装領域Aにはインナービア202を設けることができない。このため回路部品実装領域Aの外周囲領域Bにインナービア202を形成しているため、回路部品内蔵モジュールのサイズが大きくなる。
特開平11−220262号公報 特開平11−168112号公報
したがって、本発明により解決すべき課題は、層間の電気的接続の信頼性に優れ、かつ、サイズもより小型化することが可能な回路部品内蔵モジュールを提供することであり、また、このような回路部品内蔵モジュールの製造方法を提供することである。
本発明による回路部品内蔵モジュールは、一方の面側に回路部品を実装した回路基板と、無機質フィラー70〜95重量%と樹脂組成物5〜30重量%とを含む混合物からなる絶縁性部材とを備え、上記絶縁性部材は、その一方の面側が回路基板の上記一方の面側と接合されて当該回路基板に実装した回路部品が埋め込まれ、他方の面側にリング状電極が埋め込まれているとともに、上記リング状電極を利用したビアホールが形成されていることを特徴とするものである。
上記リング状電極の外周形状は特に限定しないが、例えば円形に形成することができる。上記リング状電極の内周形状は特に限定しないが、例えば円形に形成することができる。
本発明によれば、上記リング状電極をマスクにして該リング状電極の中心孔を通して絶縁性部材にレーザー照射して該絶縁性部材にビアホールを形成することができるので、このビアホールに導電性部材を充填することで回路基板の配線パターンの一部を用いて形成したビア受けランドの中心にビアホールをずれ無く形成することができる。また、積層する際にも、絶縁性部材のアライメントが不要になり作業効率が高まる。
本発明に従う回路部品内蔵モジュールは、回路基板側にリング状電極が形成され、リング状電極をマスクとしてレーザーによりビアホールを回路基板および絶縁性部材に形成し、リング状電極の内径中心にビアホールが形成され、絶縁性部材の反対面に埋め込まれた電極とを電気的に接続されていることを特徴とする。
この際、回路基板側に配置されたリング状電極は、絶縁性部材との接合界面側に設けたリング状電極の内径より、対向する回路基板面に設けたリング状電極の内径の方を大きくすることで、ビアホールを加工するためのレーザー光が順次絞られるため、回路基板表面の電極と裏面の電極との合致精度ずれを吸収することができる。
本発明によれば、回路基板、絶縁性部材、転写シートを積層一体化後に、転写シート側または回路基板側に設けたリング状電極をマスクとしてビアホールを加工することができるため、ビアホールの片側はビア受けランドと位置ずれの無い精度で形成できる。また、積層工程においても、この段階では絶縁性部材にはビアホールが形成されていないためアライメント精度をそれほど気にする必要がなく、熱プレス時のビア流れはこのプロセスでは発生しない。また内蔵される回路部品の端子に直接ビアホールにて層間接続することで、ビアホールの配置面積を削減することが可能となり回路部品内蔵モジュールの更なる小型化を図ることができる。
本発明によれば、層間の電気的接続の信頼性に優れ、かつ、サイズもより小型化が可能な回路部品内蔵モジュールとその製造方法を提供することができる。
以下、添付した図面を参照して本発明の実施の形態を詳細に説明する。
(実施の形態1)
図1に本発明の実施の形態1に係る製造方法により製造された回路部品内蔵モジュール1を示す。この回路部品内蔵モジュール1は、多層回路基板2と、絶縁性部材3とを備える。多層回路基板2は、両面に配線パターン2a,2bを備えるとともに、一方の配線パターン2b上に、半導体素子4が実装されている。それぞれの配線パターン2a,2bにはリング状電極2a1,2b1が構成されている。41は電気的接続のためのバンプ、42は機械的強度を確保するためのアンダーフィル樹脂である。絶縁性部材3には、半導体素子4が埋設された状態で多層回路基板2が接着一体化されている。絶縁性部材3は、無機質フィラー70〜95重量%と樹脂組成物5〜30重量%とを含む混合物から構成されている。無機フィラーは、例えばAl23、MgO、BN、AlN,SiO2等で構成される。樹脂組成物は、例えばエポキシ樹脂、フェノール樹脂もしくはシアネート樹脂等の熱硬化性樹脂を主成分とする。絶縁性部材3には後述する転写シート5の配線パターン5aのリング状電極5a1が埋め込まれている。
なお、図面上、下側から、順に、リング状電極5a1を第1のリング状電極、リング状電極2b1を第2のリング状電極、リング状電極2a1を第3のリング状電極という。
以上の構成において、6,7は第1ないし第3のリング状電極5a1、2b1,2a1の内径中心の貫通孔を利用して形成された導電性のビアホールである。ここで、第2,第3のリング状電極2b1,2a1は配線パターン2b,2aの一部で形成される場合や、単独で形成される場合がある。単独で形成された場合の形状は、外径面と内径面が共に円形であるリング形状とすることができる。上記貫通孔はこの内径面で囲まれて形成されている。また、単独で形成される場合、外径面や内径面は円形に限定する必要は無く任意の形状に形成することができる。
以上の構成を備えた上述の回路部品内蔵モジュール1の製造方法を図2以降を参照して説明する。なお、回路部品内蔵モジュールは、回路基板に実装した回路部品が絶縁性部材に埋め込まれたものであり、したがって、図1の構造や後述する図12の構造もその一部を指してまたは全体を指して含むことができるものであり、本発明が及ぶ回路部品内蔵モジュールを狭く解釈するべきではない。
まず、図2で示すように、厚みが例えば70μmのシート状の支持基材5bに厚みが例えば9μmの配線パターン5aが剥離可能な状態に形成された転写シート5を形成する。この配線パターン5aは支持基材5b上に好ましくは全面にわたり積層された金属箔を例えばフォトリソグラフィ技術によりエッチング加工して形成したものである。このエッチング加工に際して配線パターン5aにインナービアホール配置部分のビア受けランドとして第1のリング状電極5a1を形成する。
次に、図3で示すように、多層回路基板2の表裏に所望の配線パターン2a,2bを形成する。この形成に際しては、層間接続を行うインナービアホール配置部分のビア受けランドとして第2、第3のリング状電極2b1,2a1を形成する。また、多層回路基板2に、回路部品の一例として半導体素子4を実装する。回路部品は、半導体素子4に限定するものではなく、例えば抵抗、コンデンサ、ビーズ等のチップ部品でもよい。また、回路部品は混載して実装してもよい。絶縁性部材3はこの時点では未硬化状態であり、半導体素子4を内蔵することが可能なサイズのキャビティ3aを備える。この段階では絶縁性部材3にビアホールは形成されていないため、熱プレス時のビア流動の発生が起こらないので、キャビティ3aの加工工程を省いてもかまわない。
次に、図4で示すように、転写シート5と、絶縁性部材3と、多層回路基板2と、を順次積層して積層体8を構成する。この場合、絶縁性部材3のキャビティ3aに半導体素子4を内蔵するように積層する。この積層体8の両側を熱板9で挟み込み熱プレスを行う。熱プレス温度70〜300℃、熱プレス圧力0.1〜10MPaの範囲で行うが、好ましくは熱プレス温度150〜250℃、熱プレス圧力0.5〜5MPaである。この熱プレスの実施に際しては、絶縁性部材3は、一旦、低粘度化して半導体素子4をキャビティ3a内に完全に埋め込んだ後に硬化して多層回路基板2と接着一体化する。また同様に転写シート5の第1のリング状電極5a1も同様に絶縁性部材3に埋め込まれ接着される。続いて図5で示すように、転写シート5から支持基材5bを剥離またはエッチング等により適宜に除去する。
次いで、図6で示すように舌片部分3に埋め込んである第1のリング状電極5a1をマスクにして、レーザー光10を矢印方向に照射する。レーザ−光10の直径は第1のリング状電極5a1に照射される段階10aでは当該第1のリング状電極5a1の外径より小さく、内径よりも大きくなるようにレンズ10cで調整され、次いでリング状電極5a1の内径で絞られたレーザ−光10bとなって絶縁性部材3内部に入射する。これにより、図7で示すように絶縁性部材3に穴3b1,3c1を加工する。レーザー加工法は限定しないが、例えばCO2レーザー、UVレーザー、エキシマレーザー、フェムト秒レーザーがある。この際、多層回路基板2側の配線パターン2bのビア受けランドはレーザー光10bのストッパー層となって多層回路基板2にダメージを与えることはない。
図8は加工された上記穴3b1,3c1に金属メッキを施してビアホール6,7を形成し、これにより層間接続を得る。図8ではビアホール6,7全体に金属メッキを形成しているが、ビアホール6,7の内壁面に金属メッキを形成し残りを樹脂埋めしてもかまわなく、金属メッキの替わりに導電性樹脂ペーストを充填してもかまわない。
図9は、多層回路基板2の第3のリング状電極2a1側から矢印方向にレーザー光10を照射した場合の説明図である。第1ないし第3のリング状電極5a1,2b1,2a1それぞれの内径はレーザー照射面側から順次小さくなるように設計されている。すなわち、第3のリング状電極2a1の内径>第2のリング状電極2b1の内径>第1のリング状電極5a1の内径の関係が成立している。そのため、レーザ−光10は、レンズ10cでまず小径に絞られたレーザ−光10aとなり、次いで第3のリング状電極2a1でさらに小径に絞られたレーザ−光10dとなり、次いで第2のリング状電極2b1でさらに小径に絞られたレーザ−光10eとなる。
以上のことで、それぞれのランドパターンに多少の位置ずれがあっても、位置ずれを許容することができ、ビアホールを所望サイズに加工することができる。また、多層回路基板2を加工する時のレーザースポット径を大きくしてハイパワーで加工し、絶縁性部材3を加工する時のレーザースポット径を小さくしてローパワーで加工を行うことができるため、それぞれの材料物性に対応した加工を行うことができる。
図9では転写シート5の配線パターン5a側も第1のリング状電極5a1としたが、多層回路基板2側からレーザー加工を行う場合は特にリング状電極でなくともよい。
実施の形態1では、多層回路基板2側にもリング状電極を設け、多層回路基板2にもビアホールを加工したが、転写シート5側にリング状電極を設け、絶縁性部材3にのみビアホールを形成してもよい。
(実施の形態2)
本発明の実施の形態2に係る回路部品内蔵モジュールの製造方法を図10ないし図13を参照して説明する。図10はその製造方法により製造した回路部品内蔵モジュール全体の断面図、図11は図10の楕円Aで囲む部分の拡大詳細図、図12は回路部品内蔵モジュールの断面図、図13は回路部品内蔵モジュールの平面図である。
多層回路基板2には、回路部品として半導体素子4以外にチップ部品11が半田や導電性接着剤により接合され実装されている。半導体素子4は能動素子形成面4aと対向する面に外部接続するための端子4bが薄膜形成されている。能動素子形成面4aと外部接続端子4bは、シリコン4cに加工された貫通スルホール4dによって接続されている。この様に外部接続端子4bを有した半導体素子4を回路基板2にフリップチップ実装を行う。
フリップチップ実装方式の一例としてNCP方式(Non Conductive Paste)の場合について説明をする。半導体素子4の能動素子形成面4aに設けられた電極端子にバンプ4eを形成する。バンプ4eは半田ボール、Auスタッドバンプ、金属メッキバンプ等で形成できる。多層回路基板2の半導体素子4の実装位置にアンダーフィル樹脂4fを塗布した後、半導体素子4をアライメントして実装し加熱加圧することでアンダーフィル樹脂4fを熱硬化させバンプ4eと多層回路基板2の端子2cの電気的な接合と同時に固定を行うことができる。
実施の形態1の説明と同様に、これらの実装された部品は絶縁性部材3に埋設されており、絶縁性部材3の対向面には複数の第1のリング状電極5a1が転写形成されて埋め込まれている。上記と同様に複数の第1のリング状電極5a1をマスクにレーザー加工によりビアホール20−23を加工する。ビアホール20−23の加工位置は、多層回路基板2のビア受けランド部に加えて、チップ部品11の電極端子11aや半導体素子4の外部接続端子4bに設定する。その後にビアホール20−23に金属メッキを行うことにより、絶縁性部材3に転写形成されて埋め込まれているリング状電極2a1,2b1,5a1と、多層回路基板2側のビア受けランドや電子部品11の端子11aおよび半導体素子4の端子4bとを電気的に接続する。上述の説明では、チップ部品11の電極端子11aおよび基板ランドとの層間接続を金属メッキで行う方法で説明したが、導電性樹脂ペーストを充填する方法でも良い。半導体素子4の裏面の外部接続端子4bと第1のリング状電極5a1の距離が短い場合は、半田接続でも良く、この場合は2次実装のための半田ボール30を同時形成できる利点もある。
図12に示すように、半導体素子4が内蔵された多層回路基板2の片面に表面実装部品40の実装を行い、対向面にはマザーボードへの2次実装のための半田ボール30を形成した回路部品内蔵モジュール50となる。図13は実施の形態2における回路部品内蔵モジュール50の平面図である。回路基板ランドと接続されたビアおよびランド22a・22bと、チップ部品11の電極端子に接続されたビアおよびランド22cと、半導体素子7の背面電極端子と接続されたビアおよびランド22dが回路部品内蔵モジュール面積全体にロス無く配置することが出来る。実施の形態の図13と従来の図18とを比較して明らかであるように、実施の形態では、内蔵部品の箇所を除いてビアおよびランドを配置したモジュールより大幅に小型化を図ることが出来る。
本発明に係わる、回路部品内蔵モジュールは高周波動作、耐ノイズ性、放熱性、小型化に優れていることから、通信機器のRFモジュール、ロジックモジュール、半導体パッケージ等として有用である。
図1は、本発明の実施の形態1に係わる回路部品内蔵モジュール構造を示す断面図である。 図2は、転写シートの断面図である。 図3は実施の形態1の製造方法の説明に供する工程断面図である。 図4は実施の形態1の製造方法の説明に供する次の工程断面図である。 図5は実施の形態1の製造方法の説明に供するさらに次の工程断面図である。 図6は実施の形態1の製造方法の説明に供するさらに次の工程断面図である。 図7は実施の形態1の製造方法の説明に供するさらに次の工程断面図である。 図8は実施の形態1の製造方法の説明に供するさらに次の工程断面図である。 図9は実施の形態1の製造方法の説明に供するさらに次の工程断面図である。 図10は実施の形態2の製造方法で製造した回路部品内蔵モジュール全体の断面図である。 図11は図10の楕円Aで囲む部分の拡大詳細図である。 図12は回路部品内蔵モジュールの断面図である。 図13は回路部品内蔵モジュールの平面図である。 図14は、従来の回路部品内蔵モジュールの製造方法の説明に供する工程断面図である。 図15は従来の製造方法の説明に供する次の工程断面図である。 図16は従来の製造方法の説明に供するさらに次の工程断面図である。 図17は、従来の回路部品内蔵モジュールの課題を説明する図である。 図18は、従来の回路部品内蔵モジュールの平面図である。
符号の説明
1 回路部品内蔵モジュール
2 多層回路基板
2a1 第3のリング状電極
2b1 第2のリング状電極
3 絶縁性部材
4 半導体素子
5 転写シート
5a1 第1のリング状電極

Claims (10)

  1. 一方の面側に回路部品を実装した回路基板と、
    無機質フィラー70〜95重量%と樹脂組成物5〜30重量%とを含む混合物からなる絶縁性部材と、
    を備え、
    上記絶縁性部材は、その一方の面側が回路基板の上記一方の面側と接合されて当該回路基板に実装した回路部品が埋め込まれ、他方の面側に第1のリング状電極が埋め込まれているとともに、上記第1のリング状電極を利用したビアホールが形成されている、ことを特徴とする回路部品内蔵モジュール。
  2. 上記回路基板の、一方の面側(上記絶縁性部材の一方の面側と接合する面側)に第2のリング状電極が形成され、他方の面側に第3のリング状電極が形成され、上記第2のリング状電極は上記絶縁性部材に埋め込まれるとともに、上記第1、第2、第3のリング状電極の内径中心に沿って当該回路基板および絶縁性部材にビアホールが形成されて上記第2、第3のリング状電極、上記回路基板、および上記第1のリング状電極が電気的に接続されている、ことを特徴とする請求項1に記載の回路部品内蔵モジュール。
  3. 上記第3のリング状電極の内径を第2のリング状電極の内径よりも大径とし、この内径差を用いてビアホールが形成されている、ことを特徴とする請求項2に記載の回路部品内蔵モジュール。
  4. 上記第1の電極を利用して形成した上記ビアホールが、上記回路部品の端子に電気的に接続されている、ことを特徴とする請求項1ないし3のいずれかに記載の回路部品内蔵モジュール。
  5. 上記回路部品は、一方の面に素子形成面を、また他方の面に素子電極を備え、かつ、この素子形成面と素子電極とが貫通スルーホールにより接続されている半導体素子であり、この半導体素子の上記素子電極が上記ビアホールによって接続されていることを特徴とする請求項4に記載の回路部品内蔵モジュール。
  6. 上記回路基板には、半導体素子とチップ部品とを含む回路部品が混載実装されており、上記絶縁性部材に埋め込んだ複数の第1のリング状電極と、上記複数の回路部品とがそれぞれ各第1のリング状電極を利用して当該絶縁性部材に形成したビアホールにより電気的に接続されている、ことを特徴とする請求項1に記載の回路部品内蔵モジュール。
  7. 支持基材上にリング状電極を含む所望の配線パターンを備えた転写シートを形成する第1工程と、
    回路基板に回路部品を実装する第2工程と、
    上記転写シートと、上記回路基板と、絶縁性部材とをこの順序で積層して積層体を得る第3工程と、
    上記積層体をその両側から熱プレスする第4工程と、
    上記転写シートから支持基材を除去して配線パターンを上記絶縁性部材に転写する第5工程と、
    上記転写シートのリング状電極をマスクにしてレーザー照射して上記絶縁性部材にビアホールを加工する第6工程と、
    上記ビアホールに導電性部材を形成する第7工程と、
    を含むことを特徴とした回路部品内蔵モジュールの製造方法。
  8. 上記回路基板にリング状電極を形成した回路基板を用い、上記第6工程では、上記回路基板のリング状電極をマスクにしてレーザー照射して上記回路基板と上記絶縁性部材にビアホールを加工する、ことを特徴とした請求項7に記載の回路部品内蔵モジュールの製造方法。
  9. 上記回路基板のリング状電極の内径を、レーザー光入射面側で大きくする、ことを特徴とする請求項8に記載の回路部品内蔵モジュールの製造方法。
  10. 上記絶縁性部材に、無機質フィラー70〜95重量%と、樹脂組成物5〜30重量%を含む混合物からなる絶縁性部材を用いる、ことを特徴とする請求項7ないし9のいずれかに記載の回路部品内蔵モジュールの製造方法。
JP2006104996A 2006-04-06 2006-04-06 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法 Pending JP2007281160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006104996A JP2007281160A (ja) 2006-04-06 2006-04-06 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006104996A JP2007281160A (ja) 2006-04-06 2006-04-06 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2007281160A true JP2007281160A (ja) 2007-10-25

Family

ID=38682313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006104996A Pending JP2007281160A (ja) 2006-04-06 2006-04-06 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2007281160A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153536A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
JP2010074151A (ja) * 2008-08-21 2010-04-02 Dainippon Printing Co Ltd 部品内蔵配線板
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
JP2011044518A (ja) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd 樹脂多層基板
JP2011044523A (ja) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd 樹脂多層基板及び該樹脂多層基板の製造方法
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2013110441A (ja) * 2013-03-11 2013-06-06 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
JP2014239379A (ja) * 2013-06-10 2014-12-18 太陽誘電株式会社 モジュール
US9219021B2 (en) 2012-07-30 2015-12-22 Panasonic Corporation Semiconductor device including heat dissipating structure
US9293446B2 (en) 2012-07-26 2016-03-22 Murata Manufacturing Co., Ltd. Low profile semiconductor module with metal film support
CN112470407A (zh) * 2018-10-05 2021-03-09 株式会社村田制作所 高频模块以及通信装置
US11303319B2 (en) 2019-11-21 2022-04-12 Murata Manufacturing Co., Ltd. Radio frequency module and communication device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153536A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
US8987901B2 (en) 2007-11-01 2015-03-24 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2010074151A (ja) * 2008-08-21 2010-04-02 Dainippon Printing Co Ltd 部品内蔵配線板
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
JP4711026B2 (ja) * 2008-10-08 2011-06-29 株式会社村田製作所 複合モジュール
US8461463B2 (en) 2008-10-08 2013-06-11 Murata Manufacturing Co., Ltd. Composite module
JP2011044518A (ja) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd 樹脂多層基板
JP2011044523A (ja) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd 樹脂多層基板及び該樹脂多層基板の製造方法
US9293446B2 (en) 2012-07-26 2016-03-22 Murata Manufacturing Co., Ltd. Low profile semiconductor module with metal film support
US9219021B2 (en) 2012-07-30 2015-12-22 Panasonic Corporation Semiconductor device including heat dissipating structure
JP2013110441A (ja) * 2013-03-11 2013-06-06 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
JP2014239379A (ja) * 2013-06-10 2014-12-18 太陽誘電株式会社 モジュール
CN112470407A (zh) * 2018-10-05 2021-03-09 株式会社村田制作所 高频模块以及通信装置
CN112470407B (zh) * 2018-10-05 2022-04-26 株式会社村田制作所 高频模块以及通信装置
US11348887B2 (en) 2018-10-05 2022-05-31 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
US11303319B2 (en) 2019-11-21 2022-04-12 Murata Manufacturing Co., Ltd. Radio frequency module and communication device

Similar Documents

Publication Publication Date Title
JP2007281160A (ja) 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法
JP4489411B2 (ja) 電子部品実装構造の製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP4592751B2 (ja) プリント配線基板の製造方法
JP6473595B2 (ja) 多層配線板及びその製造方法
US8780572B2 (en) Printed circuit board having electronic component
JP2010165855A (ja) 配線基板及びその製造方法
JP2004153084A (ja) 多層配線基板の製造方法及び多層配線基板
KR20160006702A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2005108962A (ja) 電子部品内蔵基板及びその製造方法
US20150371970A1 (en) Semiconductor device and method for manufacturing the same
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2011044561A (ja) マルチチップモジュール及びマルチチップモジュールの製造方法
JP2012142536A (ja) 半導体装置及びその製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP2004055770A (ja) 半導体装置の製造方法および半導体装置
KR102087683B1 (ko) 반도체 장치의 제조 방법
KR101697684B1 (ko) 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들
JP2009146940A (ja) 積層配線基板及びその製造方法
JP2006245104A (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2006310544A (ja) 多層配線基板及びその製造方法、多層配線基板構造体
JP2008205124A (ja) 電子部品内蔵型配線基板及びその製造方法
JP2019169559A (ja) 微細配線層付きコアレス基板、半導体パッケージおよび半導体装置、並びに微細配線層付きコアレス基板および半導体パッケージの製造方法