KR102087683B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102087683B1
KR102087683B1 KR1020130156982A KR20130156982A KR102087683B1 KR 102087683 B1 KR102087683 B1 KR 102087683B1 KR 1020130156982 A KR1020130156982 A KR 1020130156982A KR 20130156982 A KR20130156982 A KR 20130156982A KR 102087683 B1 KR102087683 B1 KR 102087683B1
Authority
KR
South Korea
Prior art keywords
sealing resin
uncured sealing
resin
chip mounting
wiring board
Prior art date
Application number
KR1020130156982A
Other languages
English (en)
Other versions
KR20140079311A (ko
Inventor
기요시 오이
요시히로 마치다
히로유키 사이토
요헤이 이가라시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20140079311A publication Critical patent/KR20140079311A/ko
Application granted granted Critical
Publication of KR102087683B1 publication Critical patent/KR102087683B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 칩의 제조 방법은 칩 실장 영역을 포함하는 배선 기판 상에 개구부를 포함하는 마스킹 부재를, 칩 실장 영역과 개구부가 정렬되도록 형성하고, 배선 기판의 적어도 칩 실장 영역 상에 미경화된(uncured) 밀봉 수지를 형성하고 - 미경화된 밀봉 수지 상에는 지지막이 형성되어 있음 - , 미경화된 밀봉 수지로부터 지지막을 제거하고, 미경화된 밀봉 수지가 칩 실장 영역에 남아 있도록, 배선 기판으로부터 마스킹 부재를 제거하고, 및 칩 실장 영역에, 미경화된 밀봉 수지를 개재하여 반도체 칩을 플립칩(flip-chip) 실장하는 것을 포함한다. 미경화된 밀봉 수지는 지지막을 제거할 때보다 마스킹 부재를 제거할 때 고온으로 된다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
관련 출원의 상호 참조
본 출원은 2012년 12월 18일에 출원된 선행 일본 특허출원 제2012-275832에 의거하여 우선권을 주장하고 그 전체 내용은 참조에 의해 본원에 통합된다.
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
공지의 반도체 장치는 배선 기판 및 배선 기판 상에 플립칩 실장된 반도체 칩을 포함한다. 이러한 반도체 장치의 제조 방법은 배선 기판 상에 반도체 칩을 플립칩 실장하고, 모세관 현상을 이용하여 수지로 반도체 칩과 배선 기판 사이의 간격을 충전하도록 반도체 칩의 둘레에 수지를 도포하는 것을 포함한다.
일본 특개2010-251346호 공보에는, 반도체 칩을 실장하기 전에 배선 기판 상에 사전에 미경화된 밀봉 수지를 형성하고 그 후 밀봉 수지에 반도체 칩의 접속용 범프를 가압하는 사전 밀봉 기술이 나타나 있다. 이로 인해, 배선 기판 상에 반도체 칩을 플립칩 실장함과 동시에 반도체 칩과 배선 기판 사이의 간격이 밀봉된다.
이하, 사전 밀봉 기술을 이용한 반도체 장치의 제조 방법의 관련 예를 설명한다. 우선, 도 17a에 나타낸 바와 같이, 배선 기판(90)이 준비된다. 배선 기판(90)은 기판 본체(91), 배선 패턴(92), 및 솔더 레지스트층(93)을 포함한다. 배선 패턴(92) 및 솔더 레지스트층(93)은 기판 본체(91)의 상면의 칩 실장 영역(A1)에 형성된다. 배선 패턴(92)은 솔더 레지스트층(93)의 개구부(93X)로부터 노출된다.
다음으로, 도 17b에 나타낸 바와 같이, 칩 실장 영역(A1)에 대응하는 개구부(94X)를 갖는 마스킹 테이프(94)가 솔더 레지스트층(93)에 부착된다.
도 17c에 나타낸 바와 같이, 진입 지그(transfer jig)(95)가 마스킹 테이프(94)에 임시 접착된다. 진입 지그(95)는 마스킹 테이프(94)의 개구부(94X)보다 큰 개구부(95X)를 포함한다. 밀봉 수지 재료(96)를 준비한다. 미경화된 수지막(96A)과 수지막(96A) 상에 형성된 지지막(96B)을 포함하는 각 수지 재료(96)는 실질적으로 칩 실장 영역(A1)에 따른 사이즈를 갖는다. 밀봉 수지 재료(96)는 진입 지그(95) 및 배선 기판(90) 상에 배치된다. 이어서, 진입 지그(95)를 진동시켜 각 밀봉 수지 재료(96)가 진입 지그(95)의 대응하는 개구부(95X)에 들어간다.
이어서, 도 17d에 나타낸 바와 같이, 각각의 밀봉 수지 재료(96)는 배선 기판(90)에 열 압착 본딩된다. 각각의 열 압착 본딩된 밀봉 수지 재료(96)의 수지막(96A)은 대응하는 칩 실장 영역(A1)에 형성된 배선 패턴(92) 및 기판 본체(91)를 덮는 미경화된 밀봉 수지(96C)를 형성한다. 계속해서, 도 18a에 나타낸 바와 같이, 마스킹 테이프(94)를 배선 기판(90)에서 제거한다. 마스킹 테이프(94) 상에 형성된 밀봉 수지(96C) 부분은 파단되어 마스킹 테이프(94)와 함께 배선 기판(90)으로부터 제거된다.
이어서, 도 18b 및 도 18c에 나타낸 바와 같이, 반도체 칩(97)의 접속용 범프(98)는 밀봉 수지(96C) 내에 가압되어 배선 기판(90)의 배선 패턴(92)과 접합된다. 다음으로, 밀봉 수지(96C)를 경화시킨다. 이에 따라, 배선 기판(90) 상에 반도체 칩(97)이 플립칩 실장되고 반도체 칩(97)과 배선 기판(90) 사이에 밀봉 수지(96C)가 충전된 반도체 장치가 제조된다.
본원의 발명자들은, 관련 예의 제조 방법에서 마스킹 테이프(94)를 배선 기판(90)에서 제거할 경우, 칩 실장 영역(A1)에 남아있는 밀봉 수지(96C)가 손상될 수 있음에 주목했다. 예를 들면, 실온에서 마스킹 테이프(94)를 제거할 경우, 밀봉 수지(96C)의 취성(brittleness)으로 인해, 밀봉 수지(96C)의 파단면에 균열이 형성될 수 있다. 밀봉 수지(96C)를 가열하면서 마스킹 테이프(94)를 제거할 경우, 밀봉 수지(96C)와 지지막(96B) 사이의 접착력이 증가한다. 따라서, 칩 실장 영역(A1)에 남아 있어야 할 밀봉 수지(96C) 부분이 지지막(96B)에 부착된 마스킹 테이프(94)와 함께 전체적으로 또는 부분적으로 제거될 수 있다.
본 개시의 일 양태는 반도체 장치의 제조 방법이다. 이 방법은 칩 실장 영역을 포함하는 배선 기판 상에 개구부를 포함하는 마스킹 부재를, 칩 실장 영역과 개구부가 정렬되도록 형성하고, 배선 기판의 적어도 칩 실장 영역 상에 미경화된(uncured) 밀봉 수지를 형성하고 - 미경화된 밀봉 수지 상에는 지지막이 형성되어 있음 - , 미경화된 밀봉 수지로부터 지지막을 제거하고, 미경화된 밀봉 수지가 칩 실장 영역에 남아 있도록, 배선 기판으로부터 마스킹 부재를 제거하고, 및 칩 실장 영역에, 미경화된 밀봉 수지를 개재하여 반도체 칩을 플립칩(flip-chip) 실장하는 것을 포함한다. 미경화된 밀봉 수지는 지지막을 제거할 때보다 마스킹 부재를 제거할 때 고온으로 된다.
도 1a는 평면도이고 도 1b는 제 1 실시예의 반도체 장치의 제조 방법을 나타내는 단면도.
도 2a는 평면도이고 도 2b는 제 1 실시예의 제조 방법을 나타내는 단면도.
도 3a 내지 도 3c는 제 1 실시예의 제조 방법을 나타내는 제조 방법을 설명하는 단면도.
도 4a는 평면도이고 도 4b는 제 1 실시예의 제조 방법을 나타내는 단면도.
도 5a는 평면도이고 도 5b는 반도체 장치의 제조 방법을 나타내는 단면도.
도 6a는 평면도이고 도 6b는 제 1 실시예의 제조 방법을 나타내는 단면도.
도 7a는 평면도이고 도 7b는 제 1 실시예의 제조 방법을 나타내는 단면도.
도 8은 제 1 실시예의 제조 방법을 나타내는 단면도.
도 9a는 평면도이고 도 9b는 제 2 실시예의 반도체 장치의 제조 방법을 나타내는 단면도.
도 10a 내지 도 10c는 본 발명의 제조 방법을 나타내는 단면도.
도 11a 내지 도 11c는 제 2 실시예의 제조 방법을 나타내는 단면도.
도 12a, 12b, 13a, 13b, 14a, 및 14b는 제조 방법의 다른 예를 나타내는 개략도.
도 15 및 도 16은 제조 방법의 추가적인 예를 나타내는 개략도.
도 17a 내지 도 17d는 관련 예의 반도체 장치의 제조 방법을 나타내는 단면도.
도 18a 내지 도 18c는 관련 예의 제조 방법을 나타내는 단면도.
본 발명의 다른 양태 및 이점은 본 발명의 원리를 예로서 나타내는 첨부 도면과 함께 다음의 설명에서 명백해질 것이다.
본 발명은 그 목적 및 이점과 더불어, 첨부 도면과 함께 현시점에서 바람직한 실시예의 다음의 설명의 참조에 의해 최선으로 이해될 것이다.
이하, 도면을 참조하여 실시예를 설명한다. 도면에서, 요소들은 간단 명료하게 예시되며 반드시 축척으로 도시되는 것은 아니다. 이해를 쉽게 하기 위해, 해칭선은 단면도에 표시되지 않을 수 있다.
이하, 제 1 실시예에 따른 반도체 장치의 제조 방법을 도 1 내지 도 8을 참조하여 설명한다.
제 1 실시예는 배선 기판(20), 반도체 칩(50), 및 밀봉 수지(43)를 포함하는 도 8에 나타낸 반도체 장치(60)의 제조 방법에 관한 것이다. 우선, 도 1a 및 도 1b에 나타난 배선 기판(20)이 준비된다. 도시한 예에서, 배선 기판(20)은 복수의 영역(R1)을 포함하는 배치식(batch) 기판이다. 각 영역(R1)은, 후술하는 단계에서 실장되는 반도체 칩(50)과 협업하여 반도체 장치(60)를 형성하는 구조(R1)로서 기능한다. 반도체 칩(50)은 도 1에 나타낸 배선 기판(20)의 각 영역(R1)에 실장된다. 이어서, 배선 기판(20)은 다이싱 블레이드 등으로 절단선(C1)을 따라 절단된다. 이에 따라 복수의 개편화된 반도체 장치(60)가 제조된다. 각 영역(R1)은 반도체 칩(50)이 플립칩 실장되는 복수의 칩 실장 영역(A0)을 포함한다.
이 도 1b에 나타낸 바와 같이, 배선 기판(20)은, 기판 본체(21), 최상층 배선 패턴(22), 최하층 배선 패턴(23), 및 솔더 레지스터층(24 및 25)을 포함한다. 기판 본체(21)의 구조는 특별히 한정되는 것은 아니지만, 바람직하게는 배선 패턴(22 및 23)을 포함하는 최외층(最外層), 및 관통 전극(26)을 통해 배선 패턴(22 및 23)을 전기적으로 접속하는 기판 내부 구조체를 갖는다. 예를 들면, 기판 본체(21)는 내부 배선층을 포함하거나 포함하지 않을 수 있다. 도시한 예에서, 기판 본체(21)는 글래스 에폭시 수지 등으로 이루어지는 절연성 기판, 절연성 기판을 두께 방향으로 관통 연장하는 관통 구멍(21X), 및 배선 패턴(22 및 23)을 전기적으로 접속하도록 관통 구멍(21X) 내에 충전된 관통 전극(26)을 포함한다. 추가적인 실시예의 기판 본체(21)는, 배선 패턴(22 및 23)을 전기적으로 접속하도록 각 관통 구멍(21X)의 내벽에 배치된 관통 구멍 도금층(관통 전극), 및 관통 구멍 도금층에 의해 획정된 구멍을 충전하는 수지 플러그를 포함할 수 있다.
배선 패턴(22 및 23) 및 관통 전극(26)의 재료는, 예를 들면 구리 및 구리 합금 등의 도전체일 수 있다.
배선 패턴(22)을 노출하는 개구부(24X)를 포함하는 솔더 레지스트층(24)은 기판 본체(21)의 상면에 형성된다. 도 1a에 나타낸 바와 같이, 솔더 레지스트층(24)의 구멍(24X)은 대응하는 영역(R1)의 둘레를 따라 연장되는 형상으로 될 수 있다. 배선 패턴(22)은 개구부(24X)의 둘레 배치로 배치된다. 개구부(24X)로부터 노출된 각 배선 패턴(22)의 상면은 접속용 패드(P1)로서 기능한다. 일부 실시예에서, 배선 패턴(22)의 표면에는 솔더층 및 금속층이 형성된다. 금속층의 예는, 금(Au)층, 니켈(Ni)층 및 Au층의 적층체(Ni층 및 Au층이 배선 패턴(22) 상에 이 순서로 적층된 금속층), 및 Ni층, 팔라듐(Pd)층, 및 Au층의 적층체(Ni층, Pd층, 및 Au층이 이 순서로 적층된 금속층)의 적층체를 포함한다.
일부 실시예에서, 배선 패턴(22)(접속용 패드(P1))은 칩 실장 영역(A0) 전체에 걸쳐 격자 형상으로 배치된다. 다른 실시예에서, 솔더 레지스트층(24) 및 배선 패턴(22)은, 솔더 레지스트층(24)이 각각의 배선 패턴(22)에 걸쳐 개구부를 갖도록 배치될 수 있다.
도 1b에 나타낸 바와 같이, 배선 패턴(23) 부분을 노출하는 개구부(25X)를 포함하는 솔더 레지스트층(25)은 기판 본체(21)의 하면에 형성된다. 개구부(25X)로부터 노출되는 배선 패턴(23) 부분은 외부 접속용 패드(P2)로서 기능한다. 외부 접속용 패드(P2)는, 마더보드 등과 같은 실장 기판 상에 배선 기판(20)을 실장하도록, 솔더 볼, 리드 핀 등의 외부 접속용 단자에 접속된다. 일부 실시예에서, 개구부(25X)로부터 노출된 배선 패턴(23) 상에 OSP(organic solderbility preservative) 프로세스가 행해져 OSP 막을 형성하고, 외부 접속용 단자가 OSP 막에 접속된다. 다른 실시예에서, 개구부(25X)에서 노출된 배선 패턴(23) 상에 금속층이 형성되고, 이 금속층에 외부 접속용 단자 등이 접속된다. 금속층의 예는, 예를 들면 Au층, Ni층 및 Au층의 적층체(Ni층 및 Au층이 배선 패턴(22) 상에 이 순서로 적층된 금속층), 및 Ni층, Pd층, 및 Au층의 적층체(Ni층, Pd층, 및 Au층이 배선 패턴(23) 상에 이 순서로 적층된 금속층)의 적층체를 포함한다. 일부 실시예에서, 개구부(25X)로부터 노출되는 배선 패턴(23)(또는 OSP 막 또는 금속층이 배선 패턴(23) 상에 형성될 경우 OSP 막 또는 금속층) 자체는 외부 접속용 단자로서 기능한다.
일부 실시예에서, 후속 단계에서 적어도 밀봉 수지(43)(도 3 참조)가 도포되는 배선 기판(20)의 표면은 도 1에 나타낸 시점에서 조화(roughness) 처리된다. 도시된 예에서, 밀봉 수지(43)에 대해 젖음성을 향상시키도록 기판 본체(21)는 조화된 상면을 포함하고 솔더 레지스트층(24)은 조화면(상면 및 측면)을 포함한다. 표면 조화 처리는, 예를 들면 플라즈마 프로세스 및 디스미어 프로세스를 통해 행해질 수 있다. 플라즈마 프로세스는, 예를 들면 반응 가스로서 아르곤 가스를 사용하고 약 500W의 전력을 공급한다.
다음으로, 도 2a 및 도 2b에 나타낸 바와 같이, 마스킹 테이프(30)(마스킹 부재)를 솔더 레지스트층(24)에 부착한다. 마스킹 테이프(30)는 기판 본체(21)의 칩 실장 영역(A0)마다 개구부(30X)를 포함한다. 개구부(30X)는 솔더 레지스트층(24)의 대응하는 개구부(24X)보다 크다. 따라서, 각 칩 실장 영역(A)에서, 솔더 레지스트층(24)의 일부가 마스킹 테이프(30)의 개구부(30X) 내로 돌출하여 대응하는 영역(R)의 둘레를 따라 연장되는 돌출부(24A) 또는 단차를 형성한다.
개구부(30X)는, 예를 들면 마스킹 테이프(30)가 솔더 레지스트층(24)에 부착되기 전에, 마스킹 테이프(30)를 다이로 천공함으로써 형성된다. 이어서, 개구부(30X)를 포함하는 마스킹 테이프(30)를 솔더 레지스트층(24)에 부착한다. 마스킹 테이프(30)는, 예를 들면 부착 디바이스(도시 생략)로 부착될 수 있다. 예를 들면, 부착 디바이스는, 솔더 레지스트층(24)에 마스킹 테이프(30)를 부착할 때, 배선 기판(20) 상의 위치 결정 마크(도시 생략)를 검출함으로써, 배선 기판(20)의 칩 실장 영역(A0)과 개구부(30X)를 정렬할 수 있다. 부착 디바이스의 사용으로 인해, 약 ± 0.2mm 높은 위치 정밀도로 마스킹 테이프(30)의 부착이 가능하게 된다. 개구부(30X)의 격자를 포함하는 마스킹 테이프(30)가 솔더 레지스트층(24)(배선 기판(20))에 부착된다. 이 단계에서, 마스킹 테이프(30)의 개구부(30X)는 높은 정밀도로 칩 실장 영역(A0) 상에 배치된다. 따라서, 마스킹 테이프(30)의 각 개구부(30X)에 충전된 밀봉 수지가 후속 단계에서 반도체 칩으로부터 과도하게 밖으로 연장되지 않는다.
마스킹 테이프(30)의 두께는, 예를 들면 20㎛ 내지 50㎛이다. 마스킹 테이프(30)의 재료는, 예를 들면 염화 비닐 또는 PET 필름이다. 일부 실시예에서, 마스킹 테이프(30)는 아크릴 수지 등의 접착제(도시 생략)를 포함하는 하면을 갖는다. 접착제를 포함하는 마스킹 테이프(30)는, 후속 단계에서 솔더 레지스트층(24)으로부터 쉽게 제거될 수 있도록 솔더 레지스트층(24)에 임시 부착된다.
일부 실시예에서, 개구부(30X)는 레이저 가공을 통해 형성될 수 있다. 예를 들면, 개구부(30X)를 포함하지 않는 마스킹 테이프(30)가 기판 본체(21)의 상면 전체에 부착될 수 있다. 이어서, 마스킹 테이프(30)는 개구부(30X)의 형태를 추적하도록 레이저 절단될 수 있다. 이어서, 레이저 추적 부분이 마스킹 테이프(30)로부터 제거되어 개구부(30X)를 형성할 수 있다.
다음으로, 도 3a에 나타낸 바와 같이, 마스킹 테이프(30) 상에, 배선 기판(20)의 상면 전체를 덮는 밀봉 수지 재료(40)가 배치된다. 동일한 밀봉 수지 재료(40)가 칩 실장 영역(A0)을 덮도록 사용될 수 있다.
밀봉 수지 재료(40)는 수지막(41) 및 수지막(41) 상에 형성된 지지막(42)으로 이루어진 적층막일 수 있다. 수지막(41)의 재료는 반경화 상태(B 스테이지 상태)의 절연성 수지이다. 절연성 수지는, 예를 들면 에폭시 수지 및 폴리이미드 수지 등의 열경화성 수지일 수 있다. 바람직하게는, 수지막(41)은 접착성이 있으며, 비도전성 필름(NCF) 등의 B 스테이지 상태의 절연 수지 시트일 수 있다. 지지막(42)은 반경화 또는 미경화된 수지막(41)을 보강 또는 지지하는 받침 또는 지지체로서 기능한다. 바람직한 실시예에서, 지지막(42)은, 지지막(42)이 수지막(41)으로부터 쉽게 제거될 수 있도록 이형(mold release) 프로세스를 받는 하면을 갖는다.
수지막(41)의 두께는, 예를 들면 20㎛ 내지 50㎛이다. 지지막(42)의 두께는, 예를 들면 50㎛ 내지 100㎛이다.
밀봉 수지 재료(40)가 마스킹 테이프(30) 상에 배치되는 시점에, 밀봉 수지 재료(40), 마스킹 테이프(30), 솔더 레지스트층(24), 및 기판 본체(21)에 의해 밀봉 수지 재료(40)의 하측에 캐비티(B)가 획정된다.
다음으로, 도 3b에 나타낸 바와 같이, 도 3a에 나타낸 캐비티(B)를 포함하는 구조체를 가열하면서 밀봉 수지 재료(40)를 가압 부재(도시 생략)로 하측을 향해 가압함으로써, 수지막(41)을 배선 기판(20)에 열 압착 본딩한다. 열에 의해 연화 또는 용융된 수지막(41)이 배선 기판(20)에 부착된다. 이 때, 수지막(41)이 가압되어 캐비티(B) 내에 충전된다(도 3b). 가열 온도는, 예를 들면 60℃ 내지 100℃이다. 밀봉 수지(43)는 각 칩 실장 영역(A0)을 덮는 제 1 수지부 및 마스킹 테이프(30)를 덮는 제 2 수지부를 포함한다. 도시한 예에서, 밀봉 수지(43)는 마스킹 테이프(30)에 의해 분리되는 칩 실장 영역(A0)에 걸쳐 연속적으로 연장된다. 밀봉 수지(43)는 기판 본체(21)의 상면, 배선 패턴(22)의 상면 및 측면, 돌출부(24A)의 상면 및 측면, 및 마스킹 테이프(30)의 상면 및 측면을 덮는다. 솔더 레지스트층(24) 및 마스킹 테이프(30)를 덮는 밀봉 수지(43)의 부분은 리지(ridge)(44)를 형성한다. 솔더 레지스트층(24) 및 마스킹 테이프(30) 상의 밀봉 수지(43)(리지(44))의 상면(43X)은 개구부(24X)에 대응하는 밀봉 수지(43)의 상면(43B)보다 높다. 각 리지(44)는 경사진 측면을 갖는 사다리꼴의 돌출부일 수 있다. 리지(44)의 폭은 상면(43A)으로 갈 수록 줄어든다. 밀봉 수지(43)는 형성 시 하측을 향해 가압된다. 따라서, 밀봉 수지(43)의 상면(43A 및 43B)은 평탄하다. 지지막(42)은 열 압착 본딩을 받을 경우 밀봉 수지(43)의 상면의 형상에 대응하여 변형되며 칩 실장 영역(A0)에 걸쳐 연속적으로 연장된다.
일부 실시예에서, 열 압착 본딩은, 진공 분위기에서 다이어프램(도시 생략), 다이어프램 타입 적층 디바이스를 이용하여 밀봉 수지 재료(40)(미경화된 수지막(41))를 가열 및 가압함으로써 행해질 수 있다. 열 압착 본딩은, 도 3a의 구조체를 처리하기 위한 챔버 내의 진공도(vacuum degree)가 100MPa이며, 다이어프램이 밀봉 수지 재료(40)를 가압하는 압력이 0.3 MPa이고, 밀봉 수지 재료(40)의 가열 온도가 100℃인 조건에서 행해진다. 다이어프램은 고무 풍선과 같고, 예를 들면 공기에 의해 팽창된다. 다이어프램은, 압력, 가열 온도 등을 조정함으로써 다이어프램과 접촉하는 밀봉 수지 재료(40)의 각 부분에 원하는 압력을 가할 수 있다. 다이어프램의 재료로는, 예를 들면 실리콘 고무일 수 있다.
도 3c에 나타낸 바와 같이, 지지막(42)은 실온(예를 들면, 20℃ 내지 30℃)에서 밀봉 수지(43)로부터 제거된다. 실온에서, 지지막(42)의 하면에 행해지는 이형 프로세스로 인해, 지지막(42)과 밀봉 수지(43) 사이에는 접착력이 상대적으로 약하다. 이로 인해, 지지막(42)이 밀봉 수지(43)로부터 쉽게 제거될 수 있다. 지지막(42)과 함께 밀봉 수지(43)가 제거되는 것이 방지되거나 억제된다. 이로 인해, 밀봉 수지(43)의 상면(43A 및 43B)에 돌기의 형성이 억제되고 밀봉 수지(43)의 상면(43A 및 43B)이 평탄하게 유지된다. 열 압착 본딩된 밀봉 수지(43)를 실온에 자연 또는 강제 냉각함으로써, 지지막(42)이 제거될 수 있다. 실온은 상대적으로 낮은 제 1 제어 온도의 예이다.
도 4a 및 도 4b를 참조하면, 지지막(42)이 제거된 구조체를 상대적으로 높은 제 2 제어 온도(예를 들면, 100℃ 내지 120℃)로 가온하면서, 배선 기판(20)으로부터 마스킹 테이프(30)를 제거한다. 상대적으로 높은 제 2 제어 온도로의 가열은 밀봉 수지(43)를 연화한다. 마스킹 테이프(30) 상의 연화된 밀봉 수지(43)(특히, 리지(44) 부분)는 마스킹 테이프(30)와 함께 배선 기판(20)으로부터 제거된다. 연속해서 격자 형상의 마스킹 테이프(30)를 배선 기판(20) 전체에서 제거할 경우, 마스킹 테이프(30) 상의 밀봉 수지(43)(특히, 리지(44) 부분)만이 마스킹 테이프(30)와 함께 제거된다. 이 방식으로, 밀봉 수지(43)가 가온 및 연화될 때 마스킹 테이프(30)를 제거한다. 따라서, 연화된 밀봉 수지(43)는 두께 방향으로 연장되는 매끄러운 파단면을 가지며, 파단면에의 균열 형성이 방지되거나 억제된다. 도 4b에 나타낸 바와 같이, 각 돌출부(24A)에 남아있는 리지(44) 부분이 각 밀봉 수지(43)에서 돌출된 림(44A)을 형성한다.
밀봉 수지(43)는 용융 시 배선 패턴(22)을 포함하는 배선 기판(20)에 접착된다. 따라서, 밀봉 수지(43)는 마스킹 테이프(30)를 제거할 때 배선 기판(20) 상에 남는다. 따라서, 마스킹 테이프(30)의 개구부(30X)에 형성된 밀봉 수지(43)는 배선 기판(20) 상에 남으며, 밀봉 수지(43)는 높은 위치 정밀도를 갖고 배선 기판(20)의 각 칩 실장 영역(A0)에 남는다. 밀봉 수지(43)는 마스킹 테이프(30)의 개구부(30X)의 평면 형상을 따라 설정된 평면 형상을 갖는다. 각 밀봉 수지(43)는 각 칩 실장 영역(A0)의 기판 본체(21), 배선 패턴(22), 솔더 레지스트층(24)의 상면을 덮는다.
다음으로, 도 5a 및 도 5b에 나타낸 바와 같이, 도 4b에 나타낸 밀봉 수지(43)의 돌출된 림(44A)이 제거된다. 예를 들면, 미경화된 밀봉 수지(43)는, 돌출된 림(44A)의 제거 후의 밀봉 수지(43)의 림의 두께가 밀봉 수지(43)의 안쪽 부분의 두께 이하가 되는 형상으로 된다. 일부 실시예에서, 돌출된 림(44A)의 제거와 동시에 상방향의 볼록면이 밀봉 수지(43) 상에 형성되도록, 미경화된 밀봉 수지(43)가 프레스 성형을 받는다. 도시한 예에서, 각 칩 실장 영역(A0) 상의 밀봉 수지(43)는 매끄러운 상방향의 볼록면을 갖는다.
프레스 성형은, 진공 분위에서, 예를 들면 다이어프램(도시 생략)을 이용하여 미경화된 밀봉 수지(43)를 가열 및 가압함으로써 실시될 수 있다. 프레스 성형은, 도 4b의 구조체를 가압하기 위한 처리 챔버 내의 진공도가 100 Pa이며, 다이어프램이 밀봉 수지(43)를 가압하는 압력이 0.7 MPa이고, 미경화된 밀봉 수지(43)의 가열 온도는 70℃인 조건에서 행해진다. 상술한 바와 같이, 다이어프램은 압력, 가열 온도 등을 조정함으로써 다이어프램과 접촉하는 밀봉 수지(43)의 각 부분에 소정의 압력을 가할 수 있고, 밀봉 수지(43)를 원하는 형태(예를 들면, 상방향의 볼록면)로 형성할 수 있다.
다른 예에서, 밀봉 수지(43)는 돌출된 림(44A)의 제거 시 평탄한 상면을 갖는 형상으로 된다. 예를 들면, 밀봉 수지(43)의 상면은 상술한 방식과 마찬가지로 진공 분위기에서 다이어프램을 이용하여 미경화된 밀봉 수지(43)를 가열 및 가압함으로써 평탄화될 수 있다. 이 처리는, 예를 들면 처리 챔버의 진공도가 100 Pa이며, 다이어프램이 밀봉 수지(43)를 가압하는 압력이 0.3 MPa이고, 미경화된 밀봉 수지(43)의 가열 온도가 100℃인 조건에서 행해질 수 있다.
이 방식으로, 미경화된 밀봉 수지(43)의 돌출된 림(44A)이 제거된다. 이로 인해, 후술하는 바와 같이, 접속용 패드(1)에 반도체 칩(50)을 플립칩 접합할 때 밀봉 수지(43)에 버블의 형성이 방지되거나 억제된다.
이어서, 도 6a 및 도 6b에 나타낸 바와 같이, 반도체 칩(50)이 준비된다. 반도체 칩(50)은 일면(여기에서는 하면)에 형성된 접속용 범프를 포함한다. 반도체 칩(50)의 예는, CPU(central processing unit) 칩 및 GPU(graphics processing unit) 칩 등의 로직 칩, DRAM(dynamic random access memory) 칩, SRAM(random access memory) 칩, 및 플래시 메모리 칩 등의 메모리 칩을 포함한다. 접속용 범프(51)는, 예를 들면 금 범프 또는 솔더 범프일 수 있다. 솔더 범프 재료의 예는 납(Pb)을 함유하는 합금, 주석(Sn) 및 Au의 합금, Sn 및 Cu의 합금, Sn 및 Ag의 합금, 및 Sn, Ag, 및 Cu의 합금을 포함한다.
도 7a 및 도 7b에 나타낸 바와 같이, 밀봉 수지(43)를 연화하도록 배선 기판(20)을 가열하는 동시에, 반도체 칩(50)의 접속용 범프(51)가 배선 기판(20)의 접속용 패드(P1)와 가압되어 접촉할 때까지, 반도체 칩(50)은 연화된 밀봉 수지(43)에 가압된다. 이로 인해, 반도체 칩(50)이 플립칩 실장된다. 접속용 범프(51)가 솔더로 형성되는 예 및/또는 솔더가 접속용 패드(P1) 상에 형성되는 예에서, 접속용 패드(P1)와 접속용 범프(51)를 접속하도록 약 250℃의 온도에서 솔더는 리플로우 가열된다. 리플로우 가열에서, 미경화된 밀봉 수지(43)가 경화되고, 경화된 밀봉 수지(43)는 반도체 칩(50)과 배선 기판(20) 사이의 공간을 충전한다.
반도체 칩(50)을 가압하기 전에, 미경화된 밀봉 수지(43)는 상방향의 볼록면을 갖는다. 미경화된 밀봉 수지(43)의 상방향의 볼록면의 중앙부는 반도체 칩(50)의 하면에 의해 가압되어, 밀봉 수지(43)는 반도체 칩(50)의 외측 가장자리를 향해 균일하게 퍼진다. 이로 인해, 밀봉 수지(43)에 버블의 형성이 방지되거나 억제된다. 따라서, 경화된 밀봉 수지(43)에는 보이드가 있다해도 거의 남지 않는다.
밀봉 수지(43)의 경화에 리플로우 가열이 불충분한 일부 실시예에서, 리플로우 가열 후에 열경화 프로세스가 170℃ 내지 190℃의 온도에서 행해져 밀봉 수지(43)를 완전히 경화시킬 수 있다. 접속용 패드(P1)와 접속용 범프(51)의 접속에 리플로우 가열이 실시되지 않는 일부 실시예에서, 접속용 패드(P1)와 접속용 범프(51)의 접속 후에 열경화 프로세스가 170℃ 내지 190℃의 온도에서 행해져 밀봉 수지(43)를 완전히 경화시킬 수 있다.
밀봉 수지(43)가 경화된 후, 도 7에 나타낸 구조체는 절단선(C1)을 따라 절단된다. 이에 따라, 도 8에 나타낸 제 1 실시예의 반도체 장치(60)가 얻어진다.
제 1 실시예는 후술하는 이점을 갖는다.
(1) 제 1 실시예의 제조 방법은, 상대적으로 낮은 제 1 온도(예를 들면, 20℃ 내지 30℃의 실온)에서 밀봉 수지(43)로부터 지지막(42)을 제거하고, 이어서 상대적으로 고온에서 밀봉 수지(43)를 가열하면서 배선 기판(20)으로부터 마스킹 테이프(30)를 제거하는 것을 포함한다. 지지막(42)과 밀봉 수지(43) 사이의 접착력은, 실온과 같은 상대적으로 낮은 제 1 제어 온도, 및 지지막(42)의 하면에 행해진 이형 프로세스로 인해 약해진다. 이로 인해, 실온에서 밀봉 수지(43)로부터 지지막(42)을 제거할 때, 지지막(42)으로부터 칩 실장 영역(A0) 상의 밀봉 수지(43)의 제 1 수지부의 제거가 방지되거나 억제된다. 따라서, 배선 기판(20) 상에 남아있는 밀봉 수지(43)의 상면(43A 및 43B)에 돌기의 형성이 방지되거나 억제되고, 밀봉 수지(43)의 상면(43A 및 43B)은 평탄하게 유지된다. 또한, 밀봉 수지(43)의 가열 및 연화 시에 마스킹 테이프(30)가 제거되므로, 마스킹 테이프(30) 상의 밀봉 수지(43)(제 2 수지부)가 칩 실장 영역(A0) 상의 밀봉 수지(43)(제 1 수지부)로부터 파단되며, 칩 실장 영역(A0) 상의 밀봉 수지(43)(제 1 수지부)는 두께 방향으로 연장되는 매끄러운 파단면을 갖는다. 이로 인해, 칩 실장 영역(A0)에 남아있는 밀봉 수지(43)의 파단면에의 균열의 형성이 방지되거나 억제된다. 따라서, 칩 실장 영역(A0) 상의 밀봉 수지(43)(제 1 수지부)에의 손상이 방지되거나 억제된다.
(2) 제 1 실시예의 제조 방법은, 각 칩 실장 영역(A0)에 밀봉 수지(43)의 돌출된 림(44A)을 제거할 때 밀봉 수지(43)에 상방향의 볼록면 또는 평탄한 표면을 형성하고, 이어서 밀봉 수지(43) 상에 반도체 칩(50)을 플립칩 실장하는 것을 포함한다. 미경화된 밀봉 수지(43)의 돌출된 림(44A)의 제거는, 반도체 칩(50)을 밀봉 수지(43)에 가압하여 반도체 칩(50)을 플립칩 실장할 때 밀봉 수지(43)에 버블의 형성을 방지하거나 억제한다.
(3) 반도체 칩(50)의 플립칩 실장은 미경화된 밀봉 수지(43)의 상방향의 볼록면에 반도체 칩(50)을 가압하는 것을 포함한다. 미경화된 밀봉 수지(43)의 상방향의 볼록면의 중앙부가 반도체 칩(50)의 하면에 의해 가압될 경우, 미경화된 밀봉 수지(43)가 반도체 칩(50)의 가장자리를 향해 균일하게 퍼진다. 이에 따라, 밀봉 수지(43) 내의 버블의 형성이 방지되거나 억제된다. 따라서, 경화된 밀봉 수지(43)에는 보이드가 있다해도 거의 남지 않는다.
(4) 제 1 실시예의 제조 방법은 기판 본체(21)의 상면 및 솔더 레지스트층(24)의 상면을 조화 처리하는 것, 및 기판 본체(21) 및 솔더 레지스트층(24)의 조화 처리된 상면에 밀봉 수지(43)를 형성하는 것을 포함한다. 조화 처리는 기판 본체(21) 및 솔더 레지스트층(24)에 대해 밀봉 수지(43)의 젖음성을 향상시킨다. 이로 인해, 배선 기판(20)과 밀봉 수지(43)의 열 압착 본딩 시, 밀봉 수지(43) 내에 버블의 형성이 방지되거나 억제된다. 따라서, 경화된 밀봉 수지(43)에는 보이드가 있다해도 거의 남지 않는다.
이하, 제 2 실시예를, 제 1 실시예와의 차이점을 중심으로 도 9 내지 도 11을 참조하여 설명한다.
도 9a 및 도 9b를 참조하면, 도 1 및 도 2와 동일한 방식으로, 마스킹 테이프(30)가 배선 기판(20)의 솔더 레지스트층(24)에 부착된다. 이어서, 진입 지그(70)가 접착제로 마스킹 테이프(30)에 임시 접착된다. 진입 지그(70)가 마스킹 테이프(30)로부터 쉽게 제거될 수 있도록, 진입 지그(70)의 외면에 테플론(Teflon; 등록 상표) 등의 이형제가 도포된다.
진입 지그(70)는 마스킹 테이프(30)의 개구부(30X)에 대응하는 위치에 개구부(30X)보다 큰 개구부(70X)를 포함한다. 따라서, 각 영역(R1)에서, 마스킹 테이프(30)의 일부는 진입 지그(70)의 대응하는 개구부(70X) 내로 돌출되고 영역(R1)의 둘레를 따라 연장하는 돌출부(30A), 또는 단차를 형성한다.
도 9b에 나타낸 바와 같이, 밀봉 수지 재료(80)가 각 칩 실장 영역(A0)에 실질적으로 대응하는 사이즈로 절단되어 준비된다. 본 실시예에서, 각 밀봉 수지 재료(80)의 사이즈는 마스킹 테이프(30)의 대응하는 개구부(30X)의 에어리어보다 어느 정도 크게 설정되고, 밀봉 수지 재료(80)의 림은 돌출부(30A) 상에 배치된다. 밀봉 수지 재료(40)와 마찬가지로, 각 밀봉 수지 재료(80)는 수지막(81)을 포함하고, 수지막(81) 상에 지지막(82)이 형성된다.
도 9 및 도 10a에 도시된 바와 같이, 다수의 밀봉 수지 재료(80)가 진입 지그(70) 상에 배치되고, 배선 기판(20)을 진동시켜 밀봉 수지 재료(80)가 전사 지그(70)의 개구부(70X)에 들어간다. 이 경우, 도 10a에 나타낸 바와 같이, 밀봉 수지 재료(80)가 마스킹 테이프(30)의 돌출부(30A) 상에 배치된다. 밀봉 수지 재료(80), 마스킹 테이프(30), 솔더 레지스트층(24), 및 기판 본체(21)에 의해 밀봉 수지 재료(80)의 하측에, 캐비티(B1)가 획정된다. 도 9a의 평면도는 밀봉 수지 재료(80)를 도시하고 있지 않다.
다음으로, 도 10b에 나타낸 바와 같이, 각 수지막(81)은 배선 기판(20)에 열 압착 본딩되어, 각 수지막(81)은 도 3b에 나타낸 바와 같이 배선 기판(20)에 부착된다. 이로 인해, 도 10b에 나타낸 바와 같이, 캐비티(B1)에 용융된 수지막(81)이 충전되고, 캐비티(B1)에 미경화된 밀봉 수지(83)의 형성과 동시에 배선 기판(20)에 미경화된 밀봉 수지(83)가 부착된다. 밀봉 수지(83)는 칩 실장 영역(A0)으로부터 마스킹 테이프(30)의 돌출부(30A)의 상면으로 연장되고, 기판 본체(21)의 상면, 배선 패턴(22)의 상면 및 측면, 및 돌출부(24A, 30A)의 측면 및 상면을 덮는다. 밀봉 수지(83)의 일부는 솔더 레지스트층(24) 및 마스킹 테이프(30)를 덮는 리지(84)를 형성한다.
도 10c에 나타낸 바와 같이, 실온(예를 들면, 20℃ 내지 30℃)에서 지지막(82)이 밀봉 수지(83)로부터 제거된다. 이로 인해, 밀봉 수지(83)로부터 지지막(82)만을 제거할 수 있다. 이에 따라, 지지막(82)으로부터 밀봉 수지(83) 부분의 제거가 방지되거나 억제한다. 이어서, 진입 지그(70)가 배선 기판(20)으로부터 제거되어 마스킹 테이프(30)의 상면을 노출시킨다.
이어서, 도 11a에 나타낸 바와 같이, 100℃ 내지 120℃에서 지지막(82)이 제거되는 구조체를 가열하면서, 마스킹 테이프(30)가 배선 기판(20)으로부터 제거된다. 마스킹 테이프(30) 상의 연화된 밀봉 수지(83)(특히, 각 리지(84) 부분)는 마스킹 테이프(30)와 함께 배선 기판(20)으로부터 제거된다. 격자 형상이며 배선 기판(20) 전체에 걸쳐 연장되는 마스킹 테이프(30)를 연속해서 제거할 경우, 마스킹 테이프(30) 상의 밀봉 수지(83)(특히 리지(84) 부분)만이 마스킹 테이프(30)와 함께 제거된다. 각 돌출부(24A) 상에 남아있는 리지(84) 부분은 각 밀봉 수지(83) 상에 돌출된 림(84A)을 형성한다.
도 11b에 나타낸 바와 같이, 밀봉 수지(83)의 림의 두께가 도 5에서와 같이 밀봉 수지(83)의 내측 부분의 두께 이하가 되는 형상으로, 미경화된 밀봉 수지(83)가 재형성된다. 예를 들면, 밀봉 수지(83)를 프레스 성형함으로써, 돌출된 림(84A)이 제거됨과 동시에 밀봉 수지(83)에 상방향의 볼록면이 형성된다. 얻어진 구조체는 도 5에 나타낸 구조체와 유사한 구조를 갖는다.
이어서, 도 11c에 나타낸 바와 같이, 도 6 및 도 7과 마찬가지 방식으로, 반도체 칩(50)의 접속용 범프(51)가 밀봉 수지(83)에 가압되고, 접속용 범프(51)가 배선 기판(20)의 접속용 패드(P1)와 플립칩 접합되고, 밀봉 수지(83)가 경화된다. 이어서, 도 11c에 나타낸 구조체가 절단선(C1)을 따라 절단되어 제 2 실시예의 반도체 장치를 얻는다.
제 2 실시예는 제 1 실시예와 동일한 효과를 갖는다.
본 개시는 본 발명의 정신 또는 범위에서 벗어나지 않고 많은 다른 특정 형태로 구현될 수 있음은 당업자에게 명백하다. 특히, 본 개시가 다음의 형태로 구현될 수 있음이 이해될 것이다.
상기 실시예 각각에서, 반도체 칩(50)의 평면 형상(정방형)과 유사한 형상을 갖는 개구부(30X)가 마스킹 테이프(30)에서 칩 실장 영역(A0)에 대응하는 부분에 형성된다. 그러나, 마스킹 테이프(30)의 개구부의 평면 형상은 이러한 방식에 제한되는 것은 아니다.
예를 들면, 도 12a에 나타낸 바와 같이, 마스킹 테이프(30)에 형성된 개구부(30Y)는 상방에서 볼 때 정방형이고 정방형의 네 코너(C)에서 국부적으로 확장될 수 있다. 각 국부적으로 확장된 코너(C)는 정방형의 대응하는 측면으로부터 외측으로 연장된다. 도 12a에 나타낸 예에서, 각 코너(C)는 상방에서 볼 때 정방형이다. 이하, 개구부(30X)를 개구부(30Y)로 변경할 때의 반도체 장치(60)의 제조 방법을 설명한다.
우선, 도 12a 및 도 12b에 나타낸 바와 같이, 개구부(30Y)를 포함하는 마스킹 테이프(30)가 솔더 레지스트층(24)에 접착된다. 이로 인해, 솔더 레지스트층(24)이 코너(C)에서 부분적으로 노출된다.
이어서, 도 3 내지 도 5(또는 도 9 내지 도 11b)에 나타낸 단계가 행해져 도 13a 및 도 13b에 나타낸 구조체가 얻어진다. 구체적으로, 도 13b를 참조하면, 미경화된 밀봉 수지(43)가 기판 본체(21) 상에 형성된다. 미경화된 밀봉 수지(43)는 기판 본체(21), 배선 패턴(22)의 상면, 및 솔더 레지스트층(24)의 상면의 일부를 덮는다. 밀봉 수지(43)의 평면 형상은 마스킹 테이프(30)의 개구부(30Y)의 평면 형상에 의해 설정된다. 구체적으로, 밀봉 수지(43)의 평면 형상은 개구부(30Y)의 평면 형상과 유사하다. 따라서, 도 13a를 참조하면, 밀봉 수지(43)가 상방에서 볼 때 전체적으로 정방형으로 형성되고, 정방형의 네 코너(43C)는 국부적으로 확대된다. 본 예의 각 코너(43C)는 상방에서 볼 때 정방형이다.
이어서, 도 14a 및 도 14b에 도시된 단계에서, 도 6 및 도 7과 동일한 방식으로, 반도체 칩(50)이 각 밀봉 수지(43)에 가압되고, 반도체 칩(50)의 접속용 범프(51)가 배선 기판(20)의 접속용 패드(P1)와 플립칩 접합되고, 밀봉 수지(43)가 경화된다. 이 경우, 반도체 칩(50)이 밀봉 수지(43)에 가압될 경우, 미경화된 밀봉 수지(43)는 반도체 칩(50)의 하면에 의해 가압되어 평면 방향으로 퍼진다. 평면 방향으로 퍼진 밀봉 수지(43)의 일부는 반도체 칩(50)의 측면으로 연장되어 밀봉 수지(43)의 둘레부에 필렛(43F)을 형성한다. 도 14b에 나타낸 바와 같이, 본 예의 반도체 칩(50)은, 밀봉 수지(43)가 반도체 칩(50)의 하면 및 측면을 덮도록, 밀봉 수지(43)에 임베드된다. 본 예의 필렛(43F)은 반도체 칩(50)의 측면 모두를 덮도록 형성된다. 또한, 필렛(43F)의 상면은 반도체 칩(50)의 상면과 동일 평면이 되도록 형성된다. 이러한 방식으로, 도 14a에 나타낸 바와 같이, 필렛(43F)은 네 코너의 측면을 포함하여 반도체 칩(50)의 둘레 전체를 덮도록 형성된다.
반도체 칩이 미경화된 밀봉 수지에 가압되고 필렛이 반도체 칩의 측면을 따라 연장될 경우에, 반도체 칩의 네 코너에서의 수지의 양이 불충분한 경향이 있다. 그러나, 본 실시예에서는, 반도체 칩(50)의 네 코너에 대응하는 부분에 코너(43C)가 형성된다. 코너(43C)는, 밀봉 수지(43)가 형성되는 영역을 국부적으로 확대시킨다. 즉, 코너(43C)는 수지의 양을 국부적으로 증가시켜 반도체 칩(50)의 네 코너에 필렛(43F)이 양호하게 형성되게 한다.
밀봉 수지(43)의 수지 양을 전체적으로 증가시킬 경우, 반도체 칩(50)의 각 측면의 중앙에 형성된 필렛(43F)은 필렛(43F)의 다른 부분보다 더 외측으로 돌출한다. 그러나, 본 예에서, 밀봉 수지(43)는 네 코너(43C)에서 퍼진다. 이로 인해, 반도체 칩(50)의 각 측면의 중앙에서 필렛(43F)의 외측 돌출이 억제된다. 따라서, 필렛(43F)을 포함하는 밀봉 수지(43)가 상방에서 볼 때 보다 정방형에 가까운 형상을 갖는다. 반도체 칩(50)을 실장하기 전에 밀봉 수지(43)의 평면 형상의 조정은, 반도체 칩(50)을 실장한 후 밀봉 수지(43)의 퍼짐 형상의 조정을 가능하게 한다. 즉, 반도체 칩(50)을 실장하기 전에 밀봉 수지(43)의 평면 형상을 설정하는 마스킹 테이프(30)의 개구부(30Y)의 형상의 조정은 반도체 칩(50)을 실장한 후 밀봉 수지(43)의 퍼짐 형상의 조정을 가능하게 한다.
도 12 내지 도 14의 변형 예에서, 반도체 칩(50)을 실장하기 전에 밀봉 수지(43)의 평면 형상은, 수지 양이 밀봉 수지의 네 코너에서 국부적으로 증가될 수 있다면, 특별히 한정되는 것은 아니다.
예를 들면, 도 15에 나타낸 바와 같이, 밀봉 수지(43)의 네 코너(43C)의 평면 형상은 원형으로 변경될 수 있다. 밀봉 수지(43)의 코너(43C)의 평면 형상은 또한, 예를 들면 삼각형 또는 오각형 등의 다각형으로 변경될 수 있다.
도 16에 나타낸 바와 같이, 상방에서 볼 때 정방형인 밀봉 수지(43)의 각 측면이 오목해질 수 있다.
기판 본체(21)의 상면의 조화 처리는 생략될 수 있다.
밀봉 수지(43, 83)의 돌출된 림(44A, 84A)을 제거하도록 밀봉 수지(43, 83)의 형상을 형성하는 단계는 생략될 수 있다.
밀봉 수지(43, 83)의 돌출된 림(44A, 84A)을 제거하도록 밀봉 수지(43, 83)의 형상을 형성하는 단계는 프레스 성형에 한정되지 않고, 예를 들면 밀봉 수지(43, 83)의 돌출된 림(44A, 84A)은 에칭 프로세스에서 적어도 부분적으로 제거될 수 있다.
제 2 실시예에서, 마스크 지그가 마스킹 테이프(30)를 대신하여 접착제 등으로 배선 기판(20)에 임시적으로 접착될 수 있다. 예를 들면, 마스크 지그는, 예를 들면 테플론(등록 상표) 등의 이형제로 외면이 코팅되고 이에 따라 배선 기판(20)으로부터 쉽게 제거될 수 있다. 마스크 지그를 사용할 경우에, 마스크 지그는 또한 진입 지그(70)로서 기능할 수 있고, 진입 지그(70)는 생략될 수 있다.
마스킹 재료는 마스킹 테이프(30)에 한정되는 것이 아니고, 솔더 레지스트층(24)(배선 기판(20))에 쉽게 임시적으로 부착되고 제거될 수 있는 다양한 유형의 마스킹 부재가 이용될 수 있다.
하나의 배선 기판(20)으로부터 복수의 반도체 장치(60)를 제조하는 방법을 설명했다. 대신, 단일 배선 기판(20)으로부터 단일 반도체 장치(60)를 제조할 수 있다.
본원에서 열거되는 모든 예 및 조건부 언어는 발명자에 의해 기술을 발전시키는 데 기여한 본 발명의 원리 및 개념의 독자의 이해를 돕기 위해 교시의 목적을 의도하고 있으며, 구체적으로 열거된 이러한 예 및 조건의 제한 없이 이해될 수 있으며, 명세서에서의 이러한 예의 구성은 본 발명의 우열을 나타내는 것에 관한 것이 아니다. 본 발명의 실시예를 상세히 설명했지만, 다양한 변형, 대체, 및 변경이 본 발명의 정신 및 범위에서 벗어나지 않고 본원에 이루어질 수 있음이 이해되어야 한다.
20 : 배선 기판 21 : 기판 본체
22 : 배선 패턴 23 : 배선 패턴
24 : 솔더 레지스트층 25 : 솔더 레지스트층
26 : 관통 전극 30 : 마스킹 테이프
40 : 밀봉 수지 재료 41 : 수지막
42 : 지지막 43 : 밀봉 수지
44 : 리지 24X : 개구부
A0 : 칩 실장 영역 C1 : 절단선
P1 : 접속용 패드

Claims (10)

  1. 칩 실장 영역을 포함하는 배선 기판 상에 개구부를 포함하는 마스킹 부재를, 상기 칩 실장 영역과 상기 개구부가 정렬되도록 형성하는 단계,
    상기 배선 기판의 적어도 칩 실장 영역 상에 미경화된(uncured) 밀봉 수지를 형성하는 단계 - 상기 미경화된 밀봉 수지 상에는 지지막이 형성되어 있음 - ,
    상기 미경화된 밀봉 수지로부터 상기 지지막을 제거하는 단계,
    상기 미경화된 밀봉 수지가 칩 실장 영역에 남아 있도록, 상기 배선 기판으로부터 마스킹 부재를 제거하는 단계, 및
    상기 칩 실장 영역에, 상기 미경화된 밀봉 수지를 개재하여 반도체 칩을 플립칩(flip-chip) 실장하는 단계를 포함하고,
    상기 미경화된 밀봉 수지로부터 상기 지지막을 제거하는 단계는 실온에서 행해지고,
    상기 배선 기판으로부터 마스킹 부재를 제거하는 단계는, 적어도 상기 미경화된 밀봉 수지가 연화되는 온도까지, 상기 배선 기판을 가열함과 함께 행해지는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 마스킹 부재를 제거하는 단계 후에 상기 칩 실장 영역 상에 상기 미경화된 밀봉 수지의 형상을 형성하는 단계를 더 포함하고,
    상기 미경화된 밀봉 수지의 형상을 형성하는 단계는, 상기 미경화된 밀봉 수지의 안쪽 부분의 두께 이하인 두께를 갖는 미경화된 밀봉 수지의 림(rim)을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 미경화된 밀봉 수지의 형상을 형성하는 단계는, 상기 미경화된 밀봉 수지가 상방향의 볼록면을 갖도록 상기 미경화된 밀봉 수지를 프레스 성형하는 단계를 포함하는 반도체 장치의 제조 방법.
  4. 제 2 항에 있어서,
    상기 미경화된 밀봉 수지의 형상을 형성하는 단계는, 진공 분위기에서, 다이어프램(diaphragm)으로 상기 미경화된 밀봉 수지를 가열 및 가압하는 단계를 포함하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 배선 기판의 표면의, 적어도 상기 미경화된 밀봉 수지가 도포되는 개소를 조화 처리하는 단계를 더 포함하고,
    상기 조화 처리하는 단계는 상기 마스킹 부재가 형성되기 전에 행해지는 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 미경화된 밀봉 수지는 상기 칩 실장 영역을 덮는 제 1 수지부, 및 상기 마스킹 부재를 덮는 제 2 수지부를 포함하고,
    상기 배선 기판으로부터 마스킹 부재를 제거하는 단계는, 상기 칩 실장 영역을 덮는 제 1 수지부로부터 상기 마스킹 부재를 덮는 제 2 수지부를 파단(tearing)하는 단계, 및 상기 마스킹 부재와 함께 상기 제 2 수지부를 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 반도체 칩을 플립칩 실장하는 단계는,
    상기 반도체 칩의 접속용 범프가 배선 기판에 접속될 때까지 상기 칩 실장 영역에서 상기 반도체 칩을 상기 미경화된 밀봉 수지에 가압하여, 상기 반도체 칩의 하측을 상기 미경화된 밀봉 수지로 충전하는 단계, 및
    상기 반도체 칩의 하측의 상기 미경화된 밀봉 수지를 열처리함으로써 상기 미경화된 밀봉 수지를 경화시키는 단계를 포함하는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 배선 기판은 복수의 칩 실장 영역을 포함하고,
    상기 미경화된 밀봉 수지 및 상기 지지막을 형성하는 단계는,
    상기 지지막 및 상기 미경화된 밀봉 수지로서 기능하는 수지막을 적층한 밀봉 수지 재료를 준비하는 단계, 및
    상기 칩 실장 영역을 덮는 제 1 수지부 및 상기 마스킹 부재를 덮는 제 2 수지부를 포함하는 미경화된 밀봉 수지를 형성하도록, 상기 칩 실장 영역의 상측에 상기 지지막을 배치하여 상기 수지막을 상기 배선 기판에 열 압착 본딩하는 단계를 포함하고,
    상기 배선 기판으로부터 마스킹 부재를 제거하는 단계는, 상기 칩 실장 영역을 덮는 제 1 수지부로부터 상기 마스킹 부재를 덮는 제 2 수지부를 파단하여 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
  9. 배선 기판 상에 마스킹 부재를 형성하는 단계 - 상기 배선 기판은 상기 마스킹 부재로부터 노출된 칩 실장 영역을 포함함 - ,
    미경화된 밀봉 수지가 지지막에 의해 지지된 상태에서, 상기 미경화된 밀봉 수지를 상기 마스킹 부재 및 상기 칩 실장 영역에 열 압착 본딩하는 단계,
    상기 미경화된 밀봉 수지의 제 1 수지부 및 제 2 수지부가 각각 상기 칩 실장 영역 및 상기 마스킹 부재를 덮은 상태에서, 상기 미경화된 밀봉 수지를 제 1 제어 온도로 냉각하는 단계,
    상기 제 1 제어 온도에서, 상기 미경화된 밀봉 수지로부터 상기 지지막을 제거하는 단계,
    상기 지지막을 제거한 후, 상기 제 1 제어 온도보다 높은 제 2 제어 온도로 상기 미경화된 밀봉 수지를 가열하는 단계,
    상기 제 2 제어 온도에서, 상기 배선 기판으로부터 상기 마스킹 부재를 상기 미경화된 밀봉 수지의 제 2 수지부와 함께 제거하는 단계,
    상기 칩 실장 영역에, 상기 미경화된 밀봉 수지의 제 1 수지부를 개재하여 반도체 칩을 플립칩 실장하는 단계, 및
    상기 칩 실장 영역과 상기 반도체 칩 사이의 미경화된 밀봉 수지의 제 1 수지부를 경화시키는 단계를 포함하는 반도체 장치의 제조 방법.
  10. 삭제
KR1020130156982A 2012-12-18 2013-12-17 반도체 장치의 제조 방법 KR102087683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012275832 2012-12-18
JPJP-P-2012-275832 2012-12-18

Publications (2)

Publication Number Publication Date
KR20140079311A KR20140079311A (ko) 2014-06-26
KR102087683B1 true KR102087683B1 (ko) 2020-03-11

Family

ID=50931400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130156982A KR102087683B1 (ko) 2012-12-18 2013-12-17 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US9048331B2 (ko)
JP (1) JP6196893B2 (ko)
KR (1) KR102087683B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
US20150318254A1 (en) * 2013-12-17 2015-11-05 Oracle International Corporation Electroplated solder with eutectic chemical composition
US10177265B2 (en) * 2016-01-04 2019-01-08 The Boeing Company Bonding using conductive particles in conducting adhesives
KR20230000679A (ko) 2021-06-25 2023-01-03 삼성전자주식회사 비전도성 필름을 갖는 반도체 패키지 및 그 형성 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273141A (ja) * 2002-03-12 2003-09-26 Fujikura Ltd 半導体装置の製造方法
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
KR100690960B1 (ko) * 2004-06-24 2007-03-09 삼성전자주식회사 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
JP3987521B2 (ja) * 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
KR101081263B1 (ko) * 2006-05-09 2011-11-08 히다치 가세고교 가부시끼가이샤 접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5180137B2 (ja) * 2009-04-10 2013-04-10 新光電気工業株式会社 半導体装置の製造方法
JP5445169B2 (ja) * 2010-01-25 2014-03-19 住友ベークライト株式会社 接着フィルム、半導体装置、多層回路基板および電子部品
JP2013157435A (ja) 2012-01-30 2013-08-15 Toray Ind Inc 実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014140021A (ja) 2014-07-31
US20140170810A1 (en) 2014-06-19
JP6196893B2 (ja) 2017-09-13
US9048331B2 (en) 2015-06-02
KR20140079311A (ko) 2014-06-26

Similar Documents

Publication Publication Date Title
US10008480B2 (en) Package-on-package structure with through molding via
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
WO2014181766A1 (ja) 半導体装置及び半導体装置の製造方法
JP2011061004A (ja) 半導体装置及びその製造方法
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US20090309231A1 (en) Semiconductor device and method of manufacturing the same
WO2014054451A1 (ja) 半導体装置及びその製造方法
KR102087683B1 (ko) 반도체 장치의 제조 방법
JP2008311520A (ja) 電子部品内蔵基板の製造方法
JP2013149660A (ja) 半導体装置の製造方法
JP4594777B2 (ja) 積層型電子部品の製造方法
US9773763B2 (en) Semiconductor device
JP5180137B2 (ja) 半導体装置の製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP5333056B2 (ja) 半導体装置の製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
US20030201544A1 (en) Flip chip package
JP2012015446A (ja) 半導体装置の製造方法
EP1369919A1 (en) Flip chip package
JP3646056B2 (ja) フリップチップ実装方法
JP2015026638A (ja) 半導体チップ、半導体チップの接合方法及び半導体装置の製造方法
US20230199967A1 (en) Embedded printed circuit board
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
JP2009246079A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant